KR0146644B1 - 종합정보통신망 교환기에서의 티-에스-티 스위치 네트워크 경로 시험 방법 - Google Patents

종합정보통신망 교환기에서의 티-에스-티 스위치 네트워크 경로 시험 방법

Info

Publication number
KR0146644B1
KR0146644B1 KR1019940033809A KR19940033809A KR0146644B1 KR 0146644 B1 KR0146644 B1 KR 0146644B1 KR 1019940033809 A KR1019940033809 A KR 1019940033809A KR 19940033809 A KR19940033809 A KR 19940033809A KR 0146644 B1 KR0146644 B1 KR 0146644B1
Authority
KR
South Korea
Prior art keywords
pattern
control processor
test
switch
reception
Prior art date
Application number
KR1019940033809A
Other languages
English (en)
Other versions
KR960027695A (ko
Inventor
김성환
조경섭
주성순
Original Assignee
양승택
재단법인한국전자통신연구소
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인한국전자통신연구소, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940033809A priority Critical patent/KR0146644B1/ko
Publication of KR960027695A publication Critical patent/KR960027695A/ko
Application granted granted Critical
Publication of KR0146644B1 publication Critical patent/KR0146644B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/06—Time-space-time switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/16—Service observation; Fault circuit; Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

본 발명은 종합정보통신망 교환기에서의 T-S-T 스위치 네트워크 경로 시험 방법에 관한 것으로, 운용자로부터 시험 요구 MMC가 입력되면 MMC 정합 프로세서(16)가 이를 송신 제어 프로세서(12)에 알려서 공간 스위치 제어 프로세서(13) 및 수신 제어 프로세서(14)와 연동하여 T-S-T 스위치 네트워크(11)내에 시험 교환 경로를 구성하는 제 1 단계와, 상기 구성된 시험 교환 경로를 통해서 소정의 제 1 패턴 및 제 2 패턴의 시험 데이타로 교환 경로 시험을 수행하는 제 2 단계와, 상기 경로 시험 결과를 MMC 단말기(17)로 출력하고 시험 교환 경로를 해제하는 제 3 단계를 포함하는 것을 특징으로 하여, ISDN 교환기 스위치 네트워크에서 데이타 전달이 투명하게 전달되는지를 운용자가 MMC(Man-machine interface)의 명령으로 알 수가 있고, 종래에 특정한 한 패턴만으로는 알 수 없었던 스위치 네트워크 교환 경로상의 모든 고장 상태를 알 수 있으며, 스위치 네트워크 하드웨어의 불안정 및 스위치 네트워크 경로의 정상 동작 정도를 정량적으로 알 수 있는 효과가 있다.

Description

종합정보통신망 교환기의 티-에스-티 스위치 네트워크 경로 시험 방법
제 1 도는 본 발명이 적용되는 전체적인 하드웨어 구성도
제 2 도는 본 발명에 따른 티-에스-티(T-S-T) 스위치 네트워크 경로 시험의 전체 처리 방법의 수행 과정을 나타내는 일실시예 흐름도
제 3 도는 제 2 도의 시험 교환 경로의 구성에 대한 제어 방법의 수행 과정을 나타내는 일실시예 흐름도
제 4 도는 제 2 도의 패턴 시험에 대한 송신측에서의 제어 방법의 수행 과정을 나타내는 일실시예 흐름도
제 5 도는 제 2 도의 패턴 시험에 대한 수신측에서의 제어 방법의 수행 과정을 나타내는 일실시예 흐름도
제 6 도는 제 2 도의 시험 교환 경로 해제 제어 방법의 수행 과정을 나타내는 일실시예 흐름도
*도면의 주요부분에 대한 부호의 설명
11:T-S-T 스위치 네트워크 12:송신 제어 프로세서
13:공간 스위치 제어 프로세서 14:수신 제어 프로세서
15:프로세서간 통신로 16:MMC 정합 프로세서
17:MMC 단말기 111:송신 시간 스위치
112:공간 스위치 113:수신 시간 스위치
본 발명은 종합정도통신망(ISDN : Intergrated Service Digital Network) 교환기의 스위치 네트워크를 통해서 전달되는 데이타의 투명성을 보장하기 위한 스위치 네트워크 경로 시험 방법에 관한 것으로, 특히 운용자가 온-디멘드(on-demand)로 스위치 네트워크의 교환 경로를 정밀하고 신뢰성 있게 시험하도록 한 ISDN 교환기에서의 T-S-T 스위치 네트워크 경로 시험 방법에 관한 것이다.
일반적으로 ISDN 교환기는 음성뿐만 아니라 패킷 교환 데이타, 회선 교환 데이타 및 No.7 공통선 신호 방식의 신호 유니트등의 데이타를 교환하는 기능을 수행하며, 이러한 데이타들을 교환하기 위해서 시간 스위치(time switch)와 공간 스위치(space switch)로 구성된 스위치 네트워크를 사용한다. 그런데, 교환 경로로 데이타 전달시 스위치 네트워크는 투명성을 보장할 수 있어야 하고 스위치 네트워크 하드웨어에는 고장이 없이 항상 정상적인 교환 기능을 해야 한다.
따라서 상기 스위치 네트워크가 투명한 데이타 전달과 교환 기능을 정상적으로 계속하기 위해서는 교환기의 운용자가 교환 경로에 대한 시험으로 고장이 발생했을 경우에 고장 부분을 알 수 있도록 함으로써 이에 대한 조치를 할 수가 있어야 하는데, 스위치 네트워크 경로 시험 방식은 투명한 데이타 전달이 되는 지를 알 수 있도록 교환 경로를 거치는 시험 데이타의 값이 정해져야 한다.
종래의 T-S-T 스위치 네트워크 경로 시험 방법은, 시간 스위치와 공간 스위치의 조합으로 이루어진 스위치 네트워크를 시험하기 위해 시험 교환 경로로 송신 시간 스위치에서 특정한 한 패턴의 데이타를 전송해서 이 패턴 데이타가 시간 스위치와 공간 스위치를 거쳐서 수신 시간 스위치에서 수신될 때 패턴이 변형되지 않는지를 시험하는 것으로, 시험 데이타가 특정한 정해진 한 패턴이므로 이 패턴에 의해서 검출될 수 있는 교환 경로상의 고장에는 한계가 있을 수 있으며, 이 패턴을 가진 시험 데이타만으로는 검출되지 않는 고장이 있을 수 있는 문제점이 있었다.
또한, 송신 시간 스위치에서 시험 데이타를 시험 교환 경로로 계속 송신을 하면 이 시험 데이타가 시간 스위치와 공간 스위치로 구성된 스위치 네트워크를 거쳐서 수신 시간 스위치에서 수신되는데, 이를 최대 100번까지 수신된 시험 패턴을 시험해서 1번이라도 송신 시험 데이타와 동일한 패턴이 수신되면 교환 경로가 정상적이라고 판정하는 방식은, 교환 경로상에 잡음이 발생하는 경우를 검출할 수 없으며, 스위치 네트워크가 불안정한 것을 검출할 수도 없는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은, 스위치 네트워크를 통해서 데이타의 투명한 전달과 스위치 네트워크 하드웨어 고장을 검출하기 위해 교환기의 운용자가 교환기의 MMC(man-machine interface)로 스위치 네트워크 경로의 정상 동작 여부를 시험하도록 한 ISDN 교환기에서의 T-S-T 스위치 네트워크 경로 시험 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 시험 데이터를 발생시키는 패턴 발생기를 갖는 송신 시간 스위치(111), 공간 스위치(112) 및 상기 시험 데이터를 수신하는 패턴 시험기를 갖는 수신 스위치(113)을 구비하는 T-S-T(Time-Space-Time) 방식의 T-S-T 스위치 네트워크(11)와, 상기 송신 시간 스위치(111)에 연결되어 상기 패턴 발생기에서 발생되는 시험 데이터의 패턴을 셋팅하는 송신 제어 프로세서(12)와, 상기 패턴 시험기에 수신된 시험 데이터의 패턴을 읽는 수신 제어 프로세서(14)와, 상기 공간 스위치(112)에 각각 연결되는 공간 스위치 제어 프로세서(13)와, 운용자가 MMC(man-machine interface) 단말기(17)를 통해 교환기에 입력하는 명령을 정합하여 프로세서간 통신로를 통해 상기 송신 제어 프로세서(12), 공간 스위치 제어 프로세서(13) 및 수신 제어 프로세서(14)로 전달하는 MMC 정합 프로세서(16)를 구비하는 종합정보통신망 교환기에 적용되는 티-에스-티(T-S-T) 스위치 네트워크 경로 시험 방법에 있어서, 상기 MMC 정합 프로세서(16)가 상기 MMC 단말기(17)로부터 시험 요구 MMC를 입력받아, 상기 수신 제어 프로세서(14)의 시험 정보와 같이 상기 송신 제어 프로세서(12)에 알려 주는 제 1 단계; 상기 송신 제어 프로세서(12)가 상기 공간 스위치 제어 프로세서(13)에 상기 공간 스위치(112) 연결을 요구하면, 상기 공간 스위치 제어 프로세서(13)는 상기 공간 스위치(112)에 송신 시간 스위치(111)와 수신 시간 스위치(113)를 연결하는 시험 교환 경로를 구성하고, 공간 스위치 연결 결과 및 시간 스위치에서 경로를 연결할 수 있도록 연결정보를 상기 송신 제어 프로세서(12)로 통보하는 제 2 단계; 상기 송신 제어 프로세서(12)가 이후 경로의 해제를 위해서 시간 스위치 연결 정보를 상기 프로세서내의 메모리에 저장하고, 상기 수신 제어 프로세서(14)에 시간 스위치 연결 정보와 함께 상기 수신 시간 스위치(113) 연결을 요구하는 제 3 단계; 상기 수신 제어 프로세서(14)가 수신한 시간 스위치 연결 정보를 이용해 상기 수신 시간 스위치(113)를 제어하여, 상기 공간 스위치(112)와 상기 패턴 시험기까지의 경로가 연결되도록 하고, 수신 시간 스위치 연결 결과를 송신 제어 프로세서(12)에 통보하는 제 4 단계; 상기 송신 제어 프로세서(12)가 상기 수신 시간 스위치(113)의 연결 결과를 통보받고 상기 송신 시간 스위치(111)를 제어하여, 상기 패턴 발생기로부터 상기 공간 스위치(112)까지의 시험 교환 경로를 형성하는 제 5 단계; 상기 송신 제어 프로세서(12)가 상기 송신 시간 스위치(111)내의 패턴 발생기에 제 1 패턴이 계속적으로 발생되도록 하여, 상기 수신 제어 프로세서(14)가 패턴 수신 시험을 하도록 하는 제 6 단계; 상기 송신 제어 프로세서(12)가 상기 제 1 패턴에 대한 패턴 수신 시험에 대한 결과를 저장하고 상기 송신 시간 스위치(111)내의 패턴 발생기에 제 2 패턴이 계속적으로 발생되도록 하여, 상기 수신 제어 프로세서(14)가 패턴 수신 시험을 하도록 하는 제 7 단계; 상기 송신 제어 프로세서(12)가 상기 수신 제어 프로세서(14)로부터 상기 제 2 패턴에 대한 시험 결과를 통보받아, 상기 제 1 패턴과 제 2 패턴에 대한 시험 결과를 출력하는 제 8 단계;
상기 수신 제어 프로세서(14)가 상기 송신 제어 프로세서(12)로부터 상기 제 1 패턴에 대한 시험 요구를 통보받아, 비교횟수와 동일 패턴 수신 횟수 및 변형된 패턴 수신 횟수를 모두 0으로 셋팅하는 제 9 단계; 상기 수신 제어 프로세서(14)가 수신된 상기 시험 데이타의 패턴과 상기 송신 제어 프로세서(12)에서 통보받은 송신 패턴을 비교하여, 상기 제 1 패턴에 대한 시험 결과를 송신 제어 프로세서(12)로 통보하는 제 10 단계; 상기 수신 제어 프로세서(14)가 상기 송신 제어 프로세서(12)로부터 상기 제 2 패턴에 대한 패턴 시험 요구를 통보받아, 비교 횟수와 동일 패턴 수신 횟수 및 변형된 패턴 수신 횟수를 모두 0으로 셋팅하는 제 11 단계; 상기 수신 제어 프로세서(14)가 수신된 상기 시험 데이타의 패턴과 상기 송신 제어 프로세서(12)에서 통보받은 송신 패턴을 비교하여, 상기 제 2 패턴에 대한 시험결과를 송신 제어 프로세서(12)로 통보하는 제 12 단계; 및 상기 경로 시험 결과를 상기 MMC 단말기(17)로 출력하고, 상기 시험 교환 경로를 해제하는 제 13 단계를 포함하는 것을 특징으로 한다.
먼저, 본 발명을 간략하게 설명하면, ISDN 교환기의 스위치 네트워크가 투명하게 데이타 교환을 하는 지를 시험할 수 있도록, 첫째로 송신 시간 스위치에서 시험 교환 경로로 전송하는 시험 데이타의 패턴을 2 가지를 사용하도록 한다. 이 2 가지 패턴은 이진형식으로 '10101010'와 '01010101'으로서, 스위치 네트워크에서 교환시에 데이타 비트의 8 비트들중 각각에서 한 비트라도 '0'으로 변형시키거나 '1'로 변형시키는 경우를 모두 검출할 수 있어 교환되는 데이타가 8 비트로 이루어지는 교환 경로의 모든 고장을 검출할 수 있도록 정해진 것이다. 둘째로 수신 시간 스위치에서 수신되는 시험 데이타의 패턴을 송신 패턴과 비교하고, 비교 횟수와 패턴이 동일한 횟수 패턴이 변형된 횟수를 모두 운용자가 알 수 있도록 한다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
제 1 도는 본 발명이 적용되는 전체적인 하드웨어 구성도이다.
제 1 도에 나타낸 바와 같이, 송/수신 시간 스위치(111,113)와 공간 스위치(112)가 조합되는 T-S-T(time-space-time) 방식의 T-S-T 스위치 네트워크(11)와, 상기 시간 스위치(111,113)와 공간 스위치(112)에 각각 연결되는 다수의 제어 프로세서(12 내지 13)와, 운용자가 MMC(man-machine interface) 단말기(17)를 통해 교환기에 명령을 입력하는 것을 정합하여 주는 MMC 정합 프로세서(16)와, 상기 각 프로세서(12 내지 13,16)들이 연결된 프로세서간 통신로(15)를 구비하되, 상기 송신 시간 스위치(111)는 패턴 발생기를 구비하고, 수신 시간 스위치(113)는 패턴 시험기를 구비한다.
상기와 같이 구성되는 하드웨어의 동작을 살펴보면, 송신 시간 스위치(111)내의 패턴 발생기에서 시험 데이타를 발생시키고, T-S-T 스위치 네트워크(11)를 거쳐서 연결된 교환 경로를 통해서 수신 시간 스위치(113)내의 패턴 시험기에서 패턴을 수신한다. 그러면 송신 제어 프로세서(12)에서 패턴 발생기에 송신될 패턴을 셋팅(setting)하고, 수신 제어 프로세서(14)에서 패턴 시험기에 수신된 시험 데이타의 패턴을 읽는다.
제 2 도는 본 발명에 따른 T-S-T 스위치 네트워크 경로 시험의 전체 처리 방법의 수행 과정을 나타내는 일실시예 흐름도이다.
제 2 도에 도시한 바와 같이, 먼저 운용자로부터 시험 요구 MMC가 입력되면(21), MMC 정합 프로세서(16)가 이를 해석해서 송신 제어 프로세서(12)에 알려서 공간 스위치 제어 프로세서(13) 및 수신 제어 프로세서(14)와 연동하여 T-S-T 스위치 네트워크(11)내에 시험 교환 경로를 구성한다(22). 그리고 이진(binary) 형식으로 '10101010' 즉, 바이트 형식으로는 'AA' 패턴을 송신 제어 프로세서(12)가 송신 시간 스위치(111)내의 패턴 발생기에 셋팅(setting)해서 시험 데이타를 발생시키도록 한다(23). 그러면 수신 시간 스위치(113)내의 패턴 시험기에서 이를 수신해서 수신 제어 프로세서(14)에서 읽어 들여 송신 패턴과 동일한 지를 비교, 시험하고(24), 그 결과를 송신 제어 프로세서(12)에 보내서 프로세서의 메모리에 저장한다(25).
다음으로 이진(binary) 형식으로 '01010101' 즉, 바이트 형식으로 '55' 패턴의 시험 데이타를 송신 시간 스위치(111)내의 패턴 발생기에서 발생시키도록 한다(26). 그러면 수신 시간 스위치(113)내의 패턴 시험기에서 수신해서 송신 패턴과 비교하는 동일 여부 시험을 한다(27). 그 결과를 수신 제어 프로세서(14)가 송신 제어 프로세서(12)에 알리면 송신 제어 프로세서(12)는 저장된 'AA' 패턴에 대한 시험 결과와 '55' 패턴의 시험 결과를 MMC 정합 프로세서(16)에 통보한다. 상기 MMC 정합 프로세서(16)는 운용자가 알 수 있도록 시험 결과를 MMC 단말기(17)에 출력한다(28). 그리고, 마지막으로 송신 제어 프로세서(12)와 수신 제어 프로세서(14) 및 공간 스위치 제어 프로세서(13)가 연동해서 T-S-T 스위치 네트워크내(11)에 형성된 시험 교환 경로를 시간 스위치(111,113)와 공간 스위치(112)에서 해제하여 시험을 완료한다(29).
제 3 도는 제 2 도의 시험 교환 경로의 구성에 대한 처리 방법의 수행 과정을 나타내는 일실시예 흐름도이다.
제 3 도에 나타낸 바와 같이, MMC 정합 프로세서(16)가 시험 요구 MMC를 입력받으면(31), 이를 수신 제어 프로세서(14)의 위치등 시험 정보와 같이 송신 제어 프로세서(12)에 알려 주어, 시험을 위한 시험 교환 경로 구성을 시작한다. 우선 공간 스위치 제어 프로세서(13)에 공간 스위치(112) 연결을 요구한다(32). 그러면, 공간 스위치 제어 프로세서(13)는 공간 스위치(112)에 송신 시간 스위치(111)와 수신 시간 스위치(113)를 연결하는 시험 교환 경로를 구성하고, 공간 스위치 연결 결과 및 시간 스위치에서 경로를 연결할 수 있도록 연결 정보를 송신 제어 프로세서(12)로 통보한다(33). 송신 제어 프로세서(12)는 경로의 해제를 위해서 시간 스위치 연결 정보를 프로세서내의 메모리에 저장한다(34). 그리고, 수신 제어 프로세서(14)에 시간 스위치 연결 정보와 함께 수신 시간 스위치(113) 연결 요구를 한다(35). 상기 수신 제어 프로세서(14)는 수신한 시간 스위치 연결 정보로 수신 시간 스위치(113)를 제어하여, 수신 시간 스위치(113)내에 공간 스위치(112)와 패턴 시험기까지의 경로를 연결되도록 한다. 수신 제어 프로세서(14)는 수신 시간 스위치 연결 결과를 송신 제어 프로세서(12)에 통보한다. 송신 제어 프로세서(12)는 수신 시간 스위치(113)의 연결 결과를 통보받고(36), 송신 시간 스위치(111)를 제어하여 송신 시간 스위치(111)내에 패턴 발생기에서 공간 스위치(112)로의 시험 교환 경로를 형성한다(37).
제 4 도는 패턴 시험에 대한 송신측(송신 제어 프로세서)에서의 제어 방법의 수행 과정을 나타내는 일실시예 흐름도이다.
제 4 도에 도시한 바와 같이, 송신 제어 프로세서(12)는 송신 시간 스위치(111)내의 패턴 발생기에 바이트 형식으로 'AA' 패턴을 셋팅(setting)해서 'AA' 패턴이 계속적으로 발생되도록 하고(41), 수신 제어 프로세서(14)로 송신 패턴이 'AA'임을 알리면서 패턴 수신 시험을 하도록 한다(42). 송신 제어 프로세서(12)는 'AA' 패턴에 대한 패턴 수신 시험에 대한 결과를 수신 제어 프로세서(14)로부터 통보받으면(43), 메모리에 'AA' 패턴에 대한 시험 결과를 저장한다(44). 다음에 송신 제어 프로세서(12)는 송신 시간 스위치(111)내의 패턴 발생기에 바이트 형식으로 '55' 패턴을 셋팅(setting)해서 '55' 패턴이 계속적으로 발생되도록 하고(45), 수신 제어 프로세서(14)는 송신 패턴이 '55'임을 알리면서 패턴 수신 시험을 하도록 한다(46). 이에 따라 송신 제어 프로세서(12)는 수신 제어 프로세서(14)로부터 '55' 패턴에 대한 시험 결과를 통보받으면(47), 'AA' 패턴과 '55' 패턴에 대한 시험 결과를 MMC 정합 프로세서(16)에 알려서(48), MMC 단말기(17)에 그 결과가 출력되어 운용자가 시험 결과를 알 수 있도록 한다.
제 5 도는 패턴 시험에 대한 수신측(수신 제어 프로세서)에서의 제어 방법의 수행 과정을 나타내는 일실시예 흐름도이다.
제 5 도에 보인 바와 같이, 수신 제어 프로세서(14)가 송신 제어 프로세서(12)로부터 바이트 형식으로 'AA' 패턴에 대한 패턴 시험 요구를 통보받으면(501), 우선 비교횟수와 동일 패턴 수신 횟수 및 변형된 패턴 수신 횟수를 모두 0으로 셋팅한다(502). 수신 제어 프로세서(14)는 수신 시간 스위치(113)내의 패턴 시험기로 부터 수신된 시험 데이타의 패턴을 읽고(503), 이 패턴과 송신 제어 프로세서(12)에서 통보받은 송신 패턴과 동일한지를 비교한다(504). 만일 동일한 패턴이면 동일 패턴 수신 횟수를 하나 증가시킨다(505). 그러나, 다른 패턴이 수신되었으면 T-S-T 스위치 네트워크(11)를 거여 오면서 시험 데이타의 패턴이 변형된 것으로 보고 변형 패턴 수신 횟수를 하나 증가시킨다(506). 그리고 수신된 패턴의 비교 횟수를 미리 정하여진 최대 시험 횟수와 비교해서(507), 보다 작으면 비교 횟수를 하나 증가시키고(508), 수신 시간 스위치에서 수신된 패턴을 읽는 단계(503)로 복귀하여 최대 시험 횟수에 도달할 때까지 계속적으로 반복한다. 따라서 비교 시험 횟수가 최대 시험 횟수에 도달하면, 'AA' 패턴에 대한 시험 결과를 수신 제어 프로세서로 통보하고(509), 'AA' 패턴에 대한 패턴 비교 시험을 종료한다.
다음으로 수신 제어 프로세서(14)가 송신 제어 프로세서(12)로부터 바이트 형식으로 '55' 패턴에 대한 패턴 시험 요구를 통보받으면(510), 우선 비교 횟수와 동일 패턴 수신 횟수 및 변형된 패턴 수신 횟수를 모두 0으로 셋팅한다(511). 그리고 수신 제어 프로세서(14)는 수신 시간 스위치(113)내의 패턴 시험기로부터 수신된 시험 데이타의 패턴을 읽어(512), 이 패턴과 송신 제어 프로세서(12)에서 통보받은 송신 패턴과 동일한지를 비교한다(513). 만일 동일한 패턴이면 동일 패턴 수신 횟수를 하나 증가시킨다(514). 그러나, 다른 패턴이 수신되었으면 스위치 네트워크를 거쳐 오면서 시험 데이타의 패턴이 변형된 것으로 보고 변형 패턴 수신 횟수를 하나 증가시킨다(515). 수신된 패턴의 비교 횟수를 미리 정하여진 최대 시험 횟수와 비교해서(516), 보다 작으면 비교 횟수를 하나 증가시키고(517), 수신 시간 스위치(113)에서 수신된 패턴을 읽는 단계(512)로 복귀하여 최대 시험 횟수에 도달할 때까지 계속적으로 반복한다. 따라서 비교 시험 횟수가 최대 시험 횟수에 도달하면, '55' 패턴에 대한 시험 결과를 수신 제어 프로세서로 통보하고(518), '55' 패턴에 대한 패턴 비교 시험을 종료한다.
상기와 같이 패턴 비교 시험이 완료되면 그 결과가 MMC 단말기(17)에 출력되고, T-S-T 스위치 네트워크(11)내에 형성된 시험 교환 경로를 해제해서 다른 스위치 네트워크의 사용이 되도록 하는데 이를 제 6 도를 참조하여 설명한다.
제 6 도는 제 2 도의 시험 교환 경로 해제 제어 방법의 수행 과정을 나타내는 일실시예 흐름도이다.
제 6 도에 나타낸 바와 같이, 우선 송신 제어 프로세서(12)는 공간 스위치 제어 프로세서(13)에 공간 스위치 해제 요구를 한다(61). 공간 스위치 제어 프로세서는 공간 스위치내에 형성된 시험 경로를 해제하고 송신 제어 프로세서(12)는 다음으로 수신 제어 프로세서(14)에 수신 시간 스위치 해제 요구를 한다(62). 수신 제어 프로세서(14)는 수신 시간 스위치(113)를 제어해서 공간 스위치(112)와 패턴 시험기를 연결하는 경로를 해제하고, 송신 제어 프로세서(12)는 송신 시간 스위치(111)를 제어해서 패턴 발생기로부터 공간 스위치(112)까지를 연결하는 시험 교환 경로를 해제하여(63), 본 발명의 시험을 종료한다.
상기한 바와 같이 본 발명에 의하면 ISDN 교환기 스위치 네트워크에서 데이타 전달이 투명하게 전달되는지를 운용자가 MMC(Man-machine interface)의 명령으로 알 수가 있고, 종래에 특정한 한 패턴만으로는 알 수 없었던 스위치 네트워크 교환 경로상의 모든 고장 상태를 알 수 있으며, 스위치 네트워크 하드웨어의 불안정 및 스위치 네트워크 경로의 정상 동작 정도를 정량적으로 알 수 있는 효과가 있다.

Claims (6)

  1. 시험 데이터를 발생시키는 패턴 발생기를 갖는 송신 시간 스위치(111), 공간 스위치(112) 및 상기 시험 데이터를 수신하는 패턴 시험기를 갖는 수신 스위치(113)를 구비하는 T-S-T(Time-Space-Time) 방식의 T-S-T 스위치 네트워크(11)와, 상기 송신 시간 스위치(111)에 연결되어 상기 패턴 발생기에서 발생되는 시험 데이터의 패턴을 셋팅하는 송신 제어 프로세서(12)와, 상기 패턴 시험기에 수신된 시험 데이터의 패턴을 읽는 수신 제어 프로세서(14)와, 상기 공간 스위치(112)에 각각 연결되는 공간 스위치 제어 프로세서(13)와, 운용자가 MMC(man-machine interface) 단말기(17)를 통해 교환기에서 입력하는 명령을 정합하여 프로세서간 통신로를 통해 상기 송신 제어 프로세서(12), 공간 스위치 제어 프로세서(13) 및 수신 제어 프로세서(14)로 전달하는 MMC 정합 프로세서(16)를 구비하는 종합정보통신망 교환기에 적용되는 티-에스-티(T-S-T) 스위치 네트워크 경로 시험 방법에 있어서, 상기 MMC 정합 프로세서(16)가 상기 MMC 단말기(17)로부터 시험 요구 MMC를 입력받아, 상기 수신 제어 프로세서(14)의 시험 정보와 같이 상기 송신 제어 프로세서(12)에 알려 주는 제 1 단계; 상기 송신 제어 프로세서(12)가 상기 공간 스위치 제어 프로세서(13)에 상기 공간 스위치(112) 연결을 요구하면, 상기 공간 스위치 제어 프로세서(13)는 상기 공간 스위치(112)에 송신 시간 스위치(111)와 수신 시간 스위치(113)를 연결하는 시험 교환 경로를 구성하고, 공간 스위치 연결 결과 및 시간 스위치에서 경로를 연결할 수 있도록 연결 정보를 상기 송신 제어 프로세서(12)로 통보하는 제 2 단계; 상기 송신 제어 프로세서(12)가 이후 경로의 해제를 위해서 시간 스위치 연결 정보를 상기 프로세서내의 메모리에 저장하고, 상기 수신 제어 프로세서(14)에 시간 스위치 연결 정보와 함께 상기 수신 시간 스위치(113) 연결을 요구 하는 제 3 단계; 상기 수신 제어 프로세서(14)가 수신한 시간 스위치 연결 정보를 이용해 상기 수신 시간 스위치(113)를 제어하여, 상기 공간 스위치(112)와 상기 패턴 시험기까지의 경로가 연결되도록 하고, 수신 시간 스위치 연결 결과를 송신 제어 프로세서(12)에 통보하는 제 4 단계; 상기 송신 제어 프로세서(12)가 상기 수신 시간 스위치(113)의 연결 결과를 통보받고 상기 송신 시간 스위치(111)를 제어하여, 상기 패턴 발생기로부터 상기 공간 스위치(112)까지의 시험 교환 경로를 형성하는 제 5 단계; 상기 송신 제어 프로세서(12)가 상기 송신 시간 스위치(111)내의 패턴 발생기에 제 1 패턴이 계속적으로 발생되도록 하여, 상기 수신 제어 프로세서(14)가 패턴 수신 시험을 하도록 하는 제 6 단계; 상기 송신 제어 프로세서(12)가 상기 제 1 패턴에 대한 패턴 수신 시험에 대한 결과를 저장하고 상기 송신 시간 스위치(111)내의 패턴 발생기에 제 2 패턴이 계속적으로 발생되도록 하여, 상기 수신 제어 프로세서(14)가 패턴 수신 시험을 하도록 하는 제 7 단계; 상기 송신 제어 프로세서(12)가 상기 수신 제어 프로세서(14)로부터 상기 제 2 패턴에 대한 시험 결과를 통보받아, 상기 제 1 패턴과 제 2 패턴에 대한 시험 결과를 출력하는 제 8 단계; 상기 수신 제어 프로세서(14)가 상기 송신 제어 프로세서(12)로부터 상기 제 1 패턴에 대한 패턴 시험 요구를 통보받아, 비교횟수와 동일 패턴 수신 횟수 및 변형된 패턴 수신 횟수를 모두 0으로 셋팅하는 제 9 단계; 상기 수신 제어 프로세서(14)가 수신된 상기 시험 데이타의 패턴과 상기 송신 제어 프로세서(12)에서 통보받은 송신 패턴을 비교하여, 상기 제 1 패턴에 대한 시험 결과를 송신 제어 프로세서(12)로 통보하는 제 10 단계; 상기 수신 제어 프로세서(14)가 상기 송신 제어 프로세서(12)로부터 상기 제 2 패턴에 대한 패턴 시험 요구를 통보받아, 비교 횟수와 동일 패턴 수신 횟수 및 변형된 패턴 수신 횟수를 모두 0으로 셋팅하는 제 11 단계; 상기 수신 제어 프로세서(14)가 수신된 상기 시험 데이타의 패턴과 상기 송신 제어 프로세서(12)에서 통보받은 송신 패턴을 비교하여, 상기 제 2 패턴에 대한 시험결과를 송신 제어 프로세서(12)로 통보하는 제 12 단계; 및 상기 경로 시험 결과를 상기 MMC 단말기(17)로 출력하고, 상기 시험 교환 경로를 해제하는 제 13 단계를 포함하는 것을 특징으로하는 종합정보통신망 교환기에서의 T-S-T 스위치 네트워크 경로 시험 방법.
  2. 제 1 항에 있어서, 상기 제 1 패턴은, 이진형식으로 '10101010', 바이트형식으로 'AA'인 것을 특징으로 하는 종합정보통신망 교환기에서의 T-S-T 스위치 네트워크 경로 시험 방법.
  3. 제 1 항에 있어서, 상기 제 1 패턴은, 이진형식으로 '01010101', 바이트형식으로 '55'인 것을 특징으로 하는 종합정보통신망 교환기에서의 T-S-T 스위치 네트워크 경로 시험 방법.
  4. 제 1 항에 있어서, 상기 제 10 단계는, 상기 수신 제어 프로세서(14)가 수신 시간 스위치(113)내의 패턴 시험기로부터 수신된 시험 데이타의 패턴을 읽어 송신 제어 프로세서(12)에서 통보받은 송신 패턴과 동일한지 비교하는 제 14 단계; 상기 비교 결과, 동일한 패턴이면 동일 패턴 수신 횟수를 하나 증가시키고 다른 패턴이 수신되었으면 변형 패턴 수신 횟수를 하나 증가시키는 제 15 단계; 상기 수신된 패턴의 비교 횟수를 미리 정하여진 최대 시험 횟수와 비교하여 보다 작으면 비교 횟수를 하나 증가시키고 상기 제 8 단계로 복귀하여 최대 시험 횟수에 도달할 때까지 계속적으로 반복 수행하는 제 16 단계; 및 상기 반복 수행 결과, 비교 횟수가 최대 시험횟수에 도달하면 제 1 패턴에 대한 시험 결과를 송신 제어 프로세서(12)로 통보하는 제 11 단계를 포함하는 것을 특징으로 하는 종합정보통신망 교환기에서의 T-S-T 스위치 네트워크 경로 시험 방법.
  5. 제 1 항에 있어서, 상기 제 12 단계는, 수신 제어 프로세서(14)는 수신 시간 스위치(113)내의 패턴 시험기로부터 수신된 시험 데이타의 패턴을 읽어 송신 제어 프로세서(12)에서 통보받은 송신 패턴과 동일한지를 비교하는 제 14 단계; 상기 비교 결과, 동일한 패턴이면 동일 패턴 수신 횟수를 하나 증가시키고 다른 패턴이 수신되었으면 변형 패턴 수신 횟수를 하나 증가시키는 제 15 단계; 상기 수신된 패턴의 비교 횟수를 미리 정하여진 최대 시험 횟수와 비교하여 보다 작으면 비교 횟수를 하나 증가시키고 상기 제 8 단계로 복귀하여 최대 시험 횟수에 도달할 때까지 계속적으로 반복수행하는 제 16 단계; 및 상기 반복 수행 결과, 비교 횟수가 최대 시험 횟수에 도달하면 제 2 패턴에 대한 시험 결과를 송신 제어 프로세서(12)로 통보하는 제 17 단계를 포함하는 것을 특징으로 하는 종합정보통신망 교환기에서의 T-S-T 스위치 네트워크 경로 시험 방법.
  6. 제 1 항에 있어서, 상기 제 13 단계는, 송신 제어 프로세서(12)가 공간 스위치 제어 프로세서(13)에 공간 스위치 해제를 요구하여 공간 스위치내에 형성된 시험 경로를 해제하는 제 14 단계; 상기 송신 제어 프로세서(12)가 수신 제어 프로세서(14)에 수신 시간 스위치 해제를 요구하여 공간 스위치(112)와 패턴 시험기를 연결하는 경로를 해제하는 제 15 단계; 상기 송신 제어 프로세서(12)가 송신 시간 스위치를 제어해서 패턴 발생기로부터 공간 스위치(112)까지를 연결하는 시험 교환 경로를 해제하는 제 16 단계를 포함하는 것을 특징으로 하는 종합정보통신망 교환기에서의 T-S-T 스위치 네트워크 경로 시험 방법.
KR1019940033809A 1994-12-12 1994-12-12 종합정보통신망 교환기에서의 티-에스-티 스위치 네트워크 경로 시험 방법 KR0146644B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033809A KR0146644B1 (ko) 1994-12-12 1994-12-12 종합정보통신망 교환기에서의 티-에스-티 스위치 네트워크 경로 시험 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033809A KR0146644B1 (ko) 1994-12-12 1994-12-12 종합정보통신망 교환기에서의 티-에스-티 스위치 네트워크 경로 시험 방법

Publications (2)

Publication Number Publication Date
KR960027695A KR960027695A (ko) 1996-07-22
KR0146644B1 true KR0146644B1 (ko) 1998-09-15

Family

ID=19401112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033809A KR0146644B1 (ko) 1994-12-12 1994-12-12 종합정보통신망 교환기에서의 티-에스-티 스위치 네트워크 경로 시험 방법

Country Status (1)

Country Link
KR (1) KR0146644B1 (ko)

Also Published As

Publication number Publication date
KR960027695A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US4685102A (en) Switching system loopback test circuit
US5099480A (en) Method of testing bit errors in isdn circuits
CS241528B2 (en) Interconnection test device with digital information duplex transfer and device for performance of this method
KR930009857B1 (ko) 송신 및 수신 경로를 상호 접속하는 채널 장치
US4881229A (en) Test circuit arrangement for a communication network and test method using same
KR0146644B1 (ko) 종합정보통신망 교환기에서의 티-에스-티 스위치 네트워크 경로 시험 방법
US4037054A (en) Circuit arrangement for monitoring PCM couplers
KR20000040686A (ko) Lan 선로의 이중화 시스템
KR19990002726A (ko) 전자 교환기에서 시간 스위치 및 링크부 시험 방법
KR0140302B1 (ko) 전전자 교환기의 패킷 통합시험장치 및 방법
KR920005011B1 (ko) 전자교환용 범용신호 송수신 회로팩의 자체 테스트 방법
SU1179233A1 (ru) Устройство дл контрол цифровых печатных узлов
JP3678265B2 (ja) クロスバスイッチ装置及びその診断方法
KR20000066429A (ko) 공간 스위치 보드 상태 점검 방법
US6452965B1 (en) Fault detection circuit in loop network
KR950000970B1 (ko) 공통선 신호방식 메세지전달부의 레벨 3기능 구현을 위한 b-버스 입출력보드
KR100279159B1 (ko) 교환장치에서회의통화장치의루프백테스트장치
KR930006032B1 (ko) 공통선 신호방식 메세지 전달부의 레벨 3기능 구현을 위한 메세지 입출력전담보드
KR100264860B1 (ko) 디지털 가입자 회로시험 방법
KR100478833B1 (ko) 교환기의 데이터 전송경로 시험 장치 및 방법
CN117439628A (zh) 一种通信终端设备
KR100208278B1 (ko) 양방향 동시 트렁크 시험방법
KR19990003220A (ko) Pdh호에 대한 atm 궤환 시험방법 및 장치
KR20000014995A (ko) 교환시스템의 통화로 진단방법
KR940023284A (ko) 교환기의 중계선 시험 경로 제공방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080428

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee