KR0146554B1 - 프로그램 가능 안티퓨즈 소자 및 그 제조방법 - Google Patents

프로그램 가능 안티퓨즈 소자 및 그 제조방법

Info

Publication number
KR0146554B1
KR0146554B1 KR1019950009260A KR19950009260A KR0146554B1 KR 0146554 B1 KR0146554 B1 KR 0146554B1 KR 1019950009260 A KR1019950009260 A KR 1019950009260A KR 19950009260 A KR19950009260 A KR 19950009260A KR 0146554 B1 KR0146554 B1 KR 0146554B1
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
titanium tungsten
silicon
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950009260A
Other languages
English (en)
Other versions
KR960039297A (ko
Inventor
강영일
임태영
박흥옥
이용현
이재성
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950009260A priority Critical patent/KR0146554B1/ko
Publication of KR960039297A publication Critical patent/KR960039297A/ko
Application granted granted Critical
Publication of KR0146554B1 publication Critical patent/KR0146554B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 프로그램 가능 안티퓨즈 소자 및 그 제조방법에 관한 것으로서, 특히 캐패시터 형태의 구성을 가진 안티퓨즈 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 프로그램 가능 안티퓨즈 소자는 , p형 실리콘 기판과; 상기 p형 실리콘 기판 위에 형성되며, 티타늄 텅스텐으로 된 의사 전극층과; 상기 의사 전극층의 일측 위에 형성되며, 티타늄 텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제1전극층과; 상기 의사 전극층의 타측 위에 형성되며, 박막의 티타늄 산화막과 실리콘 산화막으로 된 절연층과; 상기 절연층 위에 형성되며, 티타늄 텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제2전극층으로 구성되며, 절연층인 티타늄 산화막의 두께를 열처리시의 공정조건(시간 및 온도)을 변화하여 조절함으로써 프로그램 전압의 재현성과 제어성을 실현하도록 한 것이다.

Description

프로그램 가능 안티퓨즈 소자 및 그 제조방법(The structure of programmable anti-fuse device and methode of making the same)
제1도는 본 발명의 실시예에 따른 안티퓨즈 소자의 구조를 개략적으로 도시한 단면도이고,
제2도는 본 발명의 실시예에 따른 안티퓨즈 소자의 구조를 도시한 패턴 평면도이고,
제3a도~제3e도는 본 발명의 실시예에 따른 안티퓨즈 소자의 제조공정을 도시한 단면도이고,
제4도는 본 발명의 다른 실시예에 따른 안티퓨즈 소자의 구조를 도시한 단면도이고,
제5a도 및 제5b도는 본 발명의 실시예에 따른 안티퓨즈 소자의 구조를 개략적으로 도시한 단면도 및 이의 등가 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 의사 전극층
3 : 절연층 4 : 제1전극층
5 : 제2전극층 6 : 안티퓨즈 영역
[발명의 분야]
본 발명은 안티퓨즈(Anti-fuse) 소자 및 그 제조방법에 관한 것으로서, 특히 캐패시터(capacitor) 형태의 구성을 포함한 프로그램 가능 안티퓨즈 소자 및 그 제조방법에 관한 것이다.
[발명의 배경]
통로배경(gate array) 형태의 반도체 집적회로인 필드 프로그램 가능 통로배열(FRGA:Field Programmable Gate Array)과 반도체 기억장치의 일종인 프로그램 가능 판독 전용 기억회로(PROM:Programmable Read Only Memory)에 사용되는 안티퓨즈(nati-fuse) 소자sms 두개의 전도성 물질인 전극층 사이에 절연층이 포함된 형태로 이루어진다.
상기한 구조에서 전극층 사이의 절연층의 물성은 프로그램 가능 안티퓨즈 소자의 절연파괴 전압(breakdown voltage) 및 커패시턴스(capacitance)와 같은 전기적 특성에 영향을 주며, 전극층 간 절연층의 절연파괴 후 형성되는 전도성 필라멘트(filament)는 프로그램된 이후의 소자 동작의 신뢰성에 영향을 준다.
프로그램가능 안티퓨즈 소자가 집적회로 상에서 응용되기 위해서는 프로그램밍 전압의 수치가 집적회로 소자의 구동전압 만큼 낮아져서 프로그램밍 전압이 다른 집적회로 단에 영향을 주지 않아야 한다.
상기 전압을 낮추기 위해서는 전극층 간 절연층을 보다 얇게 증착할 필요가 있다.
그러나, 두께가 얇고 물성이 양호한 절연층을 제조하는 기술에서 한계가 발생할 수 있을 뿐만 아니라, 전극층 간 절연층의 두께를 무한히 얇게 하면 안티퓨즈 소자에서의 커패시턴스가 증가하여 소자의 전기적 스위칭 동작에 시간지연이 발생하게 된다.
[발명의 개요]
본 발명은 상기와 같은 종래의 기술적 문제점을 해결하기 위한 것으로, 프로그램밍 전압의 재현성과 제어성을 실현할 수 있는 프로그램 기능 안티퓨즈 소자 및 그 제조방법을 제공함에 그 목적이 있다.
이하, 본 발명에 따른 프로그램 가능 안티퓨즈 소자의 구조를 설명한다,
본 발명에 따른 프로그램 가능 안티퓨즈 소자는 기판 위에 의사 전극층이 형성되고, 상기 의사 전극층 위에는 제1전극층과 절연층이 각각 형성되며, 상기 절연층 위에는 제2전극층이 형성되는 구조로 이루어진다.
상기 의사 전극층과 제1전극층은 전기적으로 서로 연결된 구조이다.
상기 구조에서 기판 위에 형성되는 의사 전극층으로는 티타늄 텅스텐이 사용되며, 의사 전극층과 절연층 위에 각각 형성되는 제1 및 제2전극층으로는 티타늄텅스텐/실리콘을 포함한 알루미늄/티타늄 텅스텐의 다층 금속막이 사용된다.
상기 제1 및 제2전극층으로 전도도 및 반사율을 향상시키기 위해 티타늄 텅스텐과 실리콘이 함유된 알루미늄과 티타늄 텅스텐의 삼층 금속막이 사용될 수 있다.
상기 절연층은 실리콘 산화막과 티타늄 산화막으로 구성된다. 상기 티타늄 산화막은 상기 의사 전극층 위에 의사 전극층인 티타늄 텅스텐을 산소가 차단된 분위기에서 열처리함으로써 형성된다. 실리콘 산화막은 상기 티타늄 산화막 위에 형성된다.
상기 티타늄 산화막의 두께는 상기 열처리 공정의 공정 온도와 공정 시간에 따라 변화되며, 상기 티타늄 산화막의 두께 변화에 따라 안티퓨즈 소자의 프로그램 전압의 크기가 변화된다.
즉, 티타늄 산화막의 두께를 조절함으로써 소자의 커패시턴스를 감소시킬 뿐만 아니라 소자의 전기적 특성을 융통성 있게 조절할 수 있다.
상기 실리콘 산화막 위에는 후속 공정으로부터 실리콘 산화막을 보호하기 위한 실리콘 질화막이 형성될 수 있다.
상기와 같이 구성되는 안티퓨즈 소자에서 의사 전극층과 제2전극층 사이의 경유 접촉지점에는 안티퓨즈 영역이 형성된다.
상기와 같이 구성되는 안티퓨즈 소자에서 전기적인 신호 흐름은 제1전극층, 의사 전극층, 안티퓨즈 영역, 제2전극층의 순서를 따른다.
혹은, 이의 역순으로 제2전극층, 안티퓨즈 영역, 의사 전극층, 제1전극층의 전기적 신호 흐름이 될 수도 있다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 가장 바람직한 실시예를 설명한다.
먼저, 제1도 및 제2도를 참조하여 본 발명의 실시예에 따른 안티퓨즈 소자의 구조를 설명한다.
제1도는 본 발명의 실시예에 따른 안티퓨즈 소자의 구조를 개략적으로 도시한 단면도이고, 제2도는 본 발명의 실시예에 따른 안티퓨즈 소자의 구조를 도시한 패턴 평면도이다. 도면에서 동일한 도면번호는 동일 물질 또는 이와 유사한 기능을 수행하는 것이다.
제1도에 도시된 바와 같이, 본 발명의 실시예에 따른 안티퓨즈 소자는 실리콘 기판(1) 위에 의사 전극층(2)이 형성되고, 상기 의사 전극층(2) 위에는 절연층(3)과 제1전극층(4)이 각각 형성되며, 상기 절연층(3) 위에는 제2전극층(5)이 형성되는 구조로 이루어진다.
상기 의사 전극층(2)은 제1도에 도시된 바와 같이 제1전극층(4)과 전기적으로 연결된 구조이다.
상기 구성에서, 의사 전극층(2)으로는 티타늄 텅스텐이 사용되며, 제1 및 제2전극층(4, 5)으로는 티타늄 텅스텐/실리콘을 포함한 알루미늄/티타늄 텅스텐의 다층 금속막이 사용된다.
의사 전극층(2)과 제2전극층(5) 사이에 형성되는 절연층(3)으로는 실리콘 산화막과 티타늄 산화막의 이층막이 사용된다.
상기 절연층의 형성과정을 살펴보면, 의사 전극층(2) 위에 실리콘 산화막이 형성된다.
다음으로, 산소가 최대로 차단된 분위기에서 열처리를 행하여 의사 전극층(2)의 티타늄이 산소와 빠르게 결합되도록 한다. 이에 따라, 의사 전극층(2)과 실리콘 산화막 사이에 티타늄 산화막이 얇게 형성된다.
위에서, 산소가 차단되도록 한 것은 티타늄 산화막의 성장을 최대한 억제시킴으로써 티타늄 산화막의 박막을 형성시키기 위한 것이다.
상기 이층 구조의 절연층(3) 중 티타늄 산화막의 두께는 열처리시의 온도와 시간에 따라 조절될 수 있으며, 상기 티타늄 산화막의 두께를 조절함으로써 소자의 커패시턴스 감소와 함께 소자의 전기적 특성을 융통성 있게 조절할 수 있다.
제2도를 참조하면, 의사 전극층(2)과 제2전극층(5) 사이의 경유 접촉지점에 안티퓨즈 영역(6)이 형성된다.
상기 의사 전극층(2)은 제1전극층(4)과 전기적으로 연결되어 있어 전지적 신호의 흐름은 제1전극층(4), 의사 전극층(2), 안티퓨즈 영역(6), 제2전극층(5)의 순서 혹은 이의 역순을 따르게 된다.
다음으로, 제3a도-제3e도를 참조하여 본 발명의 실시예에 따른 안티퓨즈 소자의 제조공정을 설명한다.
제3a도-제3e도는 본 발명의 실시예에 따른 안티퓨즈 소자의 제조공정을 도시하는 단면도이며, 제2도의 A-A'선을 지나는 단면을 차례로 도시한 것이다.
먼저, 제3a도를 참조하면, p형 실리콘 기판(7) 위에 개구부가 형성되도록 필드 산화막 층(9)이 형성된다.
상기 개구부 아래의 p형 실리콘 기판(7)의 소정 부위에는 비소(arsenic)를 고농도로 도핑시킨 n형 확산 영역(8)이 형성된다. 상기 n형 확산 영역(8)은 안티퓨즈 소자와 p형 실리콘 기판(7)과의 전기적 연결을 위한 것이다.
상기 확산 영역(8) 위에는 백금이 약 300Å 두께로 증착된 후 열처리가 가해져서 백금 실리사이드 층(10)이 형성되며, 상기 백금 실리사이드 층(10)은 의사 전극층으로 사용된 금속층과 상기 확산 영역(8)간의 접촉 저항을 줄이기 위한 것이다.
다음으로, 제3b도를 참조하면, 상기 백금 실리사이드 층(10)과 필드 산화막 층(9)의 표면 위에 의사 전극층으로 사용되는 티타늄 텅스텐 층(2)이 스퍼터링(sputtering) 방식에 의해 약 1900Å의 두께로 형성된다.
상기 필드 산화막 층(9) 위의 티타늄 텅스텐 층(2)에는 200Å의 얇은 실리콘 산화막 층(3)이 증착된 후, 사진 식각법과습식 에칭법을 통해 안티퓨즈 영역이 형성된다.
상기 실리콘 산화막 층(3)과 티타늄 텅스텐 층(2)의 계면에 박막의 티타늄 산화막 층(15)을 형성하기 위해 산소가 차단된 분위기에서 열처리가 수행된다. 열처리 후에는 실리콘 산화막 층(3)과 접촉된 티타늄 텅스텐 층(2)의 일부가 성장되어 티타늄 산화막 층(15)이 형성된다.
상기와 같은 공정은 티타늄이 산소와 빠르게 결합되므로, 안티퓨즈 영역을 제외한 나머지 티타늄 텅스텐 층(2)이 표면에서 티타늄 산화막 층(15)의 성장을 최대한 억제시키기 위한 것이다.
성장되는 티타늄 산화막 층(15)의 두께는 상기 열처리 공정의 공정 온도와 공정 시간에 의존하며, 본 발명의 안티퓨즈 소자에서 프로그래밍 전압의 크기는 상기 열처리 공정 조건의 변화에 의해 조절된다.
다음으로, 제3c도를 참조하면, 티타늄 텅스텐 층(2) 위에는 티타늄 텅스텐/실리콘이 포함된 알루미늄/티타늄 텅스텐으로 된 다층 금속층(14)(이하 다층 금속층이라 함)이 형성된다. 상기 다층 금속층(14)은 연장되어져 다른 소자들과 연결된다.
상기 실리콘 산화막 층(3) 위에는 실리콘 산화막 층(3)을 후속 공정으로부터 보호하기 위하여 약 1000Å의 실리콘 질화막 층(11)이 증착된다/
안티퓨즈 영역과 제1전극층인 다층 금속층(14) 간의 거리는 가급적 짧게 하여 티타늄 텅스텐 층(2)의 높은 저항률에 의해 소자의 전체 저항이 증가하는 것을 방지해야 한다.
제3d도를 참조하면, 약 1㎛ 두께의 두꺼운 절연막(12)이 필드 산화막 층(9)과, 실리콘 질화막 층(11)과, 티타늄 텅스텐 층(2)과 다층 금속층(14) 위에 증착된다.
다음으로, 안티퓨즈 영역 위에 경유(via) 접촉을 형성하기 위해 실리콘 질화막 층(11)이 노출되도록 상기 절연막(12)이 개구된다.
실리콘 질화막 층(11)이 식각은 상기 실리콘 산화막 층(3)의 표면에 악영향이 가해지지 않도록 선택적으로 수행된다.
이와 같은 방법을 통해 안티퓨즈 물질인 상기 실리콘 산화막 층(3)의 표면이 보호된 상태에서, 제3e도에 도시된 바와 같이 제2전극층인 다층 금속층(14)이 증착된다.
상기 제2전극층으로 사용되는 다층 금속층(14)은 제1전극층인 다층 금속층(14)과 동일한 성분을 가진다.
제4도는 본 발명의 다른 실시예에 따른 안티퓨즈 소자의 구조를 도시한 단면도이다.
제4도에 도시되어 있듯이, 본 발명의 다른 실시예에 따른 안티퓨즈 소자는 다층 금속층(14)이 티타늄 텅스텐 층(141)과, 실리콘이 함유된 알루미늄 층(142)과, 티타늄 텅스텐 층(143)으로 구성된다.
또한, 안티퓨즈 소자와 실리콘 기판(7)은 두꺼운 실리콘 산화막(13)에 의해 절연되어 있다.
다층 금속층(14)으로 티타늄 텅스텐 층(141)과 실리콘이 함유된 알루미늄 층(142)과 티타늄 텅스텐 층(143)의 삼층 구조를 사용한 것은 소자의 전도도 및 반사율을 향상시키기 위한 것이다.
본 발명의 다른 실시예에 따른 안티퓨즈 소자의 제조과정은 본 발명의 실시예에서 설명된 것과 거의 유사하므로 생략하기로 한다.
제5a도 및 제5b도는 본 발명의 실시예에 따른 안티퓨즈 소자의 구조를 개략적으로 도시한 단면도 및 이의 등가회로도이다.
제5a도를 참조하면, 의사 전극층인 티타늄 텅스텐 층(2)과, 절연층 중의 하나인 티타늄 산화막 층(15)과, 절연층 중의 다른 하나인 실리콘 산화막 층(3)과 제2전극층인 다층 금속층(14)이 차례로 형성되어 있다.
제5b도는 제5a도에 도시된 두 종류의 절연층을 갖는 캐패시터의 등가회로도이다.
제5b도를 참조하면, 실리콘 산화막 층(3)에 의해 캐패시터(3a) 및 내부 저항(3b)이 병렬 연결되고, 티타늄 산화막 층(15)에 의한 캐패시터(15a) 및 내부 저항(15b)이 병렬 연결되며, 상기 병렬 연결된 각 캐패시터 및 내부 저항(3a, 3b)과 캐패시터 및 내부 저항(15a, 15b)은 서로 직렬로 연결되어 있다.
상기 캐패시터(15a) 및 내부 저항(15b)의 캐패시턴스와 저항값은 티타늄 산화막 층(15)의 형성시 가해지는 열처리 조건에 따라 변화한다.
실리콘 산화막 층(3)의 절연파괴 강도는 2×105-10×105[V/㎝]의 범위를 가지며, 티타늄 산화막 층(15)의 절연파괴 강도는 1.4×105-8.2×105[V/㎝]로서 실리콘 산화막 층(3)보다 낮기 때문에, 티타늄 산화막 층(15)의 성장을 조절함으로써 안티퓨즈 소자의 전기적 특성을 조절할 수 있다.
이상에서와 같이 본 발명의 실시예에서, 안티퓨즈 소자의 절연층으로 사용된 티타늄 산화막 층의 두께를 열처리 조건에 따라 조절함으로써 프로그래밍 전압의 재현성과 제어성을 실현할 수 있는 프로그램 가능 안티퓨즈 소자 및 그 제조방법을 제공할 수 있다.

Claims (6)

  1. p형 실리콘 기판과; 상기 p형 실린콘 기판 위에 형성되며, 티타늄 텅스텐으로 된 의사 전극층과; 상기 의사 전극층의 일측 위에 형성되며, 티타늄 텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제1전극층과; 상기 의사 전극층의 타측 위에 형성되며, 박막의 티타늄 산화막과 실리콘 산화막으로 된 절연층과; 상기 절연층 위에 형성되며, 티타늄 텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제2전극층으로 구성됨을 특징으로 하는 프로그램 가능 안티퓨즈 소자.
  2. 제1항에 있어서. 상기 제1전극층 및 제2전극층은 티타늄 텅스텐과, 실리콘이 함유된 알루미늄과, 티타늄 텅스텐의 삼층으로 형성됨을 특징으로 하는 프로그램 가능 안티퓨즈 소자.
  3. 제1항에 있어서, 절연층과 제2전극층 사이에 절연층의 실리콘 산화막을 보호하기 위한 실리콘 질화막이 부가적으로 형성됨을 특징으로 하는 프로그램 가능 안티퓨즈 소자.
  4. 제1항에 있어서, 상기한 제1전극층 아래의 p형 실리콘 기판에는 안티퓨즈 소자와 p형 실리콘 기판을 전기적으로 연결하기 위해, 비소가 도핑된 n형 확산 영역과 제1전극층 사이에 확산 영역과 제1전극층 사이의 접촉 저항을 줄이기 위해, 백금을 증착 및 열처리한 백금 실리사이드 층이 부가적으로 형성됨을 특징으로 하는 프로그램 가능 안티퓨즈 소자.
  5. p형 실리콘 기판 위에 스퍼터링 방식에 의해 티타늄 텅스텐 층이 형성되는 제1공정과, 상기 티타늄 텅스텐 층의 일측 위에 실리콘 산화막 층을 형성하는 제2공정으로 이루어지는 안티퓨즈 소자의 제조방법에 있어서, 열처리공정을 통하여 상기 제1공정과 제2공정을 통하여 형성된 실리콘 산화막과 티타늄 텅스텐 층의 접촉면을 소정두께의 티타늄 산화막 층으로 변성시키는 제3공정과; 상기 실리콘 산화막 층 위에 티타늄 텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐으로 된 다층 금속막을 형성하는 제4공정; 및 상기 티타늄 텅스텐 층의 타측 위에 티타늄 텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐으로 된 다층 금속막을 형성하는 제5공정으로 구성됨을 특징으로 하는 프로그램 가능 안티퓨즈 소자의 제조방법.
  6. 제5항에 있어서, 상기 제3공정을 통하여 티타늄 산화막 층의 두께는 열처리 공정의 온도 및 시간에 따라 가변되는 것을 특징으로 하는 프로그램 가능 안티퓨즈 소자의 제조방법.
KR1019950009260A 1995-04-19 1995-04-19 프로그램 가능 안티퓨즈 소자 및 그 제조방법 Expired - Fee Related KR0146554B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950009260A KR0146554B1 (ko) 1995-04-19 1995-04-19 프로그램 가능 안티퓨즈 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009260A KR0146554B1 (ko) 1995-04-19 1995-04-19 프로그램 가능 안티퓨즈 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960039297A KR960039297A (ko) 1996-11-25
KR0146554B1 true KR0146554B1 (ko) 1998-11-02

Family

ID=19412541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009260A Expired - Fee Related KR0146554B1 (ko) 1995-04-19 1995-04-19 프로그램 가능 안티퓨즈 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0146554B1 (ko)

Also Published As

Publication number Publication date
KR960039297A (ko) 1996-11-25

Similar Documents

Publication Publication Date Title
JP3095811B2 (ja) 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法
US5411917A (en) Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer
KR100234444B1 (ko) 집적회로 제조방법
US3675090A (en) Film deposited semiconductor devices
US5552627A (en) Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5449947A (en) Read-disturb tolerant metal-to-metal antifuse and fabrication method
US5404029A (en) Electrically programmable antifuse element
US5510629A (en) Multilayer antifuse with intermediate spacer layer
US5670403A (en) Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
KR0162073B1 (ko) 프로그램 가능한 저 임피던스 상호 접속 회로 소자
EP0455414A1 (en) Integrated circuits having antifuses
US5440174A (en) Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
US5572062A (en) Antifuse with silicon spacers
US5904507A (en) Programmable anti-fuses using laser writing
US5886392A (en) One-time programmable element having controlled programmed state resistance
WO1992013359A1 (en) An improved antifuse circuit structure for use in a field programmable gate array and method of manufacture thereof
KR0159450B1 (ko) 앤티퓨즈소자
US5510646A (en) Metal-to-metal antifuse with improved diffusion barrier layer
US6333238B2 (en) Method for minimizing the temperature coefficient of resistance of passive resistors in an integrated circuit process flow
WO1995032522A1 (en) A low-capacitance, plugged antifuse and method of manufacture therefor
KR950004608A (ko) 프로그램가능한 안티-퓨즈 소자(Antifuse element) 및 그 제조방법
US4194174A (en) Method for fabricating ballasted finger electrode
US6713369B1 (en) Antifuse incorporating tantalum nitride barrier layer
KR930008871B1 (ko) 폴리실리콘층에 금속층 콘택 형성방법
JPH02288361A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20080428

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090513

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090513

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000