KR0144554B1 - 아날로그 신호의 기록 및 재생용 기록가능한 분산형 비휘발성 아날로그 기준 시스템 및 그 방법 - Google Patents

아날로그 신호의 기록 및 재생용 기록가능한 분산형 비휘발성 아날로그 기준 시스템 및 그 방법

Info

Publication number
KR0144554B1
KR0144554B1 KR1019930700939A KR930700939A KR0144554B1 KR 0144554 B1 KR0144554 B1 KR 0144554B1 KR 1019930700939 A KR1019930700939 A KR 1019930700939A KR 930700939 A KR930700939 A KR 930700939A KR 0144554 B1 KR0144554 B1 KR 0144554B1
Authority
KR
South Korea
Prior art keywords
sample
array
reference voltage
cell
signal
Prior art date
Application number
KR1019930700939A
Other languages
English (en)
Inventor
심코 리차드
Original Assignee
리차드 티. 심코
인퍼메이션 스토리지 디바이스 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리차드 티. 심코, 인퍼메이션 스토리지 디바이스 인코오퍼레이티드 filed Critical 리차드 티. 심코
Application granted granted Critical
Publication of KR0144554B1 publication Critical patent/KR0144554B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element

Landscapes

  • Read Only Memory (AREA)

Abstract

아날로그 정보(ANAIN)를 표본추출하고 직접 기억하는 집적회로에 응용하는 아날로그신호의 기록 및 재생용 기록가능한 분산형 비휘발성 아날로그 기준 시스템과 그 방법이 개시된다. 본 발명은 음성 혹은 뮤직 혹은 돈 정보를 재생하기 위해 아날로그 레벨이 재생되는 비휘발성ㅊ 메모리 셀(10)에 기억된 아날로그 레벨의 감지를 용이하게 하는데 유용하다. 그 방법에 따르면 하나 혹은 그 이상의 기준기억컬럼(11L,11R,12L,12R)이 각 측에서 기억 셀 어레이(10)에 포함되고, 주변 기억 셀이 신호 표본을 기억하는 동일한 시간에 기준 신호를 기억하는데 이용된다.
재생시 어레이의 열에 대한 상기 기억된 기준 신호가 판독되며 판독된 신호 표본(VARAY)과 판독된 기준 신호(VREF)간의 차이로써 취해진 신호의 상대적 열 위치에 따라서 서로에 관련해서 가중된다(신호 셀의 열에서 위치당 서로 관련해서 가중되는 바와 같이). 이러한 차이는 많은 에러 소오스를 공통 모드내에 위치시킴으로써 실제로 출력신호로부터 이 에러 소오스를 제거하게 된다. 특정 메모리 어레이 구성 및 그의 동작이 개시된다.

Description

[발명의 명칭]
아날로그 신호의 기록 및 재생용 기록가능한 분산형 비휘발성 아날로그 기준 시스템 및 그 방법
[도면의 간단한 설명]
제1도는 기억 어레이 및 임의 지원회로와 관련해서 도시된 본 발명의 1실시예의 개략적인 배치도이며,
제2a도는 최종 노드의 로딩직후 100개의 어레이 표본유지노드에서 통상의 전압값을 도시하며,
제2b도는 단일 좌측 및 단일 우측 기준표본유지레벨의 감소동작을 도시하며,
제2c도는 회복되었을 때의 원래 DC 신호를 도시하며,
제3a도는 좀더 복잡한 신호기록에 있어 각각이 100개의 표본으로 이루어진 3주동안 어레이 신호를 도시하며,
제3b도는 좀더 복잡한 단일기록에 있어서 각각이 100개 표본으로 이루어진 3주기동안 기본신호와 100개 표본의 다수 주기에 걸쳐 기준 시스템에 의해 발생된 특징적인 톱니를 보여주며,
제3c도는 어레이 신호로부터 톱니기준신호가 추출된후 원래 기록을 회복하는 회복된 신호를 도시한다.
[발명의 상세한 설명]
[기술분야]
본 발명은 집적회로 아날로그 기억장치에 관한 것이다.
[배경기술]
미국특허 제4,809,259호에 개시된 아날로그 기록장치는 양분된 다수의 표본유지회로(sample and hold circuit)를 갖추고 있다.이 아키텍쳐는 아마도 일련의 수백볼트 전압을 통해서 기록과 비교 스텝의반복을 순차적으로 요하는 아날로그 기록 연산을 통해 시퀀스에 요구되는 시간 간격을 발생시키기 위해 개발되었다.
예를 들어 각 노드가 상이한 시각에서 로드되는 100개의 표본유지노드를 갖는 다수의 표본유지회로를 이용한 결과 각 표본유지노드에 기억된 전압이 상이한 시간양을 가지므로 전압이 비휘발성 어레이내에 기억되기 전에 방전되는 문제점이 발생한다. 즉, 각 노드가 누설전류하에 놓이면 그의 전압값이 어레이내에 기억되기 전에 상이한 양을 방전하게 된다. 이러한 분산된 누설작용으로 인해 재생시 기억된 아날로그 신호상에 중복되는 바람직하지 않은 톱니전압형상이 나타난다.
예를 들어 음성재생시 사운드에 붕하는 소음(buzz)이 섞일 수 있다.
또한 그 누설의 정도는 이미 공지된 사실이지만 온도에 크게 의존한다. 이러한 누설 전류는 대략 섭씨 8 내지 9도 증가할 때마다 그 크기에 있어 두배가 된다. 상기의 이러한 요구조건에 부가해서 이 감지 시스템은 또 다른 요구를 만족해야 한다. 예를 들어, 기준 시스템(reference system)은 온도 변화가 기억 셀에 영향을 줄 때 그 온도변화를 거부하거나 공통 모드로 해석해 주어야 한다.
만약 음성 정보를 고온에서 기록하여 저온에서 재생할 때 그 음성은 원래 기로과 상이한 사운드를 내어서는 안된다. 마찬가지로 어레이 연산을 가능케하는 내부 바이어스 전압이 전원 전압의 변화에 따라 변할 정도까지 기억 셀의 동작에 영향을 주는 그러한 변화는 기록된 정보 흐름에서 어떠한 위조 정보도 위치시켜서는 안된다. 이러한 개념은 본 기술 영역에서는 전원거부기구(power-supply rejection)로 알려져 있다. 간단히 말해서 기준 시스템은 더멀 및 전원 효과를 공통 모드로 해석해야 한다.
공통 모드로 해석하여 거부되어야 할 다른 요소들로서는 당해 기술에서 알려져 있는 바와 같이 웨이퍼 처리의 잘못된 정열 및 셀 배치 방향의 차이에 기인한 기억셀내의 국부적 변동이다.
기준 셀과 기준 셀의 컬럼은 당해 기술에서 셀 배치, 처리의 오정열, 온도 및 전원 변동의 영향을 거부하는 것으로 알려져 있다.
특히 미국특허 제3,938,108호에 개시되어 있는 바와 같이 플로팅 게이트 메모리 셀은 디지탈 비휘발성 메모리에 응용할 때 기준으로 이용된다.
4-트랜지스터 셀을 이용하는 25ns 16K EPROM(A 25ns 16K EOROM USING A 4-TRANSISTOR CELL)(1985, ISSCC 기술정보요약집, pp. 162-163 참조)이란 제목의 디지탈 메모리에서 설명되는 것이 메모리 셀의 컬럼을 병행하는 기준 셀의 컬럼에 관한 것이다.
중립 네트워크 기술에서 플로팅 게이트 장치는 아날로그 가중치, 즉 가변 저항에 해당하는 값을 제공하기 위해 프로그램되는 것으로 알려져 있다.
[발명의 개요]
미국특허 제4,890,259호에 개시된 비휘발성 집적회로 오디오 기록 및 재생장치 형태에서와 같은 아날로그 정보를 기억하는 집적회로에 응용할수 있는 독특한 감지기준회로가 개신된다. 본 발명은 음성, 뮤직, 톤(tone) 정보 혹은 아날로그 파형을 재생하기 위해 아날로그 레벨을 재생하는 비휘발성 메모리 셀에 기억된 아날로그 레벨의 감지를 손쉽게 하는데 유용하다.
본 발명은 또한 디지탈 메모리 집적회로의 구현, 즉 아날로그 메모리 어레이에서 비휘발성 셀상에 전압레벨이 기억되도록 디지탈 정보가 아날로그 정보로서 해독되도록 디지탈 메모리를 구현하는데 유용하다.
이러한 해독은 디지탈-아날로그 변환기에 의해 메모리 칩상에서 혹은 메모리 칩에서 떨어져서 행해진다.
아날로그 레벨은 상기 미국특허 제4,890,259호에 개시된 장치에 따라서 비휘발성 메모리 셀에 기억될 수 있다.
이 디지탈 정보는 비휘발성 아날로그 기억 어레이로부터 아날로그 레벨을 아날로그 디지탈 변화기에 제공해서 니블 혹은 바이트와 같은 디지탈 정보 혹은 그외 디지탈 정보의 결합을 출력함으로써 아날로그 기억 어레이로부터 회복된다.
디지탈-아날로그 변환기의 경우와 같이 아날로그-디지탈 변환기로 역시 비휘발성 아날로그 메모리 어레이 및 아날로그 기록장치와 동일한 집적회로상에서 제작되거나 제작되지 않을 수 있다.
[상세한 설명]
우선 제1도를 참조하면 기억 어레이 및 임의 지원회로와 결합된 본 발명의 1실시예의 개략도가 도시된다. 이 어레이 및 그 관련회로는 미국특허 제4,890,259호(본원의 참고문헌으로 속해 있음)에 개시된 장치에 대체적으로 일치한다. 그러나 그것으 개선된 점으로서는 기록된 신호가 종료된 신호로서 재생되는 것이 아니라 어레이 신호 및 기준신호의 차이로서 재생된다는 것이다.
이런 방식으로 원하지 않는 많은 신호 성분이 이러한 차동회로에 의해 공통 모드로 해석되어 거부된다.
비휘발성 아날로그 메모리 기억 어레이(10)는 EEPROM과 같은 셀의 열과 컬럼으로 구성된다. 예를 통해 볼 때 이 어레이는 수백개의 열과 수백개의 컬럼을 포함할 수 있다. 컬럼(11L,12L,11R,12R)은 각각 메모리 어레이 주위에 위치한 기준 컬럼의 좌우 페어이다. 기준 시스템에서의 부가적인 세분으로 인해 단일 좌 컬럼 및 단일 우 컬럼 대산에 컬럼 페어(11L,12L,11R,12R)가 이용된다.
교번 형태로 이용되는 양분된 다수의 표본유지회로(미국특허 제4,890,259호 참조)는 좌우로 분배된 배치방향을 가질 수 있다.
이 경우 한 세트의 표본유지회로에 관한 기준정보를 기록하는데 컬럼(11L,11R)이 이용되며, 나머지 한 세트의 표본유지회로의 정보를 기록하는데 컬럼(12L,12R)이 이용된다. 이런 방식으로 두 회로의 좌우 분할상에 관한 세부사항은 기준 시스템에 의해 고려된다.
기준 컬럼의 외부에 (실제 측면에) 컬럼(13L,14L,13R,14R)이 위치한다. 이들 컬럼은 메모리 어레이의 종료컬럼에 의해 형성된 내부 경계를 모방하는 기준 컬럼의 외부상에 물리적 경계를 제공한다. 물리적 경계를 형성함에 부가해서 이들 컬럼은 다름 정보 기억 목적으로도 이용될 수 있다.
열 해독기(15)는 당해 기술에서 알려져 있듯이 열 선택 및 열 바이어스 전압을 제공하며, 이들 어레이 및 기준 셀의 기록 및 재생동작을 부분적으로 제어한다. 어레이 컬럼 구동기(20) 및 기준 컬럼 구동기(22LL,22LR,23RL,23RR)는 미국특허 제890,259호에 따라서 제작된 아날로그 컬럼 기록회로이다. 이들 회로는 그들의 제어타이밍 및 바이어스 회로(도시안됨)와 함께 셀에 대해서 실제 아날로그 기록을 수행한다. 컬럼 구동기내에는 표본유지회로(21) 및 기준표본유지회로가 포함되어 있다. 어레이 및 기준컬럼구동기 양쪽 모두는 표본유지회로(21)를 포함한다.
기록중에 시프트 레지스터 혹은 컬럼 해독기(30)는 전체적인 칩 표본 추출 및 타이밍 계획에 따라 단계대로 적절한 컬럼 구동기에 입력신호(ANAIN)의 선택을 제공한다. 기록중에 대표적인 게이팅 트랜지스터(30(0) 내지 30(99))는 순차적으로 ANAIN 신호를 표본유지회로(21)상에 게이트한다.
시프트 레지스터 혹은 해독기는 샘플 추출 타이밍에 관련해서 단계대로 클록(CK) 혹은 어드레스 라인(ADDR)에 의해 각각 구동된다.
기준 컬럼에 있어서 기록중에 게이트(32(0))가 제1어레이 컬럼 구동기 표준유지에 개방될 때 게이트(32L)도 동시에 좌측 기준 컬럼 구동기 표준유지에 개방된다.
마찬가지로 많은 표본, 예를 들어 100표본과 같이 게이트(32(99))가 개방될 때 게이트(32R)도 우측 기준 컬럼 구동기에 동시에 개방된다.
좌우 모두의 경우에 소위 아날로그 접지(ANALOG GRD), 예를 들어 1.5볼ㅌ 크기의 소정 기준 전압이 기준표본유지노드에 로드된다.
동시에 행해지는 이들 게이팅은 좌측 기준 컬럼 구동기 표준유지에 힘을 가해 제1(가장 왼쪽) 어레이 컬럼 구동기 표준유지와 동시에 로드시킨다. 중요한 결과는 누설 전류로 인해 표본유지 모두가 동시에 그들의 원치않는 누설방전을 시작한다는 것이다. 마찬가지로 동일한 동시 관계가 우측 기준 컬럼과 관련해서 발생하고 그후 컬럼 구동기 표본유지(100)가 표본 추출된다(실시예에서 개시됨).
따라서 좌측 기준 표본유지가 1.5v 아날로그 접지레벨에 로드되면 가장 좌측 표뵨유지는 신호값이 예를 들어 음성신호의 표본이 ANAIN상에 존재할 때마다 로드된다. 마찬가지로 우측 기준 표본유지가 1.5v 아날로그 접지레벨에 로드되면 가장 우측 어레이 표본유지는 신호가 ANAIN상에 존재할 때마다 로드된다.
재생시 게이팅 트랜지스터(31(0) 내지 31(99))는 컬럼 구동기의 출력을 Varray라 불리우는 라인(50)에 게이트한다.
또한 재생시 게이팅 트랜지스터(33(0) 내지 33(99))는 기준 디바이더 저항기(40)의 대응 탭 포인트에서 전압값을 Vref라 불리우는 라인(51)에 게이트한다.
추종자(41,42)는 기준 컬럼 구동기 및 저항기의 출력들 사이에 버퍼링을 제공하며 저항기에 요구되는 구동을 제공한다.
추종자의 설계는 당해기술에 알려져 있는 공지기술이다.
추종자는 기준 컬럼 구동기에 의해 전송된 개별 기준 컬럼의 출력전압과 동일한 전압을 저항기의 종료 노드에 구동시킨다.
어레이 신호(Varray)와 기준신호(Vref)간의 차이가 실제 기록된 정보이다.
이러한 신호차가 필터 및 증폭기를 통해 진행되어 예컨대 공지의 음성정보용 스피커에 출력된다.
[동작]
제2a도를 참조하면 아날로그 어레이와 함께 아날로그 신호 기록을 기록하고 충실하게 재생하는 기준 시스템의 동작이 설명된다. 제2a도는 최종 노드를 로딩한 직후 100개의 어레이 표본유지노드에서 통상 전압값을 보여준다.
여기서 로딩시간은 8킬로헤르즈 표본인 경우 12.5밀리초이다.
또한 본 설명에서 간편성을 위해 기록되는 신호는 음성신호와 같은 시간변동신호이기보다는 단순히 단일 전압값(DC레벨)이라고 가정한다.
제1노드(10)는 방금 로드되어 하강할 시간을 갖지 못하는 최종 노드(0)와 비교해서 어느 정도 전압이 하강되어 있다.
제1다수의 표본유지회로에서 표본을 로딩하는데 전부 소비된 시간으로 인해 누설에 기인한 전압표본값의 비평형 분포가 나타난다.
표준유지된 값의 분포가 제2a도의 플롯 1로 도시된다. 컬럼 구동기의 동작은 이들 표본을 어레이로 기록하기 위해 동일량의 시간이 통과해야 하는 동작이다(이 시간동안 제1다수의 표본은 어떠한 정보도 빠뜨리지 않도록 ANAIN에서 입력신호를 로딩한다). 이와 동일한 시간 즉 또 다른 12.5밀리초 동안, 제1표본유지는 제2a도의 플롯 2에 도시되는 바와 같이 또 다시 하강한다.
제2b도는 단일 좌우측 기준유지레벨의 하강동작을 도시한다. 이 레벨들은 제2a도의 메뫼 표본의 가장 좌우측의 하강동작을 모방한다. 좌우 값에 대해 중간인 Vref 값은 디바이더 저항기(40)상의 탭으로부터 구해진 값이다. 그러므로 디바이더 저항기는 가장 좌우 표본 중간에 있는 개별 표본에 대해 기준에 적당값을 제공하는 슬라이딩 스케일을 제공한다.
가장 좌우 회로중간에 있는 표본유지회로에 대한 누설이 있은 후 표본유지값은 저항기 탭을 따라 전압값을 모방한다고 가정한다. 소정시간에 Varray의 개별값으로부터 선형 비례값을 뺌으로서 원래 신호가 제2c도에 도시되는 바와 같이 회복된다.
제3a도 내지 제3c도를 참조하면 단순한 단일 전압레벨보다 더욱 복잡한 신호기록에 대해 100개의 표본의 3주기동안 어레이 신호 및 기준신호를 도시할 수 있다. 제3b도는 100개의 표본의 다중주기동안 기준시스템에 의해 발생된 특징적인 톱니를 보여준다.
이 톱니는 어레이 신호로부터 빠져서 제3c도에 도시되는 원래 기록을 회복한다.
[결과]
따라서 톱니, 즉 붕하는 소음신호가 기록에서 제거된다.
그러므로 기준시스템은 표본 및 유지회로의 한계를 보상한다.
또한 시스템의 차별 아키텍쳐로 인해 셀의 오배열, 배치방향 및 표본유지의 회로의 더멀효과와 관련없은 셀 더멀효과와 같은 바이어스 변동이 공통모드에 위치해서 제거된다. 본 발명의 장점은 아래와 같다.
1. 단일 페어 혹은 좌우측 컬럼 혹은 좌우측 컬럼의 이중 페어만을 이용하는 것은 많은 컬럼을 요하는 기준 시스템과 비교해서 상당히 큰 배치영역을 절약할 수 있다.
2. 기록시 기록된 값이 칩의 표본 및 유지 더멀 조건에 대응하도록 기준 셀이 실제 기록 혹은 리코딩된다. 종래의 플로팅 게이트 기준은 기록 또는 리코딩시 칩 조건에 해당하는 정보를 포함하는 값을 리코딩하지 못한다.
이것은 본 기준 시스템과 종래예의 두드러진 차이점이다.
이 특징은 본 시스템이 종래 수동 기준 시스템보다 더 많은 인자를 보상할 수 있는 지능이 있는 기준 시스템임을 보여준다.
3. 기준 시스템은 상이한 기준 컬럼(및 항상 상이한 셀)으로부터 동시에 출력되는 정보 구성성분을 표시하는 기준 신호를 전달하기 위해 탭 저항기 디바이더를 포함한다. 이것은 이 기준 시스템의 주요한 특징이다.
이 특징은 이용될 작은 칩 영역이 기억 셀당 하나의 기준 셀의 수행에 접근하는 기준 시스템의 실행을 가능케 한다.
4. 기준 시스템은 칩상에서 멀리 떨어진 두개 영역, 즉 멀리 떨어진 좌우측으로부터 표준 유지, 더멀, 처리, 배치 및 전압 관련 조건에 응답하는 기준 정보를 제공한다. 따라서 이 기준 시스템은 넓은 칩 영역을 포함하여 정확도 및 작은 영역의 소비를 최적화시킨다.
5. 기준 컬럼내 셀은 방향에 의존하는 오배열과 같은 셀배치 및 처리조건의 위 및 아래방향 모두를 모방한다. 위 및 아래방향은 어레이에서의 교번열과 관련된다. 이 특징은 기준 시스템의 정확도에 도움을 준다.
6. 칩의 각 측면상의 컬럼 페어는 양분된 다수의 표본유지회로에서 표본유지회로의 좌우로 분배된 방향에 응답하는 기준정보를 리코드한다.
이것은 표본유지회로의 누설이 어느정도 표본유지기억노드배치의 좌우분배에 의존하기 때문에 유용하다. 이 특징은 기준 시스템의 정확도에 도움을 준다.
7. 컬럼 배치의 극 좌우측은 종료 컬럼이 정규 컬럼 배치에 의해 기준컬럼이 그의 최근접 좌우측상에서 물리적으로 경계가 지도록 하는 추가컬럼이다.
이 구성으로 인해 기준 셀과 컬럼 국부 지형은 웨이퍼 제작공정시 기억 어레이에서 실제 셀을 더욱 자세하게 모방하게 된다. 이러한 더욱 자세한 모방으로 인해 기준 셀 및 컬럼으로부터 더욱 정확하게 기준 동작하게 된다.
8. 기준 셀 및 컬럼은 메모리 어레이 셀과 완전히 동일한 배치 및 처리두께지형과 그외 처리스텝을 갖는다. 이 구성은 기준 시스템의 정확도에 도움을 준다.
9. 셀 및 컬럼은 메모리 셀 및 컬럼과 완전히 동일한 기록 및 재생회로와 바이어싱을 갖는다. 이러한 동작 모방은 다른 메모리 시스템에서 늘 있는 경우가 아니다.
본 발명에서 이러한 정확한 모방은 기준의 정확도에 기여한다.
10. 셀은 비휘발성 기록, 재생, 및 소거 능력을 제공하는 플로팅 게이트 EEPROM 타입이지만 이 셀은 역시 EPROM 타입이 될 수 있다.
11. 셀은 또한 소위 플래시 EPROM 혹은 플래시 EEPROM 타입으로 구성될 수있다.
12. 본 발명의 기준 시스템은 음성, 뮤직, 톤, 및 진동과 같은 고충실도 사운드기록 및 재생의 응용에서 유용하다.
13. 기준 시스템이 비휘발성 아날로그 기억 어레이와 결합해서 아용될 때 이 시스템은 단지 AC 정보뿐만 아니라 DC 정보를 기록하는데 이용될 수 있다. 사실 비휘발성 기억 어레이는 원래 DC 기억 어레이이다.
14. 기준 시스템이 비휘발성 아날로그 기억 어레이와 결합해서 사용될 때 이 시스템은 가속, 왜곡, 운동, 압력, 온도같은 사운드 이외 정보, ECG 데이타 및 혈압같은 의학정보, 오일 및 가스 탐사와 같은 자연자원탐사와 관련한 지형 데이타와 지진 데이타 같은 정보를 기억시키는데 이용될 수 있다.
15. 기준 시스템이 비휘발성 아날로그 기억 어레이와 결합해서 사용될 때 이 시스템은 가속, 왜곡, 운동, 압력, 온도같은 다른 사운드 정보, ECG 데이타 및 혈압같은 의학정보, 오일 및 가스 탐사와 같은 자연자원탐사와 관련한 지형 데이타와 지진 데이타 같은 정보를 기억시키는데 이용될 수 있다.
또한 가스 크로마토그래피, 비디오 스펙트라, 및 에너지 스펙트라와 같은 스펙트라 기록에도 응용을 예상할 수 있다.
비디오 화상기록에도 또한 응용할 수 있다.
16. 기준 시스템이 비휘발성 기억 어레이와 결합해서 사용될 때 이 시스템은 디지탈 정보가 다중 아날로그 전압 레벨(이 레벨은 재생 혹은 판독시 아날로그 기준값과 아날로그 메모리 어레이 값의 차이)로 해독되는 디지탈 정보의 기억에 있어서 유용하다.
한편 지금까지 본 발명의 바람직한 실시예가 여기에 개시되어 설명되었지만, 당업자라면 본 발명의 정신 및 영역을 벗어남이 없이 여러 형태의 변형이 가능한다는 것을 알 수 있다.

Claims (8)

  1. 아날로그 신호 표본 기억 셀의 컬럼과 열의 어레이를 구비하고, 다수의 아날로그 신호 표본이 어레이를 통해서 분산되어 있는 표본유지회로에 일시적으로 유지되었다가 그후 어레이의 아날로그 표본 기억 셀의 열을 따라 분포해 있는 다수의 표본 기억 셀안으로 병렬로드되는 집적회로 아날로그 기억 및 재생장치에 기준 시스템에 있어서, 아날로그 신호 표본 기억 셀 어레이의 각 측에서 적어도 1칼럼의 기준 기억 셀; 기준 기억 셀의 각 컬럼에 접속된 표본유지회로; 고정기준전압을 발생시키는 기준 수단; 주변 표본유지회로가 표본 기억셀내에 연속 기억용 아날로그 신호를 표본 추출할 때마다 기준 기억 셀 컬럼에 접속된 개별 표본유지회로에 의해서 상기 정해진 기준 전압을 표본 추출시키는 수단; 주변 표본 유지회로내 유지된 신호 표본이 어레이의 아날로그 신호 표본 기억 셀의 해당 열의 기억 셀내에 기록될 때 기준 기억셀의 컬럼에 접속된 표본유지회로내에 유지된 표본추출된 기준전압을 특정 셀 열의 기준 기억셀내에 기록시키는 수단; 어레이의 아날로그 신호 표본 기억셀의 해당 열의 임의 신호기억셀내에 기억된 신호표본이 어레이로부터 판독될 때 기준 기억 셀내에 기억된 표본 추출된 기준전압을 특정 셀 열의 기본 기억 셀로부터 판독시키는 수단; 기준 기억 셀로부터 판독된 기준 전압을 현재 판독되고 있는 신호 기억 셀의 열에 따른 위치에 의존하는 상대적 가중과 결합시킴으로써 셀 기준 전압을 제공하는 수단; 및 어레이의 셀로부터 판독된 신호표본과 개별 셀 기준전압간의 차이를 구하는 수단으로 구성되는 것을 특징으로 하는 기준 시스템.
  2. 제1항에 있어서, 다수의 표본유지회로를 구비하고, 이들 각 회로가 멀티플렉서를 통해 다수의 아날로그 신호 표본 기억 셀 컬럼에 접속됨으로써 표본유지회로가 상기 멀티플렉서의 상태에 의존하는 상이한 시각에 각 기준 기억 셀 컬럼에 접속되는 것을 특징으로 하는 기준 시스템.
  3. 제1항에 있어서, 기준 기억 셀로부터 판독된 기준 전압을 현재 판독되는 신호 기억 셀의 열에 따른 위치에 의존하는 상대적 가중과 결합시킴으로써 셀 기준 전압을 제공하는 상기 수단이 (a) 어레이의 특정 셀 열의 한쪽에서 기준 기억 셀로부터 판독된 표본추출된 기준 전압에 접속된 일단과 어레이의 특정 셀 열의 다른 쪽에서 기준 기억 셀로부터 판독된 표본 추출된 기준 전압에 접속된 타단을 구비한 저항기; 및 (b) 현재 판독되고 있는 신호 기억 셀의 셀 열에 따른 상태위치에 비례해서 상기 저항기에 따른 위치로부터 전압을 빼내는 수단을 포함하는 것을 특징으로 하는 기준 시스템.
  4. 집적회로신호기억셀의 컬럼과 열의 어레이에서 아날로그 신호를 기억하고, 소정수의 표본이 축적될 때까지 아날로그 신호는 주기적으로 표본 추출되어 각 표본은 표본유지회로에 유지되며, 그후 구해서 유지된 소정수의 표본이 메모리 어레이의 열내로 기록되는 방법에 있어서, 다음과 같은 단계, 즉 (a) 기준 전압을 제공하는 단계; (b) 집적회로신호기억셀의 각 열에 제1 및 제2집접회로 기준 기억 셀을 제공하는 단계; (c) 아날로그 신호의 소정수의 표본중 첫번째 표본이 구해져서 표본유지회로에 유지될 때 제1기준전압표본유지회로에 기준전압을 표본추출하여 유지하는 단계; (d) 아날로그 신호의 소정수의 표본중 최종표본이 구해져서 표본유지회로에 유지될 때 제2기준전압표본유지회로에 기준전압을 표본추출하여 유지하는 단계; 및 (e) 구해서 유지된 소정수의 신호표본이 메모리 어레이의 개별 열에 대한 관련 신호기억셀내로 기록될 때 제1 및 제2기준전압표본유지회로에 유지된 기준전압표본을 제1 및 제2기준전압기억셀에 기록하는 단계로 구성되는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, (f) 어레이의 아날로그 신호표본기억셀의 해당 열의 임의 신호 기억 셀에 기억된 단일표본이 어레이로부터 판독될 때 특정 셀열의 기준 기억셀로부터 기준 기억셀내에 기억된 표본추출된 기준 전압을 판독하는 단계; (g) 셀 기준전압을 제공하기 위해 개별 기준전압표본이 구해져서 유지되는 시간과 비교해서 개별신호표본이 구해져서 유지되는 상대적 시간에 의존하는 상대적 가중을 기준 기억 셀로부터 판독된 기준전압과 결합하는 단계; 및 (h) 신호 표본 출력을 제공하기 위해 어레이 셀로부터 판독된 신호 표본과 개별 셀 기준 전압간의 차이를 구하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 실제 어레이의 확장으로서 각각 어레이의 좌우측을 따라 제1 및 제2기준전압기억셀이 위치하는 것을 특징으로 하는 방법.
  7. 제5항에 있어서, 기준전압기억셀은 실제 신호 기억셀과 동일하고, 기준전압표본유지회로는 실제 신호 표본유지회로와 동일한 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 실제 어레이의 확장으로서 각각 제1 및 제2기준전압 기어 셀의 좌우측을 따라 컬럼내에 위치한 추가적인 기억 셀을 또한 포함하는 것을 특징으로 하는 방법.
KR1019930700939A 1990-09-26 1991-09-23 아날로그 신호의 기록 및 재생용 기록가능한 분산형 비휘발성 아날로그 기준 시스템 및 그 방법 KR0144554B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/589,173 US5126967A (en) 1990-09-26 1990-09-26 Writable distributed non-volatile analog reference system and method for analog signal recording and playback
US589,173 1990-09-26
PCT/US1991/006891 WO1992005561A1 (en) 1990-09-26 1991-09-23 Writable distributed non-volatile analog reference system and method for analog signal recording and playback

Publications (1)

Publication Number Publication Date
KR0144554B1 true KR0144554B1 (ko) 1998-08-17

Family

ID=24356917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930700939A KR0144554B1 (ko) 1990-09-26 1991-09-23 아날로그 신호의 기록 및 재생용 기록가능한 분산형 비휘발성 아날로그 기준 시스템 및 그 방법

Country Status (8)

Country Link
US (1) US5126967A (ko)
EP (1) EP0551381B1 (ko)
JP (1) JP3148929B2 (ko)
KR (1) KR0144554B1 (ko)
CA (1) CA2092539A1 (ko)
DE (1) DE69131135T2 (ko)
SG (1) SG47922A1 (ko)
WO (1) WO1992005561A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396896A (en) * 1991-05-15 1995-03-14 Chrono Dynamics, Ltd. Medical pumping apparatus
US5388064A (en) * 1991-11-26 1995-02-07 Information Storage Devices, Inc. Programmable non-volatile analog voltage source devices and methods
US5443440A (en) * 1993-06-11 1995-08-22 Ndm Acquisition Corp. Medical pumping apparatus
US5769801A (en) * 1993-06-11 1998-06-23 Ndm Acquisition Corp. Medical pumping apparatus
US5640031A (en) * 1993-09-30 1997-06-17 Keshtbod; Parviz Spacer flash cell process
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
EP0763242B1 (en) * 1994-06-02 2001-07-11 Intel Corporation Sensing schemes for flash memory with multilevel cells
US5629890A (en) * 1994-09-14 1997-05-13 Information Storage Devices, Inc. Integrated circuit system for analog signal storing and recovery incorporating read while writing voltage program method
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5687279A (en) * 1994-12-23 1997-11-11 Intel Corporation Retro-storing analog information in a digital storage circuit
US5631606A (en) * 1995-08-01 1997-05-20 Information Storage Devices, Inc. Fully differential output CMOS power amplifier
US5572462A (en) * 1995-08-02 1996-11-05 Aplus Integrated Circuits, Inc. Multistate prom and decompressor
US5840049A (en) * 1995-09-07 1998-11-24 Kinetic Concepts, Inc. Medical pumping apparatus
US5815435A (en) * 1995-10-10 1998-09-29 Information Storage Devices, Inc. Storage cell for analog recording and playback
US5737265A (en) * 1995-12-14 1998-04-07 Intel Corporation Programming flash memory using data stream analysis
US5677869A (en) * 1995-12-14 1997-10-14 Intel Corporation Programming flash memory using strict ordering of states
US5729489A (en) * 1995-12-14 1998-03-17 Intel Corporation Programming flash memory using predictive learning methods
US5701266A (en) * 1995-12-14 1997-12-23 Intel Corporation Programming flash memory using distributed learning methods
US5680341A (en) * 1996-01-16 1997-10-21 Invoice Technology Pipelined record and playback for analog non-volatile memory
US5726934A (en) * 1996-04-09 1998-03-10 Information Storage Devices, Inc. Method and apparatus for analog reading values stored in floating gate structures
EP0833347B1 (en) * 1996-09-30 2005-12-28 STMicroelectronics S.r.l. Programmable reference voltage source, particulary for analog memories
US5808506A (en) * 1996-10-01 1998-09-15 Information Storage Devices, Inc. MOS charge pump generation and regulation method and apparatus
US5828592A (en) * 1997-03-12 1998-10-27 Information Storage Devices, Inc. Analog signal recording and playback integrated circuit and message management system
US5898605A (en) * 1997-07-17 1999-04-27 Smarandoiu; George Apparatus and method for simplified analog signal record and playback
EP1020871B1 (en) * 1997-09-29 2005-07-20 Matsushita Electric Industrial Co., Ltd. Analog memory and image processing system
US5959883A (en) * 1998-01-09 1999-09-28 Information Storage Devices, Inc. Recording and playback integrated system for analog non-volatile flash memory
US5969986A (en) * 1998-06-23 1999-10-19 Invox Technology High-bandwidth read and write architectures for non-volatile memories
US6606267B2 (en) * 1998-06-23 2003-08-12 Sandisk Corporation High data rate write process for non-volatile flash memories
EP0971361B1 (en) 1998-06-23 2003-12-10 SanDisk Corporation High data rate write process for non-volatile flash memories
US6347136B1 (en) * 1999-07-15 2002-02-12 Winbond Electronics Corporation Calling party announcement message management systems and methods
US6687155B2 (en) 2001-01-11 2004-02-03 Oki Electric Industry Co., Ltd. Analog storage semiconductor memory that uses plural write voltages and plural read voltages having different voltage levels
US20030058752A1 (en) * 2001-09-25 2003-03-27 Stacy Birnbach Apparatus and method for delivering psycho-suggestive messages
US6693828B1 (en) 2002-04-23 2004-02-17 Alta Analog, Inc. Method for compensating field-induced retention loss in non-volatile storage with reference cells
US7092288B2 (en) 2004-02-04 2006-08-15 Atmel Corporation Non-volatile memory array with simultaneous write and erase feature
US6961279B2 (en) * 2004-03-10 2005-11-01 Linear Technology Corporation Floating gate nonvolatile memory circuits and methods
CA2537667A1 (en) * 2005-02-23 2006-08-23 Denise Chilton Personal message device
US20060285658A1 (en) * 2005-06-01 2006-12-21 Chin-Shu Lin Message management methods and apparatus for audio storage systems
US20070208232A1 (en) * 2006-03-03 2007-09-06 Physiowave Inc. Physiologic monitoring initialization systems and methods
US7668588B2 (en) 2006-03-03 2010-02-23 PhysioWave, Inc. Dual-mode physiologic monitoring systems and methods
US8200320B2 (en) * 2006-03-03 2012-06-12 PhysioWave, Inc. Integrated physiologic monitoring systems and methods
US7782674B2 (en) * 2007-10-18 2010-08-24 Micron Technology, Inc. Sensing of memory cells in NAND flash
US20100057452A1 (en) * 2008-08-28 2010-03-04 Microsoft Corporation Speech interfaces
US10912473B2 (en) 2018-04-10 2021-02-09 Biosense Webster (Israel) Ltd. Routing of analog signals using analog/digital followed by digital/analog conversion

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4054864A (en) * 1973-05-04 1977-10-18 Commissariat A L'energie Atomique Method and device for the storage of analog signals
US3984822A (en) * 1974-12-30 1976-10-05 Intel Corporation Double polycrystalline silicon gate memory device
US3938108A (en) * 1975-02-03 1976-02-10 Intel Corporation Erasable programmable read-only memory
US4119995A (en) * 1976-08-23 1978-10-10 Intel Corporation Electrically programmable and electrically erasable MOS memory cell
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
US4181980A (en) * 1978-05-15 1980-01-01 Electronic Arrays, Inc. Acquisition and storage of analog signals
DE2826870A1 (de) * 1978-06-19 1980-01-03 Siemens Ag Halbleitergeraet zur reproduktion akustischer signale
US4533846A (en) * 1979-01-24 1985-08-06 Xicor, Inc. Integrated circuit high voltage clamping systems
US4314265A (en) * 1979-01-24 1982-02-02 Xicor, Inc. Dense nonvolatile electrically-alterable memory devices with four layer electrodes
JPS57176598A (en) * 1981-04-20 1982-10-29 Sanyo Electric Co Ltd Write-in circuit for non-volatile analog memory
US4627027A (en) * 1982-09-01 1986-12-02 Sanyo Electric Co., Ltd. Analog storing and reproducing apparatus utilizing non-volatile memory elements
US4701776A (en) * 1983-08-29 1987-10-20 Seeq Technology, Inc. MOS floating gate memory cell and process for fabricating same
US4890259A (en) * 1988-07-13 1989-12-26 Information Storage Devices High density integrated circuit analog signal recording and playback system

Also Published As

Publication number Publication date
DE69131135T2 (de) 1999-11-18
CA2092539A1 (en) 1992-03-27
EP0551381A4 (en) 1997-04-02
SG47922A1 (en) 1998-04-17
EP0551381A1 (en) 1993-07-21
JPH06504394A (ja) 1994-05-19
US5126967A (en) 1992-06-30
JP3148929B2 (ja) 2001-03-26
WO1992005561A1 (en) 1992-04-02
EP0551381B1 (en) 1999-04-14
DE69131135D1 (de) 1999-05-20

Similar Documents

Publication Publication Date Title
KR0144554B1 (ko) 아날로그 신호의 기록 및 재생용 기록가능한 분산형 비휘발성 아날로그 기준 시스템 및 그 방법
EP0551419B1 (en) Integrated circuit systems and method for analog signal recording and playback
US5815425A (en) Combined digital write and analog rewrite process for non-volatile memory
KR0144552B1 (ko) 캐스케이팅 아날로그 기록/재생장치
KR0155585B1 (ko) 프로그램가능 비-휘발성 아날로그 전압원 장치 및 방법
US4890259A (en) High density integrated circuit analog signal recording and playback system
KR0155575B1 (ko) 집적회로 아날로그 신호기록 및 재생을 위하여 반복적으로 기록하는 개선된 방법 및 장치와 소스 팔로워 기억셀
US4989179A (en) High density integrated circuit analog signal recording and playback system
JP2002519808A (ja) 集積回路技術を用いたアナログ及びマルチレベル記憶技法
GB1593866A (en) Mos semiconductor storage modules
KR0171851B1 (ko) 반도체 메모리 카드를 이용한 다중음향 재생장치 및 방법
EP1783778A1 (en) Semiconductor memory circuit with internal voltage generation according to externally applied voltage
JP2001022388A (ja) 音声カード
TH22243A (th) อุปกรณ์เพื่อการผลิตสัญญาณกลับขึ้นมาใหม่และวิธีการเพื่อการผลิตสัญญาณกลับขึ้นมาใหม่

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080402

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee