KR0143786B1 - 피제어 플럭스 페라이트 위상변성기용의 간이 구동기 - Google Patents

Abstract

내용없음

Description

피제어 플럭스 페라이트 위상변성기용의 단순화된 구동기

제1도는 종래의 단안정회로가 소정의 기간 동안 페라이트 코어의 자화와이어를 통하여 전류를 구동시키는데 사용되었던 하나의 방식을 도시하고 있는 단순화된 개략회로도.

제2도는 제1도와 유사하나, 본 발명의 하나의 실시예로서 페라이트 코어의 적절한 리세트 자화를 달성하도록 외부 타이밍 제어 단안정회로의 장치상태 감수성 피이드백회로(예컨대, 전류-대-전압 컨버터)를 도시하고 있는 개략회로도.

제3도는 제1도 및 제2도와 유사하나, 본 발명의 다른 실시예로서 코어의 자화와이어를 가로질러 가해진 전압의 적분의 함수로서 페라이트 코어를 통하는 자화전류의 기간을 제어하도록 외부타이밍 제어 단안정회로로의 다른 수정된 피이드백회로를 도시하고 있는 개략회로도.

제4도는 듀얼 토로이드 위상변성기에 있어서의 한쌍의 페라이트 코어를 동시적으로 리세팅하고 순차적으로 세팅하기 위한 본 발명의 바람직한 실시예의 단순화된 개략도.

제5도는 제4도의 회로 내의 상응하는 특정 점에서의 전형적인 파형을 예시하는 파형도 제5A도 내지 제5F도의 집합도면.

제6도는 듀얼 토로이드 코어의 복수의 순차쌍이 제4도에 도시된 바와 같은 단일의 구동회로를 사용하여 소정의 자화레벨에 대하여 동시에 리세트되고 순차적으로 세트될 수 있는 방식을 도시하고 있는 회로도.

* 도면의 주요부분에 대한 부호의 설명

12:자화와이어 16:컨버어터

100,102:페라이트 코어 114:변압기권선

200:명령라인 202:버스라인

R:저항기 C:콘덴서

M:단안정 D:다이오드

Q:트랜지스터

본 발명은 일반적으로 전류흐름(또는 상응하는 전압)에 의해 선택적으로 결정되는 복수상태를 가진 장치에 대하여 그와 같은 전류흐름(또는 상응하는 전압)을 제어하기 위한 구동회로에 관한 것이다. 그것은 특히 RF 위상변성기의 강자성 코어 내의 자속을 세팅 및 리세팅하기 위한 단순화된 구동기회로에 관한 것이다. 예컨대, 그것은 어레이 개공과 관련된 방사패턴의 비임 스티어링 또는 다른 특성들을 제어하도록 RF 방사기의 상응하는 2차원 어레이를 피딩하는데 피제어 플럭스 강자성 변성기를 구동시키는데 특히 적합하다.

본 발명은 공통으로 양도된 다음의 계류중인 특허출원(이들 내용은 여기에 참고로 포함되어 있다)에 관련된다:

로버트스 외 다수(Roberts et al)의 명의로 출원된 일련번호 ______________의 하이브리드 모우드 RF 위상변성기(변리사 도킷 번호: 68 - 12).

로버트스(Roberts)의 명의로 출원된 일련번호__________의 RF 방사기에의 RF 트랜시버 결합용 리스프로컬 하이브리드 모우드 RF 회로(변리사 도킷 번호: 68 - 28).

리그(Rigg)의 명의로 출원된 일련번호_____________의 분포된 평면형 어레이 비임 스티어링 제어 (변리사 도킷 번호: 68 - 16).

전자적으로 스캐닝된 위상화 어레이 안테나 시스템은 복합마이크로웨이브 및 전자조립체이다. 그와 같은 위상변성기와 결합된 전자구동기는 복잡할뿐만 아니라, 심지어는 수많은 와이어의 상호접속이 귀찮고 복잡하다. 그 복잡성은 비교적 대규모의 2차원 어레이의 방사기가 피이드될 때 크게 증대된다(예컨대, 64 x 64 어레이는 피제어 위상 RF 신호에 의해 개별적으로 피이드되어져야만 하는 4,096개의 독립 방사기를 포함한다). 물론 수신모우드에 있어서는, 각각의 4,096개의 방사기로부터 유입하는 신호는 또한 상응하게 선택적으로 위상화 및 조합되어져야만 한다.

페라이트 또는 강자성 위상변성기장치는, 하나 또는 그 이상의 페라이트 부재의잔류자화를 변화시키기 위하여 자화와이어를 통하여 짧은 전류펄스를 요구하며, 이에 따라 하나의 위상상태(즉, 소정량의 위상변성)로부터 다른 위상상태로 변화한다. 이에 관련된 샤론 외 다수(Sharon et al)의 명의의 미합중국 특허번호 제 4,445,098 호(이것의 전체 내용은 여기에 참조로 포함되어 있음)는 주어진 페라이트 코어(또는 코어의 세트)의 자화가 전형적으로 제 1 센스에서의 코어를 자기적으로 포화시킴으로써 먼저 리세트 되는 방법을 설명하고 있다. 그 후, 요구되는 잔류자화의 레벨(따라서 상응하는 위상상태)은 대향센스에서의 피제어 자화정도를 발생시키는 피제어 전류펄스로 코어를 세팅함으로써 달성된다.

요컨대, 그와 같은 페라이트 위상변성기의 위상상태를 신뢰적이고 예견가능하게 변화시키기 위하여, 상대적으로 큰 전류펄스는 전형적으로, 상응하는 센스에 있어서 페라이트를 포화시키도록 (예컨대, 축방향으로 뻗은 토로이드 코어(toroid core)의 중심을 통하여 삽입됨으로써) 코어와 자기적으로 결합된 자화와이어를 한쪽 방향(또는 극성)으로 먼저 통과한다. 이 비교적 큰 크기의 초기 리세트 펄스 후에, 대향극성을 가진 보다 더 작은 세트된 전류펄스가, 위상변성기를 요구되는 잔류 자화상태(따라서 요구되는 위상상태)로 세트하도록, 코어에 역시 결합된 자화와이어(전형적으로, 역시 토로이드 센터를 통과하는 독립된 와이어)를 통과하게 된다.

대부분의 실제 시스템에 있어서는 페라이트 토로이드의 쌍들을 제어할 필요가 있다. 각각의 쌍들은, 예컨대, 2개의 독립된 위상변성기 또는 단일의 듀얼-토로이드 위상변성기일 수 있다(샤론 외 다수의 것 참조). 이에 의해, 양 토로이드와 실행명령라인에 대하여 필요한 위상변성명령을 공급할 필요성이 요구된다. 전형적으로, 이러한 종류의 응용에 대한 인터페이스는 각각의 위상변성기를 위하여 3개정도 만큼의 인터페이스 라인(예컨대, 이들중 하나 또는 그 이상의 모든 위상변성기에 대하여 공통으로 버스되지 않는 한, 데이터, 클럭, 인에이블/실행)이 필요될 수 있다.

따라서, 만약 그와 같은 종래의 인터페이스가 각각의 위상변성기 구동회로를 위하여 복수(예컨대, 3개)의 독립된 도선을 필요로 한다면, 64 x 64 어레이가 4,096라인(이에 더하여 모든 4,096 구동회로에 공통으로 접속된 공통접지 및 전력버스라인)의 유사한 다중라인을 필요로 할 것이다. 따라서, 바로 이전에 참조된 종래기술의 실시예에 있어서, 4,096의 3배 즉 12,288개 만큼의 독립된 도선(이에 더하여, 공통 접지 및 전력버스 도선)이 구동모듈에 개별적으로 루트설정 및 접속되어져야만 할 것이다. 10GHz의 부근에서 동작하는 위상화된 어레이의 경우에는, 이 어레이의 요소들간의 중심-대-중심 간격이 단지 0.6inch대에 있다. 게다가, 구동회로가 실제로 (바람직한 바대로) 어레이 개공부근에 위치되여져야만 한다면, 모든 이러한 도선들은, 요구되는 비임 스티어링 기능을 달성하기 위한 적시의 방식으로 이러한 모든 도선들이 신속하게 적절한 신호를 갖게 되어져야만 하는 (전형적인 리모우트) 비임 스티어링 컴퓨터로 적절히 루트설정되어져야만 한다.

그러나 본 출원인들은 전형적인 위상화 어레이 시스템의 여러 위상변성기의 요소와 필요적으로 결합되는 총체적인 구동전자공학의 복잡성을 크게 감소시키는 신규의 구동회로배열을 발견하였다. 종래의 방식과 비교할 때, 본 발명은, 상대적으로 저가이고, 소형이며 시스템의 부품들을 조립하기에 용이하리 만큼 전자구동기를 단순화시킨다.

부분적으로, 본 발명은, 하나 또는 그 이상의 주어진 페라이트 코어(틀)를 리세팅 및 세팅시키기 위하여 필요한 모든 구동데이터를 단일의 명령펄스(이에 더하여, 공통으로 버스된 A/B 선택 라인)에 인코우드시키는 것을 가능하게 하기 때문에 그와 같은 단순화를 달성한다. 따라서 이 단일의 명령펄스는 단일제공된 도선을 통하여 어레이내의 각각이 위상변성기 구동회로에 전송될 수 있다. 게다가, 하나 또는 그 이상의 또 다른 페라이트 코어는 또한 동일한 명령펄스에 응답하여 동시에 리세트될 수 있고 그 이후에 동일명령라인에 발행된 제 2 펄스에 응답하여 독립적으로 세트될 수 있다. 알수 있는 바와 같이, 필요한 도선의 개수에 있어서의 그와 같은 큰 감소는, 중심의 비임 스티어링 또는 다른 제어프로세서에서의 필요한 전자구동기의 실제적인 상호접속에 있어서도 크게 단순화 시킨다. 그것은 또한 복합 비임 스티어링 기능을 달성하는데 요구되는 모든 신호를 발생 및 발행하는 임무를 크게 단순화시킨다.

실시예에 있어서, 이러한 구동기의 단순화는, 단안정 멀티 바이브레이터가 필요한 인터페이스 제어신호에 개수를 최소화 시키기 위하여 비통상적인 피이드백 제어회로를 채용되기 때문에, 부분적으로 달성된다. 예컨대, 본 바람직한 실시예에 있어서는, 한쌍의 단안정회로가 (필요한 최종 위상상태에 관련된 시간기간을 가진) 단일의 명령펄스에 응답하여 페라이트 코어의 피제어 리세팅 및 세팅을 달성하기 위하여 채용된다.

적절한 스티어링 회로와(모든 구동기에 공통으로 버스된) 단일의 또 다른 A/B 선택명령버스라인을 채용함으로써, 동일한 단안정회로쌍이 (a) 하나 또는 그 이상의 코어쌍을 동시에 리세팅하고, (b) 그 후 (하나 또는 그 이상의 그와 같은 쌍에 있어서의) 코어 중의 제 1 코어를 피제어 최종세트 자화상태로 세팅하며, 또한 동일한 제어라인상의 제 2 공통펄스에 응답하여, (하나 또는 그 이상의 그러한 쌍에 있어서의) 제 2 코어를 필요한 최종자화상태로 세팅하는데 사용될 수 있다. 이 배열에 있어서, 접지, 전력 및 스티어링 선택(A/B)라인들은 모든 구동기에 공통으로 버스되어질 수 있지만 단일의 명령라인은 비임 스티어링 프로세스로부터 각각의 구동기회로로 개별적으로 루트설정될 수 있다. 따라서, 어레이 내에 4,096개의 위상변성기가 있다면, 4,096개의 개별적인 명령라인에 공통접지버스, 공통전력버스 및 A/B 스티어링 선택버스가 더하여져서 4,099개의 최종 인터페이스 라린이 될 것이다.

알 수 있는 바와 같이, 추가된 스티어링 회로 및 스티어링 선택버스를 사용함으로써, 제 1 명령펄스에 의해 리세트된 코어 중에서 또 다른 코어(틀)의 피제어 세팅을 달성기키기 위하여 동일 명령라인상에 또 다른 명령펄스가 사용될 수 있다.

단안정 멀티바이브레이트는 전형적으로 소정의 휴지상태에서 존재하는 회로로서 정의 된다, 그것은 그 안정상태로부터 준안정상태(예컨대 여기에서는 상태들간에 요구되는 천이시간에 비교하여 긴 시간동안 유지한다)로의 변환을 유도하기 위하여 모종의 트리거 신호를 필요로 한다. 결국, 진정한 단안정 멀티바이브레이터는 이 역변환을 유도하기 위하여 아무런 외부신호가 요구됨이 없이 준안정상태로부터 휴지상태로 복귀할 것이다.

전형적인 실시에 있어서, 단안정 멀티바이브레이터는 준안정상태의 기간을 제어하는 외부저항-용량(RC) 타이밍회로와의 접속을 위한 외부접근 가능 핀을 구비한 집적회로칩 형상으로 제공 될 수 있다. 전형적으로, 이 RC 회로의 외부콘덴서는 준정적상태로의 변환하에서 방전된다. 이 콘덴서가 공급전압에 대하여 제충전 됨에 따라, 외부핀 중의 하나의 전압은 휴지안정상태로의 복귀변화를 일으키는 소정의 레벨(예컨대, 대략 공급전압의 대략 ⅔)에 도달한다.

본 발명의 실시예에 있어서, 그와 같은 외부 접근가능 타이밍 제어단자는 구동되고 있는 장치의 상태(예컨대, 위상변성기 내의 강자성 코어의 자화상태)를 나타내는 신호를 통하게 하기 위한 특수 피이드백 회로와 함께 사용된다. 예컨대, 코어 리세팅 동작을 위한 피이드백 제어는 위상변성기의 자화와이어를 통하여 전류(또는 상기 전류의 전압표시)를 검지함으로써 유도될 수 있다. 여기에서는, 코어가 자기적으로 포화되자마자, 플럭스의 시간변화율에 있어서 급격한 감소가 일어난다. 이것을 자화와이어를 통과하는 전류에 있어서의 급격한 증가와 토로이드의 자화와이어의 양단전압에 있어서의 상응하는 급격한 감소의 원인이 된다. 적절한 전류-대-전압 컨버전이, 코어내의 지속포화가 달성되자마자 단안정의 외부타이밍핀상의 적절한 전압레벨을 휴지안정상태로의 복귀변환에 가하기 위하여 사용될 수 있다.

후속의 세팅동작에 있어서, 타이밍 콘덴서상의 초기 또는 프리세트된 충전은 리세팅 동작을 시작할 때 사용된 동일한 명령펄스의 시간기간의 함수로서 제어될 수 있다. 명령펄스기간이 적어도 필요한 리세팅 동작동안 지속된다고 가정하면, 제 2 단안정회로는 그와 같은 명령펄스의 단자에지에의 하락하에서 준안정상태로 변환될 수 있으며, 타이밍 콘덴서상의 프리세트 충전에 기인하여, 준안정상태에 있어서의 그 체류시간은 명령펄스기간의 함수가 될 것이다.

RC 타이밍 회로를 충전하는데 사용되는 전압원이 또한(예컨대, 동일 토로이드를 통과하는 다른 자화와이어에 있어서 1:1로 전압을 사용함으로써) 자화권선 양단 사이의 전압에 비례하게 된다면, 타이밍 회로는 제 1 계 적분기로서 작용한다. 이 방식으로, 세트 단안정의 체류시간은 또한 자화권선의 양단 사이의 전압의 시간적분으로 결정된다. 공지된 바와 같이, 그와 같이 적분의 값은 (상기 샤론 외 다수의 특허에 설명되어 있는 바와 같이 세팅자화펄스의 휴지 후의 잔류자화에 관련된) 세트 위상변성기의 최종위상상태 변성에 비례한다.

상기한 바와 같이, 전형적인 실제장치는(예컨대, 샤론 외 다수의 특허에서와 같은 듀얼 토로이드 위상 변성기에 있어서) 한쌍의 페라이트 토로이드의 관련된 세팅을 필요로 한다. 적절한 스티어링 회로를 추가함으로써 리세트 단안정의 동작은 억제되고 제 2 또는 세트 단안정의 출력은 제 2 명령펄스가 동일한 명령와이어상에 부여될 때 다른 페라이트 코어로 루트가 재설정될 수 있다. 이러한 방식으로, 제1 단일 명령펄스는 양 페라이트 코어를 동시에 리세트하고 이 코어 중의 하나를 이 초기 명령펄스의 기간에 의해 결정된 값에 세트시키기 위하여 사용될 수 있다. (모든 모듈에 공통으로 버스된 스티어링 명령에 있어서의 변환 후에 발생하는) 동일라인상의 후속 명령펄스는 제 2 페라이트 코어를 (동일명령라인상에서의 제 2 명령펄스의 기간에 의해 결정된 값으로) 제어가능하게 세트시키기 위하여 사용될 수 있다.

전형적인 위상변성기는 또한 동일 또는 연속하는 도파관 내부에 연속하는 듀얼 토로이드 위상변성부의 쌍을 포함할 수 있다. 본 출원의 단순화된 구동회로는 복수의 그와 같은 듀얼 토로이드 위상변성기부 내의 코어를 동시에 리세팅하기 위하여 사용될 수 있다.

본 발명의 이러한 목적 및 이점 뿐만 아니라 다른 목적 및 이점들은 첨부된 도면에 관한 본 발명의 바람직한 하기 실시예를 자세히 연구함으로써 보다 더 완벽하게 이해하고 알게 될 것이다.

전형적인 단안정회로가 제1도에 도시되어 있으며, 여기에서 저항기(R)와 콘덴서(C)는, 입력 트리거 펄스의 리이딩에지에 의해 트리거될 때 그 준안정상태의 시간시속(T)을 제어하도록 단안정의 외부가용단자에 접속되어 있다. 특히, 콘덴서(C) 초기 휴지공급전압충전은 단안정이 먼저 트리거될 때 R/C 외부핀에서의 전압이 소정의 레벨(예컨대, 전형적으로 공급전압의 약 ⅓)에서의 전압까지 신속하게 방전되며, 그 휴지값으로 복귀될 시의 율은 제1도에 도시된 바와 같이 외부적으로 접속된 R/C 회로의 RC 시간정수에 의해 결정된다. R/C 외부핀에서의 전압이 소정의 레벨(예컨대, 전형적으로 공급전압의 약 ⅓)에 도달할 때, 단안정은 그 휴지안정상태로 복귀 것이며 따라서 기간 T1 후에 출력펄스를 Q로 종료할 것이다.

또한 제1도에 도시되어 있는 바와 같이, 종래의 이 종류의 단안정회로는, 페라이트 토로이드 내에서의 잔류자속(B0)을 변화시키도록 기다란 페라이트 토로이드 코어(14)의 중앙을 관통하여 지나는 자화와이어(12)를 통하여 비교적 중전류펄스(I)를 전환시키도록 단안정의 Q출력에 의해 제어되는 트랜지스터(10)를 추가시킴으로써 페라이트 코어 구동기에서의 용도에 직접 적용될 수 있다.

제1도에 도시된 바와 같은 종래의 단안정회로는, 구동전류를 자화와이어(12)에 공급시키는 이런 수월한 방식에 사용될 수는 있지만, 외부고정된 RC회로가 자화와이어를 통하여 전류흐름의 시간 기간(T1)을 제어하기 위한 이상적인 방식은 아니다.

그러나, 통상의 저항기/콘덴서회로를 멀티바이브레이터의 외부 타이밍단자로부터 제거시킨 다음 단안정을 준안정상상태로 트리거되게 한다면, 그 회로는 어떠한 외부 타이밍 회로도 구비되어 있지 않기 때문에 제한없이 그 상태에 체류하려고 할 것이다.

제2도의 실시예에 도시된 바와 같이, 단안정구동회로의 이러한 특징 때문에 통상의 저항기/콘덴서 조합은 (예컨대, 페라이트 코어 자체의 자화상태를 나타내는) 액티브장치-상태피이드백으로서 대체가 되므로, 단안정은 자화와이어(12)를 통하는 전류가 소망의 선정된 레벨에 도달할 때, (즉, 페라이트코어(14)의 자속이 소망의 선정된 레벨에 도달되었을 때) 휴지 안정상태로 다시 토글(toggle)될 뿐이다.

따라서, 만일 적절한 전류-대-전압 컨버어터(16)가 와이어(12)와 직렬로 추가된다면, 컨버어터(16)의 결과적인 전압출력은 단안정(M1)의 외부 타이밍 단자에 가해져서 필페루우트 제어를 제공할 수 있다. 이 때문에 포화시키는데 필요되어지는 한 단안정(M1)은 준안정상태인체로 되며 따라서 코어(14)내의 자속을 리세트한다. 특히 포화가 달성될 때는, (자화이어와 결합된 유효인덕턴스 내의 급격한 감소에 기인한) 급격한 전류스파이크를 겪게 될 것이다. 이것은 컨버어터(16)의 전압출력 내에에서 급격한 증가를 일으키게 될 것인데, 이 전압출력은 단안정(M1)의 외부 타이밍 단자를 통하여 이 단안정을 휴지안정상태로 신속하게 변환복귀되게 한다. 따라서, 제2도에 도시된 바와 같은 액티브 피이드백을 구비한 단안정(M1)은 페라이트 위상변성 내의 전형적인 페라이트 코어의 자화를 리세팅하는 데에 적절하다.

단안정(M2)의 외부 타이밍핀에 대한 약간 상이한 액티브 피이드백 제어가(제2도에 따른 리세팅 이후에) 새로운 잔류 플러스 값으로의 코어(14)의 적절한 세팅을 달성시키기 위하여 제3도의 실시예에서 사용된다. 페라이트코어(14)를 소망의 위상상태로 세트하기 위하여, 전류(I')의 세트 펄스는, 코어(14)에 링트연결된 또 다른 자화와이어(22)를 통과하게 되고 유사한 고전류제어 트랜지스터(10')에 의해 구동된다.

전형적인 종래 기술의 제어방법은 페라이트의 자화와이어의 양단간의 전압을 적분하도록 되어 있는데, 이 적분은 그렇게 세트된 후에 위상변성기에 의해 달성된 위상변성에 비례하는 것으로 통상, 간주된다.

자화와이어(20)는 이제 구동되고 있지 않기 때문에, 이 자화와이어는 1:1 변압기의 2차 권선으로서 간주될 수 있다. 1차 권선으로서의 세트된 자화와이어(22)에 의해, 와이어(20)에 유도된 전압은 피구동세트된 자화와이어(22)의 양단간에 가해진 전압의 근접 근사치이다. 이 유도된 2차 변압기 전압을 단안정(M2)의 저항기/콘덴서 타이밍 회로에 가함으로써, 요구되는 적분의 제 1 계 근사치가 달성된다. 콘덴서(C)는 양간간의 적분된 전압은 도시된 바와 같이 단안정(M2)의 외부타이밍 단자를 제어시키도록 접속되어 있다.

다소 상이하게 설명되었지만, 제1도의 전형적인 종래의 단안정 멀티바이브레이터 구동회로를 검토하여 보면, 저항기/콘덴서 조합이 이 저항기를 고정공급전압에 접속시킴으로써 고정시간간격(T1)을 제공하는데 사용됨을 알 수 있을 것이다. 그러나 만일 제3도에 도시되어 있는 바와 같이, 고정공급전압이 단속되고, 그 대신에 페라이트 코어 양단간의 2차 권선전압이 RC회로에 대한 입력으로서 사용된다면, 소망하는 피적분 전압(즉, 페라이트 코어(14)의 소망의 위상상태)이 달성될 때까지 세트 자화전류(I')를 자동적으로 유지시킬 단안정을 위한 밀폐된 루우프제어의 또 다른 형태를 제공한다. 그 점에서, 단안정(M2)의 외부 타이밍핀에 부여된 전압이 휴지안정상태로의 역변환을 자동적으로 일으킬 것이며 페라이트 코어(14)에 대한 세트동작이 완료될 것이다.

콘덴서(C)를 에비충전시키기 위한 적절한 회로를 피제어 프리세트 전압 레벨에 추가시킴으로써 그와 같은 밀폐루우프 제트 자화 전류제어는 어떤 소망의 선정된 잔류자화(따라서 위상상태)를 달성시킬 수 있다.

알 수 있는 바와 같이, 외부타이밍 제어단자를 통한 단안정의 장치-상태 피이드백 제어는, 코어(14)의 자화 포화 또는 리세트 를 달성하도록 신규하고도 제2도에서의 독특한 방식으로 이용되고 있다. 제3도에서는, 상이한 타입의 피이드백 제어가 코어(14) 내의 잔류 자화의 소망하는 세트 레벨을 달성하도록 사용된다.

단안정 회로에 있어서의 이 타입의 피이드백 제어는 전체 구동회로가 보다 더 소형이고 보다 더 저가임과 동시에 고정밀을 유지하도록 제작될 수 있게 한다. 다음 설명으로부터 보다 더 상세히 이해될 수 있는 바와 같이, 그것은 또한 단지 단일의 명령펄스의 사용이 하나 또는 그 이상의 페라이트 코어에 대해서도 리세트 및 세팅 동작 양자를 제어하게 한다.

본 바람직한 실시예에 있어서, 리시프로컬 하이브리드 모우드 위상변성기 모듈의 한 단계(예컨대, 상기 설명되고 여기에 참조로 포함된 로버트스 외 다수의 관련출원 참조)는 한쌍의 단일 토로이드 하이브리드 모우드 위상변성기를 포함한다. 예컨대, 제4도에 도시된 바와 같이, 축방향으로 뻗은 강자성 토로이드(100 및 200)는 각각 제공된 송신 및 수신 위상변성기와 결합될 수 있다. 전형적으로 이러한 토로이드는 정 4 각형 또는 4각형 단면이고 축방향 크기가 길게 되어 있다. 듀얼 토로이드 위상변성기에 있어서, 한쌍의 토로이드는 도파관 내에 나란히 평행관계로 위치될 수 있다. 전형적으로, 고유전형 재료의 슬래브는 보다 더 큰 위상변성 효과가 얻어질 수 있는 도파관의 면적에서 RF 계를 집중시키도록 적층된 토로이드들 사이에 배치된다.

단일의 토로이드 위상변성기에서는, 토로이드의 중심이 고유전성코어로 장전될 수 있다.

통상의 리세트 자화와이어(110)는 전형적으로 양 토로이드의 코어를 통하여 직렬로(그러나 대향센스로) 관통하여 감겨져 있다. 독립된 세트 자화와이어(112 및 114)는 각각(각각의 코어 내의 리세트 와이어의 극성에 대향하는 극성을 가지고) 토로이드(100 및 102)의 코어를 관통하여 감겨져 있다. 위상변성기(90)에 대해서 그리고 리세트 및 세트전류 펄스가 자화와이어에 관하여 사용되는 방식에 대하여 보다 더 상세히 이해하기 위해서, 샤론 외 다수에 대하여 이미 참조된 미합중국 특허번호 제 4,445,098 호를 참조하여야만 한다.

제5도에 도시된 파형(5A, 5B, 5C, 5D, 5E 및 5F)는 제4도에 도시된 실시예의 회로도의 상응표시의 노우드에서의 파형을 나타낸다.

제4도에 도시된 실시예의 회로에 대한 일반적인 개관에 있어서, 리세트 단안정(M1)은, (예컨대, 제2도의 실시예를 따라) 리세트권선(110)을 통하는 리세트 플럭스 포화전류를 제어하기 위하여 전류제어 트랜지스터에 의해 사용된다. 세트 단안정(M2)은 (예컨대, 제3도의 실시예를 따라) 기간(Tc)동안의 제 1 입력명령펄스와 관련된 제 1 세트 A 동작에 있어서의 전류제어 트랜지스터(Q4)에 의해 권선(114)를 통하는 세트자화전류를 제어한다. 동일한 세트 단안정(M2)은, 동일한 입력명령라인(200)에서의 기간(T'c)를 가진 후속 명령펄스의 함수로서 전류제어 트랜지스터(Q5)에 의해 권선(112)을 통하는 자화전류를 제어한다.

라인(200)에서의 연속명령펄스들간에서, 버스(202)상의 A/B 스티어링 명령상태는 스티어링 회로(204)를 바꾸도록 변화한다. 이러한 스티어링 회로(204)의 재구성은 각각: (a) (Q4에 대항되는 바의) Q5에 의해 세트 단안정 (M2)의 입력의 진로를 재결정하고, (b)는 리세트 단안정(M1)의 동작을 억제시킨다.

상기된 바와 같이, A/B 명령 버스 라인(202)은 제4도에 도시된 바와 같은 복수의 모듈(예컨대, 64 x 64 어레이에서의 4, 096개)을 동시에 제어하도록 공통으로 접속되어 있다. 전력공급 및 접지 버스들은 이와 유사하게 모든 뮤듈에 공통으로 접속되어 있다. 그러나, 단지 단일의 명령라인(220)만이 독립적으로 제어되고 진로가 설정되며 본 실시예에 있어서의 제4도의 각각의 모듈에 접속되는 것이 요구된다.

실시예에 있어서, 제 1 명령 펄스는 RF 송신사이클을 위하여 제 1 단일의 토로이드 위상변성기(102)를 세트하는 한편 후속의 제 2 명령펄스는, 상기 관련된 로버트의 출원에서 개시 및 청구된 타입의 리스프로컬 하이브리드 모우드 위상변성기에 있어서의 RF 수신사이클을 위해 제 2 단일의 토로이드 위상변성기(100)을 세트한다.

휴지모우드에서, 양 단안정(M1 및 M2)은 그들의 Q출력이 저조직레벨에 위치한채로 휴지안정상태에 있다. A/B 스티어링 버스(202)는 또한 저조직 레벨에 있으며 따라서 세트단안정(M2 내지 M4)의 Q출력을 스티어링하며 리세트 단안정(M1)이 동작 또는 비억제 상태에 놓이게 한다. 콘덴서(C3)는 (이제 설명될 종래의 동작사이클에 기인하는) 공급전압(V)으로 충전되는 한편 전류분할기(Q3, Q4, 및 Q5)는 모두 OFF 상태에 있다.

콘덴서(C3)는 접속된 자화와이어(110, 112 및 114)내에서의 전류 펄스를 리세팅 및 세팅 하기 위해 주기적으로 필요한 짧고 비교적 높은 크기의 전류 펄스를 공급하기 위한 국부적인 전력공급으로서 작용한다.

프리세트 타이밍 제어 트랜지스터(Q1) 및 (Q2)는 또한 OFF 상태에 있다. 단안정(M2)의 외부 타이밍 단자용의 타이밍 제어콘덴서(C4)(C4, R7 및 R8을 포함하는 RC 회로의 부분)는 또한 이 휴지상태동안에, 일정한 선정된 젼압(예컨대, 역시 공급전압과 대략 동일함)으로 유지된다.

따라서, 제4도 회로의 휴지상태에서, 실질적으로 어떠한 전류도 자화 와이어(110, 112 또는 114)중의 어느 하나를 통해서도 흐르지 않는다.

그러나, 기간(Tc)의 제 1 명령펄스가 개별적인 명령라인(200)을 통하여 제4도의 회로에 공급될 때, 양성 진행펄스에지는 단안정(M1)을 중안정상태로 트리거 한다. 따라서, 트랜지스터(Q3)는 ON으로 바뀌고 리세트 전류는 공급 콘덴서(C3)(및 피접속 공급버스)로부터 흐르기 시작한다. 이 때문에 래치 다이오드(D1)의 캐소우드 전압이, 즉각적으로 낮아져서 단안정(M1)의 외부 타이밍핀을 준안정 상태를 유지시키기에 충분하게 낮은 전압으로 일시적으로 유지시킨다. 그러나, 파형(5B) 에 도시되어 있는 바와 같이, 페라이트 코어(100, 120)가 포화되자마자, 전류흐름에는 현저한 증가가 발생하고 다이오드(1)의 캐소우드에서의 전압에는 이에 상응하는 현저한 증가(이는 온도보상 목적을 위해 포합된다)가 발생한다. 다이오드(D1)의 캐소우드에서의 결과적인 증가전압은 단안정(M1)의 외부 타이밍단자(또는 다이오드(D1)의 아노우드 전압)가 (R3에 의한 전압분할기 작용에 의해)단안정이 그 휴지안정상태로 복귀되게 조준시킨다. 이러한 방식으로, 리세트 전류제어 트랜지스터(Q3)는 OFF로 되고 권선(110)을 통한 리세트 전류는 토로이드 코어(100, 102)에서 포화 자속상태에 도달함에 따라 자동적으로 종료된다.

후속시간에서, 제 1 명령펄스의 하강에지가 발생한다. 이 후속의 음성 진행변환은 단안정(M2)을 준안정 상태로 트리거시킨다. 그러나 그 이전에, 초기 명령펄스의 시간기간(Tc)동안에, 트랜지스터(Q1)는 ON 으로 되므로 저항(R8)에 의해 결정된 율로 콘덴서(C4)를 제어가능하게 방전시킨다. 따라서, (단안정(M2)이 트리거 될 때) 명령펄스의 후미에지에서 콘덴서(C4) 양단간의 전압은 시간기간(Tc)에 관련된 양만큼 감소될 것이다. 그런 연후의 잔류 전압은 콘덴서(C4)에 초기 또는 프리세트 전압을 구성한다.

준안정 상태로 트리거됨에 따라, (스티어링 회로(204)에 의한) 멀티바이브레이터(M2)의 Q출력은 세트 A 전류제어 트랜지스터(Q4)를 ON이 되게 하고 따라서 토로이드(102)의 와이어(114)내의 세트자화전류의 흐름을 시작시킨다. 따라서 전압이 1차 변압기권선(14)의 양단간에 가해짐에 따라, 상응하는 전압이, 콘덴서(C4)에 대하여 추가적인 방전을 시작하도록 트랜지스터(Q2)의 베이스 에미터 접합 양단에서 저항기(R10)에 의해 가해지는 2차 권선(110)에서 유도된다. 트랜지스터(Q2)의 에미터 전압이 실질적으로 고정되기 때문에, 저항기 (R10) 및 트랜지스터가(Q2)는, 출력전류가 2차 권선(110)에서 유도된 전압에 대략 비례하는 트랜스콘덕턴스 증폭기를 형성한다. 상기한 바와 같이, 이것은 자화권선(114)의 양단간에 가해지는 전압의 제 1 계 근사시간적분을 제공한다.

따라서 이 적분된 전압은 콘덴서(C4)상의 프리세트전압(즉, 세트 전류흐름의 초기에 유지되는 전압)에 더해질 것이므로 콘덴서(C4)상의 전압은 이제 증가하기 시작할 것이다(예컨대, 제5도 참조).

초기 명령펄스가 이제 중단되었기 때문에, 트랜지스터(Q1)는 OFF이며 콘덴서(C4) 양단간의 증가 전압은 저항기(R7, R8)를 경유하여 단안정(M2)의 외부 타이밍단자에서의 전압이(예컨대, 제 5F 도에서 300으로 표시된 바와 같이) 필요한 소정의 레벨에 도달할 때, 단안정(M2)은 휴지안정상태로 다시 토클될 것이다.

이 방식으로, 전류제어 트랜지스터(Q4)는 자동적으로 OFF 되어 자화권선 양단간에 가해지는 적분된 전압이 필요한 전압에 도달될 때 권선(114)을 통하여 세트 A 자화전류에서 종료할 것이다.

콘덴서(C4)상의 프리세트 시작 전압은 명령펄스의 기간(Tc)에 의해 결정되기 때문에, 당연히 페라이트코어(102)속으로 세트된 결과적인 위상상태는 또한 기간변수(Tc)에 의해 효과적으로 제어되는 것이다.

다음의 중요한 일은 제 5E 도에 도시된 바와 같은 A/B 스티어링버스에서의 변환이다. 이것은 스티어링회로(204)을 조건을 조절하므로 단안정(M2)의 Q출력을 세트 B 전류제어 트랜지스터(Q5)로 재차 향하게 하면서 단안정(M1)을 억제시킨다. 후자의 트랜지스터는 차례로 토로이드(100)의 세트자화권선(112)에 접속된다.

그 후에, 동일 명령라인(200)상에서의 기간(T'c)의 그 이상의 명령펄스는 단안정(M)에 아무런 영향도 주지 않는다, 그러나, 그것은 제 2 명령펄스의 지속기간(T'c)에 관련된 콘덴서(C4)(트랜지스터(Q1)경유)의 피제어방전을 야기할 것이다. 이전에서와 같이, 제 2 펄스가 종료할 때, 음성진행에지는 단안정(M2)을 준안정상태로 트리거시킨다. 그러나, 스티어링회로(204)의 재구성에 기인하여, 이것은 이제 트랜지스터(Q5)를 ON으로 되게 하고 토로이드(100)의 권선(112)을 통하는 세트전류의 흐름을 시작되게 하는 결과가 된다. 이전에서와 같이, 이 전류흐름은, (트랜지스터(Q)를 경유한 2차 권선(110)속으로 유도된 적분된 전압이 콘덴서(C4)의 전압을 300의 소정의 레벨로 상승되고 따라서 단안정(M2)을 휴지안정상태로 복귀 토클링시킬 때까지 지속한다. 이것은 세트전류의 흐름을 종료시켜 잔류자속을 제 2 명령펄스의 지속기간변수(T'c)에 직접적으로 관련된 코어(100)내에 잔류시킨다.

다이오드(D2, D3 및 D4)는 단지 역극성 전류흐름을 방지하도록 보호 목적으로 구비되어 있을 뿐이다.

스티어링회로(204)의 동작은 제4도로부터 스스로 설명될 수 있을 것으로 믿어진다. 도시되어 있는 바와 같이, 스티어링상태(A)에 대한 제 1 조직 레벨은 동작 또는 인에이블링 공급전압을 3상태 버퍼(A)에 제공한다. 반면에 A/B 스티어링 버스상의 대향 레벨 입력은 3상태 버퍼(A)를 OFF가 (고임피던스 출력 상태로)되도록, 그리고, 택일적으로, 동작 또는 인에이블링 공급입력을 3상태 버퍼(B)에 공급시키도록, 이 회로의 조건을 재조절한다. 제5도에 도시된 바와 같은 완전 사이클 후에, 전체회로는 A/B 스티어링버스(202)상의 조직레벨을 재차 변환시킴으로써(세트 B 전휴흐름이 중단된 후에) 초기상태로 복귀될 수 있다.

실제적인 위상화 제어레이 구성은 종종 다종의 페라이트 코어쌍의 유사한 리세팅 및 세팅을 요구한다. 동일한 작용을 필요로하는 그들 코어들을 동시에 리세트 또는 세트시키도록 사용될 수도 있는 가능성이 있는 자화와이어 접 속의 구성이 많이 있다. 제6도의 회로는 제1 토로이드쌍(100,102) 뿐만 아니라 제2 토로이드쌍(100', 102')을 통과하는 자화와이어(110, 112 및 114)에 대하여 (양 쌍에 걸쳐서 동시 제어를 달성하기 위하여) 가능성이 있는 결선도의 일례를 제공하고 있다.

상기 논의 과정에서, 제6도에 도시된 접속은 결국 4개의 모든 마그네틱코어를 동시에 리세팅시키는 결과가 될 것임을 이해할 것이다. 세트 A 전류 펄스는 결국 코어(100' 및 102')에 공통의 잔류 플럭스값을 동시에 세팅하는 결과가 될 것이다, 세트 B 전류펄스는 토로이드(100 및 102)(이 토로이드들은 모두 동일 크기, 형성 및 성분이라고 가정함)에 대하여 요구되는 공통의 잔류플럭스 상태를 동시에 발생시킬 것이다. 알 수 있는 바와 같이, 주어진 특정 적용의 경우에, 제4도 타입의 단일의 구동기 모듈만을 사용하는 복수의 코어상에서 동시의 리세트 및 세팅동작을 허용하도록 사용될 수도 있는 가능성이 있는 배선회로가 많이 있다.

간단한 개괄로서, 제4도의 구동기 회로는 라인(110)상에 단일의 리세트 전류펄스를 공급하고 2개의 세트전류펄스를(이 중에서 제 1 펄스는 라인(114)상에 이어서 제 2 펄스는 라인(112)상에 공급한다. (양 토로이드(100, 102)를 동시에 리세트시키는데 사용되는) 리세트펄스는 명령라인(202)의 고로직레벨로 변환될 때 시작한다. 리세트 단안정(M1)에지 트리거되므로 이후의 음서-진행변환은 무시된다. 리세트 전류펄스는 선택가능한 피이크 전류레벨에 도달할 때까지 지속한다. 바림직하게는, 출력전류는 실제적으로 센스회로에 의해 측정될 수 있으며 폭넓은 온도범위에 걸쳐서 대략 일정한 전류피이크를 유지하도록 비교기에 피이드된다.

리세트펄스가 시작됨과 동시에, 타이밍회로(예컨대, Q1)는 후 속의 세트전류펄스에 의해 달성되는 필요한 세트위상상태를 궁극적으로 제어하도록 동작을 시작한다. 초기 명령펄스의 하락에지는 실제로 제2세트 전류펄스의 시작을 트리거시킨다. 초기 명령펄스의 지속시간을 변화시킴으로써, 타이밍회로는 이제 시작된 세트펄스와 관련된 소망하는 궁극적인 위상상태를 선택하도록 제어된다. 토로이드 권선의 양단간에 가해지는 세트전압은 효과적으로 적분되고(타이밍 회로에 의해 결정된 미리 저장된 값을 포함하여) 이 적분치가 소정의 고정비교치와 동등할 때, 세트전류펄스는 OFF 된다.

알 수 있는 바와 같이, 이 실시예에서, 세트펄스는 리세트 펄스중에 결코 시작되지 않는다고 하는 것이 중요하다. 즉, 명령펄스는 적어도 최대가능 리세트펄스인 동안인 지속시간을 갖는다는 것이 중요하다(이 최대가능 리세트 펄스는 물론 플럭스 포화가 달성될 때마다 자동적으로 종료하는 명령펄스의 양성진행변한에 시작된다). 바람직하게. 조절기(예컨대, 가변저항기(R8)가, 필요한 최소 대 최대 위상상태변화의 완전한 범위가 리세트 펄스의 에상되는 최대지속시간보다 적어도 어느 정도 더 긴 최소 지속시간을 가지는 명령펄스를 사용하는 것이 달성될 수 있다는 것을 보장할 수 있도록 제공되어 있다. 따라서 리세트 및 세트 펄스는 어떤 토로이드의 사전 존속 위상상태에 관계없이 그리고 그 토로이드가 세트되는 다음 위상상태에 관계없이 결코 오버랩하지 않는다.

A/B 스티어링 버스라인(202)은 제 2 명령펄스가 동일한 제공된 명령라인(200)을 따라서 전송되기 전에 토클된다. 제 2 명령펄스의 폭(즉, 에지들간의 시간의 길이)는 이 제 2 동작 서브사이클중에 세트되는 제 2 위상변성기에 대하여 필요한 위상상태를 달성하도록 값(T'c)에 대하여 재차 조절이 가능하다. 스티어링 회로(204)에 의한 억제 때문에, 제 2 명령펄스의 상승에지는 단안정(M1)에 의해 무시된다(이에 따라 래치와이어(110) 내에서의 어떤 추가적인 리세트 전류의 흐름을 방지한다). 이것은 제 1 세트 위상변성기 토로이드가, 바로 달성된 세트 상태로 유지되는 것을 보장한다. 물론, 제 1 명령펄스중에 이미 리세트 된 제 2 위상변성기는 또한 (제 2 명령펄스의 하강에지에 의해 트리거됨에 따라) 세트 B 전류펄스가 시작할 때까지 리세트 상태로 남아 있을 것이다.

단순화된 배선이외에도, 단일의 엔코우딩된 명령 펄스라인(200)은, 그 라인상에서의 명령펄스의 기본주파수가 동일정보를 직렬디지탈 전송계획으로 송신하기 위해 전형적으로 필요한 종래의 명령펄스열의 기본주파수보다 더 낮은 주파수로 유지되도록 한다. 따라서, 전송노이즈효과 및 노이즈 방사에 대한 민감성은 또한 현저하게 감소되는 경향이 있다. 본 발명은 또한, 위상세팅데이터가 --진폭 변조된 노이즈원에 민감하게 될 아날로그 전압 레벨에 대향하는 바의 --2개의 펄스화된 변환에너간의 시간지속기간에 의해서만 결정되기 때문에 아날로그 진폭 전송기술에 비하여 이점을 갖는다.

제4도 타입의 각각의 구동기 모듈에의 데이터 전송용의 단일의 명령라인과 그와 같은 회로에 있어서의 장치-상태 피이드백 제어에 의한 단안정 멀티바이브레이터의 독특한 사용을 조합하면 이 구동기회로는 진정으로 독특하게 된다. 다른 여러 가지 중에서도, 그와 같은 특징은 페라이트위상변성기를 효과적으로 구동시키는데 요구되는 통상의 대형, 고가의 회로요소의 어레이의 필요한 크기 및 원가를 단호하게 감소시킨다.

본 발명의 몇몇 실시예만이 상세하게 설명되었지만, 당해기술분야의 숙련자라면 여러가지 변형 및 수정이 본 발명의 여러가지 신규의 특성 및 이점을 유지ㅎ하면서 본 실시예의 범위내에서 이루어질 수 있다는 사실을 알 수 있을 것이다. 따라서, 모든 그와 같은 변형과 수정은 첨부된 특허청구의 범위에 포함시키고자 한다.

Claims (9)

1. 멀티바이브레이터 회로(M1;M2)는 시간제어터미널(EXT)에서 전압이 예정된 크기를 초과할 때 제 1 출력 상태로 되돌아가는 제 2 출력 상태로의 변환에 영향을 주기 위하여 제 1 출력 상태 및 제 1 입력(A, B)을 갖고, 외부에서 접근하기 쉬운 상기 시간제어터미널(EXT)을 가진 단안정 멀티바이브레이터 회로(N1:M2)로 이루어지는 제어회로; 상기 제어회로가 상기 제 1 출력 상태에 있을 때 선(112, 114)에 흐르기 위한 자화전류를 일으키게 하기 위하여 상기 제어회로에 상기 도선(112, 114)을 연결하는 수단( Q3, Q4, Q5); 및 미리 설정된 자화상태에 도달하는 상기 코어(100, 102)에 응답하여 상기 시간제어터미널(EXT)에 대하여 미리 설정된 크기를 초과하는 상기 전압을 제공하기 위하여 상기 시간제어터미널(EXT)과 상기 코어(100, 102)의 자화 상태에 연결된 피이드백 제어수단(R, C);으로 구성되는 구동회로에 있어서, 전자기적으로 상기 코어(100, 102)에 연결되고, 상기 도선(112, 114)에 걸린 전압과 연관된 2차 변압기 전압을 제공하기 위한 부가 도선(110); 상기 2차 전압을 집적하기 위하여, 그리고 상기 제어회로의 상기 시간제어터미널(EXT)에 최종적으로 집적된 전압을 제공하기 위하여 연결된 집적회로(R10, Q2, C4); 상기 코어의 바람직한 자화상태 설정에 상당하는 미리 설정된 값으로 상기 콘덴서(C4)의 전압을 선택적으로 변경하기 위하여 콘덴서(C4)에 연결된 전하제어회로로 구성되는 상기 집적회로(R10, Q2, C4); 상기 부가도선(110)과 상기 콘덴서(C4) 사이에 연결된 트랜지스터(Q2), 상기 부가 돈선(110)에 걸린 전압에 의해서 제어되는 전도도를 가지는 상기 트랜지스터(Q2), 그 후에 상기 코어(100, 102)가 상기 바람직한 자화상태 설정이 얻어졌을 때 미리 결정된 설정 전압에 도달하기 위하여 상기 미리 설정된 값과 중첩하여 상기 콘덴서(C4)에 대하여 상기 제 2 전압을 집적하는 것을 포함하는 수단; 및 상기 콘덴서(C4)의 전압이 미리 설정된 크기를 초과하는 상기 전압을 생성하도록 상기 시간제어터미널(EXT)에 연결된 상기 콘덴서(C4); 를 더 포함하는 것을 특징으로 하는 전자기적으로 연결된 적어도 하나의 도선(112, 114)을 가진 자화성 코어(100, 102)내에서 제어자화 상태변화에 영향을 주는 구동회로.
2. 제1항에 있어서, 상기 피이드백 제어수단(R, C)이 상기 선(112, 114)에서 전기적 전류 흐름의 크기를 조절하기 우한 수단, 및 상기 코어(100, 102)가 자성적으로 포화될 때 미리 설정된 전류 증가 발생에 응답함으로써 미리 결정된 크기를 초과하는 상기 전압을 상기 시간제어터미널(EXT)에 제공하기 위한 수단(R10, Q2)으로 이루어지는 것을 특징으로 하는 구동회로.
3. 제2항에 있어서, 상기 조절을 위한 수단(R10, Q2)은 전기적 전압의 전원과 상기 선(112, 114)을 통하는 전류 흐름을 제어하는 상기 제어회로 부분(Q1) 사이의 분할기 교점에 연결된 미리 설정된 저항을 가지는 전압 분할기(R7, R8), 상기 코어(100, 102)가 자성적으로 포화되지 않을 때 전류 흐름을 자화하는 동안 상기 교점에서 전압을 떨어트리지만 상기 코어(100, 102)가 자성적으로 포화될 때 상기 교점에서 전압이 증가하는 상기 분할기(R7, R8); 및 미리 설정된 크기를 초과하는 상기 전압을 제공하기 위하여 상기 제어회로의 상기 시간조절터미널(EXT)에 전기적으로 연결하는 상기 교점;을 포함하는 것을 특징으로 하는 구동회로.
4. 제1항에 있어서, 상기 피이드백 제어수단(R, C)이 상기 코어(100, 102)에 전자기적으로 연결되고, 상기 도선(112, 114)에 걸린 전압에 연관된 2차 변압기 전압을 제공하기 위한 부가 도선(110); 및 상기 2차 전압을 집적하기 위해서, 그리고 집적된 전압이 상기 미리 결정된 크기를 초과할 때 상기 멀티바이브레이터(M2)를 상기 제 1 출력 상태로 되돌아가도록 하는 상기 멀티바이브레이터(M2)의 기간 제어 터미널(EXT)에 결과적 집적 전압을 제공하기 위하여 연결된 집적회로(R10, Q2, C4); 로 이루어지는 것을 특징으로 하는 구동회로.
5. 제1항에 있어서, 상기 구동회로는 제 1 멀티바이브레이터(M1)를 준안정 상태로 놓기 위하여 적용된 펄스의 끝에 쉽게 감응하는 입력(A,B)을 가지는 상기 제 1 단안정 멀티바이브레이터(M1), 상기 제 1 멀티바이브레이터(M1)를 주어진 전압이 적용될 때 안정 상태로 되돌아가도록 하기 위한 시간제어터미널(EXT) 및 상기 제 1 멀티바이브레이터(M1)가 불안정 상태에 있을 때 다른 전압에 있는 출력(Q)을 포함하는 상기 제어회로; 상기 제 1 멀티바이브레이터(M1)가 준안정 상태로 있는 동안 상기 장치의 작동상태를 바꾸기 위한 상기 제 1 멀티바이브레이터(M1)의 출력(Q)에 연결된 제 1 장치 상태변환 수단(Q3); 및 상기 장치 변화상태에 응답하여 증가하는 전압을 생성하기 위한 상기 장치에 연결되는 제 1 감지 수단(D2) 및 전압이 상기 미리 결정된 값에 도달할 때 제 1 멀티바이브레이터(M1)를 안정상태로 되돌아가게 하기 위해서 상기 시간조절터미널(EXT)에 상기 전압을 연결하기 위한 수단(R3);으로 이루어지는 것을 특징으로 하는 구동회로.
6. 제5항에 있어서, 상기 구동회로는 펄스(pulse)의 뒷전 끝에 응답하여 상기 제 2 멀티바이브레이터(M2)를 준안정 상태로 바꾸는 입력(A, B), 미리 결정된 전압을 적용할 때 제 2 멀티바이브레이터(M2)를 안정상태로 되돌아가도록 하기 위한 시간 제어 터미널(EXT), 및 상기 멀티바이브레이터(M2)가 안정상태로 있을 때와 비교하는 것과 같이 준안정 상태로 있을 때 다른 전압에서의 출력(Q)을 가지는 제 2 단안정 멀티바이브레이터(M2); 콘덴서(C4); 상기 제1 멀티바이브레이터(M1))가 준안정 상태에 있는 동안 상기 콘덴서(C4)에 전압 변화를 주기 위한 수단(Q2); 상기 제 2 멀티바이브레이터(M2)가 준안정 상태에 있는 동안 상기 장치의 작동 상태를 바꾸기 위한 상기 제 2 멀티바이브레이터(M2)에 연결되는 제 2 장치상태 변경수단(Q4, Q5); 상기 장치의 변경상태에 응답하여 증가하는 전압을 발생하기 위하여 상기 제 2 장치상태 변경수단(Q4, Q5)에 연결되는 제 2 감지수단(R10); 및 상기 제 1 멀티바이브레이터(M1)가 안정상태로 되돌아 갈 때 후기의 전압과 콘덴서(C4)에 남아 있는 전압의 합계를 구동하기 위하여, 그리고 상기 합계가 상기 미리 결정된 값에 도달했을 때 제 2 멀티바이브레이터(M2)를 안정상태로 되돌아가게 하기 위하여 상기 전압의 합계를 상기 제 2 멀티바이브레이터(M2)의 시간 제어 터미널(EXT)에 연결하기 위한 수단(R7, R8); 으로 이루어지는 것을 특징으로 하는 구동회로.
7. 제6항에 있어서, 상기 구동회로는 전류를 흐르게 하기 위하여 자화성 코어에 연결된 권선에 걸린 전압을 적용하는 상기 제 2 장치상태 변경수단( Q4, Q5); 및 상기 적용전압의 전체에 상당하는 전압을 생성하는 상기 제 2 감지 수단( R8)으로 이루어지는 것을 특징으로 하는 구동회로.
8. 제7항에 있어서, 상기 피이드백 제어수단(R, C)은 상기 제 1과 제 2 DC 전압을 합하기 위한 수단 및 상기 총합이 미리 결정된 값에 도달할 때 상기 멀티바이브레이터(M1, M2)를 안정상태로 되돌아가도록 하기 위하여 총합을 상기 시간제어터미널(EXT)에 적용하기 위한 수단으로 구성되며, 상기에 의해서 상기 코어(100, 102)에서의 잔여 자력의 양은 상기 미리 결정된 제 2 전압값에 의존하는 것을 특징으로 하는 자화물질의 코어에 설정 잔여 자성 플럭스(Plux)를 설정하기 위한 구동회로.
9. 제1항에 있어서, 상기 도선( 112, 114)을 상기 제어회로에 연결하는 상기 수단은 상기 코어(100, 102)에 주어진 방향으로 플럭스(Plux)를 생성하기 위한 제 1 권선(112); DC 전압 소오스(source); 상기 제 1 멀티바이브레이터(M1)가 전류를 흐르게 하기 위하여 상기 제 1 권선(112)에 상기 DC 전압 소오스(source)를 연결시키기 위해 불안정한 상태에 있는 동안 상기 출력(Q)에서 전압에 감응하는 수단(Q3); 상기 전류에 부합하는 제 2 전압을 생성하기 위한 수단(D2); 제 2 전압이 주어진 값에 도달했을 때 상기 제1 멀티바이브레이터(M1)를 안정 상태로 되돌아가도록 하기 위해서 상기 제 2 전압을 상기 시간 제어 터미널( EXT)에 연결하기 위한 수단(R3); 콘덴서(C4); 상기 콘덴서(C4)를 주어진 미리 설정된 전압으로 충전하기 위한 수단(Q2, R10); 지령(command) 펄스가 적용되는 동안 주어진 율(rate)로 상기 콘덴서(C4)를 방전하기 위한 상기 지령 입력 터미널에 연결시키는 수단; 상기 뒤쪽(trailing edge) 트리거(trigger) 입력(A, B)이 지령 입력 터미널에 연결되고, 또한 시간제어터미널(EXT) 및 출력(Q)을 가지는 제 2 단안정 멀티바이브레이터(M2); 상기 코어(110, 112)에서 제 2 반대 방향으로 플럭스(flux)를 생성하기 위한 제 2 권선(114); 상기 DC 전압 경로를 권선에 연결하는 것이 불안정한 상태 동안에 상기 제 2 멀티바이브레이터(M2)이 출력에서 전압에 감응하는 수단(Q4, Q5); 상기 제 1 권선(112)에서 유도 전압에 비례 비율로 상기 콘덴서(C4)에서 전압을 증가시키기 위해서 상기 제 2 권선(114)에서 전압에 의하여 상기 제 1 권선(112)에서 유도 전압에 응답하여 상기 콘덴서(C4)를 충전하기 위한 수단(Q2, R10); 및 상기 제어입력에서의 전압이 미리 설정된 값에 도달할 때 상기 제 2 멀티바이브레이터(M2)를 안정한 상태로 되돌아가게 하기 위해서 상기 콘덴서(C4)에서의 전압을 상기 제 2 멀티바이브레이터(M2)의 제어입력에 연결하는 수단(R7, R8); 으로 구성되며, 상기 제어회로는 지령(command) 입력 터미널(A, B)에 연결된 전연(leading edge)트리거(trigger)를 갖고, 시간제어터미널(EXT) 및 출력(Q)을 갖는 제 1 단안정 멀티바이브레이터(M1); 인 것을 특징으로 하는 구동회로.

Images