KR0143720B1 - 연접 부호화 시스템의 수신기 - Google Patents
연접 부호화 시스템의 수신기Info
- Publication number
- KR0143720B1 KR0143720B1 KR1019940029217A KR19940029217A KR0143720B1 KR 0143720 B1 KR0143720 B1 KR 0143720B1 KR 1019940029217 A KR1019940029217 A KR 1019940029217A KR 19940029217 A KR19940029217 A KR 19940029217A KR 0143720 B1 KR0143720 B1 KR 0143720B1
- Authority
- KR
- South Korea
- Prior art keywords
- decoding
- output
- decoder
- signal
- deinterleaving
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 비터비 복호기의 구조를 변경함으로서 시스템의 성능을 향상시키기 위한 연접 부호화 시스템의 수신기에 관한 것으로, 본 발명의 연접 부호화 시스템의 수신기는 채널을 통해 수신되는 신호를 변형 비터비 복호화하여 에러 확률이 가장 낮은 최상 및 준최상 경로를 신호를 생성하는 변형 비터비 복호기(10), 상기 변형 비터비 복호기(10)로 부터의 최상 및 준최상 경로 신호를 각각 디인터리빙하는 제 1 및 제 2 디인터리버(21,22), 상기 제 1 및 제 2 인터리버의 출력 신호가 상이한 경우 상기 제 2 디인터리버(22)로 부터 출력되는 신호의 에러를 소거하는 비교/소거기(30), 상기 제 1 디인터리빙 수단(21)으로 부터 출력되는 신호와 상기 비교/소거기(30)로 부터 출력되는 신호를 각각 RS 복호화하는 제 1 및 제 2 RS 복호기(41, 42), 및 상기 제 1 및 제 2 RS 복호수단(41, 42)으로 부터 출력되는 신호를 복호 실패 여부에 띠리 선택하며 출력하는 출력선택수단(50)을 구비함으로서, 복호화 과정에서의 오류로 인해 발생된 군집 에러에 의한 영향을 줄이고, 또한 복호 실패시에 다른 경로를 통해 다시 한번 복호할 기회를 부여함으로 에러 확률을 최소화한 것이다.
Description
제1도(a)는 종래의 연접 부호화 시스템의 송신기에 대한 개략적인 블록구성도
제2도(b)는 종래의 연접 부호화 시스템의 수신기에 대한 개략적인 블록구성도
제2도는 본 발명의 바람직한 실시예에 따른 연접 부호화 시스템의 수신기에 대한 블록 구성도
*도면의 주요부분에 대한 부호의 설명
1:RS부호기 2:인터리버
3:트렐리스 부호기 4:비터비 복호기
5,21,22:디인터리버 6,41,42:RS복호기
10:변형 비터비 복호기 20:디인터리빙부
30:비교 및 소거기 40:RS복호부
50:출력 선택부
본 발명은 RS(Reed-Solomon ;이하 RS라 약칭함) 부호와 트렐리스(Trellis)부호를 연접해서 사용하는 연접 부호화 시스템의 수신기에 관한 것으로, 특히 비터비 복호기의 구조를 변경함으로서 에러 확률을 줄일 수 있도록 한 연접 부호화 시스템의 수신기에 관한 것이다.
이 기술분야에 잘 알려진 바와같이, 에러의 종류에는 부호를 구성하고 있는 비트가 간헐적으로 에러를 일으키는 랜덤 에러(random error)와 비트가 연속해서 집중적으로 에러를 일으키는 군집성 에러(burst error)가 있으며, RS 부호 방식은 군집에러에 강하고 트렐리스(Trellis)부호방식은 랜덤 에러의 정정에 좋은 효과를 내는 부호화 방법으로 널리 알려져 있다. 따라서, RS부호와 트렐리스 부호 방식이 동시에 채용되어 함께 사용하는 연접 부호화 시스템은 랜던 에러 뿐만 아니라 군집 에러에도 대단히 강해 시스템의 선능향상에 지대한 공헌을 하고 있다.
제 1도(a) 및 (b)에는 종래의 전형적인 연접 부호화 시스템의 개략적인 블록 구성이 도시된다.
연접 부호화 시스템내의 송신기(제 1 도(a)참조)는 외부 부호기로 전송하고자 하는 정보를 RS 부호화하는 RS 부호기(1), RS 부호기(1)로 부터 출력되는 RS부호화된 신호를 인터리빙하는 인터리버(2) 및 인터리버(2)로 부터 출력되는 신호를 트렐리스 부호화하여 채널을 통해 출력하는 트렐리스 부호기(3)로 구성되고, 수신기(제 1 도(b))는 채널을 통해 내부 복호기로 수신되는 신호를 비터비 복호하여 랜덤에러를 정정하는 비터비 복호기(Viterbi Decoder)(4), 비터비 복호기(4)로부터 출력되는 신호를 디인터리빙하여 발생된 에러를 분산시키기 위한 디인터리버(5) 및 디인터리버(5)로부터 출력되는 신호를 RS 복호화하여 군집 에러를 정정하기 위한 RS복호기(6)로 구성된다.
이와 같이 구성된 연접 부호화 시스템의 동작을 설명하면 다음과 같다.
먼저, 도시 생략된 부호화기를 통해 부호화된 전송하고자 하는 정보는 군집 에러를 정정하기 위한 RS 부호기(1)를 통해 RS 부호화되고, 발생된 에러를 분산시키기 위해 인터리버(2)를 통해 인터리빙된후, 랜덤 에러를 정정하기 위해 트렐리스 부호기(3)를 통해 트렐리스 부호화되어 채널을 통해 전송된다.
한편, 채널을 통해 전송된 신호는 비터비 복호기(4)에서 비터비 복호화되어 랜덤 에러가 정정되고, 디인터리버(5)를 통해 수신측에서 에러 분산을 위해 인터리빙된 신호가 디인터리빙되어 발생된 군집 에러가 분산되어 에러의 정정이 용이하도록 하며, 디인터리버(5)로부터 출력되는 디인터리빙된 신호는 RS 복호기(6)를 통해 RS 복호화되어 군집 에러가 정정된다. 본 발명은 실질적으로 이와같은 수신기의 성능 개선에 관련된다,.
그러나, 상술한 바와같은 종래의 연접 부호화 시스템에서, 비터비 복호기는 입력 신호를 각각의 경로로 복호화하면서 가장 적은 경로 메트릭(metric)을 갖는 경로로 선택하게 된다. 이 메트릭은 입력 신호와 그 경로로 진행하기 위하여 필요한 신호와의 차이에 의해서 구해진다. 이 경우 일반적인 비터비 복호기는 가장 낮은 오류 확률, 즉 가장 가능성이 높은 경로로 복호화를 한다. 그러나, 비터비 복호기에서 이전에 복호된 결과는 연속적으로 연결되어 복호되기때문에 한번 에러가 발생되면 이 에러의 영향이 일정 기간 복호에 영향을 미치게된다. 일반적으로 랜덤 에러의 경우 거의 복호경로 길이 내에서 정정되지만 군집 에러, 즉 많은 에러가 모여서 발생하는 경우에는 비터비 복호기기 정정을 못하는 경우가 발생한다. 이때 최적 경로를 찾아 복호화하더라고 이 복호화된 결과가 많은 에러를 포함할 수 있다. 따라서, 연접 부호화 시스템은 발생한 에러의 개수가 복호기의 에러 정정 능력을 넘어서서 복호를 하지 못하고 남겨두는 복호 실패(Deconing Failure)가 발생되는 경우 에러 확률의 증대되는 연속적인 에러 발생으로 인하여 시스템의 성능이 저하되는 문제점이 있었다.
그러므로, 본 발명은 상술한 종래기술의 문제점을 해소하기 위한 것으로, 연접 부호화 시스템의 수신기에서 에러 확률이 가장 낮은 두가지 경로의 출력 신호를 생성하고 이들의 복호 결과를 비교하여 가장 양호한 복호 결과를 출력함으로써 가장 낮은 에러 확률을 얻는 연접 부호화 시스템의 수신기를 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에 따른 연접 부호화 시스템의 수신기는: 채널을 통해 수신되는 신호를 변형 비터비(modified viterbi)복호화하여 에러 확률이 가장 낮은 최상 및 준최상의 두 경로의 신호를 출력하는 변형 비터비 복호기; 상기 변형 비터비 복호기로 부터 에러 확률이 가장 낮은 두 경로의 출력 신호를 각각 디인터리빙하는 디인터리빙 수단; 상기 디인터리빙 수단에 의해 각기 디인터리빙된 신호를 비교하여 상이할때 상기 준최상 경로의 신호의 에러를 소거 소거하는 비교/소거시; 상기 디인터리빙 수단으로 부터 최상 경로 출력 신호를 디인터리빙한 신호와 상기 비교/소서기로 부터 출력되는 신호를 각각 RS 복호화하는 RS 복호수단; 상기 RS 복호수단으로 부터 출력되는 신호를 복호 실패여부에 따라 선택적으로 출력하는 출력 선택 수단을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
제 2 도는 본 발명에 따른 연접 부호화 시스템의 수신기에 대한 블록 구성도를 나타낸다.
본 발명의 구성을 도시한 제 2 도와 종래기술을 도시한 제 1 도(b)의 비교를 통해 알 수 있는 바와 같이, 본 발명의 수신기는 변형 비터비 복호기(modified viterbi decoder)(10)가 채널을 통해 수신되는 신호를 변형 비터비 복호화하여 에러 확률이 가장 낮은 최상 및 준최상의 두가지 경로의 신호를 생성하고, 변형 비터비 복호기(10)로 부터의 최상 및 준최상 경로의 출력 신호를 각각 디인터리빙하고 RS복호화하며, 이와같이 복호화된 신호를 복호 실패에 따라서 선택적으로 출력한다는 점에 그 주된 특징이 있는 것으로, 이러한 것에 의하여 본 발명이 목적으로 하는 바가 달성된다.
제 2 도에 도시된 바와같이, 본 발명에 따른 수신기는 변형 비터비 복호기(10), 디인터리빙부(20), 비교 및 소거기(30), RS복호부(40), 및 출력 선택부(50)로 구성되고, 또한 디인터리빙부(20)는 변형 비터비 복호기(10)의 각 출력에 연결된 두개의 제 1 및 제 2 디인터리버(21, 22)를 포함하고, RS 복호부(40)는 두개의 제 1 및 제 2 RS복호기 (41, 42)를 포함한다.
제 2 도에 있어서, 변형 비터비 복호기(10)는 에러 확률이 가장 낮은 한 경로의 신호만을 생성하는 종래 기술의 비터비 복호기와는 달리 변형 비터비 복호화하여 에러 확률이 가장 낮은 최상 및 준최상의 두 경로의 신호를 디인터리빙부(20) 출력한다.
디인터리빙부(20)는 변형 비터비 복호기(10)로 부터 에러 확률이 가장 낮은 최상 경로의 출력 신호를 디인터리빙하는 제 1 디인터리버(21)와 변형 비터비 복호기(10)로 부터 에러 확률이 두번째로 낮은 준최상 경로의 출력 신호를 디인터리빙하는 제 2 디인터리버(22)로 구성되어, 변형 비터비 복호기(10)로 부터 에러 확률이 가장 낮은 두개의 경로의 출력 신호를 각각 디인터리빙한다.
또한, 비교 및 소거기(30)는 디인터리빙부(20)내의 제 1 및 제 2 디인터리버(21,22)로 부터 각각 출력되는 복호 결과 신호를 서로 비교한다. 이때, 두 결과 신호가 일치하면 제대로 복호가 이루어졌을 확률이 매우 높은 경우를 나타내는 것이므로, 준최상 경로의 복호 신호는 다음단의 제 2 RS 복호기(42)로 제공된다. 그러나, 최상 경로와 준최상 경로 신호의 복호 결과가 서로 상이하다면, 두 경로 신호중 어느 한 신호의 복호가 잘못되었다는 것을 의미하므로 준최상 경로 신호의 에러를 소거하여 이레이져로 만들어 제 2 RS 복호기(42)로 제공한다.
그리고, RS 복호부(40)의 제 1 RS 복호기(41)는 제 1 디인터리버(21)로 부터 출력되는 신호를 RS 복호화하며, 제 2 RS 복호기(42)는 비교 및 소거기(30)로 부터 출력되는 신호를 RS 복호화한다.
한편, 출력 선택부(50)는 RS 복호부(40)의 제 1 및 제 2 복호기(41 및 42)로부터 출력되는 신호를 복호 실패여부에 따라 선택적으로 출력한다. 보다 상세하게, 출력 선택부(50)는 RS 복호기(41)에서 복호 실패가 발생되지 않는 경우 RS 복호기(41)의 출력을 선택하여 출력하고, RS 복호기(41)에서 복호 실패가 발생된 경우 다른 RS 복호기(42)의 출력을 선택하여 출력한다.
상기한 바와같은 구성을 갖는 본 발명의 연접 부호화 시스템의 수신기의 동작과정에 대하여 상세하게 설명하면 다음과 같다.
먼저, 도시 생략된 채널을 통해 전송되는 신호는 변형 비터비 복호기(10)를 통해 비터비 복호화되어 에러 확률이 가장 낮은 두개 경로의 신호로서 출력된다.
그런다음, 변형 비터비 복호기(10)로 부터 에러 확률이 가장 낮은 최상 경로의 출력 신호는 변형 비터비 복호기(10)에서 발생된 군집 에러를 분산시키기 위해 제 1 디인터리버(21)에서 디인터리빙된 후 제 1 RS 복호기(41)에서 RS 복호화되어 군집 에러가 정정된다.
또한, 변형 비터비 복호기(10)로 부터 에러 확률이 두번째로 낮은 준최상 경로의 출력 신호는 변형 비터비 복호기(10)에서 발생된 군집 에러를 분산시키기 위해 디인터리버(22)에서 디인터리빙된 후, 비교 및 소거기(30)에서 디인터리버(21)에서 출력되는 신호와 비교된다 여기에서으 ㅣ비교 결과 제 1 및 제 2 디인터리버(21,22)에서 출력되는 신호가 서로 상이하면 제 2 인터리며(22)의 출력 신호의 에러가 소거되고, 에러가 소거된 신호는 제 2 RS복호기(42)에서 RS복호화되어 에러가 정정된다.
실질적으로, 제 2 RS 복호기(42)에서 에러-이레이져 복호를 수행하면 좋은 성능의 복호기를 구현할 수 있다. 왜냐하면 RS 복호기에서 이러에져는 에러 위치를 판별하는 것이 불필요하기 때문에 에러를 정정하는 것보다 소거된 신호를 복구하는 과정에서 에러의 정정 능력을 향상시킬 수 있기때문이다.
그 다음에, 각 RS 복호기(41,42)로 부터 출력되는 신호는 출력 선택부(50)의 동작에 의거하여 RS 복호기(41)와 RS 복호기(42)의 순위로 선택적으로 출력되는데, 그 동작과정에 대하여 상세하게 설명하면 다음과 같다.
먼저, 제 1 RS 복호기(21)에서 복호 실패가 발생되지 않는 경우 출력 선택부(50)는 제 1 RS 복호기(41)의 출력을 선택하며 제 1 RS 복호기(41)에서 복호 실패가 발생되고 제 2 RS 복호기(42)에서 복호샐패가 발생되지 않은 경우 출력 선택부(50)는 제 2 RS 복호기(42)의 출력을 선택하여 출력한다.
다른한편, 상기한 바와는 달리 제 1 및 제 2 RS 복호기(41, 42)에서 복호 실패가 동시에 발생되는 경우 출력 선택부(50)에서는 각 RS 복호기(41,42)의 출력을 선택하지 않는다. 따라서, 각 RS 복호기(41,42)의 출력신호가 소거되며, 이 소거된 신호는 에러 은폐(Error Concealment)에 의해 보상되도록 한다. 따라서, 본 발명의 수신기는 상기한 바와같은 과정을 통해 복호 실패를 방지하여 에러 확률을 줄임으로서 시스템의 성능 향상을 피할 수가 있다.
이상에서 설명된바와 같은 본 발명에 따르면, 종래 기술에서 비터비 복호기가 최상 경로의 신호만을 이용하여 랜덤 에러를 정정하는데 반하여 최상 경로의 신호와 함께 준최상 경로의 신호의 결과를 이용함으로써 군집 에러에 약한 비터비 복호기를 잘못된 복호의 영향을 상당부분 감소시킬 수 있다. 또한, 최상 경로와 준최상 경로의 두 복호 결과에 따라 RS 복호기에서 에러 이레이져 복호를 수행함으로써 보다 향상된 성능의 복호기를 구현할 수 있을 것이다.
Claims (4)
- RS(Reed-Solomoa) 부호와 트렐리스(Trellis)부호를 연접해서 사용하는 연접 부호화 시스템의 수신기에 있어서: 채널을 통해 수신되는 신호를 변형 비터비(modified viterbi) 복호화하여 에러 확률이 가장 낮은 최상 및 준최상의 두 경로의 신호를 출력하는 변형 비터비 복호기; 상기 변형 비터비 복호기로 부터 에러 확률이 가장 낮은 두 경로의 출력 신호를 각각 디인터리빙하는 디인터리빙 수단; 상기 디인터리빙 수단에 의해 각기 디인터리빙된 신호를 비교하여 상이할때 상기 준최상 경로의 신호의 에러를 소거하는 비교/소거기; 상기 디인터리빙 수단으로 부터 최상 경로 출력 신호를 디인터리빙한 신호와 상기 비교/소거기로 부터 출력되는 신호를 각각 RS 복호화하는 RS 복호수단; 상기 RS 복호수단으로 부터 출력되는 신호를 복호 실패여부에 따라 선택적으로 출력하는 출력 선택 수단을 포함하는 것을 특징으로 하는 연접 부호화 시스템의 수신기
- 제 1 항에 있어서, 상기 디인터리빙수단은 상기 변형 비터비 복호기로 부터 에러 확률이 가장 낮은 최상 경로의 출력 신호를 디인터리빙하는 제 1 디인터리버와, 상기 변형 비터비 복호기로 부터 에러 확률이 두번째로 낮은 준최상 경로의 출력 신호를 디인터리빙하는 제 2 디인터리버로 구성된 것을 특징으로 하는 연접 부호화 시스템의 수신기
- 제 2 항에 있어서, 상기 RS 복호수단은 상기 제 1 디인터리버의 출력을 RS 복호화하는 제 1 RS 복호기와 상기 비교/소거기로 부터의 출력을 RS 복호하는 제 2 RS 복호기로 구성된 것을 특징으로 하는 연접 부호화 시스템의 수신기
- 제 3 항에 있어서, 상기 출력 선택수단은 상기 제 1 RS 복호기에서 복호 실패가 발생되지 않는 경우 상기 제 1 RS 복호기의 출력을 선택하여 출력하고, 상기 제 1 RS 복호기에서 복호 실패가 발생된 경우에 상기 제 2 RS 복호기의 출력을 선택하는 것을 특징으로 하는 연접 부호화 시스템의 수신기
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940029217A KR0143720B1 (ko) | 1994-11-09 | 1994-11-09 | 연접 부호화 시스템의 수신기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940029217A KR0143720B1 (ko) | 1994-11-09 | 1994-11-09 | 연접 부호화 시스템의 수신기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960020021A KR960020021A (ko) | 1996-06-17 |
| KR0143720B1 true KR0143720B1 (ko) | 1998-08-17 |
Family
ID=19397382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940029217A KR0143720B1 (ko) | 1994-11-09 | 1994-11-09 | 연접 부호화 시스템의 수신기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0143720B1 (ko) |
-
1994
- 1994-11-09 KR KR1019940029217A patent/KR0143720B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960020021A (ko) | 1996-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100524961B1 (ko) | 패리티 비트를 재순환시키는 연속 코드 디코더 및 그 방법 | |
| KR100321978B1 (ko) | 통신시스템에서반복복호장치및방법 | |
| US5208816A (en) | Generalized viterbi decoding algorithms | |
| US6557139B2 (en) | Encoding apparatus and encoding method for multidimensionally coding and encoding method and decoding apparatus for iterative decoding of multidimensionally coded information | |
| EP0413505B1 (en) | Generalized viterbi decoding algorithms | |
| US6769091B2 (en) | Encoding method and apparatus using squished trellis codes | |
| US7865810B2 (en) | Robust error correction encoding/decoding apparatus and method of digital dual-stream broadcast reception/transmission system | |
| US5996103A (en) | Apparatus and method for correcting errors in a communication system | |
| CA2174680C (en) | Implied interleaving, a family of systematic interleavers and deinterleavers | |
| KR880000426B1 (ko) | 이중 부호화 리드 솔로몬 코드에 대한 복호화 방법 및 장치 | |
| US5983385A (en) | Communications systems and methods employing parallel coding without interleaving | |
| US7146553B2 (en) | Error correction improvement for concatenated codes | |
| US5719875A (en) | Systematic convolution interleavers and deinterleavers | |
| US20020023246A1 (en) | Combination reed-solomon and turbo coding | |
| WO1998016016A3 (en) | Error correction with two block codes and error correction with transmission repetition | |
| KR19990044097A (ko) | 데이터 전송 방법, 데이터 전송 시스템과 송신기 및 수신기 | |
| KR19980042600A (ko) | 에러 정정 장치 | |
| US8065593B2 (en) | Erasures assisted block code decoder and related method | |
| US7346117B2 (en) | Turbo decoder | |
| EP0612166B1 (en) | A method and apparatus for error-control coding in a digital data communications system | |
| KR0143720B1 (ko) | 연접 부호화 시스템의 수신기 | |
| KR19980075608A (ko) | 트렐리스 디코더에서의 디인터리빙 및 출력 처리 장치 | |
| JPH08293802A (ja) | インターリーブ式誤り訂正方法 | |
| KR100282070B1 (ko) | 오류검출부호의길쌈부호화및복호화방법 | |
| US20020099998A1 (en) | Method and arrangement for decoding convolutionally encoded code word |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010328 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |