KR0143684B1 - An interface for supporting ic protocol - Google Patents
An interface for supporting ic protocolInfo
- Publication number
- KR0143684B1 KR0143684B1 KR1019950013987A KR19950013987A KR0143684B1 KR 0143684 B1 KR0143684 B1 KR 0143684B1 KR 1019950013987 A KR1019950013987 A KR 1019950013987A KR 19950013987 A KR19950013987 A KR 19950013987A KR 0143684 B1 KR0143684 B1 KR 0143684B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- bus
- signal
- receiving
- transmitted
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Abstract
본 발명은 I2C 프로토콜 지원용 인터페이스에 관한 것으로, 데이타를 수신할 경우에는 수신부(10)가 SDA버스를 통해 전송된 데이타를 수신할 수 있도록 제어하고, SCL버스를 통해 전송된 동기신호를 수신하여 상기 수신부(10)에 수신된 데이타를 상기 동기신호에 동기시켜 입력받아 수신시스템에서 처리할 수 있는 데이타 구조로 변환하는 한편, 데이타를 전송하는 경우에는 상기 수신부(10)가 데이타를 수신하지 못하도록 제어하고,SDA버스를 통해 전송할 데이타 또는 수신응답신호를 전송부(20)로 출력함과 더불어 동기신호를 생성 출력하는 제어부(30): 상기 제어부(30)로부터 인에이블신호를 입력받아 상기 전송부(20)에서 출력된 신호를 SDA버스를 통해 전송하는 제 1 트리스테이트버퍼(40) 및: 상기 제어부(30)로부터 인에이블신호를 입력받아 상기 제어부(30)에서 출력된 동기신호를 SCL버스를 통해 전송하는 제 2 트리스테이트버퍼(50)를 포함하여 구성되어, PLD를 사용하여 I2C 프로토콜을 지원할 수 있음에 따라 일반적인 포트를 가지는 디바이스에서 I2C방식으로 통신할 수 있는 것이다.The present invention relates to an I 2 C protocol support interface, and when receiving data, controls the receiving unit 10 to receive data transmitted through the SDA bus, and receives the synchronization signal transmitted through the SCL bus. The data received by the receiving unit 10 is synchronized with the synchronization signal and converted into a data structure that can be processed by the receiving system. Meanwhile, when the data is transmitted, the receiving unit 10 controls not to receive the data. The control unit 30 outputs data or a reception response signal to be transmitted through the SDA bus to the transmission unit 20, and generates and outputs a synchronization signal. The controller 30 receives an enable signal from the control unit 30. A first tri-state buffer 40 for transmitting a signal output from 20) through an SDA bus; and receiving the enable signal from the controller 30. The second tree is configured to include a state buffer 50, a communication from a device having a common port if using a PLD that can support the I2C protocol as I 2 C scheme to a document output synchronization signal transmitted via the SCL bus You can do it.
Description
제 1 도는 종래의 I2C 프로토콜 지원용 인터페이스의 회로도.1 is a circuit diagram of an interface for supporting a conventional I 2 C protocol.
제 2 도는 본 발명에 따른 I2C 프로토콜 지원용 인터페이스의 구성도이다.2 is a block diagram of an interface for supporting an I 2 C protocol according to the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 수신부 20 : 송신부10: receiver 20: transmitter
30 : 제어부 40 : 제 1 트리스테이트버퍼30 control unit 40 first tri-state buffer
50 : 제 2 트리스테이트버퍼50: second tree state buffer
본 발명은 I2C 프로토콜 지원용 인터페이스에 관한 것으로, 특히 프로그래머블 로직 디바이스(Pogrammable Logic Device : 이하 PLD라 칭함)를 사용하여 I2C 프로토콜을 지원할 수 있도록 이루어져 일반적인 포트를 가지는 디바이스에서 I2C방식으로 통신할 수 있도록 하는 I2C 프로토콜 지원용 인터페이스에 관한 것이다.The present invention relates to an interface for supporting the I 2 C protocol, and in particular, a programmable logic device (hereinafter referred to as PLD) can be used to support the I 2 C protocol in a device having a general port in an I 2 C scheme. The present invention relates to an interface for supporting an I 2 C protocol that enables communication.
일반적으로, I2C는 필립스사에서 제안한 보드내에서 디바이스간의 통신을 손쉽게 구현할 수 있도록 한 프로토콜로서, I2C방식의 핵심은 데이타가 전달되는 시리얼 데이타 입출력(Serial Data 1/0 : 이하 SDA 라 칭함)버스와 동기클럭신호가 전달되는 시리얼 클럭(Serial Clock : 이하 SCL 라 칭함)버스 각각을 통해 디바이스간의 쌍방향 전송이 가능하다는 것이다.In general, I 2 C is a protocol that facilitates device-to-device communication in a board proposed by Philips. The core of the I 2 C method is serial data input / output (SDA). Two-way transmission between devices is possible through the serial clock bus (SCL) which transmits the bus and the synchronous clock signal.
이러한 I2C버스는 직렬 동기버스로서 데이타가 전달되는 SDA버스와 동기클럭신호가 전달되는 SCL버스로 이루어져, 소정의 프로토콜에 따라 데이타를 전송하기 위한 산업표준버스로서 그 동작을 개략적으로 살펴보면 다음과 같다.The I 2 C bus is a serial synchronous bus, which consists of an SDA bus carrying data and an SCL bus carrying a synchronous clock signal. The I 2 C bus is an industrial standard bus for transmitting data according to a predetermined protocol. same.
통상적으로, I2C버스에서 SDA버스와 SCL버스는 하이로 풀업되어 있고, SDA버스의 데이타는 SCL버스가 로우주기일 경우에만 변하도록 되어 있는데, SCL버스가 하이주기일 경우에 SDA버스의 데이타가 하이에서 로우로 천이되는 것은 데이타 전송 사이클의 시작(START)을 나타내고, 로우에서 하이로 천이되는 것은 데이타 전송사이클의 종료(STOP)를 나타낸다. 또한, I2C버스상에서 데이타 또는 어드레스는 8비트 워드 단위로 전송되는데, 8비트 워드를 수신한 수신기는 SCL버스의 9번째 클럭에서 SDA버스를 로우로 떨어뜨려 수신응답(ACKNOWLEDGE)을 표시한다.Typically, the SDA bus and the SCL bus are pulled up high on the I 2 C bus, and the data on the SDA bus is changed only when the SCL bus is low period, but the data on the SDA bus when the SCL bus is high period. The transition from high to low indicates the start of a data transfer cycle (START), and the transition from low to high indicates the end of a data transfer cycle (STOP). In addition, data or addresses are transmitted in units of 8-bit words on the I 2 C bus. The receiver receiving the 8-bit word drops the SDA bus low at the ninth clock of the SCL bus to indicate an acknowledgment (ACKNOWLEDGE).
이와 같은 기본적인 프로토콜을 바탕으로 라이트동작과 리드동작이 수행되며, 통상적으로 START에 이어서 8비트 단위로 디바이스 어드레스, 워드 어드레스, 데이타가 순차적으로 전송되고 마지막에 STOP으로 전송종료를 알린다. 이때 디바이스 어드레스의 LSB 0비트는 리드/라이트 동작을 나타내며 하이이면 해당 디바이스로부터 리드 동작을, 로우이면 해당 디바이스에 라이트 동작을 나타내고, 어드레스에 의해 선택된 수신측에서는 8비트 워드의 데이타나 어드레스를 수신할 때마다 ACK신호를 전송한다.Based on this basic protocol, write and read operations are performed. In general, the device address, word address, and data are sequentially transmitted in 8-bit units following START, and finally, the end of transmission is notified to STOP. At this time, the LSB 0 bit of the device address indicates a read / write operation. When the bit is high, it indicates a read operation from the corresponding device. When the bit is low, it indicates a write operation to the corresponding device. When the receiving side selected by the address receives an 8-bit word data or address, The ACK signal is transmitted every time.
한편, 제 1 도는 종래의 I2C 프로토콜 지원용 인터페이스의 회로도로서, 항상 일정전압(VDD)이 걸려 있는 SDA버스 및 SCL버스에 다수개의 인터페이스가 각각 연결된다.1 is a circuit diagram of a conventional I 2 C protocol support interface, in which a plurality of interfaces are connected to SDA buses and SCL buses, each of which has a constant voltage V DD .
그리고, 상기 인터페이스는, 전계효과트랜지스터(TR1, TR2)의 드레인단이 SDA버스 및 SCL버스에 각각 연결되고, 전계효과트랜지스터(TR1, TR2)의 게이트를 동작시켜 수신응답 및 데이타를 SDA버스 및 SCL버스를 통해 전송할 수 있는 것이다.In addition, the interface has drain terminals of the field effect transistors TR1 and TR2 connected to the SDA bus and the SCL bus, respectively, and operates gates of the field effect transistors TR1 and TR2 so that the reception response and the data can be transmitted to the SDA bus and the SCL. It can be transmitted over the bus.
그리고, 상기 SDA버스 및 SCL버스는 인터페이스의 버퍼(Buffer1, 2)로 연결되어, 상기 버퍼(Buffer1, 2)를 통해 상기 SDA버스 및 SCL버스를 통해 전송된 데이타를 수신할 수 있는 것이다.In addition, the SDA bus and the SCL bus are connected to buffers Buffer 1 and 2 of the interface, and receive data transmitted through the SDA bus and the SCL bus through the buffers Buffer 1 and 2.
이러한 종래의 I2C 프로토콜 지원용 인터페이스는 상기와 같이 오픈드레인 또는 오픈 콜렉터 특성을 사용한 프로토콜이기 때문에 I2C 프로토콜을 통해 통신하기 위해서는 오픈 드레인 또는 오픈 콜렉터 방식의 포트가 구비되지 않으면 I2C 프로토콜을 통해 통신할 수 없는 문제점이 있었다.Conventional I 2 C protocol for supporting interface such is open if the drain or open because the protocol used for the collector characteristics I 2 in order to communicate through the C protocol, the open-drain or open-collector system of the port is not equipped with I 2 C protocol, such as the There was a problem that can not communicate through.
이에 본 발명은 상기와 같은 종래의 제 문제점을 해소하기 위한 것으로, PLD를 사용하여 I2C 프로토콜을 지원할 수 있도록 이루어져 일반적인 포트를 가지는 디바이스에서 I2C 방식으로 통신할 수 있도록 하는 I2C 프로토콜 지원용 인터페이스를 제공하는데 그 목적이 있다.The present invention is I 2 C protocol that is intended to eliminate the prior art of the problems, to consist to use the PLD to support I 2 C protocol in a device having a common port to communicate with the I 2 C in the same way as the The purpose is to provide a support interface.
이러한 목적을 달성하기 위한 본 발명에 따른 I2C 프로토콜 지원용 인터페이스는, SDA버스를 통해 전송된 데이타를 수신하는 수신부와;An interface for supporting the I 2 C protocol according to the present invention for achieving the above object comprises: a receiving unit for receiving data transmitted through an SDA bus;
데이타 또는 수신응답신호를 SDA버스를 통해 출력하기 위해 직렬 데이타로 변환하는 전송부;A transmission unit for converting data or a response signal into serial data for output through an SDA bus;
데이타를 수신할 경우에는 상기 수신부가 SDA버스를 통해 전송된 데이타를 수신할 수 있도록 제어하고, SCL버스를 통해 전송된 동기신호를 수신하여 상기 수신부에 수신된 데이타를 상기 동기신호에 동기시켜 입력받아 수신시스템에서 처리할 수 있는 데이타 구조로 변환하는 한편, 데이타를 전송하는 경우에는 상기 수신부가 데이타를 수신하지 못하도록 제어하고, SDA버스를 통해 전송할 데이타 또는 수신응답신호를 상기 전송부로 출력함과 더불어 동기신호를 생성 출력하는 제어부;When receiving data, the receiver controls the receiver to receive the data transmitted through the SDA bus, receives the synchronization signal transmitted through the SCL bus, and receives the data received in the receiver in synchronization with the synchronization signal. While converting into a data structure that can be processed by the receiving system, and transmitting data, the receiving unit controls the receiving unit not to receive data, and outputs data or a receiving response signal to be transmitted to the transmitting unit through the SDA bus. A controller for generating and outputting a signal;
상기 제어부로부터 인에이블신호를 입력받아 상기 전송부에서 출력된 신호를 SDA버스를 통해 전송하는 한편, 상기 제어부에서 디스인에이블신호가 입력되면 SDA버스를 통해 전송된 데이타를 수신할 수 있도록 하는 제 1 트리스테이트버퍼 및;Receiving an enable signal from the controller and transmitting a signal output from the transmitter through an SDA bus, and receiving a data transmitted through an SDA bus when a disable signal is input from the controller; A tristate buffer;
상기 제어부로부터 인에이블신호를 입력받아 상기 제어부에서 출력된 동기신호를 SCL버스를 통해 전송하는 한편, 상기 제어부에서 디스인에이블신호가 입력되면 SCL버스를 통해 전송된 동기신호를 수신할 수 있도록 하는 제 2 트리스테이트버퍼를 포함하여 구성된다.Receiving an enable signal from the controller and transmitting a synchronization signal output from the controller through an SCL bus, and receiving a synchronization signal transmitted through the SCL bus when a disable signal is input from the controller; It consists of two treestate buffers.
따라서, PLD를 사용하여 I2C 프로토콜을 지원할 수 있어 일반적인 포트를 가지는 디바이스에서 I2C방식으로 통신할 수 있는 것이다.Therefore, the PLD can be used to support the I 2 C protocol so that a device having a general port can communicate with the I 2 C scheme.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제 2 도는 본 발명에 따른 I2C 프로토콜 지원용 인터페이스의 구성도로서, SDA버스를 통해 전송된 데이타를 수신하는 수신부(10)와; 데이타 또는 수신응답신호를 SDA버스를 통해 출력하기 위해 직렬 데이타로 변환하는 전송부(20); 데이타를 수신할 경우에는 상기 수신부(10)가 SDA버스를 통해 전송된 데이타를 수신할 수 있도록 제어하고, SCL버스를 통해 전송된 동기신호를 수신하여 상기 수신부(10)에 수신된 데이타를 상기 동기신호에 동기시켜 입력받아 수신시스템에서 처리할 수 있는 데이타 구조로 변환하는 한편, 데이타를 전송하는 경우에는 상기 수신부(10)가 데이타를 수신하지 못하도록 제어하고, SDA버스를 통해 전송할 데이타 또는 수신응답신호를 상기 전송부(20)로 출력함과 더불어 동기 신호를 생성 출력하는 제어부(30); 상기 제어부(30)로부터 인에이블신호를 입력받아 상기 전송부(20)에서 출력된 신호를 SDA버스를 통해 전송하는 한편, 상기 제어부(30)에서 디스인에이블신호가 입력되면 SDA버스를 통해 전송된 데이타를 수신할 수 있도록 하는 제 1 트리스테이트버퍼(40)및; 상기 제어부(30)로부터 인에이블신호를 입력받아 상기 제어부(30)에서 출력된 동기신호를 SCL버스를 통해 전송된 동기신호를 수신할 수 있도록 하는 제 2 트리스테이트버퍼(50)를 포함하여 구성된다.2 is a configuration diagram of an I 2 C protocol support interface according to the present invention, comprising: a receiving unit 10 for receiving data transmitted through an SDA bus; A transmission unit 20 for converting data or a response signal into serial data for outputting through an SDA bus; When receiving data, the receiver 10 controls the receiver 10 to receive data transmitted through the SDA bus, receives the synchronization signal transmitted through the SCL bus, and synchronizes the data received by the receiver 10 with the synchronization. It converts into a data structure that can be received in synchronization with a signal and processed by a receiving system, and when transmitting data, controls the receiving unit 10 not to receive data, and transmits data or a response signal through an SDA bus. A control unit 30 for outputting to the transmission unit 20 and generating and outputting a synchronization signal; The controller 30 receives the enable signal and transmits the signal output from the transmitter 20 through the SDA bus. When the disable signal is input from the controller 30, the signal is transmitted through the SDA bus. A first tree state buffer 40 for receiving data; And a second tree state buffer 50 configured to receive an enable signal from the controller 30 and to receive a synchronization signal transmitted through the SCL bus from the synchronization signal output from the controller 30. .
상기와 같이 구성된 본 발명에 따른 I2C 프로토콜 지원용 인터페이스의 작용 및 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effect of the I 2 C protocol support interface according to the present invention configured as described above in detail as follows.
본 발명은 마스터와 슬레이브로 모두 사용할 수 있으나, 다음에 설명될 본 발명의 작용 및 효과는 본 발명이 슬레이브로서 데이타를 수신하는 경우와 데이타를 송신하는 경우로 나누어서 설명한다.Although the present invention can be used as both a master and a slave, the operation and effect of the present invention to be described below will be described by dividing the present invention into a case of receiving data as a slave and a case of transmitting data.
첫번째로, 데이타를 수신하는 경우에는, 제어부(30)가 디스인에이블신호를 제 1 트리스테이트버퍼(40)와 제 2 트리스테이트버퍼(50)로 각각 출력하여, 상기 제 1 트리스테이트버퍼(40)와 제 2 트리스테이트버퍼(50)를 하이 임피던스 상태로 만드는 한편, 상기 수신부(10)가 SDA버스를 통해 전송된 데이타를 수신하도록 제어하는 것이다.First, in case of receiving data, the control unit 30 outputs the disable signal to the first tree state buffer 40 and the second tree state buffer 50, respectively, and the first tree state buffer 40 is provided. ) And the second tristate buffer 50 to a high impedance state, while controlling the receiver 10 to receive data transmitted through the SDA bus.
그리고, SCL버스를 통해 전송된 동기신호를 수신하여 상기 수신부(10)에 수신된 데이타를 상기 SCL버스를 통해 전송된 동기신호에 동기시켜 입력받아 수신시스템에서 처리할 수 있는 데이타 구조로 변환하는 것이다.Then, by receiving the synchronization signal transmitted through the SCL bus and converts the data received by the receiving unit 10 in synchronization with the synchronization signal transmitted through the SCL bus into a data structure that can be processed by the receiving system. .
즉, 수신된 데이타는 직렬 데이타이므로 직렬 데이타를 수신시스템에서 처리할 수 있도록 예를들어, 8비트의 병렬데이타로 변환하는 것이다.That is, since the received data is serial data, the serial data is converted into, for example, 8-bit parallel data so that the receiving system can process it.
그리고, 상기 제어부(30)에 8비트의 데이타가 수신된 후 상대방에게 수신응답(ACK)신호를 전송 하기 위해서는, 상기 제어부(30)가 제 1 트리스테이트버퍼(40)에 인에이블신호를 인가함과 더불어 수신응답(ACK)신호를 송신부(20)로 출력하여 수신응답(ACK)신호를 SDA버스를 통해 전송하는 것이다.After the 8-bit data is received by the controller 30, the controller 30 applies an enable signal to the first tree state buffer 40 to transmit an acknowledgment (ACK) signal to the counterpart. In addition, the ACK signal is output to the transmitter 20 to transmit the ACK signal through the SDA bus.
이때, 상기 제어부(30)는 수신응답(ACK)신호를 SCL버스를 통해 전송된 동기신호에 동기시켜 상기 송신부(20)로 출력하는 것이다.At this time, the control unit 30 outputs the reception response (ACK) signal to the transmission unit 20 in synchronization with the synchronization signal transmitted through the SCL bus.
두번째로, 데이타를 송신하는 경우에는, 제어부(30)가 인에이블신호를 제 1 트리스테이트버퍼(40)와 제 2 트리스테이트버퍼(50)로 각각 출력하고, SCL버스를 통해 수신된 동기신호를 사용하여 전송할 데이타를 동기시켜 송신부(20)로 출력하며, 상기 송신부(20)는 제어부(30)에서 출력된 데이타를 I2C 규격에 의한 직렬 데이타로 변환하여 제 1 트리스테이트버퍼(40)를 통해 SDA버스로 전송하는 것이다.Secondly, in case of transmitting data, the control unit 30 outputs the enable signal to the first tree state buffer 40 and the second tree state buffer 50, respectively, and outputs the synchronization signal received through the SCL bus. And transmits the data to be transmitted to the transmission unit 20 by synchronizing the data to be transmitted, and the transmission unit 20 converts the data output from the control unit 30 into serial data according to the I 2 C standard to convert the first tree state buffer 40. Is sent to the SDA bus.
그리고, 8비트의 데이타를 전송한 후에는 상대방으로부터 수신응답(ACK)를 전송받기 위해서, 상기 제어부(30)가 제 1 트리스테이트버퍼(40)에 디스인에이블신호를 인가함과 더불어 상기 수신부(10)가 수신할 수 있도록 제어하는 것이다.After the 8-bit data is transmitted, the control unit 30 applies a disable signal to the first tree state buffer 40 in order to receive an acknowledgment (ACK) from the other party. 10) control to receive.
그리고, 상기 수신부(10)에 수신응답(ACK)신호가 수신되어 제어부(30)가 상기 수신부(10)로부터 수신응답(ACK)신호를 입력받으면, 다시 수신부(10)를 수신하지 못하도록 제어함과 더불어 제 1 트리스테이트버퍼(40)에 인에이블신호를 인가하고, 전송할 데이타를 송신부(20)로 출력하는 것이다.When the reception unit (ACK) signal is received by the reception unit 10 and the control unit 30 receives the reception response (ACK) signal from the reception unit 10, the control unit 10 prevents receiving the reception unit 10 again. In addition, the enable signal is applied to the first tri-state buffer 40, and the data to be transmitted is output to the transmitter 20.
이상에서 살펴본 바와 같이 본 발명에 따르면, PLD를 사용하여 I2C 프로토콜을 지원할 수 있도록 이루어져 일반적인 포트를 가지는 디바이스에서 I2C방식으로 통신할 수 있는 것이다.As described above, according to the present invention, the PLD is used to support the I 2 C protocol so that a device having a general port can communicate with the I 2 C scheme.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013987A KR0143684B1 (en) | 1995-05-30 | 1995-05-30 | An interface for supporting ic protocol |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013987A KR0143684B1 (en) | 1995-05-30 | 1995-05-30 | An interface for supporting ic protocol |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043659A KR960043659A (en) | 1996-12-23 |
| KR0143684B1 true KR0143684B1 (en) | 1998-08-01 |
Family
ID=19415973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950013987A KR0143684B1 (en) | 1995-05-30 | 1995-05-30 | An interface for supporting ic protocol |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0143684B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331105B1 (en) * | 2000-03-11 | 2002-04-06 | 신현국 | Optical communication interface module connected to electrical communication interface module of I2C communication protocol |
| KR100778476B1 (en) * | 2006-02-23 | 2007-11-21 | 엘지전자 주식회사 | Communication interface converting apparatus and method thereof |
-
1995
- 1995-05-30 KR KR1019950013987A patent/KR0143684B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043659A (en) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4426249B2 (en) | Signal transmission apparatus and transmission method | |
| US5758073A (en) | Serial interface between DSP and analog front-end device | |
| US20020108011A1 (en) | Dual interface serial bus | |
| EP0258872B1 (en) | Serial data transfer system | |
| CN114911743B (en) | SPI slave device, SPI master device and related communication method | |
| EP0674266A3 (en) | Method and apparatus for interfacing with ram | |
| KR0143684B1 (en) | An interface for supporting ic protocol | |
| KR19980069825A (en) | Synchronous Serial Data Transmitter | |
| US6069926A (en) | Communication control system and apparatus | |
| KR0178588B1 (en) | I2c protocol communication apparatus | |
| JPS6361533A (en) | Serial data transfer device | |
| US4910509A (en) | Bus expander for digital TV receiver | |
| KR950004509B1 (en) | Bus connecting circuit in long distance interface units | |
| KR200156564Y1 (en) | Serial communication device | |
| JP2501450B2 (en) | Gateway | |
| JP3413894B2 (en) | Serial transmission device | |
| KR900005661B1 (en) | Data transmitting circuit and mehtod between controller and laser printer | |
| JPH11122275A (en) | Serial communication system | |
| KR100295683B1 (en) | General call acknowledge apparatus and method for inter-integrated circuit | |
| KR970010157B1 (en) | Matching apparatus for transmitting sdlc/hdlc data frame to tokening controlling bus | |
| KR960016277B1 (en) | Voice data transmission circuit | |
| KR0154486B1 (en) | The circuit for interfacing between the device and the peripheral-processor using high-speed parallel synchronous bus structure | |
| KR19980026617A (en) | Serial data communication system | |
| KR19990013209U (en) | Data transmission device of the device control processor | |
| JPH02305247A (en) | Communication control equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010328 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |