KR0143601B1 - 인버터장치의 펄스폭변조 제어회로 - Google Patents
인버터장치의 펄스폭변조 제어회로Info
- Publication number
- KR0143601B1 KR0143601B1 KR1019950000943A KR19950000943A KR0143601B1 KR 0143601 B1 KR0143601 B1 KR 0143601B1 KR 1019950000943 A KR1019950000943 A KR 1019950000943A KR 19950000943 A KR19950000943 A KR 19950000943A KR 0143601 B1 KR0143601 B1 KR 0143601B1
- Authority
- KR
- South Korea
- Prior art keywords
- switching
- inverter device
- pulse width
- control circuit
- width modulation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
- H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
본 발명은 인버터장치에 인가하는 스위칭 주파수의 (+), (-)주기의 매 천이점에 소정시간의 휴지기간을 두어 이 휴지기간 동안 인버터장치가 스위칭 동작을 하지 않도록 함으로써, 각 스위칭 소자에 존재하는 기생용량에 의해 스위칭 노이즈를 저감할 수 있도록 한 인버터장치의 펄스폭변조 제어회로에 관한 것으로서,
스위칭 노이즈를 제거하기 위한 종래의 스너버 회로는 그 구성 부품인 콘덴서, 코일 및 저항의 정수가 정확하게 설정되어야만 노이즈 저감 효과를 높일 수 있으나, 실장 기술상 이와 같은 정확한 정수설정이 불가능하며, 이에 따라 노이즈 저감 효과가 낮아지게 되는 단점이 있는 바,
본 발명의 펄스폭변조 제어회로는 스위칭 주파수와 제1 및 제2 기준주파수를 비교 출력하는 2개의 앤드게이트, 이들 앤드게이트에서 출력되는 신호를 소정시간 지연하는 4개의 지연소자, 그리고 각 지연소자에서 출력되는 신호를 조합하여 인버터장치의 구동제어신호를 출력하는 2개의 오어게이트를 포함하여 구성하며, 스위칭주파수의 (+), (-)주기의 천이지점에 소정시간의 사점을 둠으로써 스위칭 손실을 낮출 수 있다.
Description
제1도는 인버터장치의 전체적인 블럭 구성도.
제2도는 제1도의 인버터장치의 스위칭 동작을 설명하기 위한 회로도.
제3도는 제1도의 인버터장치에 적용되는, 본 발명에 따른 펄스폭변조(PWM) 제어회로의 실시예 회로도.
제4도는 제1도의 인버터장치의 스위칭 손실을 저감하기 위한 종래의 스너버(Snubber)회로의 회로도.
제5도는 본 발명에 따른 펄스폭변조 제어회로를 채용한 인버터장치의 스위칭 동작을 설명하기 위한 스위칭 타이밍도.
제6∼7도는 본 발명에 따른 스위칭 동작을 설명하기 위한 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 인버터부 2 : 펄스폭변조부
3 : 전류제어부 4 : 귀환/완충부
5 : 전압제어부 6 : 발진부
DL1∼DL4 : 지연소자 AD1,AD2 : 앤드게이트
IN1∼IN10 : 인버터 OR1,OR2 : 오어게이트
Q1∼Q4 : 스위칭소자
본 발명은 인버터 장치의 펄스폭변조(PWM) 제어회로에 관한 것으로, 특히 스위칭 주파수에 의한 스위칭소자의 '온', '오프'시 발생하는 돌입전류에 의한 스위칭 노이즈를 저감하여 그에 따른 스위칭 손실을 보상하는 펄스폭변조 제어회로 관한 것이다.
일반적으로 인버터장치는 직류전압을 교류전압으로 변화하는 전원장치로서, 직류전압을 스위칭소자를 이용하여 고속으로 단속함으로써 교류전압을 얻게 된다.
이와 같은 인버터 장치는 산업시설이나 공공시설등의 전원을 정전시에도 유지하기 위하여 축전기등의 직류전압을 입력으로 하여 교류전압을 출력하는 무정전전원장치(Uninterruptible Power Supply : UPS)나 작은 부피로 비교적 큰 출력을 내는 스위칭 전원장치(Switching Mode Power Supply : SMPS)등에 적용된다.
제2도는 일반적인 풀브릿지(Full-bridge)방식의 인버터 장치의 스위칭 동작을 설명하기 위한 회로도이고, 제4도는 이와 같은 인버터 장치의 스위칭 손실을 저감하기 위한 종래의 스너버(Snubber) 회로의 회로도이다.
제2도를 참조하면, 소정의 스위칭 주파수(약 30㎑)에 의해 스위칭 제어되는 스위칭소자(Q1, Q3)가 '온'되고 스위칭소자(Q2, Q4)가 '오프'될 때, DC입력전류는 스위칭소자(Q1)를 거쳐 쵸크코일(L1)에서 쵸크코일(L2)을 통해 스위칭소자(Q3)로 빠져 입력으로 되돌아 가는 폐회로를 형성한다.
반대로, 다음 순간 스위칭소자(Q2, Q4)가 '오프'되면 DC 입력전류는 스위칭소자(Q2)를 거쳐 쵸크코일(L2)에서 쵸크코일(L1)을 통해 스위칭소자(Q4)로 빠져 되돌아 가는 폐회로를 형성한다.
상기와 같은 스위칭 동작에 의해 출력단에 흐르는 전류는 쵸크코일(L1)에서 쵸크코일(L2)로 흐른 다음 다시 그 반대방향으로 흐르는 동작이 교번적으로 이루어지게 되며, 결국 출력단을 통해서는 AC 전류가 출력되는 것이다.
상술한 스위칭 동작은 각 스위칭소자의 게이트 단자에 일정주기를 갖는 스위칭 주파수를 가하여 이루어지는데, 이 주파수 펄스의 (+)주기와 (-)주기의 교차 시점에서 발생하는 스위칭 돌입 전류에 의해, 즉 제2도의 스위칭 노이즈에 의해 각 스위칭 소자의 효율이 저하되고, 동작상 오류가 발생하게 된다. 즉 제2도의 스위칭소자(Q1∼Q4)가 '온', '오프'되는 순간의 돌입전류에 의해 스위칭소자의 안전동작 영역을 벗어나는 노이즈가 발생, 전체시스템의 효율을 저하시키게 되며, 이것을 스위칭 손실이라 한다.
상기 스위칭 손실을 저감하기 위한 종래의 스너버회로가 제4도에 도시되어 있다.
제4도를 보면, 스위칭 소자(Q0)가 '오프'된 동안에 콘덴서(C2)와 다이오드(D1)로 전류를 흘려 스위칭소자(Q0)의 드레인(D)-쏘스(S)간 전압상승 속도를 저하시킨다. 저항(R10)은 스위칭소자(Q0)가 '온'된 동안에 콘덴서(C2)에 축적된 전기에너지를 급속히 방전시켜 스위칭소자(Q0)의 드레인에 흐르는 전류의 과도현상을 방지하기 위한 것이다. 다이오드(D1)는 스위칭소자(Q0)의 '오프'시에 저항(R10)을 단락하여 콘덴서(C2)의 전압축적 효과를 상승시키기 위한 것이다.
그러나, 상술한 스너버회로는 콘덴서의 값이 작은 경우, 스위칭 소자의 '오프'시 과도전압 상승이 발생하여 스위칭 손실이 증가하며, 콘덴서의 값이 클 경우에는 스위칭소자의 '온'시 스너버회로에서는 소비되는 에너지가 증가하여 스위칭 효율이 저하되는 문제점이 있다.
본 발명의 목적은 종래의 인버터 장치가 갖고 있는 상기 문제점을 극복하기 위한 것으로, 스너버 회로 대신에 각 스위칭소자의 게이트에 가해지는 스위칭 주파수의 파형을 제어하여 스위칭 손실을 저감시킬 수 있는 인버터장치의 펄스폭변조 제어회로를 제공하는 것이다.
상기 목적을 이루기 위하여, 본 발명은 상기 스위칭 주파수와 소정의 제1 및 2기준 주파수를 각각 비교, 출력하는 비교수단, 상기 비교수단에서 출력되는 신호를 소정시간 지연시키는 지연수단, 그리고 상기 지연수단에서 출력되는 신호를 조합하여 인버터장치를 구동하기 위한 구동제어신호를 출력하는 수단으로 구성된 인버터 장치의 펄스폭변조 제어회로를 제공한다.
이하, 첨부도면에 의해 본 발명의 구체적인 구성, 동작 및 효과를 상세히 설명한다.
제1도는 본 발명의 PWM제어회로가 적용된 인버터장치의 전체 구성도이고,
제3도는 본 발명에 따른 펄스폭변조 제어회로의 실시예를 나타낸 회로도이다.
제5도는 본 발명에 의해 제어된 스위칭 주파수의 파형을 나타낸 파형도이다.
제1도를 참조하면, 상기 인버터장치는 입력 DC 전압을 스위칭하여 AC 전압을 출력하는 인버터부(1), 상기 인버터부(1)의 스위칭을 제어하기 위하여 상기 인버터부(1)에서 출력되어 노이즈필터(L1, L2, C1)를 통하여 출력된 최종출력을 귀환하는 귀환/완충부(4), 상기 인버터부(1)의 스위칭을 제어하기 위한 기준주파수(즉, 사인파 및 코사인파)를 발생시키는 발진부(6), 상기 발진부(6)에서 출력하는 사인파신호의전압이득을 제어하는 전압제어부(5), 상기 귀환/완충부(4)와 상기 전압 제어부(5) 및 상기 발진부(6)에서 출력된 신호들과 상기 인버터부(1)에서 바로출력된 귀환전류를 종합하여 그 전류이득을 제어하는 전류제어부(3), 그리고 상기 전류제어부(3)의 출력에 기준하여 상기 인버터부(1)내의 각 스위칭소자에 인가할 스위칭 주파수의 펄스폭을 제어하기 위한 펄스폭변조부(2)로 구성된다.
미설명 부호중 CT1은 전류검출트랜스, 7은 곱셈기, 8은 적분기, 9는 가산기이다.
상기와 같이 구성된 인버터장치는 결국 부하의 변동에 관계없이 일정한 AC출력전압을 내도록 인버터부(1)를 제어하게 된다. 본 발명은 상기 구성중 특히 스위칭 손실을 저감하기 위한 폴스폭 변조부에 대응하는 회로에 대한 것으로, 그 세부구성이 제3도에 도시되어 있다.
제3도를 참조하면, 스위칭 주파수(FS)와 제1 및 제2 기준주파수(즉, 사인파 및 코사인파)를 각각 비교 출력하는 앤드게이트(AD1, AD2), 상기 각 앤드게이트(AD1, AD2)의 출력을 반전시키는 인버터(IN1, IN6), 상기 각 앤드게이트(AD1, AD2)의 출력을 각각 버퍼링하기 위한 버퍼용 인버터(IN3, IN4)(IN8, IN9), 상기 인버터(IN1, IN6)와 상기 버퍼용 인버터(IN4, IN9)의 출력을 각각 소정시간 지연시키는 지연소자(DL1∼DL4), 상기 지연소자(DL1∼DL4)에서 지연된 신호를 각각 반전시키는 인버터(IN2, IN5, IN7, IN10), 상기 인버터(IN5)와 인버터(IN7)의 출력을 논리합하여 출력하는 오어게이트(OR1), 그리고 상기 인버터(IN2)와 인버터(IN10)의 출력을 논리합하여 출력하는 오어게이트(OR2)로 구성된다.
미설명 부호중, R1, R6은 각 앤드게이트(AD1, AD2)의 출력강도을 조정하기 위한 저항, 나머지 R2∼R5, R7, R8은 풀업(Pull-up)저항이다.
상기와 같이 구성된 본 발명에 따른 펄스폭 변조제어회로의 동작은 다음과 같다. 두 기준주파수는 각각 서로 180°의 위상차가 나도록 설정되어 있다. 즉, 제1기준주파수는 사인(sin)파로, 그리고, 제2 기준주파수는 코사인(cos)파로 표시될 수 있다.
상기 각 기준주파수와 스위칭주파수(FS)는 앤드게이트(AD1, AD2)에서 논리곱 되는데 각 앤드게이트의 특성상 입력이 모두 '하이'일 때문 그 출력이 '하이'로 되기 때문에, 상기 각 기준주파수는 상호 교번되는 사인파 및 코사인파로 되며, 이에 따라 상기 앤드게이트(AD1, AD2)의 출력은 주지적 펄스로 된다.
상기 앤드게이트(AD1,AD2)에서 출력된 신호는 각 지연소자(DL1∼DL4)로 입력되기 전에 인버터(IN1, IN6)와 버퍼용 인버터(IN3, IN4, IN8, IN9)를 통하여 각 위상차를 달리 하도록 처리된다.
여기서, 두 개의 인버터를 직결합하여 버퍼로 쓴 이유는 한 개의 IC 패키지내에 있는 다수의 게이트를 충분히 이용하기 위함이다.
상기 인버터와 버퍼를 통과하여 상기 지연소자(DL1∼DL4)로 입력된 신호는 제5도의 파형과 같이 출력된다. 상기 지연회로(DL1∼DL4)는 제5도 파형중 각(+) 주기와 (-)주기의 매 천이점에 소정시간의 사점(Dead Zone)을 만들기 위한 것으로 제5도에 Dt 로 표시하였다.
오어게이트(OR1, OR2)의 사용 목적은 반전된 신호를 '오프'기간동안 스위칭시켜 주기 위함이다.
이제 본 발명의 펄스폭변조 제어회로에 의해 스위칭 손실 저감을 이루는 회로 동작을 설명한다.
제5도의 파형에서 보는 사점(Dt) 동안 제1도의 인버터부(1)의 스위칭소자(Q1∼Q4)(제2도 참조)는 스위칭 휴지시간은 갖는데, 그 휴지기간 동안 제6도와 제7도에서 보는 바와 같이 펄스주파수의 (+)주기와 (-)주기의 천이에 따른 돌입전류가 감쇠하게 된다.
즉, 제6∼7도를 참조하면 먼저 제6도에서, 스위칭소자(Q1, Q3)가 '온'된 동안의 돌입전류는 그 후의 사점(Dt)동안 상기 스위칭소자(Q1, Q3)에 존재하는 기생용량(Ca, Cc)과 쵸크코일(L1, L2)에 존재하는 기생용량(Cb, Cd) 및 출력콘덴서(C1)에 의해 형성되는 폐회로를 통해 감쇠된다.
그 후 제7도에서와 같이, 스위칭소자(Q2, Q4)가 '온'된 동안의 돌입전류는 그 후의 사점(Dt)동안 상기 스위칭소자(Q2, Q4)에 존재하는 기생용량(Cf, Ce)와 쵸크코일(L1, L2)에 존재하는 기생용량(Cb, Cd) 및 출력콘덴서(C1)에 의해 형성되는 폐회로를 통해 감쇠된다.
상술한 바와 같이 본 발명에 의하면, 종래의 인버터장치에서 발생하는 스위칭 손실을 저감하기 위하여 스너버 회로를 사용하는 대신, 스위칭 주파수의 (+), (-) 주기 천이지점에 소정시간의 사점을 둠으로써 스위칭 손실을 저감할 수 있다.
Claims (7)
- 스위칭 주파수에 의해 동작 제어되는 다수의 스위칭소자를 구비하여 입력 DC 전원을 AC 전원으로 변화하는 인버터장치에 있어서, 상기 스위칭 주파수와, 제1 및 제2 기준주파수를 각각 비교 출력하는 비교수단, 상기 비교수단에서 출력되는 비교출력 신호들을 소정시간 지연시키는 지연수단, 상기 지연수단에서 출력되는 신호를 조합하여 상기 인버터장치의 구동제어신호를 출력하는 출력수단으로 구성된 인버터장치의 펄스폭변조 제어회로.
- 제1항에 있어서, 상기 비교수산이 앤드게이트(AD1, AD2)로 구성된 것을 특징으로 하는 인버터장치의 펄스폭변조 제어회로.
- 제1항에 있어서, 상기 지연수단이 지연소자(DL1∼DL4), 그리고 인버터(IN1∼IN10)를 포함하는 것을 특징으로 하는 인버터장치의 펄스폭변조 제어회로.
- 제1항에 있어서, 상기 출력수단이 오어게이트(OR1, OR2)로 구성된 것을 특징으로 하는 인버터장치의 펄스폭변조 제어회로.
- 제1항에 있어서, 상기 제1 및 제2 기준주파수가 상기 스위칭 주파수와 매칭되며 그 위상차가 180°차이가 나는 사인파 및 코사인파 임을 특징으로 하는 인버터 장치의 펄스폭변조 제어회로.
- 제1항에 있어서, 상기 지연수단에서 출력되는 신호가 그 (+)주기에서 (-)주기로, 그리고 (-)주기에서 (+)주기로 천이되는 매시점에 일정 시간의 휴지기간을 갖는 스위칭신호인 것을 특징으로 하는 인버터장치의 펄스폭변조 제어회로.
- 제6에 있어서, 상기 스위칭 주파수의 (+), (-) 주기 동안에 스위칭소자들의 스위칭 동작이 이루어지며, 상기 스위칭 주파수의 휴지기간 동안에는 상기 스위칭소자들의 스위칭 동작이 이루어지지 않는 것을 특징으로 하는 인버터장치의 펄스폭변조 제어회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950000943A KR0143601B1 (ko) | 1995-01-20 | 1995-01-20 | 인버터장치의 펄스폭변조 제어회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950000943A KR0143601B1 (ko) | 1995-01-20 | 1995-01-20 | 인버터장치의 펄스폭변조 제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960030530A KR960030530A (ko) | 1996-08-17 |
KR0143601B1 true KR0143601B1 (ko) | 1998-10-01 |
Family
ID=19406994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950000943A KR0143601B1 (ko) | 1995-01-20 | 1995-01-20 | 인버터장치의 펄스폭변조 제어회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0143601B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100387382B1 (ko) * | 2000-09-25 | 2003-06-19 | 박준호 | 고효율의 스위칭모드 전원공급기 |
-
1995
- 1995-01-20 KR KR1019950000943A patent/KR0143601B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960030530A (ko) | 1996-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3694545B2 (ja) | インバータを具えている回路配置 | |
US5438498A (en) | Series resonant converter having a resonant snubber | |
JP2711315B2 (ja) | スイッチング電源装置 | |
US5859771A (en) | Half/full bridge converter | |
US5635826A (en) | Input waveform follow-up AC power source system | |
KR920011042A (ko) | 직류평활커패시터의 전하방전제어회로가 마련된 인버터장치 및 그의 제어방법 | |
KR100801773B1 (ko) | 에너지 변환기 | |
JPH0760998B2 (ja) | 全ブリッジ・電力変換回路 | |
US5452197A (en) | Static DC to AC power converter including separate high and low power converters | |
US4633381A (en) | Inverter shoot-through protection circuit | |
Calleja et al. | Improved induction-heating inverter with power factor correction | |
US6009007A (en) | Pulse-density-modulated controller with dynamic sequence | |
US5747958A (en) | Circuit arrangement for powering a two-phase asynchronous motor | |
JPH05211776A (ja) | インバータ | |
KR0143601B1 (ko) | 인버터장치의 펄스폭변조 제어회로 | |
KR910005546A (ko) | 펄스폭변조승압변환기의 제어장치 | |
CZ293168B6 (cs) | Způsob zpracování pulzně šířkově modulovaných signálů | |
US3504264A (en) | Variable duty cycle switching apparatus | |
US10910983B2 (en) | Method for adjusting an inverter connected to an electric motor via a du/dt filter | |
US20050035719A1 (en) | Electronic ballast for a lamp to be operated using iterative voltage pulses | |
JPH07213062A (ja) | Pwmサイクロコンバータのゲート信号生成方法 | |
JPH0379951B2 (ko) | ||
KR900010527A (ko) | 전력 반도체 도전 제어회로 | |
US6816394B2 (en) | Approximated sinusoidal waveform inverter | |
RU2195761C2 (ru) | Способ преобразования энергии и устройства для его осуществления |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090326 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |