KR0143117B1 - Cut-off apparatus of d.c. off-set for hdtv receiving using vsb - Google Patents
Cut-off apparatus of d.c. off-set for hdtv receiving using vsbInfo
- Publication number
- KR0143117B1 KR0143117B1 KR1019950008692A KR19950008692A KR0143117B1 KR 0143117 B1 KR0143117 B1 KR 0143117B1 KR 1019950008692 A KR1019950008692 A KR 1019950008692A KR 19950008692 A KR19950008692 A KR 19950008692A KR 0143117 B1 KR0143117 B1 KR 0143117B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- value
- output
- offset
- adder
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Noise Elimination (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
1.청구범위 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
VSB변조를 이용한 HDTV 수신기에서 데이터 복조후에 잔류하는 DC오프셋을 제거하는 장치이다.It is a device to remove DC offset remaining after data demodulation in HDTV receiver using VSB modulation.
2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention
다중경로의 신호간섭에 노이즈로 인해 DC오프셋값이 완전하게 제거되지 않아 복조데이타의 에러가 발생하는 문제를 해결한다.This solves the problem that the demodulation data error occurs because the DC offset value is not completely removed due to noise in multipath signal interference.
3.발명의 해결방법의 요지3. Summary of the solution of the invention
VBS변조를 이용한 HDTV수신기에서 복조시에 필드동기구간동안 채널등화기 입력 신호에 대해 DC평균값을 구하여 오프셋을 제거한 후 계속해서 오프셋이 존재할 시 채널등화기의 출력값에 대한 평균값을 구하고 오프셋을 추정하여 잔류하는 DC오프셋을 제거한다.When demodulating in HDTV receiver using VBS modulation, obtain DC average value for channel equalizer input signal during field synchronization during the field synchronization, and then remove the offset.If offset still exists, average the output value of channel equalizer and estimate the offset. Eliminate the DC offset.
4.발명의 중요한 용도4. Important uses of the invention
V B S변조를 이용한 HDTV수신기에서 오프셋 제거장치에 적용한다.It is applied to the offset elimination device in HDTV receiver using V B S modulation.
Description
제1도는 종래의 DC오프셋 제거회로도1 is a conventional DC offset elimination circuit diagram
제2도는 본 발명에 따른 DC오프셋 제거 회로도2 is a DC offset cancellation circuit diagram according to the present invention.
*도면상의 참조부호들중 주요 부호의 설명* Explanation of the major signs among the reference signs in the drawings
30:튜너 32:반송파 복구기30: tuner 32: carrier recovery
34:A/D변환기 36,44:가산기34: A / D converter 36, 44: Adder
38:필드동기 검출기 40:채널등화 성능 예측기38: Field synchronous detector 40: Channel equalization performance predictor
42,50:제1-제2 DC값 측정기 46:래치42,50: first-second DC value measuring instrument 46: latch
48,52:제1-제2스위치 54:채널 등화기48, 52: first-second switch 54: channel equalizer
본 발명은 잔류측파대(Vestigial Side Band: 이하 VSB라함0변조를 이용한 HDTV 수신기용 DC오프셋 제거장치에 관한 것으로, 특히 VSB변조를 이용한 HDTV 수신기에서 데이터 복조후에 잔류하는 DC오프셋을 제거하는 장치에 관한 것이다.The present invention relates to a DC offset removing apparatus for HDTV receivers using a residual side band (VSB0) modulation, and more particularly, to an apparatus for removing DC offset remaining after data demodulation in an HDTV receiver using VSB modulation. will be.
일반적으로 VSB변조를 이용한 HDTV 방식은 미국의 표준 규격인 8-레벨 HDTV를 그 대표로 예로들 수 있으며, 이 방식은 수신기의 반송파 복구를 위해 송신신호에 반송파에 해당하는 파이롯(Pirot)신호를 실어서 전송하게 된다. 그러나 수신기 초단에서 반송파 복구가 완벽히 이루어졌을지라도 주경로에 존재하는 파이롯신호에 동기를 맞추어 반송파 복구를 정확하게 할수 없었다. 이는 다중경로 상황에서 주경로뿐만 아니라 신호가 간섭을 유발하는 부경로들을 거친신호가 더해져서 수신기에 입력되어지기 때문이다. 즉, 수신기초단에서 파이롯신호는 다중경로를 통과한 다수의 파이롯신호가 벡터의 합으로 나타나 보이기 때문에 반송파 복구기는 이것에 동기를 맞추기 때문이다. 그러나 수신단에서 수신하고자하는 신호는 단지 주경로를 거친신호이므로 주경로의 파이롯신호의 위상과 수신기에서 입력되는 파이롯신호의 벡터합 신호 사이에는 항상 일정한 위상차가 발생한다. 이러한 위상차는 반드시 dc 오프셋의 유발시키게 되며, 이 발생된 DC오프셋은 채널등화기의 성능에 심각한 영향을 미침으로 DC오프셋을 제거 하여야 한다.In general, the HDTV method using VSB modulation may be a representative example of 8-level HDTV, which is a standard of the United States, and this method applies a pilot signal corresponding to a carrier to a transmission signal for carrier recovery of a receiver. It will be loaded and sent. However, even though the carrier recovery was perfect at the receiver stage, the carrier recovery could not be done correctly in synchronization with the pilot signal in the main path. This is because in the multipath situation, a signal that is not only the main path but also the subpaths causing the interference is added to the receiver. That is, since the pilot signal at the receiver stage is shown as a sum of vectors of a plurality of pilot signals passing through the multipath, the carrier recoverer synchronizes with this. However, since the signal to be received at the receiving end passes only the main path, a constant phase difference always occurs between the phase of the pilot signal of the main path and the vector sum signal of the pilot signal input from the receiver. This phase difference must induce dc offset, and this generated DC offset has to seriously affect the performance of the channel equalizer, so it must be removed.
제1도는 종래의 DC오프셋 제거회로도로서, 안테나를 통해 수신된 고주파신호는 뉴너(10)를 통해 원하는 채널로 동조되어 중간주파 대역으로 변환되어 반송파 북구기(12)로 출력된다. 반송파 복구기(12)는 상기 중간주파 대역으로 변환된 신호를 기저대역 신호로 복조하여 A/D변환기(14)로 출력한다. 상기 A/D변환기(14)는 상기 기저대역 신호로 복조된 신호를 디지털 신호로 변환하여 가산기(18) 및 필드동기 검출기(16)로 출력한다. 그런데 미국의 HDTV규격을 제정한 FCC ACATS(Advisory Committee on Advanced Television Service)의 권고안에서는 송신신호에 24.2ms마다 삽입되는 채널등화기의 계수조정을 위해 전송되는 필드동기신호를 전송한다. 그러므로 필드동기 검출기(16)에서는 상기 A/D 변환기(14)로부터 디지털 변환된 신호로부터 필드동기신호를 검출하여 스위치(22)의 제어단으로 출력한다. 이때 상기 필드동기 검출기 (16)로부터 필드동기신호가 검출될 시 마다 상기 스위치(22)가 온된다. 상기 스위치(22)가 온되면 DC값 측정기(20)는 가산기(18)로부터 출력되는 DC값을 측정하여 가산기(18)로 인가한다. 따라서 상기 가산기(18)는 상기 A/D변환기(14)로부터 디지털 변환된 신호로부터 상기 측정된 DC값을 감산하게 된다. 이렇게 하여 DC 오프셋값을 제거하게된다. 이때 채널등화기(24)는 상기 가산기(14)로부터 DC오프셋이 제거된 값으로부터 수신경로상의 존재하는 신호간섭을 제거한다.FIG. 1 is a conventional DC offset elimination circuit diagram, in which a high frequency signal received through an antenna is tuned to a desired channel through a newner 10, converted into an intermediate frequency band, and output to a carrier north flag 12. The carrier recoverer 12 demodulates the signal converted into the intermediate frequency band into a baseband signal and outputs the demodulated signal to the A / D converter 14. The A / D converter 14 converts the signal demodulated to the baseband signal into a digital signal and outputs the digital signal to the adder 18 and the field synchronous detector 16. However, the FCC ACATS (Advisory Committee on Advanced Television Service) recommendation, which enacted the US HDTV standard, transmits the field synchronization signal transmitted to adjust the channel equalizer inserted every 24.2ms. Therefore, the field synchronous detector 16 detects the field synchronous signal from the signal digitally converted from the A / D converter 14 and outputs it to the control terminal of the switch 22. At this time, the switch 22 is turned on every time a field synchronization signal is detected from the field synchronization detector 16. When the switch 22 is turned on, the DC value measuring device 20 measures the DC value output from the adder 18 and applies it to the adder 18. Therefore, the adder 18 subtracts the measured DC value from the digitally converted signal from the A / D converter 14. This removes the DC offset value. The channel equalizer 24 removes the existing signal interference on the reception path from the value from which the DC offset is removed from the adder 14.
그런데 상기와 같은 종래의 DC오프셋 제거회로는 다중경로의 신호간섭에 노이즈로 인해 DC오프셋값이 완전하게 제거되지 않아 복조데이타의 에러가 발생하는 문제점이 있었다.However, the conventional DC offset elimination circuit as described above has a problem in that an error of demodulation data is generated because the DC offset value is not completely removed due to noise in the multipath signal interference.
따라서 본 발명의 목적은 상기와 같이 복조데이타의 에러를 방지하는 DC오프셋제거회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a DC offset elimination circuit for preventing an error of demodulation data as described above.
본 발명의 다른 목적은 VSB변조를 이용한 HDTV 수신기에서 DC오프셋을 제거하는 DC오프셋 제거장치를 제공함에 있다.Another object of the present invention is to provide a DC offset removing apparatus for removing a DC offset in an HDTV receiver using VSB modulation.
상기 목적을 달성하기 위한 본 발명은 안테나를 통해 수신된 고주파신호를 원하는 채널로 동조시켜 중간주파 대역으로 변환하여 출력하는 튜너와, 상기 중간주파 대역으로 변환된 신호를 기저대역 신호로 복조하여 출력하는 반송파 복구기와, 상기 기저대역 신호로 복조된 신호를 디지털 신호로 변환하여 출력하는 A/D변환기를 구비한 잔류측파대 변조를 이용한 고화질 텔레비젼 수신기용 직류 오프셋제거장치에 있어서, 상기 A/D변환기로부터 디지털 변환된 신호로부터 소정의 DC 측정값을 가산 출력하는 제1가산기와, 상기 제1가산기로부터 DC오프셋이 제거된 값으로부터 수신경로상의 존재하는 신호간섭을 제거하여 출력하는 채널등화기와, 상기 제1가산기로부터 출력되는 몇 개의 신호에 대한 평균 DC값을 측정하여 출력하는 제1DC값 측정기와, 상기 제1 DC값 측정기의 출력값을 기억시키기 위한 래치와, 상기 A/D 변환기로부터 디지털 변환된 신호로부터 필드동기신호를 검출하여 출력하는 필드동기 검출기와, 상기 필드동기 검출기로부터 필드동기신호가 검출되는 구간동안 상기 채널등화기로부터 출력된 신호와 미리 알고있는 송신신호와의 오차값을 설정된 신호와 비교하여 채널등화 수렴 또는 발산판단신호를 출력하는 채널등화 성능예측기와, 상기 채널등화 수렴신호에 의해 스위칭 온되어 상기 제1DC측정기의 출력신호를 래치 인가하는 제1스위치와, 상기 채널등화 수렴신호에 의해 스위칭 온되어 상기 채널등화기의 출력신호를 제2 DC값 측정기로 인가하는 제2스위치와, 상기 필드동기 검출기로부터 필드동기 검출신호를 받아 상기 채널등화기로부터 출력된 몇 개의 신호의 DC평균값을 측정하여 출력하는 제2 DC값 측정기와, 상기 래치로부터 출력된 신호나 상기 제2 DC값 측정기로부터 출려된 신호를 가산기제1가산기로 인가하는 제2가산기로 구성함을 특징으로 한다.The present invention for achieving the above object is a tuner for converting the high-frequency signal received through the antenna to a desired channel to convert to the intermediate frequency band and outputs, and demodulated to the baseband signal to output the signal converted to the intermediate frequency band A DC offset canceller for a high-definition television receiver using a residual sideband modulation comprising a carrier recoverer and an A / D converter for converting a signal demodulated to the baseband signal into a digital signal and outputting the digital signal. A first adder which adds and outputs a predetermined DC measurement value from the digitally converted signal, a channel equalizer which removes and outputs an existing signal interference on a reception path from a value from which the DC offset is removed from the first adder; A first DC value measuring device for measuring and outputting an average DC value of several signals output from one adder; 1 a latch for storing an output value of the DC value measuring instrument, a field synchronous detector for detecting and outputting a field synchronous signal from a signal digitally converted from the A / D converter, and a period during which a field synchronous signal is detected from the field synchronous detector. A channel equalization performance predictor for outputting a channel equalization convergence or divergence determination signal by comparing an error value between the signal output from the channel equalizer and a known transmission signal with a predetermined signal, and switching on by the channel equalization convergence signal; A first switch for latching an output signal of the first DC meter, a second switch switched on by the channel equalization convergence signal, and applying an output signal of the channel equalizer to a second DC value meter; Receive the field sync detection signal from the detector and measure the DC average value of several signals output from the channel equalizer. And a second adder for outputting a second DC value measurer and a signal output from the latch or a signal output from the second DC value measurer to an adder first adder.
이하 본 발명을 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따른 DC오프셋 제거 회로도로서, 뉴너(30)는 안테나를 통해 수신된 고주파신호를 원하는 채널로 동조시켜 중간주파 대역으로 변환하여 반송파 복구기(32)로 출력한다. 반송파 복구기(32)는 상기 중간주파 대역으로 변환된 신호를 기저대역 신호로 복조하여 A/D변환기(34)로 출력한다. 상기 A/D변환기(34)는 상기 기저대역 신호로 복조된 신호를 디지털 신호로 변환하여 가산기(36) 및 필드동기 검출기(38)로 출력한다. 가산기(36)는 상기 A/D 변환기(34)로부터 디지털 변환된 신호로부터 소정의 DC 측정값을 가산 출력한다. 채널등화기(54)는 상기 가산기(36)로부터 DC오프셋이 제거된 값으로부터 수신경로상의 존재하는 신호간섭을 제거하여 출력한다. 제1 DC값 측정기(50)는 가산기(36)로부터 출력되는 몇 개의 신호에 대한 평균 DC값을 측정하여 래치(46)로 인가한다. 래치(46)는 상기 제1 DC값 측정기(50)의 출력값을 기억한다. 필드동기 검출기(38)는 상기 A/D 변환기(34)로부터 디지털 변환된 신호로부터 필드동기신호를 검출하여 채널등화 예측기(40) 및 제2 DC값측정기(42)로 출력한다. 채널등화 성능 예측기(40)는 상기 필드동기 검출기(16)로부터 필드동기신호가 검출되는 구간동안 상기 채널등화기(54)로부터 출력된 신호와 미리 알고있는 송신신호와의 오차값을 설정된 신호와 비교하여 채널등화 수렴 또는 발산판단신호를 제1-제2스위치(48,52)로 각각 출력한다. 제1스위치(48)는 상기 채널등화 발산신호에 의해 스위칭 온되어 상기 제1 DC측정기(50)의 출력신호를 래치(46)로 인가한다. 이때 제2스위치는 오프되고 제2DC측정기(42)의 출력은 0이 된다. 여기서 발산은 등화기가 수렴하기전까지의 기간을 나타낸다. 제2스위치(52)는 채널등화 발산신호에 의해 스위칭 온되어 상기 채널등화기(54)의 출력신호를 제2 DC값 측정기(42)로 인가한다. 이때 제1스위치(48)는 오프된다. 제2 DC값 측정기(42)는 상기 필드동기 검출기(38)로부터 필드동기 검출신호를 받아 상기 채널등화기(54)로부터 출력된 몇 개의 신호의 DC평균값을 측정하여 가산기(44)로 출력한다. 가산기(44)는 상기 래치(46)로부터 출력된 신호와 상기 제2 DC값 측정기(42)로부터 출력된 신호의 합을 가산기(36)로 인가한다.2 is a DC offset elimination circuit diagram according to the present invention. The neuter 30 tunes a high frequency signal received through an antenna to a desired channel, converts it into an intermediate frequency band, and outputs the intermediate frequency band to the carrier recoverer 32. The carrier recoverer 32 demodulates the signal converted into the intermediate frequency band into a baseband signal and outputs it to the A / D converter 34. The A / D converter 34 converts the signal demodulated to the baseband signal into a digital signal and outputs the digital signal to the adder 36 and the field synchronous detector 38. The adder 36 adds and outputs a predetermined DC measurement value from the signal digitally converted from the A / D converter 34. The channel equalizer 54 removes and outputs an existing signal interference on the reception path from the value from which the DC offset is removed from the adder 36. The first DC value measurer 50 measures an average DC value of several signals output from the adder 36 and applies it to the latch 46. The latch 46 stores the output value of the first DC value measuring device 50. The field synchronization detector 38 detects the field synchronization signal from the digitally converted signal from the A / D converter 34 and outputs the field synchronization signal to the channel equalization predictor 40 and the second DC value measuring instrument 42. The channel equalization performance predictor 40 compares an error value between a signal output from the channel equalizer 54 and a known transmission signal with a predetermined signal during a period in which the field synchronization signal is detected from the field synchronization detector 16. The channel equalization convergence or divergence determination signals are output to the first to second switches 48 and 52, respectively. The first switch 48 is switched on by the channel equalization divergence signal to apply the output signal of the first DC meter 50 to the latch 46. At this time, the second switch is turned off and the output of the second DC meter 42 is zero. The divergence here represents the period before the equalizer converges. The second switch 52 is switched on by the channel equalization divergence signal to apply the output signal of the channel equalizer 54 to the second DC value measurer 42. At this time, the first switch 48 is turned off. The second DC value measuring unit 42 receives the field synchronizing detection signal from the field synchronizing detector 38, measures the DC average value of several signals output from the channel equalizer 54, and outputs the DC average value to the adder 44. The adder 44 applies the sum of the signal output from the latch 46 and the signal output from the second DC value measuring instrument 42 to the adder 36.
본 발명에서 제안한 DC오프셋 제거를 위한 바람직한 일 실시예의 동작을 상세히 설명한다.The operation of the preferred embodiment for removing the DC offset proposed in the present invention will be described in detail.
안테나를 통해 수신된 신호는 튜너(30)를 거쳐 원하는 채널로 동조된 후 중간주파대역으로 변환되어 반송파 복구기(32)로 출력한다. 반송파 복구기(32)는 상기 중간주파 대역으로 변환된 신호를 기저 대역의 신호로 복조하여 출력한다. 이때 반송파 복구기(32)에서 복조된 신호에는 잡음과 다중 경로 현상에 의한 신호간 간섭 DC오프셋이 존재한다. 이것을 A/D변환기(34)에 의하여 디지털 신호로 변환시킨다. 이때 디지털 변환된 신호는 가산기(36)을 통해 채널 등화기(54)로 출력된다. 따라서 채널등화기(54)는 송수신기간의 통신 경로상에 존재하는 다중 경로에 의해 발생한 신호간 간섭을 제거하여 출력한다. 제1 DC값 측정기(50)는 단순히 상기 가산기(36)로부터 출력신호를 입력 받아서 몇 개의 입력신호에 대한 DC평균값을 구하여 대강의 DC오프셋을 추정한다. 래치는 제1 DC값 측정기(50)의 출력값을 기억시키기위한 소자이다. 그리고 제2 DC값 측정기(42)는 채널 등화기(54)로부터 채널 등화가 완료되어 신호간 간섭이 어느정도 제거된 신호를 입력으로 하여 잔류 DC오프셋을 측정한다. 이때 DC오프셋 측정방법은 제1 DC값 측정기(50)과 마찬가지로 단순히 몇 개신호의 평균값을 이용할 수도 있고, 또는 송신측에서 보내는 필드동기신호는 어떤 신호가 보내지는지 미리 약속이 되어 있기 때문에 수신기에서는 이미 알고 있으므로, 채널 등화기(54)의 출력 신호와 미리 알고 있는 신호를 비교하여 오차신호의 평균으로부터 DC오프셋을 추정한다. 이것을 위해서는 필드동기 검출기(38)에서 이 신호를 검파하여 필드동기 신호가 존재하는 구간을 제2 DC값 측정기(42)로 정확히 알려주어야 한다. 그리고 채널 등화 성능 예측기(40)는 필드동기 검출기(38)로부터 필드동기 신호가 검출되는 구간동안 상기 채널등화기(54)로부터 출력된 신호와 미리 알고있는 송신신호와의 오차값을 설정된 신호와 비교하여 채널등화 수렴 또는 발산 판신호를 제1-제2스위치(48,52)로 각각 출력하게 되는데, 채널등화 수렴 또는 발산신호(X)는 하기 식1에 의해 산출된다.The signal received through the antenna is tuned to a desired channel via the tuner 30, and then converted into an intermediate frequency band and output to the carrier recoverer 32. The carrier recoverer 32 demodulates the signal converted into the intermediate frequency band into a baseband signal and outputs the demodulated signal. At this time, the signal demodulated by the carrier recoverer 32 has an interference DC offset between signals due to noise and a multipath phenomenon. This is converted into a digital signal by the A / D converter 34. At this time, the digitally converted signal is output to the channel equalizer 54 through the adder 36. Therefore, the channel equalizer 54 removes and outputs the interference between signals generated by the multiple paths existing on the communication path in the transmission and reception period. The first DC value measurer 50 simply receives an output signal from the adder 36, obtains a DC average value for several input signals, and estimates a rough DC offset. The latch is an element for storing the output value of the first DC value measuring device 50. The second DC value measuring unit 42 measures a residual DC offset by inputting a signal from which the channel equalization is completed from the channel equalizer 54 and the interference between signals is removed to some extent. In this case, the DC offset measurement method may use an average value of just how many signals, as in the first DC value measuring device 50, or the field synchronization signal sent from the transmitter has already been promised which signal is sent. Since it is known, the DC offset is estimated from the average of the error signals by comparing the output signal of the channel equalizer 54 with a known signal. To this end, the field synchronization detector 38 should detect this signal and accurately inform the second DC value measuring unit 42 of the section in which the field synchronization signal exists. The channel equalization performance predictor 40 compares an error value between a signal output from the channel equalizer 54 and a known transmission signal with a predetermined signal during a period in which the field synchronization signal is detected from the field synchronization detector 38. The channel equalization convergence or divergence plate signals are output to the first to second switches 48 and 52, respectively. The channel equalization convergence or divergence signals X are calculated by Equation 1 below.
여기서 y1는 상기 채널등화기(54)의 출력신호이고, Z1는 미리 알고 있는 송신 신호이며, ε는 미리 설정된 값이다. 즉, 필드동기 검출기(38)로부터 필드동기 구드 동기 구간에 대한 오차신호를 모니터하여 이것이 ε이하이면 채널 등화기(54)가 수렴했다고 판단할 수 있다. 반대로 오차가 ε이상인 경우 발산으로 판단할 수 있다. 따라서 제1스위치(48)는 상기 채널등화 발산신호에 의해 스위칭 온되어 상기 제1 DC측정기(50)의 출력신호를 래치(46)로 인가한다. 제2스위치(52)는 채널등화 수렴신호에 의해 스위칭 온되어 상기 채널등화기 (54)의 출력신호를 제2 DC값 측정기(42)로 인가한다. 즉, 초기에 반송파 복구기(32)로부터 반송파 복구가 완료되었다는 신호가 있으면 제1 DC값 측정기 (50)를 온시키고 제2 DC값 측정기(42)는 오프시킨다. 그후 채널등화 성능 예측기(40)로부터 등화가 완료되었다는 신호가 있으면 제1 DC값 측정기(50)는 오프시키고 제2 DC값 측정기(42)를 온시킨다. 채널상황이 바뀌면 채널 등화기(54)의 출력 에러가 증가하게 되는데, 이 경우 채널등화 성능 예측기(40)에서 채널 등화기(54)의 발산판단이 있으면 시스템을 초기화하고, 상기와 같은 동작을 반복수행하여 안정된 수신성능을 유지하도록 한다.Where y1 is an output signal of the channel equalizer 54, Z1 is a known transmission signal, and ε is a preset value. That is, it is possible to determine that the channel equalizer 54 has converged by monitoring the error signal for the field synchronous good sync interval from the field synchronous detector 38. On the contrary, if the error is more than ε, it can be judged as divergence. Accordingly, the first switch 48 is switched on by the channel equalization divergence signal to apply the output signal of the first DC measuring device 50 to the latch 46. The second switch 52 is switched on by the channel equalization convergence signal to apply the output signal of the channel equalizer 54 to the second DC value measuring instrument 42. That is, if there is a signal from the carrier recoverer 32 that carrier recovery is completed initially, the first DC value measurer 50 is turned on and the second DC value measurer 42 is turned off. Thereafter, if there is a signal from the channel equalization performance predictor 40 indicating that the equalization is completed, the first DC value measurer 50 is turned off and the second DC value measurer 42 is turned on. If the channel condition is changed, the output error of the channel equalizer 54 increases. In this case, if there is a divergence determination of the channel equalizer 54 in the channel equalization performance predictor 40, the system is initialized and the above operation is repeated. To maintain stable reception performance.
상술한 바와같이 본 발명은 V B S변조를 이용한 HDTV수신기에서 복조시에 필드동기구간동안 채널등화기 입력신호에 대해 DC평균값을 구하여 오프셋을 제거한 후 계속해서 오프셋이 존재할 시 채널등화기의 출력값에 대한 평균값을 구하고 오프셋을 추정하여 잔류하는 DC오프셋을 제거함으로써, 복조신호에 대한 에러를 방지할 수 있고, 또한 수신기의 성능을 개선할 수 있는 이점이 있다.As described above, the present invention obtains a DC average value for the channel equalizer input signal during field synchronization during the demodulation in an HDTV receiver using VBS modulation, removes the offset, and then averages the output value of the channel equalizer when there is an offset. By removing the residual DC offset by estimating the offset and estimating the offset, the error of the demodulated signal can be prevented and the performance of the receiver can be improved.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950008692A KR0143117B1 (en) | 1995-04-13 | 1995-04-13 | Cut-off apparatus of d.c. off-set for hdtv receiving using vsb |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950008692A KR0143117B1 (en) | 1995-04-13 | 1995-04-13 | Cut-off apparatus of d.c. off-set for hdtv receiving using vsb |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960039959A KR960039959A (en) | 1996-11-25 |
KR0143117B1 true KR0143117B1 (en) | 1998-07-15 |
Family
ID=19412124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950008692A KR0143117B1 (en) | 1995-04-13 | 1995-04-13 | Cut-off apparatus of d.c. off-set for hdtv receiving using vsb |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0143117B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108027235A (en) * | 2015-12-10 | 2018-05-11 | 株式会社东芝 | Apparatus for measuring thickness |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100269366B1 (en) * | 1997-11-26 | 2000-10-16 | 구자홍 | Apparatus for dc removal of digital tv |
KR100293923B1 (en) * | 1998-05-09 | 2001-07-12 | 윤종용 | Dc offset control circuit of receiver for transmission system |
KR100323665B1 (en) * | 1999-07-28 | 2002-02-07 | 구자홍 | Apparatus for receiving of digital TV |
-
1995
- 1995-04-13 KR KR1019950008692A patent/KR0143117B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108027235A (en) * | 2015-12-10 | 2018-05-11 | 株式会社东芝 | Apparatus for measuring thickness |
CN108027235B (en) * | 2015-12-10 | 2020-07-07 | 株式会社东芝 | Thickness measuring device |
Also Published As
Publication number | Publication date |
---|---|
KR960039959A (en) | 1996-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436906B2 (en) | Synchronous detector with high accuracy in detecting synchronization and a method therefor | |
US7916815B2 (en) | Method and apparatus for a multicarrier receiver circuit with guard interval size detection | |
US5557337A (en) | Automatic television signal detector to differentiate NTSC signals from HDJV/AJV signals | |
US7129802B2 (en) | Method for estimating a carrier leak, an estimator and modulation system provided with automatic control of a carrier using said system | |
JPH1174863A (en) | Method for receiving multiple carrier wave digital signal and receiver | |
KR20010006533A (en) | Method and apparatus for signal reception, and medium | |
EP1952550A1 (en) | Apparatus and method for transmit power control frequency selection in wireless networks | |
US7733422B2 (en) | Rapid channel signal identification | |
US6115431A (en) | Phase detecting method and phase tracking loop circuit for a digital vestigial sideband modulation communication device | |
CN1973477B (en) | Dual-mode equalizer in an ATSC-DTV receiver | |
JP2010508755A (en) | Co-channel interference canceller | |
CA2240010C (en) | Co-channel interference canceler in simulcast receiver and method thereof | |
US5933460A (en) | Phase detecting method and phase tracking loop circuit for a digital vestigial sideband modulation communication device | |
KR20010052347A (en) | Decision directed phase detector | |
US6982745B2 (en) | Antenna level display device and method, and receiving apparatus | |
KR0143117B1 (en) | Cut-off apparatus of d.c. off-set for hdtv receiving using vsb | |
KR100233390B1 (en) | Color distortion correcting method and apparatus of tv receiver | |
KR20060054288A (en) | Digital broadcast receiving apparatus and receiving method | |
US7366265B2 (en) | System for detecting the characteristics of a time varying multipath component | |
KR100999493B1 (en) | A carrier tracking loop lock detector | |
US8077260B2 (en) | Co-channel interference detector | |
US5708682A (en) | Demodulator control system and a receiver capable of quickly acquiring a desired carrier wave | |
KR100548390B1 (en) | A method and a apparatus of automatic frequency control for mobile phone | |
JPH0530443A (en) | Reception equipment and transmission equipment for television signal | |
JP4363828B2 (en) | Relay broadcast wave switching device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050330 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |