KR0142958B1 - Internal source voltage generator circuit - Google Patents
Internal source voltage generator circuitInfo
- Publication number
- KR0142958B1 KR0142958B1 KR1019950003572A KR19950003572A KR0142958B1 KR 0142958 B1 KR0142958 B1 KR 0142958B1 KR 1019950003572 A KR1019950003572 A KR 1019950003572A KR 19950003572 A KR19950003572 A KR 19950003572A KR 0142958 B1 KR0142958 B1 KR 0142958B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- internal power
- internal
- generation circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야.1. The technical field to which the invention described in the claims belongs.
본 발명은 내부회로로 일정전압의 내부전원전압을 공급하는 내부전원전압 발생회로에 관한 것이다.The present invention relates to an internal power supply voltage generation circuit for supplying an internal power supply voltage of a predetermined voltage to the internal circuit.
2. 발명이 해결하려고 하는 기술적 과제.2. The technical problem that the invention is trying to solve.
종래에는 내부회로중 대전류를 소비하는 내부회로동작시 내부전원전압의 딥이 발생되고 이를 보정해주기 위한 내부전원전압 발생회로의 동작이 수행되는데 상기 보정동작이 느려 고속동작하는 반도체 메모리장치에 부적합하였다.Conventionally, an internal power supply voltage dip is generated during an internal circuit operation that consumes a large current among the internal circuits, and an operation of an internal power supply voltage generation circuit for correcting the same is slow, which is unsuitable for a high speed semiconductor memory device.
특히 비활성화시 대전류가 소비되는 내부회로의 동작으로 인한 회복시간은 심각하였다.In particular, the recovery time was severe due to the operation of the internal circuit, which consumes a large current when deactivated.
3. 발명의 해결방법의 요지.3. Summary of the Solution of the Invention.
내부전원전압 발생회로를 구성하는 차동증폭기의 방전능력을 증가시키는 전류패스수단을 첨가하여 대전류소비상태를 감지하는 감지회로의 출력을 즉각적으로 입력하여 방전능력을 향상시키므로서 상기 내부전원전압의 딥에 의한 전압강하보정시간을 줄일 수 있게 되었다.By adding a current path means for increasing the discharge capacity of the differential amplifier constituting the internal power supply voltage generation circuit, the output of the sensing circuit for detecting a large current consumption condition is immediately input to improve the discharge capacity, thereby improving the dip of the internal power supply voltage. The voltage drop compensation time can be reduced.
4. 발명의 중요한 용도.4. Important uses of the invention.
가변적인 내부전원전압레벨을 신속히 보정하므로서 고속동작하는 반도체 메모리의 처리속도를 향상시키게 되었다.By quickly compensating for the variable internal power supply voltage level, the processing speed of a high-speed semiconductor memory is improved.
Description
제1도는 종래기술에 의한 내부전원전압 발생회로를 보여주는 회로도.1 is a circuit diagram showing an internal power supply voltage generation circuit according to the prior art.
제2도는 제1도에서 출력되는 내부전원전압의 파형도.2 is a waveform diagram of an internal power supply voltage output from FIG.
제3도는 본 발명의 일실시예를 보여주는 내부전원전압 발생회로의 회로도.3 is a circuit diagram of an internal power supply voltage generation circuit showing an embodiment of the present invention.
제4도는 제3도에서 출력되는 내부전원전압의 파형도.4 is a waveform diagram of an internal power supply voltage output from FIG.
제5도는 본 발명의 다른 실시예를 보여주는 내부전원전압 발생회로의 회로도.5 is a circuit diagram of an internal power supply voltage generation circuit showing another embodiment of the present invention.
제6도는 제5도에서 출력되는 내부전원전압의 파형도.6 is a waveform diagram of an internal power supply voltage output from FIG.
본 발명은 고밀도 반도체 집적회로에 사용되는 외부전원전압을 내부회로에 적합한 내부전원전압으로 변환하기 위한 내부전원전압 발생회로에 관한 것으로, 더욱 상세하게는 비활성화 상태에서 대전류를 소비하는 내부회로동작시 발생되는 내부전원전압의 딥(Dip)을 신속하게 보정하는 내부전원전압 발생회로에 관한 것이다.The present invention relates to an internal power supply voltage generation circuit for converting an external power supply voltage used in a high density semiconductor integrated circuit into an internal power supply voltage suitable for an internal circuit, and more particularly, when an internal circuit that consumes a large current in an inactive state is generated. The present invention relates to an internal power supply voltage generation circuit for quickly correcting a dip of an internal power supply voltage.
모오스 트랜지스터와 같은 반도체 소자들을 집적하고 있는 반도체 집적회로 분야에서 집적 밀도는 매년 증가하여 왔다. 예를 들어, 다이나믹 랜덤 액세스 메모리(DRAM) 및 스태틱 랜덤 메모리(SRAM)와 같은 반도체 메모리에서, 수십내지 수백 메거비트의 메모리 장치가 개발되고 있다. 그러한 초고밀도 메모리장치에서 사용되는 트랜지스터들을 내장하고 있는 회로들 및 소자들 예를 들어 센스앰프, 프리차아지회로 및 제어회로와 같은 주변회로와 메모리셀들에서 사용되는 트랜지스터들의 크기는 서브 마이크론 정도로 짧게 제조되지 않으면 안된다.In the field of semiconductor integrated circuits in which semiconductor devices such as MOS transistors are integrated, the integration density has been increasing every year. For example, in semiconductor memories such as dynamic random access memory (DRAM) and static random memory (SRAM), memory devices of tens to hundreds of megabits have been developed. Circuits and devices incorporating transistors used in such ultra high density memory devices, for example, transistors used in memory cells and peripheral circuits such as sense amplifiers, precharge circuits and control circuits, are as small as submicrons. It must be manufactured.
따라서 상기 트랜지스터들의 채널길이 또한 서브 마이크론 정도로 극히 작게 축소되지 않으면 안된다. 그러한 경우, 정상 레벨의 전원전압 예컨대 5볼트가 사용될 때 여러 문제들 예를 들어 트랜지스터들의 소오스와 드레인간의 펀치드루(punch through)와 트랜지스터들의 게이트 산화막의 열화등과 같은 문제들이 발생한다. 그러한 문제들을 해결하기 위하여, 외부전원전압 예컨대 5볼트의 외부전원전압을 내부전원전압 예컨대 3∼4볼트 전형적으로 약 3.5볼트의 내부전원전압으로 변환하는 내부전원전압 발생회로가 동일 칩의 반도체 집적회로 장치에 사용되어 왔다. 통상 내부전원전압 발생회로는 외부전원전압이 인가되면 항상 동작하는 스탠바이(standby)용 내부전원전압 발생회로와, 활성화 상태에만 동작하는 액티브(active)동작용 내부전원전압 발생회로의 2가지로 나뉘어 진다.Therefore, the channel length of the transistors must also be reduced to an extremely small submicron level. In such a case, problems such as punch through between the source and the drain of the transistors and deterioration of the gate oxide film of the transistors occur when a normal level power supply voltage such as 5 volts is used. To solve such problems, an internal power supply voltage generation circuit for converting an external power supply voltage such as an external power supply voltage of 5 volts into an internal power supply voltage such as 3 to 4 volts to an internal power supply voltage of typically about 3.5 volts is a semiconductor integrated circuit of the same chip. It has been used in devices. In general, the internal power supply voltage generation circuit is divided into a standby internal power supply voltage generation circuit that always operates when an external power supply voltage is applied and an active dynamic internal power supply voltage generation circuit that operates only in an active state. .
이렇게 내부전원전압 발생회로를 2개로 나누어 놓은 이유는 스탠바이 상태에서 전류 소모를 줄이기 위해서이다. 이 종래의 기술들은 A New On-Chip Voltage Converter for Submicrometer High Density DRAM's, IEEE Journal of Solid-State Circuits, VOL SC-22, NO. 3, 페이지 437∼440, 1987과 Dual-Operating-Voltage Scheme for a Single 5-V 16-Mbit DRAM IEEE Journal of Solid-State Circuits, VOL. SC-23, NO. 5, 페이지 1128∼1132, 1988에 개시되어 있다.The reason for dividing the internal power supply voltage generation circuit into two is to reduce current consumption in the standby state. These conventional techniques include A New On-Chip Voltage Converter for Submicrometer High Density DRAM's, IEEE Journal of Solid-State Circuits, VOL SC-22, NO. 3, pages 437-440, 1987 and Dual-Operating-Voltage Scheme for a Single 5-V 16-Mbit DRAM IEEE Journal of Solid-State Circuits, VOL. SC-23, NO. 5, pages 1128-1132, 1988.
제1도에 도시된 회로는 전술된 논문에 개시되어 있는 종래기술에 의한 내부전원전압 발생회로의 개략적 회로도이다. 하기의 설명에서 별다른 설명없이 내부전원전압 발생회로라 함은 스탠바이용 내부전원전압 발생회로임을 유의해야 한다.The circuit shown in FIG. 1 is a schematic circuit diagram of an internal power supply voltage generation circuit according to the prior art disclosed in the above paper. In the following description, it should be noted that the internal power supply voltage generation circuit is a standby internal power supply voltage generation circuit without further explanation.
제1도를 참조하면, 상기 내부전원전압 발생회로는 피채널 트랜지스터들(10, 12)과 엔체널 트랜지스터들(14, 16)가 조합된 비교기와 방전수단인 엔채널 트랜지스터(18)로 구성된 전류미러(current mirror)형의 싱글 엔디드(Single ended) 차동증폭기(20)와, 피채널 트랜지스터 예컨대 제어트랜지스터(22)로 구성되어 있다. 상기 차동증폭기(20)를 구성하는 피채널 트랜지스터들(10)과 (12)의 소오스들은 동일 칩상의 외부전원단자(32)가 되는 Vcc패드와 접속되어 있고 상기 차동증폭기(20)를 구성하는 엔채널 트랜지스터(18)의 소오스는 접지전원 Vcc패드(34)와 접속되어 있다. 피채널 트랜지스터들(10)과 (12)의 게이트들은 공통으로 접속되어 있고 피채널 트랜지스터(12)의 드레인과 접속되어 있다. 엔채널 트랜지스터(14)와 (16)의 드레인들은 상기 피채널 트랜지스터들(10)과 (12)의 드레인들과 각각 접속되어 있고 상기 트랜지스터들(14)와 (16)의 소오스들은 상기 엔채널 트랜지스터(18)의 드레인과 공통으로 접속되어 있다. 상기 피채널 트랜지스터(10)와 엔채널 트랜지스터(14)의 드레인 접속점(24)은 도전성의 라인(26)을 통해 제어 트랜지스터(22)의 제어 전극과 접속된다. 제어트랜지스터(22)의 소오스와 드레인은 외부전원단자(32)와 내부전원전압 출력라인(28)과 각각 접속되어 있다. 내부전원전압 출력라인(28)은 엔채널 트랜지스터(16)의 제어전극과 접속되어 있고 엔채널 트랜지스터(14)의 게이트 전극은 도시하지 아니한 기준전압 발생회로에서 전달되는 기준전압 Vref 예컨대 3.5볼트와 접속되어 있다. 상기 엔채널 트랜지스터(18)의 게이트 전극 또한 기준전압 Vref가 접속된다.Referring to FIG. 1, the internal power supply voltage generation circuit includes a current composed of an N-channel transistor 18 serving as a comparator and a discharging means in which the channel transistors 10 and 12 and the channel transistors 14 and 16 are combined. A single ended differential amplifier 20, which is a mirror type, and a channel transistor, for example, a control transistor 22, are configured. Sources of the channel transistors 10 and 12 constituting the differential amplifier 20 are connected to a Vcc pad, which is an external power supply terminal 32 on the same chip, and constitutes the differential amplifier 20. The source of the channel transistor 18 is connected to the ground power supply Vcc pad 34. Gates of the channeled transistors 10 and 12 are connected in common and are connected to the drain of the channeled transistor 12. Drains of the N-channel transistors 14 and 16 are connected to drains of the channeled transistors 10 and 12, respectively, and sources of the transistors 14 and 16 are the N-channel transistors. It is connected in common with the drain of (18). The drain connection point 24 of the P-channel transistor 10 and the N-channel transistor 14 is connected to the control electrode of the control transistor 22 through the conductive line 26. The source and the drain of the control transistor 22 are connected to the external power supply terminal 32 and the internal power supply voltage output line 28, respectively. The internal power supply voltage output line 28 is connected to the control electrode of the N-channel transistor 16 and the gate electrode of the N-channel transistor 14 is connected to the reference voltage Vref, for example 3.5 volts, which is transmitted from a reference voltage generating circuit (not shown). It is. The gate electrode of the N-channel transistor 18 is also connected to a reference voltage Vref.
제2도는 제1도의 내부전원전압 발생회로에서 출력되는 내부전원전압의 파형도이다. 제1도 내지 제2도를 참조하여 상기 제1도의 나타난 종래기술에 의한 내부전원전압 발생회로의 동작이 설명된다.2 is a waveform diagram of the internal power supply voltage output from the internal power supply voltage generation circuit of FIG. The operation of the internal power supply voltage generation circuit according to the prior art shown in FIG. 1 will be described with reference to FIGS.
지금 비활성화 상태에서 대전류를 소비하는 역전압 발생회로 및 펌핑전압 발생회로가 동작한다고 가정한다. 이렇게 되면 제1도에 도시한 내부전원전압 발생회로의 출력라인을 통하여 전달되는 내부전원전압은 일시적으로 전압강하를 일으킨다. 즉, 내부전원전압의 딥이 발생된다. 이러한 내부전원전압의 딥은 상기 내부전원전압 발생회로의 동작으로 인해 보정되는 데 그 동작은 다음과 같다.It is now assumed that the reverse voltage generator circuit and the pumping voltage generator circuit that consumes a large current in the inactive state operate. In this case, the internal power supply voltage transmitted through the output line of the internal power supply voltage generation circuit shown in FIG. 1 temporarily causes a voltage drop. That is, a dip of the internal power supply voltage is generated. The dip of the internal power supply voltage is corrected due to the operation of the internal power supply voltage generation circuit. The operation is as follows.
상기 출력라인전압이 강하되면 엔채널 트랜지스터(14)는 엔채널 트랜지스터(16)보다 강하게 도통되고 이에 의해 접속점(24)에 충전된 전압은 엔채널 트랜지스터(14)를 경유하고 엔채널 트랜지스터(18)을 통하여 접지전압단자로 방전된다. 방전된 접속점(24)의 전압은 낮아진 상태로 제어트랜지스터(22)의 게이트로 전달되면, 상기 제어트랜지스터(22)는 정상 상태일 때보다 더욱 강하게 도통된다.When the output line voltage drops, the N-channel transistor 14 becomes more conductive than the N-channel transistor 16, whereby the voltage charged at the connection point 24 passes through the N-channel transistor 14 and the N-channel transistor 18. Through the discharge to the ground voltage terminal. When the voltage of the discharged connection point 24 is lowered and transferred to the gate of the control transistor 22, the control transistor 22 is more strongly conducted than in the normal state.
그러면 상기 제어트랜지스터(22)를 통한 외부전원전압의 공급량은 늘어난다. 출력라인전압이 소정의 기준전압레벨에서 외부전원전압의 공급량은 결정되고 상기 내부전원전압 발생회로의 출력라인으로 일정한 레벨의 내부전원전압이 지속적으로 공급된다.Then, the supply amount of the external power voltage through the control transistor 22 is increased. When the output line voltage is a predetermined reference voltage level, the supply amount of the external power supply voltage is determined, and the internal power supply voltage of a constant level is continuously supplied to the output line of the internal power supply voltage generation circuit.
그런데 제2도의 파형도에 나타난 바와 같이, 종래기술에 의한 내부전원전압 발생회로는 상술한 비교감지동작으로 인한 응답속도는 내부회로들의 동작에 비해 매우 느리다. 이렇게 응답속도가 느린 이유는 스탠바이시의 전류소모를 줄이기 위해서 매우 작은 전류가 유통되기 때문이다. 따라서 스탠바이 상태에서 내부전원전압 딥이 발생되면 회복속도가 액티브 상태에서 훨씬 길어진다. 따라서 내부전원전압이 정상레벨의 전압으로 보정되기 전에 액티브동작을 수행하게 되면 낮아진 내부전원전압을 전달받은 내부회로들의 오동작이 유발되는 문제점이 있다. 특히, 펌핑전압 발생회로 및 역전압 발생회로등과 같이 고전류가 소비되는 회로동작시 내부전원전압의 수요가 일시에 폭주하게 되어 내부전원전압레벨이 급격히 낮아지게 된다. 이러한 전압레벨의 강하를 회복하기 위해서 종래의 내부전원전압 발생회로에서는, 동작제어수단인 엔채널 트랜지스터들(10)∼(18)의 크기를 크게 하므로서 상기 내부전원전압의 회복속도가 향상될 수 있으나, 상기 트랜지스터들(10)∼(18)의 크기를 크게 하면 유통되는 전류의 양이 커지므로 전력소모가 방지되도록 작은 크기로 제한되지 않으면 안된다.However, as shown in the waveform diagram of FIG. 2, the internal power supply voltage generation circuit according to the prior art has a very slow response speed due to the above-described comparison sensing operation compared with the operation of the internal circuits. The slow response is because very small currents are distributed in order to reduce standby current consumption. Therefore, if the internal power supply dip occurs in the standby state, the recovery speed is much longer in the active state. Therefore, if the active operation is performed before the internal power supply voltage is corrected to the voltage of the normal level, there is a problem that the internal circuits that receive the lowered internal power supply voltage malfunction. In particular, during a circuit operation in which high current is consumed, such as a pumping voltage generator circuit and a reverse voltage generator circuit, the demand for the internal power supply voltage is suddenly increased, and the internal power supply voltage level is drastically lowered. In order to recover the drop of the voltage level, in the conventional internal power supply voltage generation circuit, the recovery speed of the internal power supply voltage can be improved by increasing the size of the N-channel transistors 10 to 18 which are operation control means. Increasing the size of the transistors 10 to 18 increases the amount of current that flows, so it must be limited to a small size to prevent power consumption.
따라서 본 발명의 목적은 내부전원전압의 변동을 신속하게 비교감지하는 내부전원전압 발생회로를 제공하는데 있다.Accordingly, it is an object of the present invention to provide an internal power supply voltage generation circuit for quickly detecting and detecting a change in the internal power supply voltage.
본 발명의 다른 목적은 고속으로 전압변동을 회복하는 내부전원전압 발생회로를 제공하는데 있다.Another object of the present invention is to provide an internal power supply voltage generation circuit that recovers voltage fluctuations at high speed.
상기와 같은 본 발명들의 목적들을 달성하기 위하여 본 발명에 의한 내부전원전압 발생회로는, 외부전원전압과 접지전압단사이에 형성되고 제1 및 제2입력에 응답하여 제어신호를 출력하는 차동증폭기와, 상기 차동증폭기의 제어신호를 입력하여 출력라인으로 공급되는 전압의 양을 제어하는 제어 트랜지스터와, 비활성상태에서 내부회로에 대전류가 소비될 때 상기 대전류소비 상태를 감지하는 감지회로의 출력에 응답하여 제2제어신호를 출력하는 논리게이트와, 상기 차동증폭기를 구성하는 방전수단과 병렬접속되고 상기 논리게이트의 제2제어신호에 응답하여 상기 차동증폭기의 방전능력을 높여주는 전류패스수단을 구비함을 특징으로 한다.In order to achieve the objects of the present invention as described above, the internal power supply voltage generation circuit according to the present invention includes a differential amplifier which is formed between an external power supply voltage and a ground voltage terminal and outputs a control signal in response to the first and second inputs. And a control transistor for controlling the amount of voltage supplied to the output line by inputting a control signal of the differential amplifier, and in response to an output of a sensing circuit for detecting the large current consumption state when a large current is consumed in an internal circuit in an inactive state. A logic gate for outputting a second control signal, and a current path means connected in parallel with the discharging means constituting the differential amplifier and increasing the discharge capability of the differential amplifier in response to the second control signal of the logic gate. It features.
상기 전류패스수단은 동작전원전압의 크기가 내부전원전압이상의 직류전원전압 발생회로의 사용에 따라 일시적으로 내부전압의 수요가 폭주하여 내부전압이 강하될 때에 동작하여 내부전원전압의 회복시간을 빠르게 하도록 동작한다.The current path means operates when the demand for the internal voltage temporarily increases due to the use of the DC power supply voltage generating circuit whose operating power voltage is greater than the internal power supply voltage, so as to accelerate the recovery time of the internal power supply voltage. It works.
이하 본 발명의 전반적인 이해를 돕기 위하여, 첨부된 도면들을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to assist the overall understanding of the present invention.
제3도는 본 발명에 따른 내부전원전압 발생회로의 일실시예를 보여주는 회로도이다. 제3도를 참조하며, 엔채널 트랜지스터로 구성되는 전류패스수단(42)과 역전압감지기(38)과 펌핑전압감지기(40) 및 상기 역전압감지기(38)와 펌핑전압감지기(40)의 출력을 논리조합하는 오아게이트(36)을 제외하면 제3도는 제1도의 구성과 완전히 동일하다. 엔채널 트랜지스터(42)는 드레인이 엔채널 트랜지스터(18)의 드레인과 병렬접속되고 소오스는 접지전압과 접속된다. 오아게이트(36)는 입력단이 펌핑전압 감지기(38)와 역전압 감지기(40)의 출력단과 접속되고 출력단은 상기 엔채널 트랜지스터(42)의 게이트에 접속된다. 상기 역전압감지기(38) 및 펌핑전압감지기(40)의 회로구성 및 동작은 당분야에 공지된 기술이다.3 is a circuit diagram showing an embodiment of an internal power supply voltage generation circuit according to the present invention. Referring to FIG. 3, the output of the current path means 42, the reverse voltage detector 38, the pumping voltage detector 40, and the reverse voltage detector 38 and the pumping voltage detector 40, which are configured as an N-channel transistor, is described. 3 is exactly the same as the configuration of FIG. The n-channel transistor 42 has a drain connected in parallel with the drain of the n-channel transistor 18 and a source connected with the ground voltage. The or gate 36 has an input terminal connected to the output terminals of the pumping voltage detector 38 and the reverse voltage detector 40, and an output terminal thereof is connected to the gate of the N-channel transistor 42. The circuit configuration and operation of the reverse voltage detector 38 and the pumping voltage sensor 40 are known in the art.
제4도는 제3도의 내부전원전압 발생회로에서 출력되는 내부전원전압의 파형도이다. 제4도를 참조하여 제3도로 도시한 내부전원전압 발생회로의 동작이 설명된다.4 is a waveform diagram of the internal power supply voltage output from the internal power supply voltage generation circuit of FIG. The operation of the internal power supply voltage generation circuit shown in FIG. 3 will be described with reference to FIG.
가 '하이'레벨로 가면 내부회로의 동작상태는 스탠바이 상태가 된다. 스탠바이상태에서 상기 내부회로들중 도시하지 아니한 펌핑전압 발생회로나 혹은 역전압 발생회로등이 동작하게 되면 내부회로에 소비되는 전류는 커지고 이에 따라 출력라인으로 공급되는 내부전원전압은 강하된다. 즉 내부전원전압의 딥이 발생된다. 출력라인전압이 강하되면 엔채널 트랜지스터(14)는 엔채널 트랜지스터(16)보다 강하게 도통되고 이에 의해 접속점(24)에 충전된 전압은 엔채널 트랜지스터(14)를 경유하고 엔채널 트랜지스터(18)을 통하여 접지전압단자로 방전된다. 방전된 접속점(24)의 전압은 낮아진 상태로 제어트랜지스터(22)의 게이트로 전달되면, 상기 제어트랜지스터(22)는 정상상태일 때보다 더욱 강하게 도통된다. 그러면 상기 제어트랜지스터(22)를 통한 외부전원전압의 공급량은 늘어난다. 출력라인전압이 소정의 기준전압레벨에서 외부전원전압의 공급량은 결정되고 상기 내부전원전압 발생회로의 출력라인으로 일정한 레벨의 내부전원전압이 지속적으로 공급된다. 이러한 내부전원전압 발생회로의 비교감지동작과 더불어 펌핑전압 발생회로 또는 역전압 발생회로가 동작하게 되면 그 즉시 감지기들(38, 40)이 감지하여 '하이'레벨의 신호를 출력하여 오아게이트(42)로 전달된다. 상기 오아게이트(42)로 입력되는 신호중 어느 하나만 '하이'상태이면 상기 오아게이트(42)에서 출력은 '하이'상태가 되고 이러한 오아게이트(42)의 출력에 응답하여 엔채널 트랜지스터(42)는 도통된다. 도통된 엔채널 트랜지스터(18)과 (42)를 통하여 방전노드(17)의 전압은 종래의 차동증폭기에 비하여 신속히 방전된다. 즉 상기 차동증폭기의 방전능력이 향상된다. 이렇게 되면 접속점(24)의 전압은 신속하게 또 급격히 하강하여 상기 제어트랜지스터(22)를 강하게 도통하는데 종래와 비교해 매우 빠른 속도로 방전동작을 수행하게 된다. 제4도에 나타낸 바와 같이 역전압 발생회로 및 펌핑전압 발생회로의 동작으로 인해 내부전원전압 발생회로에서 공급되는 내부전원전압레벨이 강하하면 엔채널 트랜지스터(42)는 상기 역전압 발생회로 및 펌핑전압 발생회로의 출력을 즉각적으로 감지하는 감지기들(38, 40)의 출력을 논리조합하는 오아게이트(42)의 제2제어신호를 입력하여 방전노드(17)에 충전된 전압을 고속으로 방전시킨다. Goes to the 'high' level, the operating state of the internal circuit becomes the standby state. When the pumping voltage generating circuit or the reverse voltage generating circuit, which is not shown, is operated in the standby state, the current consumed by the internal circuit increases, and thus the internal power supply voltage supplied to the output line drops. That is, a dip of the internal power supply voltage is generated. When the output line voltage drops, the N-channel transistor 14 becomes more conductive than the N-channel transistor 16, whereby the voltage charged at the connection point 24 passes through the N-channel transistor 14 and drives the N-channel transistor 18. Through the ground voltage terminal. When the voltage at the discharged connection point 24 is lowered and transferred to the gate of the control transistor 22, the control transistor 22 is more conductively conducted than in the normal state. Then, the supply amount of the external power voltage through the control transistor 22 is increased. When the output line voltage is a predetermined reference voltage level, the supply amount of the external power supply voltage is determined, and the internal power supply voltage of a constant level is continuously supplied to the output line of the internal power supply voltage generation circuit. When the pumping voltage generator circuit or the reverse voltage generator circuit is operated together with the comparative sensing operation of the internal power supply voltage generator circuit, the detectors 38 and 40 immediately detect and output a 'high' level signal to generate an oragate 42. Is delivered. When only one of the signals input to the oragate 42 is 'high', the output from the oragate 42 is 'high' and the N-channel transistor 42 responds to the output of the oragate 42. It is conducting. Through the conducted N-channel transistors 18 and 42, the voltage of the discharge node 17 is discharged faster than the conventional differential amplifier. In other words, the discharge capacity of the differential amplifier is improved. In this case, the voltage at the connection point 24 drops rapidly and rapidly, and conducts the control transistor 22 strongly, thereby performing a discharge operation at a very high speed as compared with the conventional art. As shown in FIG. 4, when the internal power supply voltage level supplied from the internal power supply voltage generation circuit drops due to the operation of the reverse voltage generation circuit and the pumping voltage generation circuit, the N-channel transistor 42 causes the reverse voltage generation circuit and the pumping voltage to decrease. A second control signal of the oragate 42, which logically combines the outputs of the detectors 38 and 40 for immediately detecting the output of the generation circuit, is input to discharge the voltage charged in the discharge node 17 at high speed.
제5도는 본 발명에 따른 내부전원전압 발생회로의 다른 실시예를 보여주는 회로도이다. 제6도는 제5도의 내부전원전압 발생회로에서 출력되는 내부전원전압의 파형도이다.5 is a circuit diagram showing another embodiment of the internal power supply voltage generation circuit according to the present invention. 6 is a waveform diagram of the internal power supply voltage output from the internal power supply voltage generation circuit of FIG.
제5도를 참조하면 엔채널 트랜지스터들(44, 46)은 엔채널 트랜지스터(18)과 병렬접속되며 게이트들에 역전압감지기와 펌핑전압감지기가 각각 접속된다. 상기 엔채널 트랜지스터(44, 46)의 소오스들은 접지전압단자에 접속된다.Referring to FIG. 5, the N-channel transistors 44 and 46 are connected in parallel with the N-channel transistor 18, and a reverse voltage detector and a pumping voltage detector are connected to the gates, respectively. The sources of the N-channel transistors 44 and 46 are connected to the ground voltage terminal.
상기의 구성을 가지는 제5도의 내부전원전압 발생회로는 제3도의 동작과 유사한데 대전류를 소비하는 내부회로들의 동작에 개별적으로 응답하게 된다.The internal power supply voltage generation circuit of FIG. 5 having the above configuration is similar to the operation of FIG. 3, but responds individually to the operation of internal circuits consuming a large current.
상술한 과정을 거쳐 출력라인으로 공급되는 내부전원전압레벨은 딥으로 인한 회복시간은 종래보다 고속으로 보정된다. 또, 차동증폭기의 방전능력이 향상되므로 신속하게 정상레벨의 내부전원전압을 출력라인으로 공급하여 안정적으로 작동하는 반도체 메모리장치가 구현된다. 본 발명을 설명하는 과정에서는 내부전원전압의 딥이 발생하는 경우 즉 전압강하되는 경우에 한정하여 설명하였으나 내부전원전압의 순간적인 상승에 실질적으로 보정됨은 당분야에 지식을 가진 사람에게는 자명한 일이다.The internal power supply voltage level supplied to the output line through the above-described process is corrected faster than the conventional recovery time due to the dip. In addition, since the discharge capacity of the differential amplifier is improved, a semiconductor memory device that stably operates by supplying an internal power supply voltage of a normal level to an output line is realized. In the process of describing the present invention, only when the dip of the internal power supply voltage occurs, that is, when the voltage drops, the correction is substantially corrected by the instantaneous increase of the internal power supply voltage. .
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003572A KR0142958B1 (en) | 1995-02-23 | 1995-02-23 | Internal source voltage generator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003572A KR0142958B1 (en) | 1995-02-23 | 1995-02-23 | Internal source voltage generator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960032480A KR960032480A (en) | 1996-09-17 |
| KR0142958B1 true KR0142958B1 (en) | 1998-08-17 |
Family
ID=19408672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950003572A KR0142958B1 (en) | 1995-02-23 | 1995-02-23 | Internal source voltage generator circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0142958B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102096433A (en) * | 2009-12-14 | 2011-06-15 | 海力士半导体有限公司 | Internal voltage generator |
-
1995
- 1995-02-23 KR KR1019950003572A patent/KR0142958B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102096433A (en) * | 2009-12-14 | 2011-06-15 | 海力士半导体有限公司 | Internal voltage generator |
| US8314651B2 (en) | 2009-12-14 | 2012-11-20 | Hynix Semiconductor, Inc. | Internal voltage generator |
| CN102096433B (en) * | 2009-12-14 | 2014-10-22 | 海力士半导体有限公司 | Internal voltage generator |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960032480A (en) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430682A (en) | Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant | |
| US5557193A (en) | Stabilized voltage generating circuit and internal voltage down converter and a method of generating an internal operating power supply voltage for a dynamically operating circuit | |
| US6661279B2 (en) | Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage | |
| US5673232A (en) | Semiconductor memory device operating stably under low power supply voltage with low power consumption | |
| KR0158478B1 (en) | Substrate voltage control circuit of semiconductor memory apparatus | |
| JP2812230B2 (en) | Bias voltage generation circuit | |
| KR910005599B1 (en) | Power supply voltage converting circuit of high density semiconductor memory device | |
| KR900004725B1 (en) | Power voltage regulator circuit | |
| US6392944B1 (en) | Semiconductor memory device capable of performing stable sensing operation even under low power supply voltage environment | |
| KR102194913B1 (en) | Bit line power supply apparatus | |
| US6385117B2 (en) | Negative voltage generating circuit with high control responsiveness which can be formed using transistor with low breakdown voltage and semiconductor memory device including the same | |
| US20090080276A1 (en) | Temperature Dependent Bias for Minimal Stand-by Power in CMOS Circuits | |
| KR0142967B1 (en) | Substrate bias voltage control circuit of semiconductor memory apparatus | |
| KR0182966B1 (en) | Input/output line voltage control circuit and its method for semiconductor memory device | |
| KR0142958B1 (en) | Internal source voltage generator circuit | |
| JP2000057772A (en) | Semiconductor memory device | |
| US5592063A (en) | Voltage generator circuit | |
| KR0142961B1 (en) | Internal source voltage generator circuit | |
| KR0156542B1 (en) | Semiconductor apparatus | |
| KR0117405Y1 (en) | Internal power voltage generating circuit using coupling | |
| KR20060111798A (en) | Internal voltage circuit for semiconductor device | |
| KR0142956B1 (en) | Internal source voltage generator circuit | |
| JP2771880B2 (en) | Semiconductor device | |
| CA2236336C (en) | Regulated dram cell plate and precharge voltage generator | |
| KR0165385B1 (en) | Semiconductor memory device internal source voltage generator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |