KR0140156B1 - 극박의 전해동박 및 그 제조방법 - Google Patents

극박의 전해동박 및 그 제조방법

Info

Publication number
KR0140156B1
KR0140156B1 KR1019940010526A KR19940010526A KR0140156B1 KR 0140156 B1 KR0140156 B1 KR 0140156B1 KR 1019940010526 A KR1019940010526 A KR 1019940010526A KR 19940010526 A KR19940010526 A KR 19940010526A KR 0140156 B1 KR0140156 B1 KR 0140156B1
Authority
KR
South Korea
Prior art keywords
copper foil
electrolytic copper
printed circuit
electrolytic
circuit board
Prior art date
Application number
KR1019940010526A
Other languages
English (en)
Other versions
KR950035537A (ko
Inventor
양점식
이동녕
강수영
Original Assignee
최규복
일신소재산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최규복, 일신소재산업주식회사 filed Critical 최규복
Priority to KR1019940010526A priority Critical patent/KR0140156B1/ko
Publication of KR950035537A publication Critical patent/KR950035537A/ko
Application granted granted Critical
Publication of KR0140156B1 publication Critical patent/KR0140156B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층인쇄회로 기판에 이용되는 극박의 전해동박 및 그 제조방법에 관한 것으로, 이 전해동박의 제조를 위한 전해시의 큰 특징은 염소이온의 존재하에 행하는 것이며, 얻어진 극박의 두께는 4 내지 12㎛이고 그 조직은 종래의 (110)조직과는 달리 대략(111)집합조직으로 되어있고 이 조직은 절연기판상에 적층성형후에는 재결정으로(100)집합조직으로 변화하여 이후 회로구성중의 에칭시에 기판에 대해 수직방향으로 신속히 에칭될 수 있어 미세회로의 손실을 막을수 있는 잇점을 갖는다.

Description

극박의 전해동박 및 그 제조방법
제1도의 (a), (b)는 본 발명에 의한 전해동박의 적층 성형전과 적층 성형후의 회로의 도식적인 단면조직을 도시한 것이다
제2도의 (a), (b)는 종래의 전해동박의 적층 성형전과 적층 성형후의 회로의 도식적인 단면조직을 도시한 것이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연기판 2 : 전해동박
본 발명은 다층 인쇄회로기판(PCB)에 이용되는 극박의 전해동박 및 그 제조 방법에 관한 것으로, 특히 인쇄회로기판의 제조공정중의 하나인 에칭공정중에서 절연기판에 수직으로 빠르게 에칭되어 회로의 손실이 적고 기계적 강도가 우수한 극박의 전해동박을 제조하는 것에 관한 것이다.
일반적으로 인쇄회로는 라디오, 텔레비젼, 컴퓨터, 전화교환기와 무선 송, 수신기등 각종의 전기, 전자 통신기기의 정밀제어회로로 널리 이용되고 있다.
특히, 최근에는 인쇄회로기판의 고품질이 요구되어 기판의 회로가 미세화, 고집적화 또는 소형화되어 가고 있는 추세이다.
이와같은 인쇄회로기판의 미세화 추세에 따라 전해 동박의 에칭특성은 기판에 대해 수직적으로 빠른 에칭이 되어 미세회로 손실의 극소화를 지향하고있다.
또한, 다충성형중에 받는 열충격으로 회로의 균열이 발생할 가능성이 있기 때문에 성형조건하에서 회로의 균열을 방지할수 있도록 고온에서 높은 연신율을 요구하고 있다.
이와같이, 전해동박이 고온에서 높은 연신율을 가지려면 절연기판과의 적충성형 온도에서 재결정이 일어나야 한다.
이렇게 전해동박에 재결정이 일어나면 전해동박의 특성을 지배하는 집합조직이 변하게 된다.
일반적으로 금속재료의 원자들은 규칙적이지만, 결정입자들은 불규칙적으로 모여서 재료를 이룬다.
그러나 이러한 불규칙적으로 배열된 결정입자들이 압연이나 압출 또는 전기분해 등의 가공공정을 거치면서 규칙적인 배열을 하게된다.
이와같이 규칙적으로 결정입자들이 배열된 상태를 재료의 집합조직이라한다.
이러한 집합조직은 (100), (110), (111), (210)등과 같은 숫자를 통해 표기하는 바, 예를들면 (100)집합조직은 결정입자를 정육면체의 주사위 모양으로 가정할 때 이들 주사위 면이 바닥을 향하여 좌우상하로 나란히 배열된 상태를 나타내고, (111) 집합조직은 주사위의 꼭지점이 바닥을 향하여 좌우 상하로 나란히 배열된 상태를 나타내며, (110) 집합조직은 주사위의 모서리가 바닥을 향하여 좌우 상하로 나란히 배열된 상태를 가리킨다.
일반적으로, 전착구리층은 (111), (110) 및 (100)집합조직 또는 이들이 혼합된 집합조직을 가지게 되는바, 이러한 집합조직에 재결정이 일어나면 (111)집합조직은 (100)집합조직으로, (110)집합조직은 (210) 집합조직으로, (100)집합조직은 (100)집합조직으로 변화하며 혼합조직중 (111)분율이 증가하면 (100)집합조직으로 변화한다.
여기서, 상기 재결정이라 함은 전해동박이 PCB로 이용되기 위해 가공공정중에 열을 받게 되는데 이때 그 결정입자의 배열이 바뀌어 새로운 배열을 이루는 것을 말한다.
상기 집합조직들은 인쇄회로 제조공정중의 하나인 에칭공정에서 에칭특성이 가각 다르다.
즉, 구리와 같은 면심입방체 금속은 일반적으로 (100)방향이 에칭 또는 부식속도가 가장 빠르다고 알려져 있다.
따라서, 절연기판과 (100)방향이 서로 수직으로 놓여 있으면 에칭도 빠르고 회로가 수직으로 남아서 회로의 에칭손실이 작다.
따라서, 100㎛ 정도의 폭을 가지는 미세한 회로를 구성하는데 유리하다.
기존의 동박처럼 (110)집합조직을 가질때는 적충성형후에 (210) 집합조직으로 변하기 때문에 에칭속도가 빠른 (100)방향이 기판과 약 63.4˚ 의 각도를 가지게 되어 미세한회로를 구성하는데 적합하지 않다.
다만, 0.5 내지 2mm 폭을 가지는 회로를 구성하는데는 지장이 없을 것이다.
(100)집합조직은 재결정이 일어나는 (100)집합조직을 가지기 때문에 에칭에는 문제가 없으나 재결정이 일어나기전 전해동박의 기계적인 강도가 나빠서 그 실용성에 문제가 발생한다.
이에 반해서, (111)집합조직의 분율이 높은 전해동박은 재결정이 일어나기 전에 (110)집합조직을 가지는 전해동박 보다는 일반적으로 높은 기계적 강도를 가지며 표면 형상도 (110)집합조직보다 매끄럽고 절연기판의 높은 절연성이 요구되는 경우에도 우수한 특성을 가진다.
종래의 전해동박은 주로 (110)집합조직을 가지기 때문에 미세한 회로를 구성함에 있어서는 적합치 않다는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 미세한 회로패턴을 가지는 다충 인쇄회로기판용으로 적합한 고온에서 높은 연신율을 갖고 에칭공정중에 회로의 손실을 극소화 할 수 있는 조직특성을 가진 극박의 전해동박 및 그것을 제조하는 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 전처리를 통해 불순물과 산화물이 제거된 기존동박을 100 - 200g/1의 황산구리와, 150 - 250g/1의 황산 및 200 - 3000 ppm의 연소이온을 포함하는 전해액에서 50 - 80℃의 온도와 75 - 100A/d㎡의 전류밀도로 전착함으로써 얻어지는 전해동박의 조직특성이 적충전 (111)집합조직에서 적충후 (100)집합조직을 갖는 것을 특징으로 한다.
여기서, 상기 황산구리 농도, 상기 황산농도 및 상기 전류밀도는 각기 130 - 170g/1, 180 -230g/1 및 75 - 85A/d㎡인 것이 바람직하다.
또한, 인쇄회로기판의 기술향상으로 회로폭이 미세해져서 좁은 면적에 밀도가 높은 회로구성이 가능하기 때문에 전착으로 얻어지는 상기 전해동박의 두께는 4 - 12㎛인 것이 바람직하다.
여기서, 상기 전해동박의 두께가 12㎛를 초과하면 인쇄회로구성 공정에서 불필요 부분을 에칭할 때 에칭시간이 길어져 회로단면을 나타내는 첨부도면 제2도의 b에서 처럼 회로의 측면이 과도하게 에칭되어 회로가 손상을 입어 쉽게 끊어진다.
또한, 상기 전해동박의 두께가 4㎛미만이 되면 절연기판에 전해동박을 적충성형 한후 담체를 벗길 때 함께 벗겨지거나 찢어지는 현상 때문에 인쇄회로기판용으로 이용할수 없다.
따라서, 미세회로용 전해동박의 두께는 4 - 12㎛ 가 가장 적합하다.
이와같이, 인쇄회로용으로 유용한 본 발명에 의한 극박의 전해동박의 제조방법에 관해 상세히 설명하면 다음과 같다.
두께 18,35,70㎛를 갖는 기존의 전해동박을 전처리 하여 불순물과 산화물을 제거하고 그 위에 다음과 같은 전해액에서 4 - 12㎛ 두께의 극박을 전착시킨다.
황산구리 농도는 100g/1 내지 200g/1이며 바람직하게는 130g/1 내지 170g/1, 황산농도는 150g/1 내지 250g/1이며 바람직하게는 180g/1 내지 230g/1 로 하고 전해액의 온도는 50도 내지 80도로 한다.
전류밀도는 75A/d㎡ 내지 100A/d㎡ 이며 바람직하게는 75A/dm2 내지 85A/d㎡로 한다.
염소이온을 200ppm에서 3000ppm의 범위로 한다.
여기서, 상기 황산구리 농도가 100g/1 미만이 되면 전착된 동박의 표면이 거칠고 분말이 형성되며 200g/l가 넘으면 염소이온과 반응하여 염화구리의 불용성 침전물이 생성된다. 염소이온의 공급원은 수용성 염의 형태를 가진 염소화합물이다.
황산의 농도는 150g/l 미만이 되면 역시 기존의 전해동박의 전해조건이 된다.
황산구리 농도가 250g/l를 초과하면 황산구리의 용해도가 감소한다.
전류밀도가 75A/d㎡ 미만이 되면 기존의 전해동박과 같은 (110)집합조직이 얻어지며 원하는 (111)집합조직이 얻어지지 않고 100A/d㎡가 넘으면 분말상의 전착층이 형성된다.
또한, 온도가 50도 미만이 되면 전류밀도 100A/d㎡ 이상의 효과와 같고, 80도가 넘으면 낮은 저류밀도의 효과와 같이 기존의 전해동박과 같은 (110)집합조직을 가진다.
염소이온 농도가 200ppm 이하가 되면 기존의 전해동박과 같이(110)집합조직이 발달하며 3000ppm이상이 되면 역시 염화구리가 형성되어 불용성 침전물이 생성되어 나쁘다.
다음은 본 발명의 실시예와 종래의 비교예를 들어 본 발명을 설명하지만 본 발명은 반드시 이에 한정되는 것은 아니다.
[실시예 1]
상술한 조건으로 기존의 동박을 음극으로 하여 그 위에 전해액으로써 황산구리(CuSO4·5H2O) 150g/l과 황산을 200g/l, 염소이온농도 300ppm, 전해액 온도 75℃, 전류밀도 80A/d㎡로 두께 9㎛의 전해동박을 제조했다.
적층성형전과 적층성형후 회로의 단면조직을 도면 제1도에 도식적으로 나타냈다.
제1도에서 알수 있는 바와같이 본 실시예에서 전해동박의 조직특성은 적층성형전 기계적 강도가 우수한 (111)집합조직이 형성된후 적층성형후에 고온에서의 연신율과 수직 에칭특성이 뛰어난 (100)집합조직으로 변한다.
비교예 1
종래의 동박제조 전해액으로써 황산구리(CuSO4·5H2O) 270g/l과 황산을 각각 80g/l로 한다음에 전해액 온도 45℃, 전류밀도 35A/d㎡로 기존의 동박위에 두께 9㎛의 전해동박을 제조하여 적층성형전과 적층성형후의 회로의 단면조직을 도면 제2도에 도식적으로 나타냈다.
여기서, 적층성형전 (110)집합조직은 적층성형후 (210)집합조직으로 변형됨을 알수 있다.
이 비교예 1에 있어 상기한 본 발명의 실시예 1과의 가장 두드러진 차이는 염소이온이 전혀 사용되지 않은점 일 것이다.
이러한 본 발명에 따른 전해동박은 기존의 동박과는 다른 집합조직을 가지며 이 집합조직이 적층성형시에 재결정이 일어나 높은 연신율을 부여하고 에칭공정시에 회로의 손실을 줄일수 있는 효과를 가진다.

Claims (4)

  1. 연속전해법으로 다층 인쇄회로기판용 전해동박을 제조함에 있어서, 상기 전해동박이 적층성형전에는 높은 기계적 강도를 가지며 적층성형 온도에서의 재결정시에는 높은 연신율을 갖고 수직으로 빠른 에칭이 가능한 조직특성을 갖도록 하기 위하여 전처리를 통해 불순물과 산화무이 제거된 기본동박을 100 - 200g/l의 황산구리와, 150 -250g/l의 황산 및 200 - 3000 ppm의 염소이온을 포함하는 전해액에서 50 - 80℃의 온도와 75 - 100A/d㎡의 전류밀도로 전착함으로써 생성되는 인쇄회로기판용 전해동박.
  2. 제1항에 있어서, 상기 황산구리 농도, 상기 황산농도 및 상기 전류밀도가 바람직하게는 각각 130 - 170g/l, 180 - 230g/l 및 75 - 85A/d㎡인 것을 특징으로 하는 인쇄회로기판용 전해동박.
  3. 제1항에 있어서, 전착으로 얻어지는 상기 전해동박의 두께가 4 - 12㎛인 것을 특징으로 하는 인쇄회로기판용 극박의 전해동박.
  4. 연속전해법으로 다층 인쇄회로기판용 전해동박을 제조함에 있어서, 황산구리 100 - 200g/l에 황산 150 - 250g/l와 200 - 3000 ppm의 염소이온을 첨가한 전해액에서 전처리를 통해 불순물과 산화물이 제거된 기본동박을 전해액 온도가 50 - 80℃이고 전류밀도가 75 - 100A/d㎡인 조건에서 전착시키는 것을 특징으로 하는 인쇄회로기판용 전해동박의 제조방법.
KR1019940010526A 1994-05-13 1994-05-13 극박의 전해동박 및 그 제조방법 KR0140156B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940010526A KR0140156B1 (ko) 1994-05-13 1994-05-13 극박의 전해동박 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010526A KR0140156B1 (ko) 1994-05-13 1994-05-13 극박의 전해동박 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR950035537A KR950035537A (ko) 1995-12-30
KR0140156B1 true KR0140156B1 (ko) 1998-08-17

Family

ID=19383043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010526A KR0140156B1 (ko) 1994-05-13 1994-05-13 극박의 전해동박 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0140156B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974367B1 (ko) * 2008-02-29 2010-08-05 엘에스엠트론 주식회사 극박 전해 동박 제조장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764300B1 (ko) * 2006-02-02 2007-10-05 엘에스전선 주식회사 연성금속 적층판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974367B1 (ko) * 2008-02-29 2010-08-05 엘에스엠트론 주식회사 극박 전해 동박 제조장치

Also Published As

Publication number Publication date
KR950035537A (ko) 1995-12-30

Similar Documents

Publication Publication Date Title
US7052779B2 (en) Copper foil for fine pattern printed circuits and method of production of same
US8142905B2 (en) Copper foil for printed circuit board and copper clad laminate for printed circuit board
US5114543A (en) Method of making thin copper foil for printed wiring board
KR102059280B1 (ko) 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
EP1182278A2 (en) Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
JP4344714B2 (ja) 高強度を有する低粗度銅箔及びその製造方法
EP1455005A2 (en) Copper foil for high frequency circuit and method of producing of same
US20020015833A1 (en) Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
JP2754157B2 (ja) プリント配線板用電解銅箔の製造方法
JPS6255714B2 (ko)
JPS6255713B2 (ko)
KR102655111B1 (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
US5762778A (en) Non-cyanide brass plating bath and a method of making metallic foil having a brass layer using the non-cyanide brass plating bath
CN103444275A (zh) 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板
EP1065298A2 (en) Method of manfacturing electrodeposited copper foil and electrodeposited copper foil
US4386139A (en) Copper foil for a printed circuit and a method for the production thereof
KR100454270B1 (ko) 저조도 전해동박의 제조방법 및 전해동박
US20130189538A1 (en) Method of manufacturing copper foil for printed wiring board, and copper foil printed wiring board
KR0140156B1 (ko) 극박의 전해동박 및 그 제조방법
JP3238278B2 (ja) 電解銅箔の製造方法
KR20120115339A (ko) 인쇄 회로 기판용 동박 및 인쇄 회로 기판용 동장 적층판
US6893738B2 (en) Electrodeposited copper foil for PCB having barrier layer of Zn-Co-As alloy and surface treatment method of the copper foil
KR840001643B1 (ko) 인쇄 회로용 동박(銅箔)
KR100417335B1 (ko) 비아 홀 충전용 산성 동도금 첨가제 조성물 및 이를이용한 비아 홀 충전방법
KR920002012B1 (ko) 인쇄회로용 동박

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050105

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee