KR0139895B1 - 웨이퍼상의 시이트 제거방법 - Google Patents
웨이퍼상의 시이트 제거방법 Download PDFInfo
- Publication number
- KR0139895B1 KR0139895B1 KR1019940009639A KR19940009639A KR0139895B1 KR 0139895 B1 KR0139895 B1 KR 0139895B1 KR 1019940009639 A KR1019940009639 A KR 1019940009639A KR 19940009639 A KR19940009639 A KR 19940009639A KR 0139895 B1 KR0139895 B1 KR 0139895B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- sheet
- auxiliary
- attached
- bonding sheet
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000005336 cracking Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract 11
- 230000010354 integration Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
반도체 장치가 고집적화될수록 웨이퍼의 싸이즈가 증대됨에 따라 웨이퍼의 백랩핑시 웨이퍼상에 형성된 집적회로(반도체 칩)를 보호하기 위한 웨이퍼 접착용 시이트 제거방법에 있어서, 이 웨이퍼는 적어도 8인치 이상이며, 웨이퍼의 백랩핑후, 웨이퍼상에 형성된 반도체 칩에 손상을 주지않고 웨이퍼 접착용 시이트 상부에 적어도 2열 이상의 스카치 테이프 등을 배열 접착시켜서 웨이퍼 접착용 시이트를 효과적으로 벗겨냄으로써 웨이퍼의 가장자리에 걸리는 응력을 분산시켜 웨이퍼의 마이크로 크랙 및 파괴를 방지할 수 있다. 따라서 향후 반도체 칩의 고집적화에 따른 웨이퍼의 크기가 커가는 추세에 부흥하여 여러가지 웨이퍼의 접착된 시이트를 제거하는 방법에 유용할 것이다.
Description
제1도는 종래 기술에 따른 웨이퍼 접착용 시이트상에 부착된 보조 시이트를 나타낸 사시도.
제2도는 제1도의 단면도.
제3도는 제2도의 보조 시이트를 이용하여 웨이퍼 접착용 시이트의 제거를 나타낸 단면도.
제4도는 제3도의 시이트 제거시 웨이퍼상의 응력분포를 나타낸 그래프.
제5도는 이 발명에 따른 웨이퍼 접착용 시이트상에 부착된 보조 시이트를 나타낸 사시도.
제6도는 제5도의 단면도.
제7도는 제6도의 보조 시이트를 이용하여 웨이퍼 접착용 시이트의 제거를 나타낸 단면도.
제8도는 제7도의 시이트 제거시 웨이퍼상의 응력분포를 나타낸 그래프이다.
이 발명은 웨이퍼 백랩(back lap)시 웨이퍼 접착용 시이트의 제거방법에 관한 것으로써, 보다 상세하게는 실리콘 웨이퍼 백랩(back rap)시 다수의 공정을 통하여 이미 형성된 집적회로의 패턴을 실리콘 더스트(dust)로부터 보호하고 백랩공정후, 웨이퍼상에 접착된 시이트를 용이하게 제거할 수 있도록 한 웨이퍼상의 시이트 제거방법에 관한 것이다.
최근들어 전자기기의 소형화, 박형화, 경량화가 요구되는 추세에 따라 고밀도의 소형 및 박형의 패키지(package) 개발이 요구되고 있으며, 여러 반도체 제조회사에서는 직경 8인치 이상의 실리콘 기판을 사용하기 시작하고 있다.
일반적으로 실리콘 반도체는 단결정으로 성장된 실리콘 잉곳을 다이아몬드 톱이나 레이져를 이용하여 얇은 조각으로 절단하고, 절단된 웨이퍼 표면에 설계된 반도체 회로를 형성한다. 이렇게 회로가 형성된 기판을 패키지상에 실장하기 위해, 회로가 형성되지 않는 뒷면을 원하는 두께로 래핑기계를 사용하여 백래핑(back lapping)하게 된다.
이때 발생되는 실리콘 더스트로부터 반도체 회로를 보호하기 위해 실리콘 웨이퍼 앞면에 웨이퍼 접착용 시이트를 부착하게 된다. 백랩에 따른 모든 공정이 끝나고 웨이퍼상에 형성된 반도체 칩을 개별적으로 분리하여 리드 프레임상에 상기 반도체 칩을 실장한 후, 상기 리드 프레임 내부 리드와 반도체 칩의 본딩패드를 와이어 본딩(wire bonding)하여 전기적으로 연결할 수 있도록 웨이퍼상의 접착된 웨이퍼 접착용 시이트를 제거하는 공정을 반드시 거치게 된다.
이와 같은 일련의 공정들을 첨부된 도면을 참조하여 설명하면 다음과 같다. 제1도는 종래 기술에 따른 웨이퍼 접착용 시이트상에 부착된 보조 시이트를 나타낸 사시도이다.
제1도를 참조하면, 상기 웨이퍼(1)의 상부에는 차례로 웨이퍼 접착용 시이트(2)와, 상기 시이트(2)를 벗겨내는데 사용하는 보조 시이트(3)가 적층형태로 접착되어 있다. 여기서 상기 보조 시이트(3)는 웨이퍼의 직경을 따라서 하나가 부착되어 있으며, 상기 웨이퍼(1) 상에는 고밀도 회로가 형성되어 있음을 인지하여야 한다.
이는 다음의 단면도를 통하여 명확히 알 수 있다.
제2도는 제1도의 단면도로서, 웨이퍼상의 부착된 테이프(웨이퍼 접착용 시이트와 보조 시이트를 통칭함)의 단면을 나타내고 있다.
제2도를 참조하면, 상기 테이프가 부착된 웨이퍼(1)는 웨이퍼(1)와, 웨이퍼 접착용 시이트(2)와, 상기 시이트(2)를 벗겨내는데 사용되는 1개의 보조 시이트(3)로 이루어져 있다. 이와 같이 테이프가 부착된 웨이퍼(1)의 저면(4)을 원하는 두께로 백랩핑한다.
제3도는 제2도의 보조 시이트(3)를 이용하여 웨이퍼 접착용 시이트(2)의 제거를 나타낸 단면도이다.
제3도를 참조하면, 상기 웨이퍼 보호용 시이트(2)가 부착된 웨이퍼(1)는 백랩핑후, 웨이퍼 접착용 시이트(2)를 벗겨내는데 상기 시이트(2)의 중앙부에 부착된 보조용 시이트(3)를 그 길이방향으로 연속적으로 회전하는 롤러를 이용하여 잡아당김에 따라 상기 웨이퍼 보호용 시이트의 중앙부부터 떨어져 나오게 된다. 따라서 상기와 같이 웨이퍼(1)상에 부착된 시이트(2)를 완전히 제거한 후, 상기 웨이퍼(1)를 다음 공정으로 이송한다.
제4도는 제3도의 시이트 제거시 웨이퍼상의 응력분포를 나타낸 그래프이다.
제4도를 참조하면, 상술한 바와 같이 하나의 보조 시이트를 이용할 경우에 응력이 중앙에서 가장 낮고, 웨이퍼의 양쪽 가장자리에서 최대가 되는 것을 알 수 있다. 이 경우 웨이퍼는 응력을 받아 웨이퍼의 양끝에서 마이크로 크랙(micro-crack)이나 파괴가 일어나서 수율을 떨어뜨리는 문제점이 있다.
그리고, 이 응력으로 보조 시이트가 웨이퍼 보호용 시이트를 당길 때 완전히 벗겨내지 못하고 웨이퍼 보호용 시이트가 찢어지거나 보조 시이트만 당겨지는 문제점도 있다. 이 문제들은 웨이퍼 크기가 8인치 이상으로 커지는 경우에 더 심각한 문제점을 안고 있다.
따라서 이 발명의 목적은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로, 실리콘 웨이퍼에 형성된 집적회로를 보호하기 위한 웨이퍼 접착용 시이트를 효율적으로 제거할 수 있는 웨이퍼상의 시이트 제거방법을 제공함에 있다.
상기한 목적을 달성하기 위한 이 발명에 따른 웨이퍼상의 시이트 제거방법의 특징은, 웨이퍼상에 형성된 반도체 칩 보호용 시이트 제거방법에 있어서, 상기 반도체 칩 보호용 시이트 상부에 상기 시이트를 제거하기 위한 보조용 시이트를 적어도 2개 이상 부착하여 웨이퍼의 길이방향으로 연속적으로 회전하는 롤러를 이용하여 잡아당겨 벗겨냄으로써 실리콘 웨이퍼의 균열과 파괴를 방지하는 점에 있다.
이하, 본 발명에 따른 웨이퍼상의 시이트 제거방법의 하나의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제5도는 이 발명에 따른 웨이퍼 접착용 시이트상에 부착된 보조 시이트를 나타낸 사시도이다.
제5도를 참조하면, 상기 테이프(웨이퍼 보호용 시이트와 보조 시이트를 통칭함)가 부착된 웨이퍼 (11)의 상부에는 차례로 웨이퍼 접착용 시이트(12)와, 상기 시이트(12)를 벗겨내는데 사용되는 보조 시이트(13)가 적층형태로 접착되어 있다. 여기서 상기 보조 시이트(13)는 웨이퍼(11)의 직경을 따라서 적어도 2개가 부착되어 있으며, 상기 웨이퍼(11) 상에는 고밀도 회로가 형성되어 있음을 인지하여야 한다.
상기 반도체 칩 보호용 시이트(12)는 자외선 반응 시이트, PE 시이트, PCT 시이트, PVC 시이트 등을 사용하고, 또 상기 보조 시이트(13)는 스카치 테이프 등을 사용한다.
이는 다음의 단면도를 통하여 명확히 알 수 있다.
제6도는 제5도의 단면도로서, 웨이퍼상에 부착된 테이프의 단면을 나타내고 있다.
제6도를 참조하면, 상기 테이프가 부착된 웨이퍼(11)는 웨이퍼(11)와, 웨이퍼 접착용 시이트(12)와, 상기 시이트(12)를 벗겨내는데 사용되는 2개의 보조 시이트(13)로 이루어져 있다. 이와 같이 테이프가 부착된 웨이퍼(11)의 저면(14)을 원하는 두께로 백랩핑한다.
제7도는 제6도의 보조 시이트(13)를 이용하여 웨이퍼 접착용 시이트(12)의 제거를 나타낸 단면도이다.
제7도를 참조하면, 상기 시이트(13)가 부착된 웨이퍼(11)는 백랩핑후, 웨이퍼 접착용 시이트(12)를 벗겨내는데 상기 시이트(12)의 중앙부에 부착된 2개의 보조용 시이트(13)를 그 길이방향으로 연속적으로 도는 롤러를 이용하여 잡아당김에 따라 상기 웨이퍼 보호용 시이트의 중앙부부터 떨어져 나오게 된다. 따라서, 상기와 같이 웨이퍼(11)상에 부착된 시이트(12)를 완전히 제거한 후, 상기 웨이퍼(11)를 다음 공정으로 이송한다.
제8도는 제7도의 시이트 제거시 웨이퍼상의 응력분포를 나타낸 그래프이다.
제8도를 참조하면, 상기 그래프는 2열의 보조 시이트를 이용할 경우에 응력이 분산되어 하나의 시이트를 사용했을 때보다 최대 응력이 절반 정도로 낮아짐을 나타내고 있다.
따라서, 웨이퍼의 양끝에서 마이크로 크랙(micro-crack)이나 파괴가 일어나지 않으므로 수율이 향상되고, 웨이퍼상에 부착된 테이프가 완전하게 제거되는데, 이 효과는 웨이퍼의 크기가 8인치 이상으로 커지는 경우에 더욱더 크게 된다.
상기한 바와 같이 이 발명에 따른 웨이퍼상의 시이트 제거방법은, 웨이퍼의 전면에 형성된 집적회로를 보호하기 위한 웨이퍼 접착용 시이트를 제거하기 위하여 상기 시이트상에 보조 시이트를 적어도 2열 이상으로 배열 접착시켜 상기 웨이퍼 접척용 시이트를 제거함으로써 8인치 이상의 실리콘 웨이퍼의 균열과 파괴를 효과적으로 방지할 수 있는 이점이 있다.
상기한 이점에 의거 이 발명에 따른 웨이퍼상의 시이트 제거방법은 적용되는 반도체 칩과 구조, 용도 및 웨이퍼의 종류, 기타 제반 사양에 따라 바뀔 수 있기 때문에, 이 발명의 기술적 사상에 벗어나지 않는 범위내에서 본 실시예에 국한되지 않고 다양한 변조가 가능함은 자명하다.
Claims (4)
- 웨이퍼상에 형성된 반도체 칩 보호용 시이트 제거방법에 있어서, 상기 반도체 칩 보호용 시이트 상부에 상기 시이트를 제거하기 위한 보조용 시이트를 적어도 2개 이상 부착하여 웨이퍼의 길이방향으로 연속적으로 회전하는 롤러를 이용하여 잡아당겨 벗겨냄으로써 실리콘 웨이퍼의 균열과 파괴를 방지하도록 한 웨이퍼상의 시이트 제거방법.
- 제1항에 있어서, 상기 웨이퍼의 직경이 8인치 이상인 것을 특징으로 하는 웨이퍼상의 시이트 제거방법.
- 제1항에 있어서, 상기 반도체 칩 보호용 시이트가 자외선 반응 시이트, PE 시이트, PVC 시이트증 임의의 군으로 선택됨을 특징으로 하는 웨이퍼상의 시이트 제거 방법.
- 제1항에 있어서, 상기 보조용 시이트가 스카치 테이프인 것을 특징으로 하는 웨이퍼상의 시이트 제거방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940009639A KR0139895B1 (ko) | 1994-04-29 | 1994-04-29 | 웨이퍼상의 시이트 제거방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940009639A KR0139895B1 (ko) | 1994-04-29 | 1994-04-29 | 웨이퍼상의 시이트 제거방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950030288A KR950030288A (ko) | 1995-11-24 |
| KR0139895B1 true KR0139895B1 (ko) | 1999-04-15 |
Family
ID=19382359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940009639A KR0139895B1 (ko) | 1994-04-29 | 1994-04-29 | 웨이퍼상의 시이트 제거방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0139895B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020066851A (ko) * | 2001-02-14 | 2002-08-21 | 앰코 테크놀로지 코리아 주식회사 | 웨이퍼 전면 보호용 테이프 제거방법 |
-
1994
- 1994-04-29 KR KR1019940009639A patent/KR0139895B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950030288A (ko) | 1995-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175162B1 (en) | Semiconductor wafer having a bottom surface protective coating | |
| US5919713A (en) | Semiconductor device and method of making | |
| US6979593B2 (en) | Method of manufacturing a semiconductor device | |
| US6465329B1 (en) | Microcircuit die-sawing protector and method | |
| US6426275B1 (en) | Method for manufacturing semiconductor chips using protecting pricing and separating sheets | |
| US7294531B2 (en) | Wafer level chip stack method | |
| US8884403B2 (en) | Semiconductor die array structure | |
| US6882036B2 (en) | Apparatuses for forming thin microelectronic dies | |
| US9595504B2 (en) | Methods and systems for releasably attaching support members to microfeature workpieces | |
| TW200426953A (en) | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device | |
| JP2000164534A (ja) | ウェ―ハの分離装置及び方法 | |
| JP2001035817A (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
| US7833601B2 (en) | Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods | |
| US20020086137A1 (en) | Method of reducing wafer stress by laser ablation of streets | |
| US7518240B2 (en) | Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication | |
| US7846776B2 (en) | Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods | |
| US6849523B2 (en) | Process for separating dies on a wafer | |
| KR0139895B1 (ko) | 웨이퍼상의 시이트 제거방법 | |
| US20030073264A1 (en) | Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion | |
| US6528354B1 (en) | Method of manufacturing a semiconductor device | |
| TW201921545A (zh) | 基板處理系統及基板處理方法 | |
| JP4443092B2 (ja) | 半導体装置および製造方法 | |
| JP2000164682A (ja) | 半導体チップの取出方法 | |
| KR20000008966A (ko) | 보호 테이프를 이용한 웨이퍼 절단 방법 | |
| WO2004012247A1 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100216 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |