KR0139329B1 - Schmitt trigger using analog switch - Google Patents

Schmitt trigger using analog switch

Info

Publication number
KR0139329B1
KR0139329B1 KR1019950024832A KR19950024832A KR0139329B1 KR 0139329 B1 KR0139329 B1 KR 0139329B1 KR 1019950024832 A KR1019950024832 A KR 1019950024832A KR 19950024832 A KR19950024832 A KR 19950024832A KR 0139329 B1 KR0139329 B1 KR 0139329B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
collector
analog switch
base
Prior art date
Application number
KR1019950024832A
Other languages
Korean (ko)
Other versions
KR970013713A (en
Inventor
최병권
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950024832A priority Critical patent/KR0139329B1/en
Publication of KR970013713A publication Critical patent/KR970013713A/en
Application granted granted Critical
Publication of KR0139329B1 publication Critical patent/KR0139329B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 아날로그 스위치를 이용한 슈미트 트리거에 관한 것으로, 변화하는 입력 신호와 상한(또는 하한) 문턱 전압을 입력으로 받아, 두 신호를 비교하여 비교 결과를 출력하는 비교기(5)와, 히스테리시스를 얻는데 있어서, 상기 비교기(50)에 입력될 상한 또는 하한 문턱 전압을 설정하기 위해서 전원 전압을 분압하는 제1∼제4분압 수단(33∼36)과, 상기 제2분압 수단(34)의 양단에 연결되고, 상기 비교기(50)의 출력 신호를 제어 입력(구동 전류)으로 받아 온, 오프되는 제1아날로그 스위치(31)와, 상기 제3분압 수단(35)의 양단에 연결되고, 상기 비교기(50)의 출력 신호를 제어 입력으로 받아 온, 오프되는 제2아날로그 스위치(32)와, 상기 제1, 제2아날로그 스위치(31, 32)의 온, 오프를 제어하는 구동전류를 싱크(sink)하는 제1, 제2전류 싱크 수단(37, 38)과, 회로 전체 구동에 필요한 전류를 공급하는 전류원(40)로 구성되었으며, 히스테리시스를 얻는 방법에 있어서, 아날로그 스위치를 사용하여 회로의 범용성을 향상시킴으로써 대다수의 타회로에 적용이 가능하도록 한 아날로그 스위치를 이용한 슈미트리거에 관한 것이다.The present invention relates to a Schmitt trigger using an analog switch, the comparator 5 for receiving a varying input signal and an upper (or lower) threshold voltage as an input, comparing the two signals and outputting a comparison result, and obtaining hysteresis. First and fourth voltage dividing means 33 to 36 for dividing a power supply voltage to set an upper limit or a lower limit threshold voltage to be input to the comparator 50, and are connected to both ends of the second voltage dividing means 34; And a first analog switch 31 which is turned on and off by receiving an output signal of the comparator 50 as a control input (drive current), and is connected to both ends of the third voltage dividing means 35, and the comparator 50. A second analog switch 32 which is turned on and off as an input of a control signal and a driving current which controls on and off of the first and second analog switches 31 and 32; 1, 2nd current sink means 37 and 38, and the whole circuit It consists of a current source 40 for supplying the current required for driving, and in the method of obtaining hysteresis, the analog switch can be used to improve the versatility of the circuit so that it can be applied to most other circuits. It is about.

Description

아날로그 스위치를 이용한 슈미트 트리거Schmitt-Trigger Using Analog Switches

제1도는 종래의 슈미트 트리거를 나타낸 블럭도이고,1 is a block diagram showing a conventional Schmitt trigger,

제2도는 본 발명의 제안에 따른 아날로그 스위치를 이용한 슈미트 트리거의 간략한 회로도이고,2 is a simplified circuit diagram of a Schmitt trigger using an analog switch according to the present invention,

제3도는 본 발명의 실시예에 따른 아날로그 스위치를 이용한 슈미트 트리거의 상세 회로도이다.3 is a detailed circuit diagram of a Schmitt trigger using an analog switch according to an embodiment of the present invention.

본 발명은 아날로그 스위치를 이용한 슈미트 트리거에 관한 것으로서, 더 상세히 말하자면 히스테리시스(Hysteresis)를 얻는 방법에 있어서, 아날로그 스위치를 사용하여 회로의 범용성을 향상시킴으로써 대다수의 타회로에 적용이 가능하도록 한 아날로그 스위치를 이용한 슈미트 트리거에 관한 것이다.The present invention relates to a Schmitt trigger using an analog switch. More specifically, in a method of obtaining hysteresis, an analog switch using an analog switch can be applied to a large number of other circuits by improving the generality of the circuit. It relates to the Schmitt trigger used.

이하, 첨부된 도면을 참조로 하여 종래의 슈미트 트리거에 대하여 설명하기로 한다.Hereinafter, a conventional Schmitt trigger will be described with reference to the accompanying drawings.

제1도는 종래의 슈미트 트리거를 나타낸 블럭도이다.1 is a block diagram showing a conventional Schmitt trigger.

제1도에 도시되어 있듯이, 종래의 슈미트 트리거의 구성은, 입력 신호와 문턱 전압을 비교하여 입력 신호의 파형을 성형하여 구형파를 출력하는 비교기(10)와; 히스테리시스를 얻음으로써 상한 문턱 전압(upper threshold voltage)과 하한 문턱 전압(lower threshold voltage)을 생성시켜 상기 비교기(10)의 반전 입력단으로 출력하는 히스테리시스 회로(20)를 포함하여 이루어져 있다.As shown in FIG. 1, the conventional Schmitt trigger configuration includes a comparator 10 for forming a waveform of an input signal by comparing an input signal with a threshold voltage and outputting a square wave; By obtaining the hysteresis, the hysteresis circuit 20 generates an upper threshold voltage and a lower threshold voltage and outputs the inverted input terminal of the comparator 10.

이와 같은 종래의 슈미트 트리거는 , 히스테리시스를 얻는 방법에 있어서 그 다양성이 풍부하다. 그러나, 대부분의 슈미트 트리거는 구성상의 특징으로 인해 호환성면에서 제약이 따르므로, 슈미트 트리거가 사용되는 타회로에 적용하고자 한다면 기존의 슈미트 트리거의 회로 구조를 변경하거나 다른 회로로 대체하여 사용해야 하는 문제점이 있다.Such a conventional Schmitt trigger is rich in its variety in the method of obtaining hysteresis. However, most of the Schmitt triggers are limited in compatibility due to their configuration characteristics. Therefore, if you want to apply them to other circuits that use the Schmitt trigger, there is a problem in that the circuit structure of the existing Schmitt trigger should be changed or replaced with another circuit. have.

따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 히스테리시스를 얻는 방법에 있어서, 회로의 범용성을 향상시킴으로써 대다수의 타회로에 적용이 가능하도록 한 아날로그 스위치를 이용한 슈미트 트리거를 제공하는 데에 있다.Accordingly, an object of the present invention is to solve the conventional problems as described above, in the method of obtaining hysteresis, by providing a Schmitt trigger using an analog switch that can be applied to most other circuits by improving the generality of the circuit. There is.

상기의 목적을 달성하기 위한 본 발명의 구성은,The configuration of the present invention for achieving the above object,

변화하는 입력 신호와 상한(또는 하한) 문턱 전압을 입력으로 받아, 두 신호를 비교하여 비교 결과를 출력하는 비교기와; 히스테리시스를 얻는데 있어서, 상기 비교기에 입력될 상한 또는 하한 문턱 전압을 설정하기 위해서 전원 전압을 분압하는 제1∼제4분압 수단과; 상기 제2분압 수단의 양단에 연결되고, 상기 비교기의 출력 신호를 제어 입력으로 받아 온, 오프되는 제1아날로그 스위치와; 상기 제3분압 수단의 양단에 연결되고, 상기 비교기의 출력 신호를 제어 입력으로 받아 온, 오프되는 제2아날로그 스위치와; 상기 제1, 제2 아날로그 스위치의 온, 오프를 제어하는 제어 신호(구동 전류)를 싱크(sink)하는 제1, 제2전류 싱크 수단과; 회로 전체 구동에 필요한 전류를 공급하는 전류원을 포함하여 이루어져 있다.A comparator for receiving a changing input signal and an upper limit (or lower limit) threshold voltage as an input, comparing the two signals, and outputting a comparison result; 1. A method for obtaining hysteresis, comprising: first to fourth voltage dividing means for dividing a power supply voltage to set an upper or lower threshold voltage to be input to the comparator; A first analog switch connected to both ends of the second voltage dividing means, the first analog switch being turned on or off by receiving an output signal of the comparator as a control input; A second analog switch connected to both ends of the third voltage dividing means, the second analog switch being turned on or off by receiving the output signal of the comparator as a control input; First and second current sinking means for sinking a control signal (driving current) for controlling the on and off of the first and second analog switches; It consists of a current source that supplies the current required to drive the entire circuit.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention in detail.

제3도는 본 발명의 실시예에 따른 아날로그 스위치를 이용한 슈미트 트리거의 상세 회로도이다.3 is a detailed circuit diagram of a Schmitt trigger using an analog switch according to an embodiment of the present invention.

제3도에 도시되어 있듯이, 본 발명의 실시예에 따른 아날로그 스위치를 이용한 슈미트 트리거의 구성은, 변화하는 입력 신호(INPUT)과 상한(또는 하한) 문턱 전압(Vf)을 입력으로 받아, 두 신호를 비교하여 비교 결과를 출력하는 비교기(50)와;As shown in FIG. 3, a Schmitt trigger using an analog switch according to an exemplary embodiment of the present invention receives a variable input signal INPUT and an upper limit (or lower limit) threshold voltage Vf as inputs, and generates two signals. A comparator 50 for comparing and outputting a comparison result;

히스테리시스를 얻는데 있어서, 상기 비교기에 입력될 상한 또는 하한 문턱 전압을 설정하기 위해서 전원 전압을 분압하는 제1∼제4분압기(33∼36)와;First to fourth voltage dividers (33 to 36) for dividing the power supply voltage in order to set an upper limit or a lower limit threshold voltage to be input to the comparator;

상기 제2분압기(34)의 양단에 연결되고, 상기 비교기(10)의 출력 신호를 제어입력으로 받아 온, 오프되는 제1아날로그 스위치(31)와;A first analog switch (31) connected to both ends of the second voltage divider (34), the first analog switch (31) being turned on or off as an input of a control signal of the comparator (10);

상기 제3분압기(35)의 양단에 연결되고, 상기 비교기(10)의 출력 신호를 제어입력으로 받아 온, 오프되는 제2아날로그 스위치(32)와;A second analog switch (32) connected to both ends of the third voltage divider (35), the second analog switch (32) being turned on or off as an input of a control signal of the comparator (10);

상기 제1, 제2아날로그 스위치(31,32)의 온, 오프를 제어하는 제어 신호(구동전류)를 싱크(sink)하는 제1, 제2전류 싱크 회로(37,38)와;First and second current sink circuits (37, 38) for sinking a control signal (driving current) for controlling the on and off of the first and second analog switches (31, 32);

회로 전체 구동에 필요한 전류를 공급하는 전류원(40)을 포함하여 이루어져 있다.And a current source 40 for supplying a current required for driving the entire circuit.

상기한 비교기(50)의 구성은,The configuration of the comparator 50 described above,

입력 신호(INPUT)과 문턱 전압(Vf)을 각각 베이스 입력으로 받고, 공통 에미터단자로 연결되어 입력된 두 신호를 비교하는 트랜지스터(Q1, Q2)와;Transistors Q1 and Q2 that receive an input signal INPUT and a threshold voltage Vf, respectively, as base inputs, and are connected to common emitter terminals to compare two input signals;

상기 트랜지스터(Q1)의 컬렉터 단자에 컬렉터와 베시스 단자가 연결되고 전원단(Vcc)에 에미터 단자가 연결되는 트랜지스터(Q3)와;A transistor (Q3) having a collector terminal connected to the collector terminal of the transistor (Q1) and an emitter terminal connected to a power supply terminal (Vcc);

상기 트랜지스터(Q3)와 공통 베이스, 공통 에미터 단자로 연결되어 전류 미러를 구성함으로써, 전류를 출력단(OUTPUT)과 상기 제2아날로그 스위치(32)에 전달하는 트랜지스터(Q13, Q16, Q19)와;Transistors Q13, Q16, and Q19 connected to the transistor Q3 through a common base and a common emitter terminal to form a current mirror, thereby transferring current to an output terminal OUTPUT and the second analog switch 32;

상기 트랜지스터(Q2)의 컬렉터 단자에 컬렉터와 베이스 단자가 연결되고 전원단(Vcc)에 에미터 단자가 연결되는 트랜지스터(Q4)와;A transistor (Q4) having a collector and a base terminal connected to the collector terminal of the transistor (Q2) and an emitter terminal connected to a power supply terminal (Vcc);

상기 트랜지스터(Q4)와 공통 베이스 , 공통 에미터 단자로 연결되어 전류미러를 구성함으로써, 전류를 출력단(OUTPUT)과 상기 제1아날로그 스위치(31)에 전달하는 트랜지스터(Q5, Q8, Q22)와;Transistors Q5, Q8 and Q22 connected to the transistor Q4 through a common base and a common emitter terminal to form a current mirror, thereby transferring current to an output terminal OUTPUT and the first analog switch 31;

상기 트랜지스터(Q19)의 컬렉터 단자에 컬레터와 베이스가 연결되고, 접지단에 에미터 단자가 연결되는 트랜지스터(Q20)와;A transistor (Q20) having a collector and a base connected to the collector terminal of the transistor (Q19), and an emitter terminal connected to the ground terminal;

상기 트랜지스터(Q22)의 컬렉터 단자에 컬렉터 단자가 연결되고, 상기 트랜지스터(Q20)와 공통 베이스, 공통 에미터 단자로 연결되어 있는 트랜지스터(Q21)로 이루어져 있다.The collector terminal is connected to the collector terminal of the transistor Q22, and is composed of a transistor Q21 connected to the transistor Q20 through a common base and a common emitter terminal.

상기한 제1아날로그 스위치(31)의 구성은,The configuration of the first analog switch 31 described above,

상기 트랜지스터(Q8)의 컬렉터 단자에 컬렉터와 베이스 단자가 연결되는 트랜지스터(Q9)와;A transistor (Q9) having a collector and a base terminal connected to a collector terminal of the transistor (Q8);

상기 트랜지스터(Q9)의 에미터 단자에 컬렉터 단자가 연결되고, 트랜지스터(Q9)와 공통 베이스 단자로 연결되며, 상기 트랜지스터(Q2)의 베이스 단자에 에미터 단자가 연결되는 트랜지스터(Q10)로 이루어져 있다.The collector terminal is connected to the emitter terminal of the transistor Q9, the transistor Q9 is connected to the common base terminal, and the transistor Q10 is connected to the emitter terminal at the base terminal of the transistor Q2. .

상기한 제2아날로그 스위치(32)의 구성은,The configuration of the second analog switch 32 described above,

상기 트랜지스터(Q13)의 컬렉터 단자에 컬렉터와 베이스 단자가 연결되는 트랜지스터(Q14)와;A transistor (Q14) having a collector and a base terminal connected to a collector terminal of the transistor (Q13);

상기 트랜지스터(Q14, Q10)의 에미터 단자에 컬렉터 단자가 연결되고, 트랜지스터(Q14)와 공통 베이스 단자로 연결되는 트랜지스터(Q15)로 이루어져 있다.The collector terminal is connected to the emitter terminals of the transistors Q14 and Q10, and the transistor Q15 is connected to the transistor Q14 through a common base terminal.

상기한 제1분압기(33)의 구성은,The configuration of the first voltage divider 33,

전원단(Vcc)에 컬렉터 단자가 연결되고 상기 트랜지스터(Q9)와 공통 에미터 단자로 연결되는 트랜지스터(Q11)와;A transistor Q11 connected to a power supply terminal Vcc and connected to the transistor Q9 through a common emitter terminal;

상기 트랜지스터(Q11)의 컬렉터-베이스, 에미터-베이스 단자간을 각각 연결하는 저항(R12, R13)으로 이루어져 있다.The resistors R12 and R13 connect the collector-base and emitter-base terminals of the transistor Q11, respectively.

상기한 제2분압기(34)는,The second voltage divider 34 is

상기 트랜지스터(Q10)의 컬렉터-에미터 단자간을 연결하는 단일 저항(R14)으로 이루어져 있다.It consists of a single resistor (R14) connecting the collector-emitter terminals of the transistor (Q10).

상기한 제3분압기(35)는,The third voltage divider 35 is

상기 트랜지스터(Q15)의 컬렉터-에미터 단자간을 연결하는 단일 저항(R15)으로 이루어져 있다.It consists of a single resistor (R15) connecting the collector-emitter terminals of the transistor (Q15).

상기한 제4분압기(36)의 구성은, 상기 트랜지스터(Q15)의 에미터 단자에 컬렉터 단자가 연결되고, 접지단에 에미터 단자가 연결되는 트랜지스터(Q12)와;The fourth voltage divider 36 includes a transistor Q12 having a collector terminal connected to an emitter terminal of the transistor Q15 and an emitter terminal connected to a ground terminal;

상기 트랜지스터(Q12)의 컬렉터-베이스, 에미터-베이스간을 각각 연결하는 저항(R16, R17)으로 이루어져 있다.The resistors R16 and R17 connect the collector-base and emitter-base of the transistor Q12, respectively.

상기한 제1전류 싱크 회로(37)의 구성은, 상기 트랜지스터(Q5)의 컬렉터 단자에 컬렉터와 베이스가 연결되고, 접지단에 에미터 단자가 연결되는 트랜지스터(Q6)와;The first current sink circuit 37 includes a transistor Q6 having a collector and a base connected to a collector terminal of the transistor Q5 and an emitter terminal connected to a ground terminal;

상기 트랜지스터(Q10)의 에미터 단자에 컬렉터 단자가 연결되고 상기 트랜지스터(Q6)와 공통 베이스, 공통 에미터 단자로 연결되어 있는 트랜지스터(Q7)로 이루어져 있다.The collector terminal is connected to the emitter terminal of the transistor Q10 and includes a transistor Q7 connected to the transistor Q6 through a common base and a common emitter terminal.

상기한 제2전류 싱크 회로(38)의 구성은, 상기 트랜지스터(Q16)의 컬렉터 단자에 컬렉터와 베이스가 연결되고, 접지단에 에미터 단자가 연결되는 트랜지스터(Q17)와;The second current sink circuit 38 includes a transistor Q17 having a collector and a base connected to a collector terminal of the transistor Q16 and an emitter terminal connected to a ground terminal;

상기 트랜지스터(Q15)의 에미터 단자에 컬렉터 단자가 연결되고, 상기 트랜지스터(Q17)와 공통 베이스, 공통 에미터 단자로 연결되어 있는 트랜지스터(Q16)로 이루어져 있다.A collector terminal is connected to the emitter terminal of the transistor Q15, and the transistor Q16 is connected to the transistor Q17 through a common base and a common emitter terminal.

상기와 같이 이루어져 있는 본 발명의 실시예에 따른 아날로그 스위치를 이용한 슈미트 트리거의 동작은 다음과 같다.Operation of the Schmitt trigger using an analog switch according to an embodiment of the present invention made as described above is as follows.

제2도는 본 발명의 제안에 따른 아날로그 스위치를 이용한 슈미트 트리거의 간략한 회로도로서, 먼저 제2도를 참조호 하여 아날로그 스위치를 이용한 슈미트 트리거의 전체적인 동작을 설명하기로 한다.2 is a simplified circuit diagram of a Schmitt trigger using an analog switch according to the proposal of the present invention. First, the overall operation of the Schmitt trigger using an analog switch will be described with reference to FIG.

제2도에 도시되어 있듯이, 비교기(50)의 입력 신호(INPUT)가 문턱 전압(Vf)보다 높아지면, 제1아날로그 스위치(SW1)는 오프되고 제2아날로그 스위치(SW2)는 온되어, 전원단(Vcc)으로부터 흐르는 전류는 〔R1-R2-SW2-R4〕의 경로를 통과하게 된다. 따라서, 문턱 전압(Vf)은 R4 × Vcc/(R1+R2+R4)의 전위를 갖게 되어, 슈미트 트리거의 하한 문턱 전압(Vf-L)이 얻어진다.As shown in FIG. 2, when the input signal INPUT of the comparator 50 becomes higher than the threshold voltage Vf, the first analog switch SW1 is turned off and the second analog switch SW2 is turned on, thereby The current flowing from the stage Vcc passes through the path of [R1-R2-SW2-R4]. Therefore, the threshold voltage Vf has a potential of R4 × Vcc / (R1 + R2 + R4), so that the lower limit threshold voltage Vf- L of the Schmitt trigger is obtained.

이제, 비교기(50)의 입력 신호(INPUT)가 상기 하한 문턱 전압(Vf-L)보다 낮아지면, 제1아날로그 스위치(SW1)는 온되고 제2아날로그 스위치(SW2)는 오프되어, 전원단(Vcc)으로부터 흐르는 전류는 〔R1-SW1-R3-R4〕의 경로를 통과하게 된다. 따라서, 문턱 전압(Vf)은 (R3+R4) × Vcc/(R1+R3+R4)의 전위를 갖게 되어, 슈미트 트리거의 상한 문턱 전압(Vf-U)이 얻어지게 된다.Now, when the input signal INPUT of the comparator 50 is lower than the lower threshold voltage Vf -L , the first analog switch SW1 is turned on and the second analog switch SW2 is turned off, thereby providing a power supply terminal ( The current flowing from Vcc) passes through the path of [R1-SW1-R3-R4]. Therefore, the threshold voltage Vf has a potential of (R3 + R4) × Vcc / (R1 + R3 + R4), so that the upper limit threshold voltage Vf− U of the Schmitt trigger is obtained.

이렇게 구해진 두 개의 문턱 전압(Vf-L, Vf-U)을 가지고 아날로그 스위치를 이용한 슈미트 트리거는 동작하게 된다.With these two threshold voltages (Vf -L , Vf -U ), the Schmitt trigger using an analog switch is activated.

다음으로, 제3도를 참조로 하여 본 발명의 실시예에 따른 아날로그 스위치를 이용한 슈미트 트리거의 동작을 좀 더 상세히 설명하기로 한다.Next, the operation of the Schmitt trigger using the analog switch according to an embodiment of the present invention with reference to FIG. 3 will be described in more detail.

제3도의 도시되어 있듯이, 트랜지스터(Q9, Q10)는 제1아날로그 스위치(31)를 구성하고, 트랜지스터(Q14, Q15)는 제2아날로그 스위치(32)로 작용하도록 하였다.As shown in FIG. 3, the transistors Q9 and Q10 constitute the first analog switch 31, and the transistors Q14 and Q15 act as the second analog switch 32. As shown in FIG.

여기서, 상기 제1, 제2아날로그 스위치(31, 32)의 스위칭 속도를 증가시키기 위해서, 회로 동작중에 포화 모드(Saturation mode)와 차단 모드(Off mode) 가 반복되는 트랜지스터(Q10, Q15)의 컬렉터 단자에 각각 에미터 단자가 연결되어 있는 트랜지스터(Q11, Q10)가 스위칭 시간을 개선하는 기능을 수행한다.Here, in order to increase the switching speed of the first and second analog switches 31 and 32, the collectors of the transistors Q10 and Q15 in which the saturation mode and the off mode are repeated during circuit operation. Transistors Q11 and Q10, each having an emitter terminal connected to the terminal, improve the switching time.

만약, 비교기(50)를 구성하는 트랜지스터(Q1)의 베이스 입력(INPUT)이 트랜지스터(Q2)의 베이스 입력(Vf)보다 커지면, 트랜지스터(Q3)는 온되고 이 트랜지스터(Q3)와 전류 미러(Current mirror)를 구성하는 트랜지스터(Q13)도 온됨으로써, 상기 제2아날로그 스위치(32)의 트랜지스터(Q15)는 포화 모드가 된다.If the base input INPUT of the transistor Q1 constituting the comparator 50 is larger than the base input Vf of the transistor Q2, the transistor Q3 is turned on and the current mirror Qurrent with the transistor Q3. The transistor Q13 constituting the mirror is also turned on, so that the transistor Q15 of the second analog switch 32 is in saturation mode.

따라서, 상기 트랜지스터(Q15)의 컬렉터-에미터간을 연결하는 저항(R15) 양단의 전위(VCE(SAT))는 약 0V가 되고, 제1분압기(33)의 트랜지스터(Q11)의 에미터-컬렉터간의 전위는 (R12+R13)/R13 × VBE가 되며, 제4분압기(36)의 트랜지스터(Q12)의 에미터-컬렉터간이 전위는 (R16+R17)/R17 × VBE가 된다.Accordingly, the potential V CE (SAT) across the resistor R15 connecting the collector-emitter of the transistor Q15 becomes about 0V, and the emitter- of the transistor Q11 of the first voltage divider 33 is approximately 0V. The potential between the collectors is (R12 + R13) / R13 × V BE , and the potential between the emitter and collector of transistor Q12 of the fourth voltage divider 36 is (R16 + R17) / R17 × V BE .

이때, 문턱 전압(Vf)은 상기 트랜지스터(Q12)의 컬렉터 전압과 같아지고, 제2분압기(34)인 저항(R14)의 양단에는 {Vcc-(R12+R13)/R13 곱 VBE-(R16+R17)/R17 × VBE}만큼의 전위가 나타난다. 그리고, 이 순간의 트랜지스터(Q12)의 컬렉터 전압은 하한 문턱 전압(Vf-L)이 된다.At this time, the threshold voltage Vf is equal to the collector voltage of the transistor Q12, and the {Vcc− (R12 + R13) / R13 product V BE − (R16) is provided at both ends of the resistor R14, which is the second voltage divider 34. + R 17) / R 17 × V BE } potentials appear. The collector voltage of the transistor Q12 at this moment becomes the lower threshold voltage Vf -L .

다음으로, 입력 신호(INPUT)가 그 피크치를 지나서 감소하여 상기 하한 문턱 전압(Vf-L)보다 작아지면, 트랜지스터(Q4)가 온되고 제1아날로그 스위치(31)의 트랜지스터(Q10)가 포화되어 상기 제2분압기(34)인 저항(R14) 양단의 전위는 거의 0이 되고, 이때 트랜지스터(Q13)는 오프되어 제3분압기(35)의 양단 전위는 0에서부터 증가하게 된다.Next, when the input signal INPUT decreases past its peak value and becomes lower than the lower threshold voltage Vf -L , the transistor Q4 is turned on and the transistor Q10 of the first analog switch 31 is saturated. The potential across the resistor R14, which is the second voltage divider 34, becomes almost zero. At this time, the transistor Q13 is turned off, and the potential across the third voltage divider 35 increases from zero.

여기서, 문턱 전압(Vf)은 상기 저항(R14) 양단의 전위차가 0이므로 Vcc-(R12+R13)/R13×VBE가 되고, 이는 곧 상한 문턱 전압(Vf-u)이 된다.Here, the threshold voltage Vf becomes Vcc− (R12 + R13) / R13 × V BE because the potential difference across the resistor R14 is 0, which is the upper limit voltage Vf−u.

또, 제3분압기(35)인 저항(R15) 양단의 전위는 {Vcc-(R12+R13)/R13×VBE-(R16+R17)/R17×VBE}가 되어 트랜지스터(Q15)가 포화되었을 때 저항(R14)에 인가되었던 전위가 같아진다.When the potential across the resistor R15, which is the third voltage divider 35, becomes {Vcc- (R12 + R13) / R13 × VBE- (R16 + R17) / R17 × VBE}, when the transistor Q15 is saturated. The potential applied to the resistor R14 becomes equal.

위와 같이, 저항(R14)과 저항(R15)의 양단에는 교대로 동일 전위가 발생하여 문턱 전압값(Vf)에 대칭성을 주어 파라메터(Parameter)의 변화에 대한 안정된 동작을 한다.As described above, the same potential is alternately generated at both ends of the resistor R14 and the resistor R15 to give a symmetry to the threshold voltage value Vf to perform a stable operation against a change in the parameter.

또한 제1, 제2전류 싱크 회로(37, 38)는, 제1, 제2아날로그 스위치(31, 32)가 온되었을 때 스위치에 흐르는 전류를 싱크하여 문턱 전압값(Vf)이 스위치의 구동 전류와 무관하게 결정되도록 한다.Further, the first and second current sink circuits 37 and 38 sink the current flowing through the switch when the first and second analog switches 31 and 32 are turned on so that the threshold voltage value Vf is the drive current of the switch. Make the decision irrelevant.

결과적으로, 출력단(OUTPUT)에는 입력 신호(INPUT)가 하한 문턱 전압(Vf-L)과 상한 문턱 전압(Vf-U)의 값을 통과할 때마다 반전된 신호가 나타나게 된다.As a result, an inverted signal appears in the output terminal OUTPUT whenever the input signal INPUT passes the values of the lower threshold voltage Vf -L and the upper threshold voltage Vf -U .

따라서, 상기와 같이 동작하는 본 발명의 실시예에 따른 아날로그 스위치를 이용한 슈미트 트리거의 효과는, 히스테리시스(Hysteresis)를 얻는 방법에 있어서, 아날로그 스위치를 사용하여 회로의 범용성을 향상시킴으로써 대다수의 타회로에 적용이 가능하도록 한 것이다.Therefore, the effect of the Schmitt trigger using the analog switch according to the embodiment of the present invention operating as described above, in the method of obtaining hysteresis, by using the analog switch to improve the versatility of the circuit to the majority of other circuits It is possible to apply.

Claims (14)

변화하는 입력 신호와 상한(또는 하한) 문턱 전압을 입력으로 받아, 두 신호를 비교하여 비교 결과를 출력하는 비교(50)와 ; 히스테리시스를 얻는데 있어서, 상기 비교기(50)에 입력될 상한 또는 하한 문턱 전압을 설정하기 위해서 전원 전압을 분압하는 제1∼제4분압 수단(33∼36)과; 상기 2분압 수단(34)의 양단에 연결되고, 상기 비교기(50)의 출력 신호를 제어 입력(구동 전류)으로 받아 온, 오프되는 제1아날로스 스위치(31)와 ; 상기 제3분압 수단(35)의 양단에 연결되고, 상기 비교기(50)의 출력 신호를 제어 입력으로 받아 온, 오프되는 제2아날로스 스위치(32)와 ; 상기 제1, 제2아날로그 스위치(31, 32)의 온, 오프를 제어하는 구동 전류를 싱크(sink)하는 제1, 제2전류 싱크 수단(37, 38)과 ; 회로 전체 구동에 필요한 전류를 공급하는 전류원(40)을 포함하여 이루어져 있는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거.A comparison 50 for receiving a changing input signal and an upper limit (or lower limit) threshold voltage as an input, comparing the two signals, and outputting a comparison result; First to fourth voltage dividing means (33 to 36) for dividing the power supply voltage in order to set an upper limit or a lower limit threshold voltage to be input to the comparator (50) in obtaining hysteresis; A first analog switch (31) connected to both ends of the voltage dividing means (34), the output signal of the comparator (50) being turned on and off as a control input (drive current); A second analog switch (32) connected to both ends of the third voltage dividing means (35), the second analog switch (32) being turned on and off by receiving the output signal of the comparator (50) as a control input; First and second current sinking means (37, 38) for sinking a drive current for controlling the on and off of the first and second analog switches (31, 32); Schmitt trigger using an analog switch, characterized in that it comprises a current source (40) for supplying the current required to drive the entire circuit. 제1항에 있어서, 상기한 비교기(50)는, 입력 신호(INPUT)과 문턱 전압(Vf)을 각각 베이스 입력으로 받고, 공통에미터 단자로 연결되어 입력된 두 신호를 비교하는 트랜지스터(Q1, Q2)와 ; 상기 트랜지스터(Q1)의 컬렉터 단자에 걸렉터와 베이스 단자가 연결되고 전원단(Vcc)에 에미터 단자가 연결되는 트랜지스터(Q3)와 ; 상기 트랜지스터(Q3)와 공통 베이스, 공통 에미터 단자로 연결되어 전류미러를 구성함으로써, 전류를 출력단(OUTPUT)과 상기 제2아날로그 스위치(32)에 전달하는 트랜지스터(Q13, Q16, Q19)와 ; 상기 트랜지스터(Q2)의 컬렉터 단자에 컬렉터와 베이스 단자가 연결되고 전원단(Vcc)에 에미터 단자가 연결되는 트랜지스터(Q4)와 ; 상기 트랜지스터(Q4)와 공통 베이스, 공통 에미터 단자로 연결되어 전류미러를 구성함으로써, 전류를 출력단(OUTPUT)과 상기 제1아날로그 스위치(31)에 전달하는 트랜지스터(Q5, Q8, Q22)와 ; 상기 트랜지스터(Q19)의 컬렉터 단자에 컬렉터와 베이스가 연결되고, 접지단에 에미터 단자가 연결되는 트랜지스터(Q20)와 ; 상기 트랜지스터(Q22)의 컬렉터 단자에 컬렉터 단자가 연결되고, 상기 트랜지스터(Q20)와 공통 베이스, 공통 에미터 단자로 연결되어 있는 트랜지스터(Q21)를 포함하여 이루어져 있는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거,The transistor of claim 1, wherein the comparator 50 receives an input signal INPUT and a threshold voltage Vf as a base input, and is connected to a common emitter terminal to compare two input signals. Q2) and; A transistor (Q3) having a collector and a base terminal connected to the collector terminal of the transistor (Q1) and an emitter terminal connected to a power supply terminal (Vcc); Transistors Q13, Q16, and Q19 connected to the transistor Q3 through a common base and a common emitter terminal to form a current mirror, thereby transferring current to an output terminal OUTPUT and the second analog switch 32; A transistor (Q4) having a collector and a base terminal connected to the collector terminal of the transistor (Q2) and an emitter terminal connected to a power supply terminal (Vcc); Transistors Q5, Q8 and Q22 connected to the transistor Q4 through a common base and a common emitter terminal to form a current mirror, thereby transferring current to an output terminal OUTPUT and the first analog switch 31; A transistor (Q20) having a collector and a base connected to the collector terminal of the transistor (Q19) and an emitter terminal connected to the ground terminal; A schmitt using an analog switch, characterized in that the collector terminal is connected to the collector terminal of the transistor Q22, and the transistor Q21 is connected to the transistor Q20 through a common base and a common emitter terminal. trigger, 제1항에 있어서, 상기한 제1아날로그 스위치(31)는, 상기 트랜지스터(Q8)의 컬렉터 단자에 컬렉터와 베이스 단자가 연결되는 트랜지스터(Q9)와 ; 상기 트랜지스터(Q9)의 에미터 단자에 컬렉터 단자가 연결되고, 트랜지스터(Q9)와 공통 베이스 단자로 연결되며, 상기 트랜지스터(Q2)의 베이스 단자에 에미터 단자가 연결되는 트랜지스터(Q10)를 포함하여 이루어져 있는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거,2. The transistor of claim 1, wherein the first analog switch (31) comprises: a transistor (Q9) having a collector and a base terminal connected to a collector terminal of the transistor (Q8); A transistor Q10 connected to the emitter terminal of the transistor Q9, connected to the transistor Q9 through a common base terminal, and an emitter terminal connected to the base terminal of the transistor Q2; Schmitt trigger using an analog switch, characterized in that 제1항에 있어서, 상기한 제2아날로그 스위치(32)는, 상기 트랜지스터(Q13)의 컬렉터 단자에 컬렉터와 베이스 단자가 연결되는 트랜지스터(Q14)와; 상기 트랜지스터(Q14, Q10)의 에미터 단자에 컬렉터 단자가 연결되고, 트랜지스터(Q14)와 공통 베이스 단자로 연결되는 트랜지스터(Q15)를 포함하여 이루어져 있는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거.2. The transistor of claim 1, wherein the second analog switch (32) comprises: a transistor (Q14) having a collector and a base terminal connected to a collector terminal of the transistor (Q13); And a transistor (Q15) connected to the emitter terminals of the transistors (Q14, Q10) and connected to the transistor (Q14) and a common base terminal. 제1항에 있어서, 상기한 제1분압 수단(33)은, 전원단(Vcc)에 컬렉터 단자가 연결되고 상기 트랜지스터(Q9)와 공통 에미터 단자로 연결되는 트랜지스터(Q11)와 ;2. The first voltage divider (33) according to claim 1, further comprising: a transistor (Q11) connected to a power supply terminal (Vcc) with a collector terminal connected to the transistor (Q9) as a common emitter terminal; 상기 트랜지스터(Q11)의 컬렉터-베이스, 에미터-베이스 단자간을 각각 연결하는 저항(R12, R13)을 포함하여 이루어져 있는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거.And a resistor (R12, R13) connecting the collector-base and emitter-base terminals of the transistor (Q11), respectively. 제1항에 있어서, 상기한 제2분압 수단(34)은 상기 트랜지스터(Q10)의 컬렉터-에미터 단자간을 연결하는 단일 저항(R14)을 포함하여 이루어져 있는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거,2. The Schmitt using the analog switch according to claim 1, wherein the second voltage divider means 34 comprises a single resistor R14 for connecting the collector-emitter terminals of the transistor Q10. trigger, 제1항에 있어서, 상기한 제3분압 수단(35)은 상기 트랜지스터(Q15)의 컬렉터-에미터 단자간을 연결하는 단일 저항(R15)을 포함하여 이루어져 있는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거.3. The Schmitt using an analog switch according to claim 1, wherein the third voltage dividing means (35) comprises a single resistor (R15) connecting the collector-emitter terminals of the transistor (Q15). trigger. 제1항에 있어서, 상기한 제4분압 수단(36)은, 상기 트랜지스터(Q15)의 에미터 단자에 컬렉터 단자가 연결되고, 접지단에 에미터 단자가 연결되는 트랜지스터(Q12)와 ; 상기 트랜지스터(Q12)의 컬렉터 - 베이스, 에미터 - 베이스간을 각각 연결하는 저항(R16, R17)을 포함하여 이루어져 있는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거.4. The fourth voltage divider (36) according to claim 1, further comprising: a transistor (Q12) having a collector terminal connected to an emitter terminal of the transistor (Q15) and an emitter terminal connected to a ground terminal; Schmitt trigger using an analog switch, characterized in that it comprises a resistor (R16, R17) connecting the collector-base, emitter -base of the transistor (Q12), respectively. 제1항에 있어서, 상기한 제1전류 싱크 수단(37)은, 상기 트랜지스터(Q5)의 컬렉터 단자에 컬렉터와 베이스가 연결되고, 접지단에 에미터 단자가 연결되는 트랜지스터(Q6)와 ; 상기 트랜지스터(Q10)의 에미터 단자에 컬렉터 단자가 연결되고, 상기 트랜지스터(Q6)와 공통 베이스, 공통 에미터 단자로 연결되어 있는 트랜지스터(Q7)를 포함하여 이루어져 있는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거.2. The transistor according to claim 1, wherein the first current sink means (37) comprises: a transistor (Q6) having a collector and a base connected to the collector terminal of the transistor (Q5) and an emitter terminal connected to the ground terminal; The collector terminal is connected to the emitter terminal of the transistor Q10, and comprises a transistor Q7 connected to the transistor Q6 with a common base and a common emitter terminal. Schmitt trigger. 제1항에 있어서, 상기한 제2전류 싱크 수단(38)은, 상기 트랜지스터(Q16)의 컬렉터 단자에 컬렉터와 베이스가 연결되고, 접지단에 에미터 단자가 연결되는 트랜지스터(Q17)와 ; 상기 트랜지스터(Q15)의 에미터 단자에 컬렉터 단자가 연결되고, 상기 트랜지스터(Q17)와 공통 베이스, 공통 에미터 단자로 연결되어 있는 트랜지스터(Q16)를 포함하여 이루어져 있는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거.2. The transistor according to claim 1, wherein the second current sink means (38) comprises: a transistor (Q17) having a collector and a base connected to a collector terminal of the transistor (Q16) and an emitter terminal connected to a ground terminal; The collector terminal is connected to the emitter terminal of the transistor Q15, and the transistor Q16 is connected to the transistor Q17 through a common base and a common emitter terminal. Schmitt trigger. 제2항에 있어서, 상기한 트랜지스터(Q1)의 베이스 단자와 입력단을 연결하는 저항(R11)이 더 포함되는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거.The Schmitt trigger using an analog switch of claim 2, further comprising a resistor (R11) connecting the base terminal and the input terminal of the transistor (Q1). 제3항 또는 제5항에 있어서, 상기한 트랜지스터(Q10) 및 트랜지스터(Q11)는, 상기 제1, 제2아날로그 스위치(31, 32)의 스위칭 속도를 증가시키는 기능을 갖는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거.6. The analogue according to claim 3 or 5, wherein the transistors Q10 and Q11 have a function of increasing the switching speeds of the first and second analog switches 31 and 32. Schmitt trigger with switch. 제5항 내지 제8항에 있어서, 상기한 제1∼제4분압 수단(33∼36)의 구성이 대칭성을 갖도록 하여 파라메터(Parameter)의 변화에 대한 안정된 동작을 할 수 있도록 설계되어 있는 것을 특징을 하는 아날로그 스위치를 이용한 슈미트 트리거.9. The method according to any one of claims 5 to 8, wherein the first to fourth voltage dividing means (33 to 36) are designed to be symmetrical so as to be able to perform a stable operation against a change in a parameter. Schmitt trigger using analog switch. 제9항 또는 제10항에 있어서, 상기한 제1전류 싱크 수단(37) 및 제2전류 싱크 수단(38)은, 상기 제1, 제2아날로그 스위치(31, 32)의 구동 전류를 싱크함으로써 문턱 전압의 레벨이 아날로그 스위치 구동 전류에 무관하게 결정되도록 하는 기능을 갖는 것을 특징으로 하는 아날로그 스위치를 이용한 슈미트 트리거.11. The method of claim 9 or 10, wherein the first current sinking means 37 and the second current sinking means 38 sink the drive currents of the first and second analog switches 31 and 32. A Schmitt trigger using an analog switch, characterized in that it has a function to determine the level of the threshold voltage irrespective of the analog switch driving current.
KR1019950024832A 1995-08-11 1995-08-11 Schmitt trigger using analog switch KR0139329B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950024832A KR0139329B1 (en) 1995-08-11 1995-08-11 Schmitt trigger using analog switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024832A KR0139329B1 (en) 1995-08-11 1995-08-11 Schmitt trigger using analog switch

Publications (2)

Publication Number Publication Date
KR970013713A KR970013713A (en) 1997-03-29
KR0139329B1 true KR0139329B1 (en) 1998-07-15

Family

ID=19423346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024832A KR0139329B1 (en) 1995-08-11 1995-08-11 Schmitt trigger using analog switch

Country Status (1)

Country Link
KR (1) KR0139329B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723474B1 (en) * 2001-12-31 2007-05-30 삼성전자주식회사 Current mode comparator having hysteresis voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723474B1 (en) * 2001-12-31 2007-05-30 삼성전자주식회사 Current mode comparator having hysteresis voltage

Also Published As

Publication number Publication date
KR970013713A (en) 1997-03-29

Similar Documents

Publication Publication Date Title
US5563534A (en) Hysteresis comparator circuit for operation with a low voltage power supply
JP2883953B2 (en) Relaxation oscillator
US4295063A (en) Fast settling digital to analog converter bit switch
KR0139329B1 (en) Schmitt trigger using analog switch
EP1064725A2 (en) Bicmos switch circuit
JPH0320085B2 (en)
US5081376A (en) Level converter for converting ecl-level signal voltage to ttl-level signal voltage
JPH07303037A (en) Emitter-coupled logic circuit
JPH0633713Y2 (en) Analog switch circuit
JP2789746B2 (en) Ternary logic circuit
JPH0648990Y2 (en) Trigger signal generation circuit
JPS5914828B2 (en) decoder circuit
KR100450894B1 (en) Output circuit
JP2783797B2 (en) Differential output comparator
JP2885848B2 (en) Hysteresis circuit
SU1180870A1 (en) Bipolar current stabilizer
JPH0451094B2 (en)
JP2687160B2 (en) Switch circuit
JP2513009B2 (en) Digital-analog conversion circuit
JPS60148223A (en) High speed diode switch circuit
JP3074963B2 (en) Signal switching circuit
KR900000376Y1 (en) Window comparator circuit
JPH0296411A (en) Current mirror circuit
JPH0434849B2 (en)
KR950008531Y1 (en) Selective switching circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120227

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee