KR0138745B1 - 인코더 - Google Patents

인코더

Info

Publication number
KR0138745B1
KR0138745B1 KR1019920015438A KR920015438A KR0138745B1 KR 0138745 B1 KR0138745 B1 KR 0138745B1 KR 1019920015438 A KR1019920015438 A KR 1019920015438A KR 920015438 A KR920015438 A KR 920015438A KR 0138745 B1 KR0138745 B1 KR 0138745B1
Authority
KR
South Korea
Prior art keywords
circuit
interval
output rate
encoder
data output
Prior art date
Application number
KR1019920015438A
Other languages
English (en)
Other versions
KR930005384A (ko
Inventor
바르트 프란스 보에텐
윌렘 쥴스 안토인 베르비이스트
Original Assignee
게오르그 그라프
알카텔 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 게오르그 그라프, 알카텔 엔.브이. filed Critical 게오르그 그라프
Publication of KR930005384A publication Critical patent/KR930005384A/ko
Application granted granted Critical
Publication of KR0138745B1 publication Critical patent/KR0138745B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L12/5602Bandwidth control in ATM Networks, e.g. leaky bucket
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5614User Network Interface
    • H04L2012/5616Terminal equipment, e.g. codecs, synch.
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • H04L2012/5636Monitoring or policing, e.g. compliance with allocated rate, corrective actions

Abstract

인코더는 데이타 소오스(VSS), 인코더 회로(ENC) 및 버퍼회로(BUFC)의 직렬 접속을 포함하고, 상기 버퍼회로를 포함하고 상기 버퍼회로의 데이타 출력률이 상기 출력률의 소정의 확률 분포 함수(CCCP/CR)를 만족시키지 않을 경우에 상기 버퍼회로의 데이타 출력률을 감소시키도록 적합화된 예방 단속회로를 포함한다. 각 측정 간격의 끝에서 PPC는 상기 데이타 출력률을 측정하고, 데이타 출력률을 측정하는 간격(BRI)을 결정하고 경보신호(AL)를 발생시킨다. 게이트 배열(AG, GC)에 의해 측정 간격동안 셀률이 감소되어야 할 경우에 버퍼회로(BUFC)의 판독-출력 입력단(R0)에 감소된 출력률을 갖는 클럭신호(CL0/3)의 접속을 제어한다.

Description

인코더
제1도는 본 발명에 따른 인코더의 개략도.
제2도는 제1도의 인코더 동작을 설명하기 위해 가변 셀률의 보수 누적 가우시안 확률 분포 함수와 이의 계단적 근사치를 나타내는 도면.
제3도는 제1도에 개략적으로 도시된 BUFC와 QRC를 더욱 상세히 설명한 상세도.
제4도는 QRC의 동작을 설명하는 도면.
본 발명은 데이타 소오스, 인코더 회로 및 버퍼 회로의 직렬 접속을 포함한 인코더에 관한 것이다. 상기 버퍼 회로는 데이타 출력률이 소정의 확률 분포 함수의 출력률을 만족시키지 않을 경우 상기 버퍼의 데이타 출력률을 감소시키도록 적합화된 예방 단속 회로(Preventive policing circuit)의 일부이다.
이와같은 인코더 배열은 미합중국 모리스타운에서 패킷 비디오에 대한 연구로 VISICOM 90 에 공개된 W. Verbiest 씨 등에 의한 논문 Definition of a universal ATM Video Coding Architecture으로 이미 잘 알려 있다. 여기서 상기 예방 단속 회로는 스위칭 망의 한단자에서 제공되고 개략적으로만 나타내어질뿐 동작 과정을 상세히 설명되진 않는다. 본 발명의 목적은 상기 형식의 인코더를 제공하는 것으로, 여기서 예방 단속 회로는 매우 효율적인 방법으로 자기의 기능을 수행한다.
본 발명에 따라 상기 목적은 상기 인코더 회로의 데이타 출력단에 결합되고 각 측정 간격의 끝에서 상기 측정 간격동안 데이타 출력율을 측정하여 복수의 연속적인 데이타 출력률 간격중 한 간격을 나타내는 간격 신호를 발생하고 상기 간격 신호에 대해 상기 버퍼 회로의 데이타 출력률이 다음 측정 간격 동안 일시적으로 감소되어야 하는지 아닌지를 나타내는 경보신호를 발생하는 통계적 측정 회로를 포함하고, 상기 경보 신호에 의해 제어되고 상기 버퍼 회로의 판독-출력 입력(read-out input)을 제어하는 데이타 출력률 감소 회로를 추가로 포함하는 예방 단속 회로의 동작에 기인해서 달성된다. 단속 기능(policing function)이 어느 데이타도 동일한 데이타 출력률 간격으로 측정되는 방식으로 버퍼 데이타 출력률을 조정하기 때문에, 예방 단속 회로는 비교적 구조가 단순하고 매우 효율적으로 동작한다.
상기 통계적 측정 회로는 공개된 유럽 특허 출원 제0396562(P.Joos et al 2-4)에 의해 공지되어 있고 여기에서 이후에 제1공개공보라 부르기로 한다. 그러나, 상기 공보에서는 상기 측정 회로가 스위칭 망의 입력단에서 억제 단속 회로(repressive policing circuit), 즉 확률 분포 함수를 만족시키지 않을 경우에 데이타를 버리는 회로의 일부로서 사용된다.
상기 언급된 본 발명의 또 다른 목적 및 특징은 첨부된 도면에 다른 실시예의 설명으로 더욱 명확해지고 더욱 잘 이해될 것이다. 주로 제1도에 도시된 인코더는 복수의 가입지국들이 액세스하는 스위칭 망을 포함하는 영상처리 시스템의 가입지국의 전송기의 일부이다. 정보는 고정 길이의 패킷 형태로서, 즉 셀이라 불리우는 비동기식으로 인코더에 의해 발생된다.
인코더는 비트 클럭(BCL)에 의해 제어되는 비디오 소오스(VSS), 인코더 회로(NC) 및 예방 단속 회로(PPC)의 일부로서 출력단(TO)을 갖는 버퍼회로(BUFC)와의 직렬 접속을 포함하고 있다.
비디오 소오스(VSS)와 인코더 회로(ENC)는 공개된 유럽 특허 출원 제89911047.2(W.Verbiest et al 5-1-1)에 게재된 형식으로 이후에 제2공개공보라 부르기로 한다. VSS는 자신의 데이타 출력단(VI)으로 초당 27메가워드율로 다중화된 명도(luminance) 및 색도 8비트 데이타 워드의 흐름에 의해 형성된 비디오 신호를 발생시키고, 각각의 워드는 영상 또는 화상 소자(픽셀)의 명도나 색도 아나로그 샘플의 디지탈 값을 나타낸다. 인코더 회로에서, VSS의 출력단(VI)에서 제공된 최종 데이타 워드는 신호 데이타와 더불어, 코드화되고 패킷화되어 데이타 셀의 형태로 데이타 출력단(TXD3)을 통해 예방 단속 회로(PPC)의 버퍼 회로(BUFC)에 공급된다.
예방 단속 회로(PPC)는 버퍼회로(BUFC) 다음에 통계적 측정 회로(SMC), 셀률 감소 회로(CRRC) 및 품질 조정 회로(QRC)를 포함한다. CRRC는 멀티플렉서(MUX5), 복수의 클럭 유닛(CLO/4)과 AND-게이트(AG)와 게이트 회로(GC)로 구성되는 게이트 배열을 포함하고 있다.
통계적 측정 회로(SMC)는 상기 언급된 제1공개 공보에 서술된 형식으로 구성되는데, 상기 회로(SMC)에 공급되는 셀이 모두 동일한 전달 체계에 속해 있기 때문에 상기 회로(SMC)는 덜 복잡하게 구성된다. SMC는 각각 ENC와 BCL의 출력단에 접속된 셀입력(TXD3)와 클럭입력(BCL)을 구비한 일반적인 제어회로(CC)를 포함하는 것으로서 매우 개략적인 방법으로 나타내어 진다. 제어 회로(CC)는 셀률출력(CRS), 간격 신호 출력(SCA/F: 제1공개 공보에서는 SC로 표시됨)과 상기 멀티플렉서(MUX4)의 데이타 입력을 구성하는 알람 경보(O, ALO/3, 1)도 구비하는데, 여기서 간격 신호 출력(SCA/F)은 제어 회로(CC)의 선택 입력에 접속된다. MUX4의 출력(AL)은 멀티플렉서(MUX5)의 출력(X)에 의해 형성되는 제2입력단을 갖는 AND-게이트(AG)의 한 입력단에 접속된다. 멀티플렉스(MUX5)의 최종 데이타 입력은 0과 클럭 유닛(CLO/4)에 의해 이루어지고 이의 선택 입력도 SCA/F에 의해 이루어진다. AG의 출력(Z)와 CC의 출력(CRS, SCA/F)은 게이트 회로(GC)를 통해 버퍼 회로(BUFC)의 판독-출력 입력단(RO)에 접속된다.
버퍼 회로(BUFC)도 인코더 품질 조정 회로(QRC)를 제어하는 버퍼 채움 레벨 출력(BFF)을 갖는다. QRC는 인코더 회로(ENC)의 입력에 접속되는 두개의 품질 제어 출력(TEQ, TZQ)을 갖는다. BUFC, QRC 및 ENC는 BUFC에 대한 출력율 조정 루프에 접속된다.
제1도의 예방 단속 회로의 동작 설명에 앞서 상기 언급된 제1공개 공보에 따른 제4도와 동일한 제2도를 참조하기로 한다. 상기 제2도의 가로 좌표는 셀률값(CR)을 나타내고 세로 좌표는 (대수 눈금으로된) 상기 셀률 값을 초과하는 가우시안 확률(CCP)을 나타낸다. 그러므로 상기 함수는 셀률의 보수적인(1에 대해) 누적 가우시안 확률 분포 함수라 불리운다. 이는 평균 m=M/A 및 표준 편차 s=S/A 를 사용한 가우시안 확률 분포 함수로부터 유도되는데,
A: 측정 간격의 (선택 가능한)시간
M: 상기 확률 분포 곡선의 평균값이 M/A과 동일하게 되도록 요구되는 셀의 수
S: 상기 곡선의 표준 편차 값이 S/A와 동일하게 되도록 요구되는 셀의 수
제2도는 점(A0~A11)을 포함하고 CR 대 CPP의 곡선에 근사한 계단 함수로 나타내어진다. 상기 포인트에 대해 셀률은 각각 O, (M-S)/A, (M-S/2)A,..., (M+4S)/A와 같고, 상응하는 보수누적 확률은 각각 PAO=1, PA1, PA2,..., PA10, PA11=0 (도시생략)이다. 제2도에 도시된 바와같이, 셀률 간격(CRIO, CRI1,..., CRI11)은 최종 언급된 셀률에 의해 범위가 정해진다. 상기 간격(CRI0~CRI11)으로된 셀률에 대한 확률은 P0~P11인데, 다음식으로 정의된다.
P0 = P(0=CR=(M-S)/A)
P1=P[(M-S)/ACR=C(M-S/2)/A]
·
·
P10 = P[(M+7S/2)A, CR=(M+4S)/A]
P11 = P[(CR(M+4S)/] = 0
상기 보수 누적 확률값(PA0~PA11)은 다음과 같이 표현될 수 있다:
PAO = 1
PA1 = P1 + P2 + P3 + P4 + P5 + P6 + P7 + P8 + P9 + P10
PA2 = P2 + P3 + P4 + P5 + P6 + P7 + P8 + P9 + P10
PA3 = P3 + P4 + P5 + P6 + P7 + P8 + P9 + P10
·
·
PA5 = P5 + P6 + P7 + P8 + P9 + P10
·
·
PA7 = P7 + P8 + P9 + P10
·
·
PA9 = P9 + P10
PA10 = P10
PA11 = 0
통계적 측정 회로(SMC)는 4개의 카운터(CRO/3 : 상세히 도시않됨)를 사용하므로써 보수 누적 확률 분포 곡선(CR 대 CLP)의 계단 근사값(A0~A11)을 조정할 수 있다. 상기 카운터는 포인트(A1, A2, A3, A4; A5, A6; A7, A8; A9, A10)에서 확률을 조절하는데 더욱 특별히 사용되고 이는 상기 제1공개 공보에서 설명된 바와같이 상응하는 증분값(IN0/5, IN6/8, IN9/11, IN12/14)을 각각 적절히 선택함에 의해서 가능할 수 있다. SMC의 동작은 이후에 간략하게 서술된다. 측정 시간 간격내에 최종셀이 접속되면, SMC는 셀률값, 즉 상기 시간 간격내에 접속된 셀의 총수를 결정하고 이로부터 상기 셀이 속하는 CRI0/11 사이에 셀률 간격을 유도하며 상기 셀률 간격에 할당된 감소/증가 값에 따라 실제로 카운터(CRO/3)의 감소/증가를 도출한다. 상기 방법으로 처리함에 의해서, 측정 간격의 끝에서 상기 카운터의 결과 내용은, 측정 간격중에 포인트(A1/4; A5/6; A7/8; A9/10)에서 각각 요구되는 값으로 부터의 확률의 편차를 나타낸다. 특히, 상기 요구되는 확률이 초과될때, 상기 경보출력(ALO/3)중 상응하는 한 경보 출력이 작동된다.
상기 제1공개 공보에서, MUX4의 출력신호(ALC)는 요구되는 확률 함수의 근사치를 만족시키기 위해 셀의 탈락을 제어하는데 사용된다. 반대로, 상기 예방 단속 회로(PPC)는 상기 함수를 필요하다면, 셀률 신호(CRS)의 제어하에서 버퍼 회로(BUFC)로부터 셀이 판독 출력되는 률을 조절하므로써 만족시킬 수 있다. 나중 신호는 BUFC의 셀을 기록하도록 인코더 회로(ENC)에 의해 정상적으로 사용되는 신호와 같다. 이는 다음 기술로 명백해질 것이다.
간격 신호(SCA/F)가 멀티플렉서(MUX5)의 선택 입력도 제어하기 때문에, 셀률 간격(CRI0/2; 3/4; 5/6; 7/8; 9/10; 11)중 하나가 결정되면, 그 다음에 0이나 CL0, CL1, CL2, CL3, CL4의 출력은 각각 MUX5의 출력(X)에 접속된다. 그다음, 동시에 각각의 경보 출력(0, AL0, AL1, AL2, AL3, 1)이 MUX4의 출력(AL)에 접속되기 때문에 AND-게이트(AG)의 출력(Z)에서 게이트 신호(Z)는 부울 함수로 나타내어질 수 있다.
Z=SBC.ALO.CLO+SCC.AL1.CL1+SCD.AL2.CL2+SCE.AL3.CL3+SCF.CL4 (1)
상기 게이트 신호(Z)는 셀률 신호(CRS)와 간격신호(SCA/F)와 함께 게이트 회로(GC)에 인가되고 상기 게이트 회로(GC)는 부울 함수로 표현될 수 있는 판독-출력 신호(RO)를 발생시킨다.
RO=CRS(SCA+SCB.ALO+SCC.AL1+SCD.AL2+SCE.AL3) + Z (2)
식 (1)을 식(2)에 고려하면,
RO=SCA.CRS+SCB(ALO.CRS+ALOCLO)+SCC(AL1.CRS+AL1.CL)+SCD(AL2.CRS+AL2.CL2)+SCE(AL3.CRS+AL3.CL3)+SCF.CL4
상기 식으로 부터 다음 관계를 알 수 있다.
-셀 간격(CRI)이 0, 1, 2 이면(오직 SCA만 1이고).
R0=CRS이기 때문에 셀률 신호(CRS)는 BUFC의 RO에 인가된다.
-셀 간격(CIR)이 11이면(오직 SCF만 1이고),
R0=CL4이므로 클럭신호(CL4)는 버퍼의 RO에 인가된다.
-셀간격(CIR)이 다른 간격(CSCB/E의 하나가 1인)이면 CRS나 클럭신호(CLO/3)는 각각 비활성화되거나 활성화되는 ALO/3에 의존하여 RO에 인가된다.
사실, 예를들어 SCB=1 일때(CRI3/4가 결정됨을 의미),
R0=AL0.CRS+AL0.CL0.
클럭신호(CL0, CL1, CL2, CL3)는 [M/A (M+S)/A, (M-2S)/A]보다 다소 작은 비율을 갖는데, 여기서 CL4는 (M+S)A와 동일한 비율을 갖고 나중의 비율값은 상응하는 셀률 간격(CRI3/4, 5/6, 7/8, 9/10, 11)중 가장 낮은 셀률 간격이다. 상기로 부터, 측정 간격의 끝에서 셀률 간격이 0/2으로 밝혀지면 BUFC의 판독-출력률은 조절되는 것이 아니라 CRS와 동일하게 유지되고, 셀률 간격이 3/4, 5/6, 7/8 또는 9/10이고, 상응하는 경보 출력이 비활성화 될때도 마찬가지다. 반대로, 셀률 간격이 3/4, 5/6, 7/8 또는 9/10이고 상응하는 경보 출력(AL0, AL1, AL2, AL3)이 활성화될때, 셀률 신호(CRS)는 사용되지 않고 BUFC의 판독-출력률은 셀률 간격에 대한 가장 낮은 셀률값보다 작은 값까지 감소한다. 마지막으로 셀률 간격이 11로 밝혀지면, 셀률(CRS)은 상기 간격에 대한 보다 작은 셀률값과 동일하게 된다.
상기 서술된 방법으로 버퍼 회로(BUFC)의 셀 판독-출력률(CRS)을 감소시키거나 제한함에 의해서, 상기 버퍼 회로의 출력(TO)에서 셀률은 제2도의 확률 곡선의 계산 근사치 이하에 유지되도록 조절된다는 것이 명확해진다.
그러나 버퍼 회로(BUFC)의 판독-출력률이 감소된다는 사실에 기인해서, 상기 버퍼에 저장된 셀의 수는 점차적으로 증가할 수 있고, 수단을 취하지 않으면 받아들일 수 없는 값까지 도달할 수 있다. 상기 수단은 버퍼 회로(BUFC), 인코더 회로(ENC), 품질 조정 회로(QRC)를 포함하는 조절 피드백 루프를 이용하는 것이다.
상기 조절 루프는 BUFC와 QRC가 더욱 상세히 도시된 제3도를 참조하여 이제부터 더욱 상세히 설명될 것이다. BUFC는 데이타 입력(TXD3)과 데이타 출력(TO)을 구비한 버퍼 회로(BUFC)와 판독-출력 입력단(RO)에 의해 제어되는 판독 포인터(RP)의 TXD3에 접속되는 기록 포인터(WP)를 포함하고 있다. RP와 WP는 BUF의 판독과 기록을 제어하고 WP와 RP의 내용 차이(BFL)를 연산하기 위한 감산기 회로(SUB)에 접속되는 출력단을 추가로 포함하고 있다. 상기 차이는 버퍼 채움 레벨(BFC)을 구성하고 BUFC의 출력(BFL)에서 제공된다.
BUFC의 나중 출력(BFL)은 비교기(COMP)의 입력단에 접속되는데, 상기 비교기는 품질 조정 회로(QRC)의 일부를 형성한다. COMP의 다른 입력은 소정의 버퍼 채움 레벨값(M)을 저장하는 메모리 회로(M)의 출력단에 접속되고, 비교기(COMP)의 출력은 자신의 출력 품질 파라미터(TEQ, TZQ)를 제공하는 조정회로(TRT)에 접속된다. 상기 파라미터들을 버퍼 채움 레벨(BFC)의 함수이고 QRC의 입력에 인가된다. 상기 함수는 상기 언급된 제2공개 공보에 설명되어 있다.연산된 버퍼 채움 레벨(BFL)이 M값 이하일 경우, 파라이터(TEQ, TZQ) 값은 변하지 않는다. 반대로, BFL이 소정값(M)을 초과할 경우 예를 들어 n과 동일한 경우에 비교기(COMP)는 상기 차이를 나타내는 출력 신호와, 제4도에 나타난 바와같이, 파라미터(TEQ, TZQ)에 대한 더 낮은 값(g)을 연산하도록 회로(TRT)에 의해 사용되는 출력 신호를 제공한다. 상기 더 낮은 파라미터 값이 인코더(ENC)에 인가되면, 인코더는 자신의 동작의 질을 감소시키고 그 결과 인코더의 출력(TXD3)에서 발생되는 셀의 출력률이 감소되고 버퍼 채움 레벨도 분명하게 감소된다. 이로써 셀률 출력 조정 기능이 실현된다.
본 발명의 원리를 특정 장치와 연계하여 서술해 왔는데, 상기 서술 내용은 단지 예로서 설명됐을뿐 본 발명의 범위를 제한하는 것은 아니다.

Claims (13)

  1. 데이타 소오스(VSS)와 인코더 회로(ENC) 및 버퍼 회로(BUFC)의 직렬 접속을 포함하고, 상기 버퍼 회로를 포함하고, 상기 버퍼 회로 데이타 출력률이 상기 출력률의 소정의 확률 분포 함수(CCCP/CR)를 만족시키지 않을 경우에 상기 버퍼 회로의 데이타 출력률을 감소시키도록 적합화된 예방 단속 회로(PPC)를 포함하는 인코더에 있어서,
    상기 예방 단속 회로(PPC)는 상기 인코더 회로(ENC)의 데이타 출력(TXD3)에 결합되고 각 측정 간격의 끝에서 상기 측정 간격에 대한 데이타 출력률(CR)을 측정하여 간격(BRI0/2, 3/4, 5/6, 7/8, 9/10, 11)으로 측정된 복수의 연속적인 데이타 출력률 간격중 하나를 나타내는 간격 신호를 발생하고 상기 간격동안 상기 버퍼 회로(BUFC)의 데이타 출력률이 다음 측정 간격 동안에는 일시적으로 감소하는지 안하는지의 여부를 알려주는 경보신호(AL: 0/AL0/3, 1)를 발생시키는 통계적 측정 회로(SMC)를 포함하고, 상기 경보신호(AL)에 의해 제어되고 상기 버퍼 회로(BUFC)와 판독-출력 입력단(R0)를 제어하는 데이타 출력률 감소 회로(CRRC)를 추가로 포함하는 것을 특징으로 하는 인코더.
  2. 제1항에 있어서,
    제1(BRI0/2) 및 최종(BRI11) 간격을 제외한 상기 간격동안, 상기 경보신호(AL0/3)는 상기 확률 분포 함수를 만족시키는지 아닌지의 여부를 알려주는 것을 특징으로 하는 인코더.
  3. 제2항에 있어서,
    상기 제1(BRI0/2) 및 최종(BRI11) 간격의 가장 낮은 데이타 출력률(0; (M+4S)/A)은 각각 1과 0이 되도록 요구되는 확률을 갖고, 상기 제1(BRI0/2) 및 최종(BRI11) 간격동안 상기 경보신호(AL)는 상기 버퍼 회로(BUFC)의 데이타 출력률이 상기 측정 간격의 끝에서 각각 결코 감소되지 않아야 하고 언제나 감소되어야 하는 상황을 알려주는 값을 갖는 것을 특징으로 하는 인코더.
  4. 제3항에 있어서,
    상기 경보신호(AL) 및 상기 간격 신호(SCA/F)의 제어하에서 상기 데이타 출력률 감소 회로(CRRC)는 제 1간격(BRI0/2)을 제외한 각 상기 간격동안 상기 경보신호(AL)가 활성회 될때 상응하는 클럭신호(CL0/4)를 상기 버퍼 회로의 판독-출력 입력단(R0)에 인가하는 것을 특징으로 하는 인코더.
  5. 제4항에 있어서,
    상기 경보신호(CL0/3)는 상기 최종 간격(BRI11)동안 상기 각 간격동안 상기 간격의 가장 낮은 출력률(M/A, (M+S)/A, (M+2S)/A, (M+3S)/A)보다 더 작은 출력률을 갖는 것을 특징으로 하는 인코더.
  6. 제4항에 있어서,
    상기 경보신호(CL0/4)는 최종 간격(BRI11)을 제외한 상기 간격의 가장 낮은 출력률((M+4S)/A)과 동일한 출력률을 갖는 것을 특징으로 하는 인코더.
  7. 제1항에 있어서,
    상기 통계적 측정 회로(SMC)는 상기 간격동안 각각의 경보출력(0, AL0/3, 1)에 의해 구성된 데이타 입력과 상기 간격 신호(SCA/F)에 의해 제어되는 선택 입력 상기 경보 신호(AL)가 발생되는 경보출력(AL)을 구비하는 제1 멀티플렉서(MUX4)를 포함한 것을 특징으로 하는 인코더.
  8. 제7항에 있어서,
    상기 데이타 출력률 감소회로(CRRC)는 제 1간격 동안에는 0에 의해서 제어되고 다른 간격동안에는 상기 클럭신호(CL0/4)에 의해서 제어되는 데이타 입력과, 상기 간격 신호(SCA/F)에 의해 제어되는 선택 입력과, 상기 경보신호(AC)에 의해 제어되는 게이트 배열(AG, GC)을 통해 상기 버퍼회로(BUFC)의 상기 판독-출력 입력단(R0)에 결합되는 제 2멀티플렉서(MUX5)를 포함한 것을 특징으로 하는 인코더.
  9. 제8항에 있어서,
    상기 게이트 배열은 상기 제 1(MUX4) 및 제 2(MUX5) 멀티플렉서의 출력(AL, X)에 의해 제어되고 상기 버퍼회로(BUFC)로 부터 데이타가 판독-출력되게 하는 상기 데이타 출력률 신호(CRS) 및 상기 간격신호(SCA/F)에 의해 제어되는 게이트 회로(GC)를 제어하는 출력(Z)을 갖는 AND 게이트를 포함하고, 상기 게이트 회로(GC)는 부울함수 :
    R0=CRS(SCA+SCB.AL0+SCC.
    AL1+SCD.AL2+SCE.AL3)+Z로 표현되며, 여기서 상기 AND 게이트의 출력에서 제공된 신호(Z)는 부울함수 :
    Z=SBC.AL0.CL0+SCC.AL1.CL1+SCD.AL2.CL2+SCE.AL3.CL3+SCF.CL4.)로 표현될 수 있는 판독-출력 신호(R0)를 발생시키는 것을 특징으로 하는 인코더.
  10. 제1항에 있어서,
    데이타 출력률의 상기 확률 분포 함수는 보수 누적 확률 분포의 계단식 근사값인 것을 특징으로 하는 인코더.
  11. 제1항에 있어서,
    상기 인코더 회로(ENC)에 의해 발생된 상기 데이타는 고정 길이의 셀에 모아지고 상기 데이타 출력률은 상기 셀 출력률인 것을 특징으로 하는 인코더.
  12. 제1항에 있어서,
    상기 버퍼회로(BUFC) 및 상기 인코더 회로(ENC)는 상기 버퍼회로(BUFC)의 채움 레벨(BFL) 기능으로 상기 인코더 회로(ENC)의 동작의 질을 제어하는 버퍼 출력률 조절 루프의 일부를 형성하는 것을 특징으로 하는 인코더.
  13. 제12항에 있어서,
    상기 버퍼 회로는 상기 버퍼(BUF)의 채움 레벨(BFL)을 측정하는 관련된 측정수단(SUB)를 구비한 버퍼(BUF)를 포함하고, 상기 측정수단(SUB)의 출력은 품질 조정회로(QRC)를 통해 상기 인코더 회로(ENC)에 결합되며, 상기 품질 조정 회로는 상기 버퍼 채움 레벨이 소정값(M)을 초과할 경우 상기 인코더 회로(ENC)의 동작의 질을 감소시키는 것을 특징으로 하는 인코더.
KR1019920015438A 1991-08-28 1992-08-27 인코더 KR0138745B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP91202188.8 1991-08-28
EP91202188A EP0529154B1 (en) 1991-08-28 1991-08-28 Encoder arrangement

Publications (2)

Publication Number Publication Date
KR930005384A KR930005384A (ko) 1993-03-23
KR0138745B1 true KR0138745B1 (ko) 1998-06-15

Family

ID=8207843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015438A KR0138745B1 (ko) 1991-08-28 1992-08-27 인코더

Country Status (10)

Country Link
US (1) US5347635A (ko)
EP (1) EP0529154B1 (ko)
JP (1) JPH05268173A (ko)
KR (1) KR0138745B1 (ko)
CN (1) CN1033615C (ko)
AU (1) AU653620B2 (ko)
CA (1) CA2076818A1 (ko)
DE (1) DE69125370T2 (ko)
ES (1) ES2100202T3 (ko)
TW (1) TW209325B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303282A (ja) * 1993-04-13 1994-10-28 Hitachi Ltd 情報伝送系における情報処理方式
JP3260950B2 (ja) * 1994-02-18 2002-02-25 松下電器産業株式会社 データ通信装置
US5459789A (en) * 1994-04-22 1995-10-17 Thomson Consumer Electronics Packet TV program component detector
US5991835A (en) * 1994-11-22 1999-11-23 Teac Corporation Peripheral data storage device in which time interval used for data transfer from relatively fast buffer memory to relatively slower main memory is selected in view of average of time intervals during which data blocks were recently received from host
JP4040117B2 (ja) * 1995-06-30 2008-01-30 ソニー株式会社 ゲーム機及びゲーム機制御方法
CN1210897C (zh) * 1996-12-25 2005-07-13 索尼公司 发送/接收侧系统、数据配发系统/方法、程序执行装置/方法
ES2721055T3 (es) * 2002-09-20 2019-07-26 Ntt Docomo Inc Método y aparato para decodificación aritmética
US7499398B2 (en) * 2003-04-16 2009-03-03 International Business Machines Corporation Method and system for oversubscribing bandwidth in a communications network

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920534A (en) * 1986-02-28 1990-04-24 At&T Bell Laboratories System for controllably eliminating bits from packet information field based on indicator in header and amount of data in packet buffer
GB8605613D0 (en) * 1986-03-07 1986-04-16 Limb J O Traffic scheduler
WO1990005416A1 (en) * 1988-11-10 1990-05-17 Alcatel N.V. Statistical measurement equipment and telecommunication system using same
US5237660A (en) * 1988-12-27 1993-08-17 Ncr Corporation Control method and apparatus for controlling the data flow rate in a FIFO memory, for synchronous SCSI data transfers
DK0441168T3 (da) * 1990-02-06 1996-11-18 Alcatel Italia System, pakkestruktur og indretning til at behandle udgående information fra en signalindkoder
US5134476A (en) * 1990-03-30 1992-07-28 At&T Bell Laboratories Video signal encoding with bit rate control
US5159447A (en) * 1991-05-23 1992-10-27 At&T Bell Laboratories Buffer control for variable bit-rate channel

Also Published As

Publication number Publication date
CA2076818A1 (en) 1993-03-01
JPH05268173A (ja) 1993-10-15
ES2100202T3 (es) 1997-06-16
DE69125370T2 (de) 1997-08-14
US5347635A (en) 1994-09-13
DE69125370D1 (de) 1997-04-30
AU2132192A (en) 1993-03-04
CN1070075A (zh) 1993-03-17
KR930005384A (ko) 1993-03-23
CN1033615C (zh) 1996-12-18
TW209325B (ko) 1993-07-11
EP0529154B1 (en) 1997-03-26
AU653620B2 (en) 1994-10-06
EP0529154A1 (en) 1993-03-03

Similar Documents

Publication Publication Date Title
US4722003A (en) High efficiency coding apparatus
JP4698772B2 (ja) ディジタル映像圧縮のための適応制御
US6195388B1 (en) Apparatus and method for encoding multiple video programs
US4023199A (en) Method and apparatus for encoding color video signals
KR0138745B1 (ko) 인코더
US5201030A (en) Method and apparatus for dithering graphic images
US5719962A (en) Method of and apparatus for compressing image representing signals
EP0434427A2 (en) Moving-image signal encoding apparatus
CA2236856C (en) Traffic control in a communication system
US6137779A (en) Transmission rate calculation scheme using table-lookup
CA2076803A1 (en) Arrangement for monitoring the bit rate in atm networks
KR980007757A (ko) 양자화활동도를 이용한 비트 발생량 제어 방법 및 그 영상 부호화장치
JP2668817B2 (ja) ポーリングを行う伝送システム
US4931869A (en) Method and circuit arrangement for reducing the data rate of digitized images
US6519722B1 (en) Method and apparatus for controlling the read clock signal rate of a first-in first-out (FIFO) data memory
EP0622967B1 (en) Traffic generator
Habib et al. A neural network controller for congestion control in ATM multiplexers
KR100207638B1 (ko) 가변비트율 비디오 부호화방법
EP0803163B1 (en) A multiplexer system using constant bit rate encoders
US5224092A (en) Method for controlling a flow of data cells into a plurality of asynchronously time-divided transmission channels with a single admission switch for transmission in the channels with reference to the state of a plurality of count values
KR100337103B1 (ko) 데이터신호의복잡도결정장치
US5646689A (en) Video encoder with feedback control
EP0756790B1 (en) Asynchronous control signal generating apparatus
US5862410A (en) System for controlling a variable source by the feedback of the running mode, and relevant circuit
KR0150077B1 (ko) 비동기 전송모드망에서 씨비알 트래픽의 셀지연변이 제한을 위한 다중화장치 및 다중화방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee