KR0137038B1 - 디지탈 신호의 분해능을 개선하는 방법 및 회로 장치 - Google Patents

Abstract

내용없음.

Description

디지탈 신호의 분해능을 개선하는 방법 및 회로 장치

제 1 도는 디지탈 신호를 공간 영역으로부터 각 신호 워드의 가능한 값의 수가 제한된 주파수 영역으로 변환하고, 다시 계속해서 공간 영역으로 역변환하기 위한 공지된 실시예의 회로 장치도.

제 2 도는 부가적인 범위 이동 회로를 가진 본 발명에 따른 실시예를 나타내는 도면.

*도면의 주요 부분에 대한 부호의 설명*

1,3,5,7 : 변환 회로2,6 : 중간 기억 및 전치 회로

4 : 전송 채널 또는 대용량 기억 장치18,19 : 범위 이동 회로

본 발명은 디지탈 신호, 특히 휘도 및/또는 색도 TV 신호의 분해능을 개선하는 방법 및 회로 장치에 관한 것으로, 상기 신호의 샘플링된 값은 예를 들어 이산 여현 변환에 의하여 각 블록으로 변환하는데, 여기서 직류성분을 나타내는 하나의 양 계수와 교류성분을 나타내는 다수의 음 및/또는 양의 계수가 발생되어, 계산과정중에 보다 작은 수의 값으로 제한되고, 반올림되고, 전송 및/또는 기억 후에 역변환된다.

TV 신호의 디지탈 전소중에 데이타 양을 감소시키기 위하여, 초기에 TV 신호를 공간 영역(spatial domain)으로부터 주파수 영역으로 블록으로 변환한 다음, 변환에 의해 획득된 필수적인 스펙트럼 계수만을 전송하고, 필수적이지 않은 스펙트럼 계수를 0으로 설정하며, 끝으로 변환된 값을 다시 공간 영역으로 역변환하는 것이 공지되어 있다. 상기 변환은 신호값과 변환함수의 곱셈에 의해 행하여지는데, 샘플당 비트수는 변환시의 곱셈으로 인해 증가하게 된다. 휘도 및/또는 색도 신호값(예를들어 8비트 플러스(+) 부호(sign))의 등급(gardation)의 충분한 분해능을 여전히 가지면서 샘플당 비트의 수를 감소시키기 위하여 계수 블록의 2배 정수 분할에 이은 변환값의 반올림(round-off)이, 예를 들어 블록사이즈 8×8의 2차원 변환과 관련하여 수행된다.

그러한 기술은, 예를 들어 1985년, 59권, 제3호 286-294 페이지에 있는 지. 보스텔만 등에 의한 전기통신 분야의 Ciderung von Video signalen[비디오 신호의 부호화]라는 논문에 개제되어 있다.

변환된 계수의 작은 교류(AC)계수에 의해, 즉, 원 화상의 평활 패턴에 의해 보다 조악한 패턴이 역변환 후에 생긴다는 것이 알려져 있다. 그 이유는 변환된 값의 반올림으로 인해 정보가 손실되고, 이에 따라 역변환 후에 정보가 부족해지기 때문이다. 이것은 비교적 고주파를 갖는 신호성분에 의한 마스킹의 부족으로 인해 가시적 간섭을 일으키게 된다.

본 발명의 목적은 주파수 영역에서의 각 신호워드의 위치, 즉, 비트의 수를 제한하는 한편, 역변환 후에 신호변화가 보다 적어지도록 하기 위한 방법을 제공하는데 있다.

본 발명의 상기한 목적은 다음의 방법에 의해 달성된다. 즉, 직류성분을 나타내는 양의 계수와 교류성분을 나타내는 다수의 음 또는 양의 계수가 각각 2차원 블록에 대하여 발생되도록 샘플링된 값이, 예를 들어 이산 여현 변환에 의해 블록으로서 변환되고, 이때 상기 계수를 나타내기 위해 요구되는 비트의 수가 상기 계수를 산출할 때 제한되고, 또한 상기 산출에 의해 얻어진 계수가 전송 또는 기억 후에 역변환되도록 하는 디지탈 신호, 특히 특정 휘도 또는 색도 TV 신호의 분해능을 개선하는 방법에 있어서, 2개의 단일 차원 변환으로 이루어진 2차원 변환이 개개의 블록에 대하여 실행되는데, 이때 제1 및 제2단일 차원 변환 사이에서, 상기 직류성분을 나타내는 계수의 수치값은 교류성분을 나타내는 계수가 점유하는 수치범위로 이동되며, 대응하는 부호를 가지고; 역변환 후 블록의 수치값은 본래의 수치 범위로 다시 변환되는 것을 특징으로 하는 디지탈 신호의 분해능을 개선하는 방법.

샘플링된 값의 변환 후에 계산되는 한 측의 직류(DC) 계수와 다른 측의 교류계수는 통상적으로 서로 다른 수치 범위를 점유한다. 직류계수는 단지 양의 값을 갖는 한편 교류계수는 양 및 음의 값을 갖는다. 그리고, 교류 계수의 크기는 직류계수의 크기의 1/2밖에 될 수 없다. 그러나 직류계수와 교류계수에 있어서 최고 값과 최저값간의 간격은 동일하다. 이러한 결과를 이용하여 본 발명에서는 수치 범위들 중 한 범위를 이동(displacement)시켜 직류계수의 값과 교류계수의 값에 대해 동일한 범위를 얻고 있다. 이로 인해, 데이타 워드의 유효값 범위가 계수의 양자화를 위해 최적으로 이용될 수 있다.

또한, 본 발명의 목적은 주파수 영역에서 가능한 값의 수를 제한하는 한편, 역변환 후에 신호변화가 보다 적어지도록 하기 위한 회로 장치를 제공하는데 있다.

이러한 목적은 다음의 회로 장치에 의해 달성된다. 즉, 직류성분을 나타내는 양의 계수와 교류성분을 나타내는 다수의 음 또는 양의 계수가 각각 2차원 블록에 대하여 발생되도록 샘플링된 값이 변환 회로에 의하여, 예를 들어 이산 여현 변환에 의해 블록으로 변환되며, 상기 계수를 나타내기 위해 요구된 비트의 수가 상기 계수를 산출할때 제한되고, 또한, 그에 대응해서 변환된 계수가 역변환 회로에 의하여 역변환되는 디지탈 신호, 특히 휘도 또는 색도 TV 신호의 분해능을 개선하는 회로 장치에 있어서, 상기 변환부는 디지탈 신호용 제1단일 차원 변환 회로와, 상기 제1단일 차원 변환 회로 다음에 위치되어, 상기 직류성분을 나타내는 계수의 수치값을 교류성분을 나타내는 계수가 점유하는 수치 범위로 이동시키는 제1범위 이동 회로(range displacement circuit)와, 상기 제1범위 이동 회로 다음에 위치되어, 상기 2차원 변환된 계수의 블록을 발생시키는 제2단일 차원 변환 회로를 구비하고, 상기 역변환부는 제2단일 차원 역변환 회로 앞에 위치되는 제1단일 차원 역변환 회로와, 상기 역변환 후 상기 블록의 수치값을 본래의 수치 범위로 변환하는 제2범위 이동 회로를 구비하는 것을 특징으로 하는 디지탈 신호의 분해능을 개선하는 회로 장치.

본 발명은 도면을 참고로 한 이하의 설명으로부터 보다 명확해질 것이다.

제1도에 도시된 공지된 변환 회로는 TV 화상 데이타를 각각 8×8화소를 포함하는 정방형 블록들로 분할하는 TV 신호 처리에 적합하다. 즉, 각각의 블록은 8행 8열의 화소로 구성되는 사각형 화상 영역을 나타낸다. 각각의 화소는 8비트 데이타 워드의 형태로 휘도 및/또는 색도값에 대응하는 256 양자화 단계의 양자화를 갖는 스캐닝값을 생성할 수 있다. 블록의 2차원 크기에 기초하여 2차원 변환이 실행되는데, 이때 먼저 수평방향의 제1차원 변환이 실행된 다음 수직방향의 제2차원 변현이 실행된다.

이 변환을 실행하기 위하여, 제1도에 도시한 회로 장치는 먼저 수평 방향의 제1의 변환 회로(1), 제1중간 기억 및 전치 회로(2), 수직방향의 제2의 변환 회로(3)를 포함한다. 회로(3) 다음에는 전송 채널 또는 대용량 기억 장치(4)가 접속되고, 장치(4)의 다음에는 수직방향의 제3의 변환 회로(5)와, 제2중간 기억 및 전치 회로(6)와, 수평방향의 제4의 변환 회로(7)로 이루어지는 역변환 시스템이 제공된다.

상기 4개의 변환 회로(1,3,5,7)는 부호 비트를 전송하는 VZ선에 의해 상호 연결되며, 각각 기억 장치 또는 각 기억 장치 영역 형태로 될 수 있으며, 예를 들어 상기 기억 장치의 기억 위치에는 변환 함수로 계산되었던 모든 발생된 변환값이 기억되고, 기억 장치의 입력이 어드레스될 때 출력으로 이동된다. 중간 기억 및 전치 회로(2,6)는 기억 장치 형태로 될 수 있는데, 여기서 기억된 값의 순서는 앞서 행에 포함된 값이 열로, 그리고 그 역으로 변환되도록 하는 방법으로 변경될 수 있다. 따라서, 계수를 형성하는 매트릭스가 90˚만큼 회전된다.

제1도의 여러 블럭 아래에는 샘플링된 값에 의해 점유된 값 범위, 또는 변환 후에 직류계수 및 교류계수에 의해 점유된 값 범위에 대해 10진 값으로 주어져 있다.

입력(8)에 나타내는 샘플링된 값은 0에서 255의 값 범위를 차지한다. 8×8 매트릭스의 8화소에, 예를 들어 수평방향의 1차원 변환이 실행된 것으로 가정하면, 변환회로(1)의 출력(9)에서 신호값 레벨의 수는 8인수만큼 증가된다. 따라서, 출력(9)에서 직류계수의 값 범위(G1)는 수치값 0에서 2040사이로 확장되고, 교류계수의 값 범위(We)는 -1020에서 1020 사이로 확장된다. 최하위의 3비트(LSB)를 무시함으로써 계수가 8로 분할되게 된다. 분할된 계수는 제2변환 회로(3)의 입력(10)에 공급될 값에 대한 기초가 되며, 이후에 출력(11)에서 새롭게 변환된 계수는 8인수만큼 다시 증가된다. 최하위의 3비트(LSB)를 다시 무시함으로써, 새롭게 변환된 계수는 이미 언급한 직류계수와 교류계수의 범위로 제한된다.

전송 채널이나 대용량 기억 장치(4)의 입력(12)에서, 직류계수를 위해서는 이용가능한 256등급(gradation)을 갖는 값이 존재하지만, 교류계수를 위해서는 128등급만이 존재한다. 따라서, 교류계수에 대한 값은 더 조악하게 양자화되며, 스테아스텝(stairstep) 패턴이 점진적 휘도 또는 색도 변경과정에서 가시화된다는 점에서 양자화 오류가 간섭으로서 발생하게 된다.

기억 및/또는 전송 후, 출력(13)에 나타나는 변환되 값은 비디오 영역으로 다시 역변환되는데, 이것은 앞서의 변환과는 역의 방법이다. 역변환은 우선 1차원적으로 열에 의해 이루어진다. 회로(5)는 입력(14)에 존재하는 데이타 워드로부터 역변환 후에 출력(15)에서 직류계수에 대하여 0 내지 2040의 값 범위를 가지고, 교류계수에 대하여 -1020과 +1020의 값 범위를 가지는 데이타 워드를 제공한다. 그러나, 장치(6)에 전달되는 값 범위는 단지 직류계수에 대하여 0에서 +255로 되고, 교류계수에 대하여 -127에서 +127로 된다. 그 이유는 보다 높은 2진 비트가 0과 동일하기 때문이다. 최상위의 3비트(MSB)는 고려할 필요가 없다. 언급한 값 범위중 직류계수는 0에서 255가지를 사용하고 교류계수는 -127과 +127을 사용한다.

이들 값 범위의 데이타 워드는 중간 기억 및 전치 회로(6)에서 행 및 열이 교환된 후에 제4변환 회로(7)의 입력(16)에 도달한다. 역변환 후, 데이타 워드는 제4변환 회로(7)의 출력(17)에 다시 나타나고, 최상위의 3비트(LSB)는 고려되지 않는다. 샘플의 값 범위는 다시 0과 255 사이에 놓인다.

제2도의 회로 장치는 제1도의 회로 장치와 기본적으로 유사하고, 부가로 범위 이동 회로(18 및 19)가 제공되어 있으며, 이 회로는 예를 들어 일정값에 가변값을 부가하기 위한 부가회로 형태이다. 아직 한정되어 있지 않은 다수의 가능한 값으로 제1변환된 직류계수를 처리할 때, 최대값 범위의 1/2이 입력(20)에 존재하는 각각의 일정한 값으로부터 감산되며(즉, 2040에서 1020으로 감산되며), 그 결과 출력(21)에서 새로운 값 범위가 -1020과 +1020 사이에 놓이게 된다.

따라서, 직류계수의 값 범위는 교류계수의 값 범위와 일치한다. 여기서는 최하위의 3비트(LSB)의 생략에 의한 8로의 분할 대신에, 단지 4에 의한 분할이 실행된다. 이제 가능한 직류계수의 음의 수치 범위는 교류계수의 경우와 동일하게 표현된다. 이 단계는 변환 회로(3)에서 -255에서 +255까지의 분해능으로 처리될 수 있는 교류계수에 유리하게 된다.

다음 단계에서 부가의 변환과 역변환은 제1도의 변환과 일치한다. 그러나, 2차원의 역변환 후에는 본래의 값 범위로 복구될 필요가 있다. 이것은 부가의 범위 이동 회로(19)에 의해 실행되는데, 이때 수치값 255가 입력(22)에 존재하는 데이타 워드에 부가되고, 그 결과가 2로 분할된다. 그때, 데이타 워드가 출력(23)으로 부터 판독되며, 그의 값 범위는 0에서 255로 된다.

상술한 방식에 이하여, 비트의 수를 증가시키지 않고, 공간 영역의 값의 재생중에 휘도 및 색도값을 보다 점진적이고 보다 현저하게 등급화하는 2인수만큼의 비교적 큰 분해능으로 상기 계수를 기억하거나 전술할 수 있다.

본원은 1987년 8월 26일 출원된 독일 특허출원 제P3728444.4호에 게재된 요지와 관련되고 있으며, 그 내용이 본 명세서에 참고로 삽입된다.

이상 설명된 본 발명의 특정 실시예는 본 발명의 사상으로부터 벗어남이 없이 여러 변경이 이루어질 수 있다는 것을 이해하여야 한다. 본 특허청구의 범위는 본 발명의 범위와 사상내에서 상기 변경을 포함하기 위한 것이다.

따라서, 상기 기술된 실시예는 본원 발명의 일예를 나타낸 것이지, 본원 발명을 제한하는 것으로 이해되어서는 않된다.

Claims (6)

1. 디지탈 신호의 샘플링 값이 이산 여현 변환(1,3)에 의해 블록으로 변환되어 직류성분(G1)을 나타내는 양의 계수와 교류성분(We)을 나타내는 다수의 음 또는 양의 계수가 각각의 2차원 블록에 대하여 발생되고 상기 계수를 나타내기 위해 요구되는 비트의 수가 상기 계수를 산출할 때 제한되며; 상기 산출에 의해 얻어진 계수가 전송 또는 기억(4)후에 역변환(5,7)되도록 하는, 디지탈 신호인 휘도 또는 색도 TV 신호의 분해능을 개선하는 방법에 있어서, 2개의 단일 차원 변환으로 이루어진 2차원 변환(1,2)이 개개의 블록에 대하여 실행되며; 상기 제1 및 제2 단일 차원 변환(1,2) 사이에서 상기 직류성분을 나타내는 계수의 수치값은 교류성분을 나타내는 계수가 점유하는 수치범위로 이동(18)되고, 이에 대응하는 부호(VZ)를 가지고; 역변환(5,7)후 상기 블록의 수치값은 본래의 수치 범위로 다시 이동(19)되는 것을 특징으로 하는 디지탈 신호의 분해능을 개선하는 방법.
2. 제1항에 있어서, 상기 직류성분의 수치값 이동(18)을 위하여, 상기 제1변환(20:MSB…LSB)후에 직류성분에 유효한 수치 범위의 1/2에 해당하는 값을 각각의 직류성분으로부터 감산시키는 것을 특징으로 하는 디지탈 신호의 분해능을 개선하는 방법.
3. 디지탈 신호의 샘플링값이 변환회로(1,3)에 의하여, 이산 여현 변환에 의해 블록으로 변환되어 직류성분(G1)을 나타내는 양의 계수와 교류성분(We)을 나타내는 다수의 음 또는 양의 계수가 각각 2차원 블록에 대하여 발생되고, 상기 계수를 나타내기 위해 요구된 비트의 수가 상기 계수를 산출할 때 제한되며; 상기 변환된 계수가 역변환 회로(5,7)에 의하여 역변환되는, 디지탈 신호인 휘도 또는 색도 TV 신호의 분해능을 개선하는 회로장치에 있어서, 상기 변환부는 디지탈 신호용 제1단일 차원 변환 회로(1)와, 상기 제1단일 차원 변환 회로 다음에 위치되어, 상기 직류성분을 나타내는 계수의 수치값을 교류성분을 나타내는 계수가 점유하는 수치영역으로 이동시키는 제1범위 이동 회로(18)와, 상기 제1범위 이동 회로 다음에 위치되어, 상기 2차원 변환된 계수의 블록을 발생시키는 제2단일 차원 변환 회로(3)를 구비하고, 상기 역변환부는 제2단일 차원 역변환 회로(7) 앞에 위치되는 제1단일 차원 역변환 회로(5)와, 상기 역변환 후 상기 블록의 수치값을 본래의 수치 범위로 변환하는 제2범위 이동 회로(19)를 구비하는 것을 특징으로 하는 디지탈 신호의 분해능을 개선하는 회로장치.
4. 제3항에 있어서, 상기 제1범위 이동 회로(18)는 상기 제1변환(20:MSB…LSB)후에 직류성분에 유효한 수치 범위의 1/2에 해당하는 값을 각각의 직류성분으로부터 감산시키는 것을 특징으로 하는 디지탈 신호의 분해능을 개선하는 회로 장치.
5. 제3항 또는 제4항에 있어서, 상기 제2범위 이동 회로(19)는 상기 제2역변환 회로의 출력(17)에서의 수치값에 유효한 수치 범위의 1/2에 해당하는 값을 블록의 각각의 수치값에 가산시키는 것을 특징으로 하는 디지탈 신호의 분해능을 개선하는 회로 장치.
6. 제1항 또는 제2항에 있어서, 상기 직류성분이 수치값 이동(18)을 본래의 수치 범위로 다시 이동(19)시키기 위해, 상기 역변환 후의 수치값에 유효한 수치영역의 1/2에 해당하는 값을 블록의 각각의 수치값에 가산시키는 것을 특징으로 하는 디지탈 신호의 분해능을 개선하는 방법.

Images