KR0136877B1 - 인지 시스템용 아키텍처 - Google Patents

Abstract

내용 없음.

Description

[발명의 명칭]

인지 시스템 아키텍처

[기술 분야]

본 발명은 병렬 처리를 사용하여 복수의 복합 타스크(complex task)를 관리 및 제어하도록 된 인지 시스템(congnisant system)에 관한 것으로, 특히 다수 및 동시 사건의 병렬 처리를 관리 및 제어하는 하이 레벨 인공 지능을 구현할 수 있는 시스템의 아키텍처에 관한 것이다.

[배경 기술]

넓은 개념으로서는 진정한 의미의 인공 지능을 구성하는 것에 관한 것이다.

본 발명의 주안점은 명백하게 어느 정도의 인공 지능을 갖는 종래의 컴퓨터에 사용가능한 신규한 프로그래밍 소프트웨어 배열에 있다.

프로그램 범위와 그 복잡성이 급속도로 증가됨에 따라, 이를 처리하기 위한 보다 효율적인 방법을 제공할 필요성이 인공 지능 시스템 하드웨어 기술자에게 부여되어 왔다. 이러한 필요성은 헤드 배치 시간 등과 같이 향상된 디스크 동작 속도에 의해 이상적으로 동반되는 소위, 병렬 처리를 통해 달성된다. 검색 기술, 관계 데이터 베이스 및 내용 어드레싱 가능성(content addressibility)은 개선된 통합 컴퓨터 성능을 추구하는 도중 나타난 다른 몇몇 기술이다.

인공 지능 시스템은 그 시스템이 학습 수단을 갖도록 우선하는 의무로 연역적 또는 귀납적 추론(推論)의 두 영역으로 광범위하게 분리된다.

관련 문헌에는 인지 모델링이나 두뇌 모델등에 관한 논의가 포함하고 있으나, 최신 기술에 대한 설명은 단편적이며, 항상 종래 또는 전형적인 직렬 순차 폰 노이만계 디스크 동작 컴퓨터에 적용된다. 그 실시예들은 더욱 효율적인 통신 요건이 부울 N 입방 모델(Boolean N Cube Models)등을 통해 달성되는 병렬 처리에서 알 수 있다.

이러한 모델들에서, 일종의 뇌세포 활동을 모방한 뉴우론 네트(Neuron Nets)들이 전통적인 소프트웨어 프로그래밍에서 전개된다(deployed). 따라서, 디스크 분할 및 '가상' 메모리 구성을 통한 메모리 이용을 개선할 수 있는 기술이 주목되고 있으며, 더 빠른 데이터 경로 및 처리에 대한 요구를 비소화 갈륨과 비소화 알루미늄 갈륨과 같은 더욱 효육적인 매체로 제조된 초고속 집적 회로(VHISIC)를 통해 달성된다. 수십 나노초(nanoseconds)의 범위의 메모리 액세스 속도는 상기 매체로부터 달성되나, 정보 처리를 위해 그러한 매체를 이용하는 병렬 처리 기법을 사용하는 컴퓨터 시스템들은 아직 300ms의 최대 전도 속도를 갖는 시스템인 인간의 두뇌에 의한 것과 같이 수행되지 못한다.

이러한 제한에도 불구하고, 설계자들은 관습적인 설계 개념들을 벗어나려 하였고, 이에 따라 한정적 처리 기법을 적용한 다음과 같은 보기들이 전개되었다:

직렬(serial) 컴퓨터와 함께 사용될 소프트웨어의 개발;

직렬 컴퓨터에 코-프로세서(co-processor)의 부가;

신경망 네트워크에 다수의 프로세서 소자들은 포함하는 VLSI 회로의 개발.

어떤 시스템들은 기억된 논리 적응형 마이크로 회로, 신경망 회로, 다층화, 피드백 메카니즘 및 단기(短期) 기억 장치의 적용을 통해, 저 레벨 지능 상태를 달성할수 있었으나, 여전히 인공 지능의 창시자들은 혼자 힘으로 배울 수 있는 기계를 개발하지 못했다. 이러한 불능의 원인이 되는 주 요인은 설계자들이 여전히 폰 노이만 아키텍처에 내장된 기본 구성을 이용하는 것에 있으므로, 컴퓨터에서 하이 레벨의 인공 지능을 달성하기 위해서는, 기계 구조내의 교육 인지(nurture cognisance)에 더욱 적극적인 환경을 제공하는 다른 아케텍처쪽을 고려할 필요가 있다고 보인다.

따라서, 본 발명의 목적은 효율적이고 신뢰성 있으며, 비교적 저렴하게 병렬 처리를 사용하여 다수의 복합 타스크들은 제어하기에 적합한 환경을 제공하는 인지 시스템 아키텍처를 제공하는 것이다.

본 발명의 한 측면에 따르면, 각각이 특정 타스크를 실행할 수 있는 복수이 개별 지능 프로세서; 상기 정보의 기억을 결정하기 위해 상기 지능 프로세서에 의한 조사용으로 정보를 수신하여 제공하도록 된 메모리 수단으로, 상기 메모리 수단은 상기 정보를 기억하는 소정 위치에 배열된 일련의 메모리 소자들을 갖는 메모리 수단; 상기 병렬 처리를 수행하기 위해 하나의 지능 프로세서를 다른 프로세서와 연결하는 수단; 및 시스템에 또는 시스템으로부터 정보를 입출력하는 인터페이스 수단을 포함하고, 상기 연결 수단은 상기 지능 프로세서 중 어느 하나를 다른 지능 프로세서와 연결시켜, 복수의 접속된 프로세서간에 언제든지 한번에 직접 통신이 발생하도록 하며, 관리 수단은 하나 이상의 상기 지능 프로세서이고, 상기 모든 지능 프로세서에 의해 수행되는 상기 특정 타스크에 관한 상기 메모리 수단과 상기 인터넷이스 수단에 의해 수신된 정보 및 상기 인지 시스템에 의해 전체로서 수행되는 상기 타스크; 및 상기 프로세서 및 상기 인터페이스 수단간의 통신;을 조직하고 지시하도록 되는 인지 시스템이 제공된다.

개별 지능 프로세서는 상호 작용하고 그 소정 타스크외에도 추가 타스크를 수행할 수 있다.

바람직하게, 상기 메모리 소자들은 위치(location)가 아닌 내용(content)에 의해 어드레싱된다.

바람직하게, 상기 메모리 수단은 상기 관리 수단을 포함하는 상기 지능 프로세서들 중 적어도 몇몇 프로세서에 의해 사실상 동시에 액세스될수 있고 그들로부터의 정보로 보충된다. 메모리 수단으로 액세스하도록 하는 특정 지능 프로세서들은 선택적으로 정해질 수 있다.

바람직하게, 상기 메모리 수단은 지속적인 정보를 기억하기 위한 메인 메모리와, 일시적인 정보를 기억하기 위한 액티브 메모리를 포함한다.

바람직하게, 상기 메인 메모리는 상기 관리 수단과 상기 선택된 다른 지능 프로세서들에 의해 사실상 동시에 액세스될 수 있고, 상기 관리 수단 및 지능 프로세서와 상기 액티브 메모리로부터의 정보로 보충될 수 있다.

바람직하게, 상기 관리 수단은 상기 메모리 수단내에 기억된 타스크들에 관련된 몇몇 상기 정보에 관한 상기 시스템의 기본 동작을 모니터하고 관리하는 관리 지도기수단(administrator means)과, 상기 메모리 수단내에 기억된 모든 정보에 관한 시스템의 전체 동작을 모니터하고 관리 지도하는 실행 제어기 수단을 포함한다.

바람직하게, 상기 관리 지도기 수단은 시스템의 동작 상태의 우발 사건 및 인지를 유지하기 위해, 상기 지능 프로세서들과 인터페이스 수단을 모니터할 수 있고, 상기 지능 프로세서들과 인터페이스 수단 사이의 선택된 정보의 통신을 지지할 수 있다.

바람직하게, 상기 관리 지도기 수단은 또한 상기 우발 사건을 해소하도록 상기 지능 프로세서, 메모리 수단 및 실행 제어기 수단과 상호 동작할 수 있다.

바람직하게, 상기 인터페이스 수단은 다른 형의 정보가 상기 관리 지도기 수단에 의해 정밀 조사되는 방식으로 시스템에 입력된 일정형이 정보를 상기 관리 지도기 수단으로 직접 전하고(channel), 다른 형의 정보를 다른 상기 지능 프로세서들에 직접 전하는 채널을 포함한다.

바람직하게, 상기 액티브 메모리는 단기 메모리(Short term memory) 및 화상 메모리(iconic memory)를 포함하고, 상기 다니 메모리는 상기 실행 제어기 수단에 의해 모니터되고 사용되도록 상기 화상 메모리로부터 단기 과도 정보(short term transient information) 를 임시로 기억하고; 상기 메인 메모리로 전송된 상기 실행 제어기 수단에 의해 선택된 상기 과도 정보로 상기 메인 메로리를 보충하여, 상기 선택된 과도 정보를 지속 정보로 변환하며; 및 단시간 주기가 경과하면 상기 실행 제어기 수단에 의해 선택되지 않은 상기 단기 메모리내의 잔여 과도 정보를 서서히 소거하는 것; 에 전용되고, 상기 화상 메모리는 상기 단기 메모리를 상기 실행 제어기 수단에 의해, 모니터되고 선택적으로 사용되도록 상기 관리 지도기 수단으로부터 수신된 일시 과도 정보를 임시로 기억하고, 상기 실행 제어기 수단에 의한 고료를 위해 상기 실행 제어기 수단에 의해 선택되어 상기 단기 메로리로 전송되는 상기 일시 과도 정보로 상기 단기 메모리를 보충하여, 상기 선택된 일시 과도 정보를 단기 과도 정보로 변화하며; 및 상기 단시간 주기보다 훨씬 짧은 일시 시간 주기가 경과하면, 상기 실행 제어기 수단에 의해 선택되지 않은 상기 화상 메모리내의 잔여 과도 정보를 서서히 소거하는 것; 에 전용된다.

바람직하게, 임의의 하나 이상의 상기 지능 프로세서들은 다음 타스크들을 수행하기 위한 수단을 포함한다.

[i] 그래픽(graphics)을 발생하고 표시하는 그래픽 처리;

[ii] 신원 인식을 위해 인코딩된 입력을 디코우딩(解讀)하기 위한 신원 인식 처리;

[iii] 상기 인터페이스 수단을 통해 전송된 출력용 정보의 지능적 처리를 수행하기 위한 출력 처리와;

[iv] 상기 인터페이스 수단을 통해 수신된 입력용 정보의 지능적 처리를 수행하기 위한 입력 처리와;

[v] 지능 장치로 외부적으로 시스템의 양방향성 통신을 제어하기 위한 전기 통신 처리.

지능 프로세서들은 상기 타스크[i] 내지 [v] 외에도 추가 타스크들을 수행할 수 있다.

[도면의 간단한 설명]

본 발명은 그 실시예에 대한 다음 설명을 통하여 더욱 잘 이해될 것이다. 상기 설명은 인지 시스템의 구성 요소가 인간 두뇌의 구성을 모방하여(simulate) 배열된 인지 시스템 아키텍처를 도시한 제1도를 참조하여 이루어진다. 제2도는 구성 요소를 인터페이스하는 다양한 버스를 도시한 블록도이다. 제3도는 관리 수단과 단기 및 화상 메모리 사이의 인터페이스의 아키텍쳐를 도시한 블록도이다.

[발명의 실시]

제1도에 도시된 바와 같이, 인지 시스템(11)은 일반적으로 특정 타스크와 관련된 프로세서(A) 및 관리 수단(B)들을 포함하는 복수의 지능 프로세서들, (예를 들면, 프로그램 가능한 프로세설), 메모리 수단(C), 인터페이스 수단(D) 및 모든 지능 프로세서(A)들 사이의 연결 수단(도시안됨)을 포함한다. 인터페이스 수단(D)은 시스템을 일련의 외부 장치(E)들에 접속한다.

지능 프로세서(A 및 B)들 각각은 마이크로프로세서, 입력/출력 (I/O) 인터페이스, 펌웨어(firmware) 및 프로세서의 동작을 제어하는 응용 소프트웨어를 하우징하는 국부 상주(常駐) 메모리를 포함하여, 펌웨어 및 응용 소프트웨어 지시에 따라 그 필수 처리 긴으을 수행할 수 있도록 되어 있다.

펌웨어 및 소프트웨어는 각각 기계 및 특정 응용 프로그램일 수 있고, 문제의 프로세서에 의해 수행되도록 한 특정 기능으로 맞추어진(customised) 종래의 형태일 수 있다. 이러한 펌웨어 및 소프트웨어의 디자인은 본 발명 분야의 당업자에게 명백하기 때문에, 수행되어야 할 특정 타스크가 이하에서 설명되고 인지 시스템이 택한 응용 프로그램에 의해 결정된다면, 상기 펌웨어 및 소프트웨어의 디자인은 더 설명하지 않을 것이다.

본 발명의 실시예에 있어서, 프로세서(A)는 그래픽 처리 수단(13), 신원 인식 수단(15), 출력 처리 수단(17), 입력 처리 수단(19), 음성 합성 처리 수단(21), 음성 인식 처리 수단(23) 및 영상 인식 처리 수단(25)으로 기능적으로 배열된다.

그래픽 처리 수단(13)을 제공하는 프로세서(A), 즉, 그래픽 프로세서(13)는 E에서 적당한 그래픽 출력 장치로의 출력용 그래픽 정보를 처리, 발생 및 표시하는 프로그램에 따라 수행되고, 상기 프로세서에 전용되는 국부 상주 메모리에 기억된다. 상기 프로세서(13)는 필요할 때, 그 특정 타스크를 수행할 수 있도록 하기 위해 필요로 하는 기억된 정보를 위해, 제1도를 집합적으로 도시된 메모리 버스(47)의 일부를 형성하는 전용 메모리 액세스 버스(47a)를 거쳐, 메모리 수단(C)의 허용 부분으로 즉시 액세스할 수 있다.

식별 인식, 즉, 인식 프로세서(15)를 제공하는 프로세서(A)들은 식별 인식을 위해 보안 카드, 지문, 신원 키트(identikit)등과 같은 코드화된 입력을 디코딩하는 주요 할당 업무를 갖는다. 이러한 프로세서들은 그에 전용된 국부 상주 메모리에 기억된 적당한 알고리즘을 포함하는 컴퓨터 프로그램을 가지며, 필요할 때 메모리 버스(47)의 일부를 형성하는 전용 메모리 액세스 버스(47b)를 거쳐, 메모리 수단(C)의 허용 부분에 즉시 액세스를 한다.

출력 프로세서(17)는 인터페이스 수단(D)을 통해 외부 장치(E)에 전송될 출력용 정보를 지능 처리를 수행하도록 된다. 이전의 과정에서와 같이, 이 프로세서는그 전용인 국부 상주 메모리에 기억된 알고리즘을 포함한 컴퓨터 프로그램을 구비하며, 필요할 때 메모리 버스(47)의 일부를 형성하는 그 전용 메모리 액세스 버스(47c)를 거쳐 상기 메모리 수단(C)의 허용 부분으로 즉시 액세스한다.

입력 프로세서(19)는 외부 장치(E)로부터 인터페이스 수단(D)를 통해 수신된 입력용 정보의 지능 처리를 수행하도록 한다. 이전의 프로세서와 같이, 입력 프로세서는 그 전용 국부 상주 메모리내에 저장된 알고리즘을 포함하는 컴퓨터 프로그램을 구비하며, 필요시 역시 상기 메모리 버스(47)의 일부를 형성하는 그 전용 메모리 액세스 버스(47d)를 거쳐 메모리 수단(C)의 허용 부분에 수간 액세스를 한다.

다른 프로세서(21, 23, 25)의 기능도 설명이 필요없이 이전의 프로세에서와 같이, 각각이 그 전용 국부 상주 메모리에 기억된 알고리즘을 포함하는 컴퓨터 프로그램을 가지고 있고, 필요할 때 메모리 버스(47)의 일부를 형성하는 각각의 전용 메모리 액세스 버스를 거쳐, 메모리 수단(C)의 허용 부분에 즉시 액세스한다.

다른 프로세서(21, 23, 25)의 기능도 설명이 필요없이 이전의 프로세서에서와 같이, 각각이 그 전용 국부 상주 메모리에 기억된 알로리즘을 포함하는 컴퓨터 프로그램을 가지고 있고, 필요할 때 메모리 버스(47)의 일부를 형성하는 각각의 전용 메모리 액세스 버스를 거쳐, 메모리 수단(C)의 허용 부분에 즉시 액세스한다.

또한, 특별한 전기 통신 프로세서(45)들은 지능형이고, 외부 장치(E)들 중의 하나와 같이 시스템의 외부에 위치된다. 이러한 프로세서(45)는 필수적으로 외부가 아닌 시스템의 내부에 있는 지능 프로세서(A 및 B) 중 어느 하나를 구성하는 것으로는 여겨지지 않으며, 이에 따라 이러한 프로세서를 연결하는 수단에 의해 다른 지능 프로세서(A 및 B)와 직접 연결되지 않는다. 이러한 프로세서의 기본 기능은 어떤 외부 장치와 시스템 사이의 지능적인 양방향 통신을 제어하는 것이다. 따라서, 프로세서는 프로토콜(protocol)동작을 취급하고, 다른 프로세서(A) 및 메모리 수단(C)과 인터페이스 수단(D)를 거쳐 통신하며, 적절한 경우, 관리 수단(B)과 통신한다.

메모리 수단(C)은 그 정보를 기억하는 소정 위치에 배열된 일련의 메모리 소장들을 포함한다. 메모리 수단의 소정 위치는 지능 프로세서(A)들에 의해 수행된 타스크들과 일반적으로 관련된 개별 메모리 구획으로 구분된다. 따라서, 지능 프로세서에 의해 수행될 한 타스크 또는 다른 것에 관련된 정보는 적당한 메모리 구획에 기억되어, 메모리 수단내에 정보의 관계 배열을 용이하게 한다.

메모리 수단(C)은 메인 메모리와 액티브(active) 메모리를 포함한다. 메인 메몰리는 지속적인 정보를 기억하기 위한 장기(長期) 메모리(27)를 포함하고, 액티브 메모리는 서로 다른 시간 주기로 과도 정보를 기억하도록 된 단기 메모리(29) 및 화상 메모리(31)를 포함한다. 각각의 지능 프로세서(A 및 B)용 상주 메모리는 그 국부 상주 메모리에 의해 제공된다.

장기 메모리(27)는, 특히, 병렬 처리를 용이하게 하는데 특징이 있는 설계로 되어 있다. 더욱이, 이 메모리는 매트릭스 형태로 상호 접속된 메모리 소자들을 갖는 고밀도 리드/라이트(read/write) 메모리이다. 메모리 소자들은 다수의 다른 프로세서(A 및 B)에 의해 동시에 어드레싱되는 방식으로 상호 접속된다. 정보는 각 소정 위치가 그에 상관적으로 배열된 정보를 포함하도록 상관 방식으로 메모리 소자들의 상술한 위치내에 기억된다. 따라서, 지능 프로세서에 의한 메모리 소자의 어드레싱은 위치가 아닌 내용에 따라 이루어진다.

장기 메모리(27)는 여러 프로세서(A)들에 의해 조건부로 액세스 가능하고 관리 수단(B)에 의해 선택적으로 액세스 가능한 지식 베이스(knowledge base)를 형성하도록 정보를 보유한다.

장기 메모리(27)는 기억 소자로서 작용할 수 있는 적당한 매체내에 내장될 수 있다. 예를 들어, 메모리 소자들은 센서 헤드에 의해 독출되거나 기입될 수 있는 플로피/하드 디스크와 같은 종래의 자성 매체로 구성되거나, 전자 수단에 의해 어드레싱될 수 있는 고체 상태의 전하 기억 장치이다. 나아가, 메모리 소자들은 레이저 메모리들과 같은 새로운 형태의 메모리 기술로 상입될 수 있다. 그러나, 최적 배열에서 메모리 소자들은 복수의 프로세서들에 의해 둘 이상의 메모리 소자들의 동시 어드레싱을 가능하게 하도록 상호 접속되는 형태일 것이라고 생각할 수 있다. 따라서, 직렬 메모리 액세스만을 가능하게 하는 구조보다는 병렬 기억 액세스를 가능하게 하는 메모리 구조들이 이용된다. 자성 및 레이저 기억 매체의 경우에는, 병렬 메모리 액세스는 장기 메모리(27)에 액세스하는 프로세서당 하나인 많은 디스크 드라이브 및 한번에 각 드라이브에 기입 전용인 다른 프로세서를 사용하고, 필요시에 둘 이상의 드라이브내에 존재하는 반사형 정보를 업데이트시켜 달설될 수 있다. 이러한 반사형 정보를 복제하여, 복수의 지능 프로세서(A) 및/또는 (B)는 개별적이며 동시에 동일한 또는 다른 메모리 영역으로 효율적으로 액세스할 수 있도록 한다. 고체 상태의 메모리 매체의 경우에, 이것은 3차원 일 수 있고, 장기 메모리를 구현하기 위해 보다 바람직한 구조인 매트릭스 어드레스 구조에 의해 달성될 수 있다.

인터페이스 수단(D)은 필수적으로 정보 채널(33)과, 외부에서 시스템으로 그리고 시스템으로부터 외부로 정보를 전송하는 입력/출력 포트(39)를 포함한다. 따라서, 상기 입력/출력 포트(39)는 출력 장치(41), 입력 장치(43) 및 특별한 전기 통신 프로세서(45)와 같은 외부 장치(E)에 접속된다. 출력 장치(41)는 디스플레이, 프린터, 디지탈 제어 출력, 국부 상태 표시기등을 포함한다. 입력 장치는 국부 대화식 작용 입력, 애널로그 입력 및 디지탈 입력을 포함하고, 전기 통신 프로세서(45)는 RS232, 20mA 전류 인터페이스, RS422, BYSYNC, DDCMP, HDLC등과 같은 비동기 및 동기 프로토콜을 포함하는 각종 통신 프로토콜에 접속을 위한 수신 및 송신 회로를 포함할 수 있다.

채널(33)은 적당한 지능 프로세서(A 및 B)로 직접적으로 인터페이스 수단(D)에 의해 수신된 선택 정보를 전하는 대화식 인터페이스의 형태이고, 이후 더 상세히 설명될 것이다.

관리 수단(management means:B)은 두개의 실행 부재를 포함하는데, 즉, 고나리 지도기 수단이나 관리 지도기(35)와 실행 제어기 수단이나 인텔렉트(intellect:37)이다. 관리 지도기(35) 및 인텔렉트(37)는 관리 수단이 그 하위 부재들 중 관리 타스크를 계층적으로 분할함에 의해 시스템에 전체 동작을 관리할 수 있도록 하는 특별한 지능 프로세서이다.

관리 지도기(35)는 프로세서(A) 보다 비교적 더 높은 레벨의 처리를 실행하고, 필수적으로 모든 입력 및 출력 발생을 계층적으로 통합하는 망상(網狀) 작동 시스템의 형태이다. 더욱이, 관리 지도기(35)는 필수적으로 시스템내의 기본 통신 동작을 모니터하고 관리한다. 이 점에 관하여, 관리 지도기(35)는 장기 메모리(27)로 직접 액세스하도록 하는 전용 메모리 액세스 버스를 갖지 않는다는 점에서 다른 지능 프로세서(A) 및 인텔렉트(37)와 구별된다. 인텔렉트(37)는 시스템의 최상위 지능을 구성하고 전 메모리 수단(C) 내에 기억된 정보에 관한 우발 사건을 해소하고 시스템의 동작을 모니터하는 권한을 갖는다. 따라서, 인텔렉트(37)는 장기 메모리(27)의 임의의 부분으로 순간적인 액세스 버스(47e)를 포함한다. 관리 지도기(35) 및 인텔렉트의 기능들은 각각의 상주 펌웨어에 의해 각각 결정되고, 이에 따라 종래의 소프트웨어 개발 기술을 사용하여 용이하게 달성될 수 있다.

지능 프로세서들(A 및 B) 사이의 연결 수단은 통신이 전달될 수 있는 임의의 망형 통신망(49)를 포함한다. 예를 들어, 상기 수단은 데이터를 한 프로세서로부터 다른 것으로 전달하여 이와 같이 여녈된 프로세서들 사이에 즉시 통신을 하게 할 수 있는 버스들을 포함한다. 따라서, 하나의 프로세서는 복수의 다른 프로세서들로 연결되는 것에 의해 그 사이에 직접 통신을 가능하도록 하여, 특히, 타스크를 수행하는데 자원을 공유할 수 있게 하는 복수의 수단을 가질 수 있다.

상술한 것으로부터, 시스템의 여러 구성 부분들 사이의 상대적인 상호 작용은 최적 속도로 병렬 처리를 용이하게 하기 위해, 사위에 있도로 구성된다는 것을 알 수 있다.

따라서, 지능 프로세서(A) 및 인텔렉트(37)는 임의의 프로세서가 장기 메모리 (27)내의 임의의 관련 메모리 소자로 즉시 직접 액세스하도록 배열된다. 이러한 액세스는 메모리 버스(47)을 거쳐 프로세서들의 펌웨어에 의해 지지되고, 이에 따라 단일 버스를 사용하는 인터프로세서 통신으로부터 발생하는 버스 우발 사건과 무관하다. 따라서, 각 타스크 관련 프로세서(A)는 망형 통신망(49)를 거쳐 메모리 액세스와 무관하게 서로 다른 프로세서(A) 및 프로세서(B)와 상호 작용할 수 있다.

상술한 바와 같이, 장기 메모리(27)는 메모리 버스(47)를 통해 임의의 프로세서(A) 및 인텔렉트(37)에 의해 액세스될 수 있다. 또한, 장기 메모리의 선택된 메모리 소자들은 경로(50)를 거쳐, 인텔렉트(37)에 의해 결정된 바와 같은 단기 메모리(29), 타스크 관련 프로세서(A)및 관리 지도기(35)로부터의 정보에 의해 판독하거나 보충되도록 액세스된다.

단기 메모리(29)는 인텔렉트(37)와는 직접 상호 작용할 수 있다. 단기 메모리 (29)는 필수적으로 화상 메모리(31)로부터의 단기 과도 정보를 일시적으로 기억하는 데 전용되는 소거 가능 메모리를 포함한다. 이 정보는 인텔렉트의 재량하에서 인텔렉트에 의해 모니터 및 선택적으로 사용되기 위해 비교적 단시간 주기 동안 상기 메모리내에 기억된다. 따라서, 단기 메모리(29)내에 기억된 이 과도 정보는 결국 단시간 후에 소거되고, 만일 인텔렉트(37)가 장기 메모리(27)에 이 정보를 보충하지 않기로 결정했다면, 단시간 주기의 경과 후 화살표(52)로 나타낸 경로를 통해 단기 메모리로부터 버려진다.

화상 메모리(31)는 인텔렉트(37) 및 관리 지도기(35)와 직접 상호 작용할 수 있고, 시스템 관리 지도기(35)에 의해 그로 전송된 정보로 제공된다. 화상 메모리(31)는 인텔렉트의 판단에 의한 선택을 위해 극히 단시간 주기 동안 과도 정보를 일시적으로 기억하는데 전용된다. 따라서, 화상 메모리는 이러한 정보가 소거되고 화살표(53)로 나타낸 경로를 통해 메모리로부터 버려지기 전에, 단기 메모리(29)의 단시간 주기보다 훨씬 적은 과도 시간 주기 동안 상기 정보를 홀드하는 선입 선출형 상태 레지스터를 포함한다. 따라서, 인텔렉트(37)는 화상메모리(31)를 그 판단으로 모니터하고, 시스템에 적절한 항목의 정보인지 여부를 결정한다. 인텔렉트 그 판단으로 단기 메모리(29)에 더욱 신중하게 정보를 보충한다.

상기 단기 메모리 및 화상 메모리의구현예는 두개의 분리된 버스상에 일반적인 직접 메모리 액세스 기법을 사용하여, 상기 인텔렉트(37)로부터 단기 메모리 및 화상 메모리로의 액세스(68a)와 관리 지도기(35)로부터 화상 메모리(31)로의 액세스(68b)이다.

상술한 바와 같이, 화상 메모리는 선입 선출형 메모리이거나 데이타가 그를 통해 연속적ㄷ으로 시프트되는 일군의 레지스터이다. 어떠한 경우이든, 데이타는 제3도에 도시된 화상 메모리와 관련된 주기적인 클록(69)에 의해 발생된 클록 신호에 따라, 메모리에 먼저 있던 것은 새로운 데이타에 의해 덮어쓰거나 데이타가 일군의 시프트 레지스터를 통하여 시프트도니다. 주기적인 클록(69)은 다닉 메모리의 동작과 비교할 때, 상당히 빠른 클록 사이클을 갖도록 디자인된다. 유사한 구조가 레지스터 또는 선입 선출형 메모리를 통해 데이타를 시프트하거나 덮어쓰도록 하는 관련 주기 클록(71)을 갖는 단기 메모리에 사용된다.

인텔렉트(37) 및 관리 지도기(35)에 의한 화상 메모리(31)의 액세스 사이에 데이타 충돌을 방지하도록, 두 관리 프로세서간의 적절한 타혀2ㅂ이 필요하다. 버스(68b)를 거쳐 시스템 관리 지도기(35)에 대한 메모리로의 액세스는 실질적으로 망형 신망(49)의 일부를 형성하고, 관리 지도기가 화상 메모리(31)내에 발생한 소거 단계를 알 수 있도록 양방향성이다.

인터페이스 수단(D)은 관리 지도기(35) 또는 프로세서(A)들과 상호 작용한다.

관리 지도기(35)와의 직접 상호 작용은 단지 경로(55)를 거쳐 송신 또는 수신된 일정 형태의 정보에 관해서 포트(39)를 통해서만 제공된다. 고나리 지도기(35)와의 간접 상호 작용은 프로세서로의 입력용으로 정해진 경로(57)를 경유하여, 포트(39)로부터 수시된 일정 형태의 정보에 관해 치널(33)을 통해 제공된다. 이 간접 상호 적용은 관리 지도기(35)에 의해 선택된 정보가 수신될 있는 채널과 관리 지도기(35)사이에 접속된 경로(59)에 의해 제공된다. 또한, 시스템으로부터의 모든 입력 정보는 입력/출력 포트(39)에 전송되고, 시스템으로의 선택된 입력 정보는 정보형의 설정된 특성 및 중요성에 따라 경로(55 또는 57)를 통해 수신된다.

채널(33)은 입력 정보를 인터페이스 수단(D)으로부터 관리 지도기(35) 및/또는 적당한 프로세서(A)에 전송하기 위한 수단으로 동작한다.

시스템의 관리 지도기(35)는 시스템의 대부분의 기본 관리 지도 타스크를 수행하고 시스템의 대부분의 구성 부분들과 상호 작용한다. 따라서, 그것의 관리 지도타스크들은 크게 다음의 네가지 주요 기능들을 수행하도록 된다:

[i] 우발 사건 및 시스템의 동작 상태를 인지를 유지하기 위하여, 프로세서(A)및 채널(33)을 모니터하는 것;

[ii] 프로세서(A)와 인터페이스 수단(D) 사이의 선택된 정보의 통신을 지시하는 것;

[iii] 우발 사건을 해소하기 위햇, 프로세서(A), 화상 메모리(31), 단기 및 장기 메모리(27,29)와 인텔렉트(37)와 조건적으로 상호 작용하는 것; 및

[iv] 요구되는 동작의 긴급성에 따라 그 타스크의 수행을 계층적으로 배열하는 것.

프로세서(A), 메모리와 인텔렉트와의 상호 작용의 경웨, 이것은 망상 통신망(49)을 통해 수행된다. 그런, 채널(33)의 경우에 다른 형태의 상호 작용이 수반되어, 채널에 전해진 정보는 모니터되고, 그 자체 또는 인텔렉트에 의한 고려되어 중요하다고 인정되면, 상기 정보는 채널로부터 경로(59)를 통해 관리 지도기(35)에 복사된다.

관리 지도기(35)가 우발 사고를 인지하면, 다른 타스크에 대해 계층적으로 우발 사고의 처리를 명령하고, 필요하다면 망상 통신망(49)을 통해 적당한 프로세서(들), 메모리 및/또는 인텔렉트(37)로의 액세스에 의해 우발 사고를 해소할 수 있다. 또한, 관리 지도기(35)는 화상 메모리 유니트(31)에 직접 소정 정보를 전달함에 의해, 인텔렉트의 판단으로 조사된 관리 지도기 타스크 및 모니터하여 얻은 정보를 전달할 수 있다.

인텔렉트(37)는 시스템에서 지능의 마스터(master of intelligence)이고 모든 프로세서(A), 모든 메모리 수단(C) 및 관리 지도기(35)와 선택적 상호 작용을 할 수 있다. 이것은 인텔렉트가 시스템의 전체 동작의 인지를 필요로 하는 우발 사고를 시스템의 임의의 영역으로 가상으로 액세스하게 하는 능력으로 인해 해소하게 하고, 그에 전용된 특정 타스크를 수행하는동안, 다른 프로세서에 액세스할 수 없거나 가용할 수 없는 하위 관리 결정을 위한 정보를 제공하게 한다. 따라서, 인텔렉트(37)는 관리 지도기(35) 보다 그러한 우발 사고를 해소하는 상위 위치에 있다.

본 발명의 주요 이점은 본 실시예에 의해 제공된 바와 같이, 시스템이 복합 연역적 추론 레벨이 다수의 복합 사건 세트를 판단하고 해석하기 위한 인위적 수단에 의해 제공되도록 하는 아키텍처를 정의한다. 본 시스템은 기억된 정보, 논리적 알고리즘의 대규모 어레이로 신속한 병렬 액세스를 갖는 초고속 집젖 및 병렬 프로세서의 그룹을 사용하고, 상위인 실행 타스크 할당 및 대표 구조(delegation structure)에 따른 타스크를 관리함에 의해 이러한 아키텍처를 달성할 수 있다.

놓은 처리 속도는 병렬 처리가 수행되게 하는 구조에 처리 수단을 배열하여 얻어지고, 각 프로세서는 다른 프로세서와 동시에 또는 병렬로 특정 타스크가 수행되도록 할당될 수 있다.

더욱 속도를 증가시키기 위해, 프로세서가 메인 메모리에 액세스를 필요로 하는 경우에, 메모리의 어드레싱은 정보의 내용으로의 연합 및 관계 데이타베이스의 경우에서와 같이, 연대 순위가 아닌 내용에 따라 편성된 메인 메모리내에 정보를 기억시켜, 그러한 효과를 얻을 수 있다. 이러한 방식으로, 프로세서는 소망 정보가 위치할때까지 많은 비관련 정보를 통해 순차적으로 접근하기 보다는 정보의 내요으로의 연결에 의해, 찾는 정보를 포함하는 메모리 소자로 직접 이동할 수 있다.

또한, 고속에 대한 고려 사항으로 임의의 프로세서가 큐(queue)에서 기다려야 하는 것 없이 즉시 원하는 정보에 이를 수 있다는 점이다. 따라서, 이러한 장기 메모리 구조를 사용함에 따라, 메모리 소자로의 동시 액세스로 인해 다른 프로세서와의 액세스와 경쟁하지 않을 수 있게 된다.

프로세서, 메모리 수단과 관리 수단 사이의 통신을 용이하게 하기 위하여, 바람직하게 기호 언어를 사용하도록 한다. 또한, 시스템의 여러 기능 및 타스크는 통신 중 그 조회를 용이하게 하도록 기호로 코딩된다. 따라서, 하이 레벨 기호 언어를 사용함에 따른 메모리 요구 사항은 감소되었으나, 실행속도는 빠른다.

본 실시예에 있어서, 처리 수단의 각종 알고리즘은 그것이 실행될 타스크나 기능에 따라 프로세서들을 동작시키는 데 사용되는 기호 프로그램으로 기술된다. 따라서, 이러한 프로그램은 각 프로세서의 적당한 펌웨어내에 기억된다.

마지막으로, 시스템의 고속 처리를 조정하기 위하여, 여기에 설명된 관리 수단에 의해 제공된 바와 같이, 상위로 구성된 실행 타스크 할당 시스템을 이용하는 것이 필요하다.

본 발명의 범위는 여기에 설명된 특정 실시예에 한정되지 않는다. 특히, 이 프로세서에 의해 수행된 특정 기능이나 타스크들은 여기에 기술된 것에 한정되지 않으며, 특별히 응용을 위한 실행에 필요한 다른 타스트들을 포함할 수 있다. 또한, 다른 타스크들은 시스템을 변경하지 않고 동일한 프로세서에 할당될 수 있고, 그리하여 단일 기계가 다양한 다른 타스크들에 사용되게 할 수 있고, 또한 최적 성능을 유지할 수 있다.

Claims (18)

1. 병렬 처리를 사용하여 다수의 복합 타스크(complex tasks)를 관리하고 제어하도록 된 인지 시스템(cognisant system)으로, 각각이 특정 타스크를 수행할 수 있는 복수의 개별 지능 프로세서(intelligent processor); 정보를 기억하도록 소정 위치에 정렬된 일련의 메모리 소자를 갖는 메모리 수단; 상기 별열 처리를 수행하도록 하나의 지능 프로세서를 다른 지능 프로세서와 연결하는 수단; 및 상기 시스템으로 또는 상기 시스템으로부터 정보를 입력 및 출력하는 인터페이스 수단; 을 포함하고, 상기 메모리 수단은 상기 인터페이스 수단으로 입력된 상기 정보 중 적어도 일부를 수신하고 상기 소정 위치내에 상기 정보의 기억 여부를 계속적으로 결정하기 위해, 관리 수단(management means)에 의한 조사용으로 상기 정보를 제공하도록 되고, 상기 연결 수단은 상기 지능 프로세서 중 어느 하나를 다른 지능 프로세서와 연결시켜, 복수의 연결된 프로세서간에 언제든지 직접 통신이 발생하도록 하며, 상기 관리 수단은 하나 이상의 상기 지능 프로세서이고, 상기 관리 수단은, 모든 상기 지능 프로세서에 의해 수행되는 상기 특정 타스크에 관한 상기 메모리 수단 및 상기 인터페이스 수단에 의해 수신된 정보 및 상기 인지 시스템에 의해 전체로서 수행되는 상기 타스크; 및 상기 프로세서 및 상기 인터페이스 수단간의 통신; 을 조직하고 지시하도록 전용되는 것을 특징으로 하는 인지 시스템.
2. 제1항에 있어서, 상기 정보는 상기 메모리 수단의 상기 소정 위치내에 관계적으로 기억되는 것(relationally stored)을 특징으로 하는 인지 시스템.
3. 제2항에 있어서, 상기 메모리 수단은 상기 지능 프로세서의 상기 타스크에 대응하여 관련되는 개별 메모리 구획으로 구분되며, 한 타스크 또는 다른 타스크에 해당되는(relevant) 정보는 적당한(appropriate) 메모리 구획내에 기억되는 상기 메모리 수단내에 기억되는 정보의 관게 배열(the relational ordering)을 용이하도록 하는 것을 특징으로 하는 인지 시스템.
4. 제3항에 있어서, 상기 지능 프로세서의 중 적어도 일부의 액세스는 특정 메모리 구획으로 한정되는 것을 특징으로 하는 인지 시스템.
5. 제1항에 있어서, 상기 메모리 소자는 위치가 아니라 내용에 의해서 어드레싱되는 것을 특징으로 하는 인지 시스템.
6. 제1항에 있어서, 상기 메모리 수단은 상기 관리 수단을 포함하는 상기 지능 프로세서들 중 적어도 일부 프로세서에 의해 실질적으로 동시에 액세스될 수 있고, 이러한 프로세서들로부터 정보를 보충받는 것을 특징으로 하는 인지 시스템
7. 제1항에 있어서, 상기 메모리 수단은 지속적인 정보(enduring information)를 기억하기 위한 메인 메모리 및 과도 정보(transient information)를 기억하기 이ㅜ한 액티브 메모리를 포함하는 것을 특징으로 하는 인지 시스템.
8. 제7항에 있어서, 상기 메인 메모리는 상기 관리 수단과 선택된 다른 상기 지능 프로세서에 의해 실질적으로 동시에 액세스될 수 있고, 상기 관리 수단과 상기 선택된 지능 프로세서 및 상기 액티브 메모리로부터 정보를 보충받는 것을 특징으로 하는 인지시스템.
9. 제7항에 있어서, 상기 액티브 메모리는 상기 관리 수단에 의해 상기 메인 메모리로의 액세스와 실질적으로 동시에 액세스할 수 있고, 상기 관리 수단으로부터 정보를 보충받는 것을 특징으로 하는 인지 시스템.
10. 제7항에 있어서, 상기 메인 메모리는 병렬로 동작하는 복수의 지능 프로세서에 의해 개별적이며 동시에 액세스 되도록 상호 접속된 상기 메모리 소자들의 매트릭스를 포함하는 것을 특징으로 하는 인지 시스템.
11. 제1항에 있어서, 상기 관리 수단은, 상기 메모리 수단내에 기억된 타스크에 관련된 정보의 일부에 관한 상기 시스템의 기본 동작을 모니터하고 관리 지도하는(administer) 관리 지도기 수단(administrator means); 및 상기 메모리 수단내에 기억된 모든 정보에 관한 시스템의 전체적인 동작을 모니터하고 관리 지도하는 실행 제어기 수단(an executive controller means)을 포함하는 것을 특징으로 하는 인지 시스템.
12. 제11항에 있어서, 상기 관리 지도기 수단은 우발 사건(contingencies) 및 시스템의 동작 상태의 인지를 유지하기 위해 상기 지능 프로세서들과 인터페이스 수단을 모니터할 수 있고 , 상기 지능 프로세서와 상기 인터페이스 수단간의 선택된 정보의 통신을 지시할 수 있는 것을 특징으로 하는 인지 시스템.
13. 제12항에 있어서, 상기 관리 지도기 수단은 또한 상기 우발 사건을 해소하도록 상기 지능 프로세서, 메모리 수단 및 실행 제어기 수단과 상호 동작할 수 있는 것을 특징으로 하는 인지 시스템.
14. 제11항에 있어서, 상기 관리 지도기 수단은 수행된 타스크의 긴급 정도에 따라 그 타스크의 수행을 계층적으로 배열(hierarchically ordering)할 수 있는 것을 특징으로 하는 인지 시스템.
15. 제11항에 있어서, 상기 실행 제어기 수단은 상기 메모리 수단내의 모든 정보를 액세스하는 상기 실행 제어기 수단의 능력에 의해 제공된 바와 같이, 상기 실행 제어기 수단의 인지를 필요로 하는 우발 사건을 해소하도록, 상기 지능 프로세서, 메모리 수단 및 상기 관리 지도기 수단과 선택적으로 상호 동작하고, 상기 시스템의 동작을 감독할 수 있는 것을 특징으로 하는 인지 시스템.
16. 제11항에 있어서, 상기 인터페이스 수단은 상기 시스템에 입력된 소정 형태의 정보를 상기 과닐 지도기 수단에 직접 전하고, 다른 형태의 정보를 상기 다른 지능 프로세서들에 직접 전하는 채널(channeller)을 포함하며, 상기 다른 형태의 정보는 상기 관리 지도기 수단에 의해 조사될 수 있는 것을 특징으로 하는 인지 시스템.
17. 제11항에 있어서, 상기 메모리 수단은 지속적인 정보(enduring information)를 기억하기 위한 메인 메모리 및 과도 정보(transient informaiton)를 기억하기 위한 액티브 메모리를 포함하고, 상기 메모리는 단기 메모리 및 화상 메모리(iconic memory)를 포함하며, 상기 단기 메모리는, 상기 실행 제어기 수단에 의해 모니터되고 사용되도록 상기 화상 메모리로부터의 단기 과도 정보(short rerm transient information)를 임시로 기억하고; 상기 실행 제어기 수단에 의해 선택되어 상기 메인 메모리로 전송된 상기 과도 정보를 상기 메인 메모리에 보충하여, 상기 선택된 과도 정보를 지속 정보로 변환하며; 및 단시간 주기가 경과하면 상기 실행 제어기 수단에 의해 선택되지 않은 상기 단기 메모리내의 잔여 과도 정보를 서서히 소거하는 것; 에 전용되고, 상기 화상 메모리는, 상기 실행 제어기 수단에 의해, 모니터되고 선택적으로 사용되도록 상기 관리 지도기 수단으로부터 수신된 일시 과도 정보를 임시로 기억하고, 상기 실행 제어기 수단에 의한 고려를 위해 상기 실행 제어기 수단에 의해 선택되어 상기 단기 메모리로 전송되는 상기 일시 과도 정보로 상기 단기 메모리를 보충하여, 상기 선택된 일시 과도 정보를 단기 과도 정보로 변환하며; 상기 단시간 주기보다 훨씬 짧은 일시 시간 주기가 경과하면, 상기 실행 제어기 수단에 의해 선택되지 않은 상기 화상 메모리내의 잔여 과도 정보를 서서히 소거하는 것; 에 전용되는 것을 특징으로 하는 인지 시스템.
18. 제1항에 있어서, 상기 지능 프로세서는 그래픽을 발생하고 표시하고 그래픽 처리; 신원의 인식을 위해 인코딩된 입력을 디코딩하는 신원 인식 처리(identity recognition processing); 상기 인터페이스 수단을 통해 전송된 출력용 정보의 지능적 처리를 수행하기 위한 출력 처리; 상기 인터페이스 수단을 통해 수신된 입력용 정보의 지능적 처리를 수행하기 위한 입력 처리; 및 지능 장치로 외부적으로 상기 시스템의 양방향 통신을 제어하기 위한 전기 통신처리; 중 하나 이상의 타스크를 수행하기 위한 수단을 포함하는 것을 특징으로 하는 인지 시스템.

Images