KR0130260Y1 - Circuit reducing error pulses from head switching pulse signal - Google Patents

Circuit reducing error pulses from head switching pulse signal Download PDF

Info

Publication number
KR0130260Y1
KR0130260Y1 KR2019930012691U KR930012691U KR0130260Y1 KR 0130260 Y1 KR0130260 Y1 KR 0130260Y1 KR 2019930012691 U KR2019930012691 U KR 2019930012691U KR 930012691 U KR930012691 U KR 930012691U KR 0130260 Y1 KR0130260 Y1 KR 0130260Y1
Authority
KR
South Korea
Prior art keywords
signal
mono
terminal
pulse
pulse signal
Prior art date
Application number
KR2019930012691U
Other languages
Korean (ko)
Other versions
KR950004507U (en
Inventor
민병욱
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR2019930012691U priority Critical patent/KR0130260Y1/en
Publication of KR950004507U publication Critical patent/KR950004507U/en
Application granted granted Critical
Publication of KR0130260Y1 publication Critical patent/KR0130260Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 고안은 메인 컴퓨터(Main Computer)와 서브 컴퓨터(Sub Computer)로 시스콘(SYSCON;System Controller)이 구성되어 있는 비디오 테이프 레코더(Video Tape Recorder)에서 그 메인 컴퓨터와 서브 컴퓨터간의 데이타 전송시에 서보 시스템(Servo System)으로부터 출력되는 헤드전환펄스 신호를 전송 기준 신호로 이용할 때에 데이타 전송 에러를 유발시키는 헤드전환펄스 신호상의 에러펄스를 제거할 수 있도록 된 회로에 관한 것으로서, 메인 스트로브 신호(SM), 서브 스트로브 신호(SS), 또는 두 스트로브 신호(SM, SS)의 공통 신호로부터 모노멀티(M1)의 입력단자(B1)에 인가되는 신호(A)가 L레벨 트리거로 작동하고 그 모노멀티(M1)의 반전 출력단자(/Q1)에서 출력되는 신호(B)가 후단의 모노멀티(M2)의 입력단자(A2)에 인가되어 H레벨 트리거로 작동하며 그 모노멀티(M2)의 비반전 출력단자(Q2)에서 신호(C)를 출력시키되, 모노멀티(M1)의 시정수(R1×C1)는 타이머의 주기에서 그 펄스폭을 뺀 값이 되도록 하고 모노멀티(M2)의 시정수(R2×C2)는 헤드전환펄스 신호(SHS)의 펄스폭보다 크게 설정하며, 모노멀티(M2)의 비반전 출력단자(Q2)에는 디지틀 트랜지스터(DTR)의 베이스단자에 또 그 디지틀 트랜지스터(DTR)의 콜렉터단자는 헤드전환펄스 신호(SHS)가 인가되는 단자에 접속되고 에미터단자는 접지하여 에러펄스의 발생시 디지틀 트랜지스터(DTR)의 H레벨에 의해 제거되는 것을 특징으로 하는 헤드전환펄스 신호의 에러펄스 제거 회로에 관한 것이다.The present invention is a servo drive for data transfer between a main computer and a sub computer in a video tape recorder having a system controller (SYSCON) as a main computer and a sub computer. A circuit for removing an error pulse on a head switch pulse signal that causes a data transfer error when a head switch pulse signal output from a system (Servo System) is used as a transmission reference signal, the main strobe signal (S M ). , The signal A applied to the input terminal B 1 of the monomulti M 1 from the sub strobe signal S S or the common signal of the two strobe signals S M and S S operates as an L level trigger. and the mono-multi-signal (B) outputted from the inverted output terminal (/ Q 1) of the (M 1) is applied to the input terminal (a 2) of the mono-multi (M 2) of the rear end operating at H level, the trigger and the mono multi (M 2) Sikidoe outputs a signal (C) from the inverted output terminal (Q 2), the time constant of the mono-multi (M 1) (R 1 × C 1) is such that the value obtained by subtracting the pulse width in the period of the timer, and mono multi (M 2 ) the time constant (R 2 × C 2 ) is set to be larger than the pulse width of the head switching pulse signal (S HS ), and the digital transistor (DTR) is applied to the non-inverting output terminal (Q 2 ) of the mono multi (M 2 ). In addition, the collector terminal of the digital transistor DTR is connected to the terminal to which the head switching pulse signal S HS is applied, and the emitter terminal is grounded at the base terminal of the digital transistor DTR. The error pulse elimination circuit of the head switching pulse signal, characterized in that to be removed.

Description

헤드전환펄스 신호의 에러펄스 제거 회로Error pulse elimination circuit of head switching pulse signal

제1도는 본 고안에 따른 에러펄스 제거 회로도.1 is an error pulse cancellation circuit diagram according to the present invention.

제2도는 에러펄스가 없는 경우의 동작 파형도.2 is an operation waveform diagram in the absence of an error pulse.

제3도는 에러펄스가 있는 경우의 동작 파형도.3 is an operation waveform diagram when an error pulse exists.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

M1, M2: 모노멀티 DTR : 디지틀 트랜지스터M 1 , M 2 : Monomulti DTR: Digital Transistor

C1, C2: 캐패시터 R1, R2: 저항C 1 , C 2 : Capacitor R 1 , R 2 : Resistance

SM: 메인 스트로브 신호 SS: 서브 스트로브 신호S M : Main strobe signal S S : Sub strobe signal

SHS: 헤드전환펄스 신호 10 : 메인 컴퓨터S HS : Head change pulse signal 10: Main computer

20 : 서브 컴퓨터20: Sub Computer

본 고안은 메인 컴퓨터(Main Computer)와 서브 컴퓨터(Sub Computer)로 시스콘(SYSCON;System Controller)이 구성되어 있는 비디오 테이프 레코더(Video Tape Recorder)에서 그 메인 컴퓨터와 서브 컴퓨터간의 데이타 전송시에 서보 시스템(Servo System)으로부터 출력되는 헤드전환펄스 신호를 전송 기준 신호로 이용할 때에 데이타 전송 에러를 유발시키는 헤드전환펄스 신호상의 에러펄스를 제거할 수 있도록 된 회로에 관한 것이다.The present invention is a servo drive for data transfer between a main computer and a sub computer in a video tape recorder having a system controller (SYSCON) as a main computer and a sub computer. The present invention relates to a circuit capable of removing an error pulse on a head switch pulse signal that causes a data transfer error when a head switch pulse signal output from a system (Servo System) is used as a transmission reference signal.

비디오 테이프 레코더의 시스콘은 하나의 메인 컴퓨터만으로 구성되어 있거나 또는 메인 컴퓨터와 서브 컴퓨터로 구성되어 있다.The sheath of a video tape recorder is composed of only one main computer or a main computer and a subcomputer.

메인 컴퓨터만으로 구성되어 있는 VTR의 경우에는 데이타 전송이 필요없으나 메인 컴퓨터와 서브 컴퓨터로 구성되어 있는 VTR의 경우에는 메인 컴퓨터와 서브 컴퓨터간의 데이타 전송이 필요하게 된다.In the case of the VTR composed only of the main computer, no data transfer is necessary. In the case of the VTR composed of the main computer and the subcomputer, data transfer between the main computer and the subcomputer is required.

이 데이타 전송은 일반적으로 직렬통신이 이용되며 데이타를 전송하기 위한 기준 신호가 필요하다. 이러한 기준 신호로서 대체로 서보 시스템으로부터 출력되는 헤드전환펄스 신호가 이용되는데 이 헤드전환펄스 신호는 초기에 불안정한 상태, 즉 정상적인 주파를 갖지 않는 펄스가 빈번히 발생되어 데이타 전송 에러를 유발시킨다.This data transmission generally uses serial communication and requires a reference signal for data transmission. As the reference signal, a head switch pulse signal output from a servo system is generally used. This head switch pulse signal causes an unstable initial state, that is, a pulse having no normal frequency is frequently generated, causing a data transmission error.

이러한 데이타 전송 에러의 일례로서 프로그램 예약녹화시를 들어 보면, 예약시간이 끝나 녹화가 시작되기 위하여 드럼이 구동되고 헤드전환펄스 신호가 발생되는데 이 때 초기의 펄스가 정상 주파수로 되지 못하여 메인 컴퓨터와 서브 컴퓨터간에 초기 데이타가 정확히 전송되지 않게 되고, 이 초기 데이타의 전송에러로 인해 비디오 테이프의 레코더 탭(TAB)이 없는 것으로 판단되어져 테이프가 인출(eject)되어지므로써 녹화를 하지 못하게 되는 경우가 있다.As an example of such a data transmission error, when a program is scheduled recording, the drum is driven and a head switching pulse signal is generated to start recording at the end of the reservation time. Initial data may not be correctly transmitted between computers. Due to this initial data transmission error, it is determined that there is no recorder tab (TAB) of the video tape, and the tape may be ejected to prevent recording.

따라서 본 고안은 서보 시스템으로부터 출력되는 헤드전환펄스 신호의 에러펄스에 따라 데이타 전송 에러를 방지하여 비디오 테이프 레코더의 기능이 정상적으로 작동될 수 있도록 하기 위하여 헤드전환펄스 신호의 어레펄스를 제거하여주는 에러펄스 제거 회로를 제공하는데 그 목적이 있다.Therefore, the present invention eliminates the error pulse of the head switch pulse signal in order to prevent the data transfer error according to the error pulse of the head switch pulse signal output from the servo system so that the function of the video tape recorder can be operated normally. The purpose is to provide a cancellation circuit.

이하, 본 고안의 구성 및 작용, 효과를 상세히 설명한다.Hereinafter, the configuration, operation, and effects of the present invention will be described in detail.

제1도는 본 고안에 따른 에러펄스 제거 회로를 나타낸 것으로서, 메인 스트로브 신호(SM)와 서브 스트로브 신호(SS)의 공통 단자가 모노멀티(M1)의 입력단자(B1)에 접속되어 이 입력단자(B1)로 입력되는 신호(A)가 L레벨 트리거로 작동하고 이 모노멀티(M1)의 펄스폭 제어단자(T1, T2)에는 저항(R1)과 캐패시터(C1)가 접속되는데 시정수(R1×C1)가 신호(A)의 주기에서 그 펄스폭을 뺀 크기가 되도록 되어 있으며, 시정수(R1×C1)만큼의 L레벨 파형이 출력되는 모노멀티(M1)의 반전 출력단자(/Q1)는 후단 모노멀티(M2)의 입력단자(A2)에 접속되어 이 입력단자(A2)로 입력되는 신호(B)가 H레벨 트리거로 작동하고 이 모노멀티(M2)의 펄스폭 제어단자(T3, T4)에는 저항(R2)과 캐패시터(C2)가 접속되는데 시정수(R2×C2)가 헤드전환펄스 신호(SHS)의 펄스폭보다 크고 시정수(R1×C1)보다는 작게 되도록 되어 있으며, 시정수(R2×C2)만큼 H레벨 파형을 출력하는 반전 출력단자(Q2)는 디지틀 트랜지스터(DTR)의 베이스 단자에 접속되고 그 디지틀 트랜지스터(DTR)의 콜렉터 단자에는 헤드전환펄스 신호(SHS)가 인가되어지는 단자와 접속되어 있고 그 에미터 단자는 접지되어 있어서, 헤드전환펄스 신호(SHS)상에 에러펄스가 발생되면 디지틀 트랜지스터(DTR)의 턴온에 의해 제거되도록 구성되어 있다.1 shows an error pulse cancellation circuit according to the present invention, in which a common terminal of the main strobe signal S M and the sub strobe signal S S is connected to the input terminal B 1 of the mono multi M 1 . The signal A input to this input terminal B 1 acts as an L level trigger, and the pulse width control terminals T 1 and T 2 of the mono multi M 1 have a resistor R 1 and a capacitor C. 1 ) is connected, so that the time constant (R 1 × C 1 ) is the size of the signal A minus the pulse width, and L-level waveforms corresponding to the time constant (R 1 × C 1 ) are output. mono-multi (M 1) the inverted output terminal (/ Q 1) is the trailing mono multi (M 2) input terminals (a 2) is connected to the H signal (B) input to the input terminal (a 2) the level of the It operates as a trigger, and a resistor (R 2 ) and a capacitor (C 2 ) are connected to the pulse width control terminals (T 3 , T 4 ) of this monomulti (M 2 ), and the time constant (R 2 × C 2 ) is head switched. pulse of the pulse signal (HS S) It adapted to be larger than a width smaller than the time constant (R 1 × C 1), the time constant (R 2 × C 2) the inverted output terminal (Q 2) is the base terminal of the digital transistor (DTR) for outputting an H-level waveform as Is connected to the terminal to which the head switching pulse signal S HS is applied to the collector terminal of the digital transistor DTR, and the emitter terminal of the digital transistor DTR is grounded, thereby causing an error on the head switching pulse signal S HS . When a pulse is generated, it is configured to be removed by turning on the digital transistor DTR.

이와 같이 구성된 본 고안의 동작과정을 제2도 및 제3도에 의거 설명한다.The operation process of the present invention configured as described above will be described based on FIG. 2 and FIG.

매인 스트로브 신호(SM)는 메인 컴퓨터(10)를, 그리고 서브 스트로브 신호(SS)는 서브 컴퓨터(20)를 인에이블시키는 신호로서 시스콘이 메인 컴퓨터와 서브 컴퓨터로 구성되어 있는 VTR에서 사용되어지고 있는 신호이며, 신호(A)는 위의 메인 스트로브 신호(SM), 서브 스트로브 신호(SS), 또는 두 스트로브 신호(SM, SS)의 공통 신호로서 드럼이 구동되지 않는 구간 즉 헤드전환펄스 신호(SHS)가 발생되지 않는 구간에서는 자체 타이머에서 가령 120ms마다 펄스가 발생되며 드럼이 구동되는 구간 즉 헤드전환펄스 신호(SHS)가 발생되는 구간에서는 헤드전환펄스 신호(SHS)의 상승에지에 동기하여 발생한다.The main strobe signal S M is used for the main computer 10 and the sub strobe signal S S is used for the VTR in which the ciscon is composed of the main computer and the sub computer. The signal A is a signal, and the signal A is a section in which the drum is not driven as a common signal of the above main strobe signal S M , sub strobe signal S S , or two strobe signals S M and S S. That is, in the section in which the head change pulse signal S HS is not generated, a pulse is generated every 120 ms by the self timer, and in the section in which the drum is driven, that is, in the section in which the head change pulse signal S HS is generated, the head change pulse signal S HS is generated. Occurs in synchronization with the rising edge of HS ).

드럼이 구동되기 전에는 타이머에서 일정 주기의 펄스 예를 들면 120ms의 펄스가 발생된다. 이러한 신호(A)가 모노멀티(M1)의 입력단자(B)로 인가되면 L레벨 트리거로 작동하게 되어 이 신호(A)가 L레벨로 되는 시점에서 반전 출력단자(/Q1)로부터 신호(B)가 출력되는데 시정수(R1×C1)만큼 가령 100ms동안 L레벨 파형이 출력된 후 다시 H레벨로 되어진다. 이 신호(B)는 후단의 모노멀티(M2)의 입력단자(A2)에 인가되어 H레벨 트리거로 작동하게 되어 신호(B)가 H레벨로 되는 시점에서 비반전 출력단자(Q2)로부터 신호(C)가 출력되는데 시정수(R2×C2)만큼 가령 50ms동안 H레벨 파형이 출력된 후 다시 L레벨로 되어진다. 이 신호(C)는 디지틀 트랜지스터(DTR)의 베이스단자에 인가되어 H레벨시 이 디지틀 트랜지스터(DTR)를 턴온시키고 L레벨시 턴오프시킨다. 그러나 아직은 헤드전환펄스 신호(SHS)가 발생되지 않고 있기 때문에 디지틀 트랜지스터(DTR)가 턴온, 턴오프되더라도 데이타 전송시의 기준신호로 사용되어지는 출력신호(E)는 항상 L레벨이 유지된다.Before the drum is driven, a timer generates a certain period of pulse, for example a pulse of 120 ms. When such a signal (A) is applied to the input terminal (B) of the mono multi (M 1 ), it operates as an L level trigger, and the signal from the inverted output terminal (/ Q 1 ) at the time when this signal (A) becomes L level (B) is output, and L-level waveform is output for 100ms as time constant (R 1 × C 1 ) and then goes back to H level. This signal (B) is applied to the input terminal (A 2 ) of the rear monomulti (M 2 ) to operate as a H level trigger so that the non-inverting output terminal (Q 2 ) at the time when the signal (B) becomes H level The signal C is outputted from the H-level waveform for a time constant (R 2 × C 2 ), for example, 50 ms, and then goes back to the L level. This signal C is applied to the base terminal of the digital transistor DTR to turn on the digital transistor DTR at the H level and to turn it off at the L level. However, since the head switching pulse signal S HS has not been generated yet, even if the digital transistor DTR is turned on or off, the output signal E, which is used as a reference signal for data transmission, is always maintained at the L level.

드럼이 구동된 후 헤드전환펄스 신호(SHS)가 발생되면 신호(A)는 헤드전환펄스 신호(SHS)의 상승에지에 동기되어 발생된다.When the head switch pulse signal S HS is generated after the drum is driven, the signal A is generated in synchronization with the rising edge of the head switch pulse signal S HS .

그런데 제3도에 도시된 바와 같이 에러펄스(EP)가 존재하면 그 부분에서 디지틀 트랜지스터(DTR)가 턴온되어 출력신호(E)가 L레벨로 되어지므로써 메인 컴퓨터(10)와 서브 컴퓨터(20)의 데이타 전송기준단자에는 에러펄스가 제거된 신호가 인가 되어지는 것이다.However, as shown in FIG. 3, when the error pulse EP is present, the digital transistor DTR is turned on at the portion thereof, so that the output signal E becomes L level, so that the main computer 10 and the sub computer 20 ), The signal from which the error pulse is removed is applied to the data transmission reference terminal.

상술한 바와 같이 본 고안에 의하면 헤드전환펄스 신호(SHS) 초기에 발생되는 정상 주파수가 아닌 에러펄스가 제거되어지므로써 헤드전환펄스 신호(SHS)를 이용하는 메인 컴퓨터(10)와 서브 컴퓨터(20)간의 데이타 전송 에러를 방지할 수 있어서 비디오 테이프 레코더의 기능을 정상적으로 동작시킬 수 있게 되는 효과가 있다.As described above, according to the present invention, an error pulse other than the normal frequency generated at the initial stage of the head switching pulse signal S HS is removed, so that the main computer 10 and the sub computer using the head switching pulse signal S HS ( There is an effect that it is possible to prevent the data transfer error between the 20) to operate the video tape recorder function normally.

Claims (1)

메인 스트로브 신호(SM), 서브 스트로브 신호(SS), 또는 두 스트로브 신호(SM, SS)의 공통 신호로부터 모노멀티(M1)의 입력단자(B1)에 인가되는 신호(A)가 L레벨 트리거로 작동하고 그 모노멀티(M1)의 반전 출력단자(/Q1)에서 출력되는 신호(B)가 후단의 모노멀티(M2)의 입력단자(A2)에 인가되어 H레벨 트리거로 작동하며 그 모노멀티(M2)의 비반전 출력단자(Q2)에서 신호(C)를 출력시키되, 모노멀티(M1)의 시정수(R1×C1)는 타이머의 주기에서 그 펄스폭을 뺀 값이 되도록 하고 모노멀티(M2)의 시정수(R2×C2)는 헤드전환펄스 신호(SHS)의 펄스폭보다 크게 설정하며, 모노멀티(M2)의 비반전 출력단자(Q2)에는 디지틀 트랜지스터(DTR)의 베이스단자에 또 그 디지틀 트랜지스터(DTR)의 콜렉터단자는 헤드전환펄스 신호(SHS)가 인가되는 단자에 접속되고 에미터단자는 접지하여 에러펄스의 발생시 디지틀 트랜지스터(DTR)의 H레벨에 의해 제거되는 것을 특징으로 하는 헤드전환펄스 신호의 에러펄스 제거 회로.Signal A applied to the input terminal B 1 of the monomulti M 1 from the main strobe signal S M , the sub strobe signal S S , or the common signal of the two strobe signals S M , S S. ) is operating in the L level trigger and is applied to the mono-multi (M 1), the inverting output terminal (/ Q 1) an input terminal (a 2) of the signal (B) mono-multi (M 2) at the rear end that is output from the the time constant of operation at the H level, the trigger, and its mono multi sikidoe outputs a signal (C) in a non-inverted output terminal (Q 2) of the (M 2), mono-multi (M 1) (R 1 × C 1) is a timer of the such that the value obtained by subtracting the pulse width in the period and the time constant of the mono-multi (M 2) (R 2 × C 2) is set larger than the pulse width of the head switching pulse signal (S HS), and mono-multi (M 2) the non-inverting output terminal (Q 2) also has a collector terminal of the digital transistor (DTR) to the base terminal of the digital transistor (DTR) is connected to the terminal to which the head switching pulse signal (HS S) Meter terminal is grounded by the error of the head switching pulse signal characterized in that the removal by the H level of the error pulse occurs, the digital transistors (DTR) of the pulse removing circuit.
KR2019930012691U 1993-07-10 1993-07-10 Circuit reducing error pulses from head switching pulse signal KR0130260Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930012691U KR0130260Y1 (en) 1993-07-10 1993-07-10 Circuit reducing error pulses from head switching pulse signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930012691U KR0130260Y1 (en) 1993-07-10 1993-07-10 Circuit reducing error pulses from head switching pulse signal

Publications (2)

Publication Number Publication Date
KR950004507U KR950004507U (en) 1995-02-18
KR0130260Y1 true KR0130260Y1 (en) 1998-12-15

Family

ID=19358840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930012691U KR0130260Y1 (en) 1993-07-10 1993-07-10 Circuit reducing error pulses from head switching pulse signal

Country Status (1)

Country Link
KR (1) KR0130260Y1 (en)

Also Published As

Publication number Publication date
KR950004507U (en) 1995-02-18

Similar Documents

Publication Publication Date Title
EP0506330B1 (en) A communications system and a system control method
KR0130260Y1 (en) Circuit reducing error pulses from head switching pulse signal
US4524269A (en) Card operation indicator for magnetic card drive devices
US4385228A (en) Display device for tape recorder with automatic shut off and reset inhibiting
KR900006487Y1 (en) Picture noise eliminate circuit of still picture
KR200165036Y1 (en) Motor starting apparatus
KR920002877Y1 (en) Tape automatic eject circuit
JPH0454683A (en) Pulse output circuit
KR930005604Y1 (en) Miss recoding prevention equipment for vcr
JP2933449B2 (en) Automatic gain control circuit and data storage device using the same
JP2555107B2 (en) Wave shaping circuit
JP2798591B2 (en) Magnetic head disconnection detection circuit
US5019921A (en) Pop noise removing circuit for a double deck cassette tape recorder
JP2859901B2 (en) Data transmission system
KR930000747Y1 (en) Control pulse compensation circuit for vtr
KR870002564Y1 (en) Clock generating circuit
KR900002439B1 (en) Motor driving control circuit
SU1679481A1 (en) Data input device
KR930008111Y1 (en) Back-up memory circuit of printer
KR930006586Y1 (en) Circuit for generating memory control signal of vtr
JPH05265885A (en) Noise reduction circuit
KR0138611B1 (en) Power controlling apparatus for a vcr
KR970003026A (en) Automatic tape insertion (INSERT) device in VCR
KR840001333B1 (en) Control circuit of the capstan motor
KR19990003590U (en) OSD malfunction prevention circuit when muting in monitor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050727

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee