KR0129377Y1 - Apparatus of reducing vertical number of signal in a moving picture telephone - Google Patents

Apparatus of reducing vertical number of signal in a moving picture telephone Download PDF

Info

Publication number
KR0129377Y1
KR0129377Y1 KR2019920014427U KR920014427U KR0129377Y1 KR 0129377 Y1 KR0129377 Y1 KR 0129377Y1 KR 2019920014427 U KR2019920014427 U KR 2019920014427U KR 920014427 U KR920014427 U KR 920014427U KR 0129377 Y1 KR0129377 Y1 KR 0129377Y1
Authority
KR
South Korea
Prior art keywords
signal
multiplexer
vertical
odd
vertical reduction
Prior art date
Application number
KR2019920014427U
Other languages
Korean (ko)
Other versions
KR940004655U (en
Inventor
연창모
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019920014427U priority Critical patent/KR0129377Y1/en
Publication of KR940004655U publication Critical patent/KR940004655U/en
Application granted granted Critical
Publication of KR0129377Y1 publication Critical patent/KR0129377Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H04N7/141—Systems for two-way working between two video terminals, e.g. videophone
    • H04N7/147—Communication arrangements, e.g. identifying the communication as a video-communication, intermediate storage of the signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase

Abstract

본 고안은 동영상 전화기에서 수직 감소 장치에 관한 것으로서, 즉, 일반적인 영상 처리 시스템에서 영상의 해상도를 변환하는 감소 필터링에 관한것으로서, 종래의 감소 필터를 디지탈 필터로 구성하여 많은 하드웨어적 장치를 요구하였으므로 제품의 소형, 경량화 및 저전력화가 불가능하였다.The present invention relates to a vertical reduction device in a video telephone, that is, to a reduction filtering for converting a resolution of an image in a general image processing system. Since the conventional reduction filter is configured as a digital filter, many hardware devices are required. Compact, lightweight and low power was not possible.

그러므로 본 고안에서는 종래의 디지탈 필터를 아날로그 필터로 대치하면서, 종래에 발생했던 문제점을 모두 해결할 수 있도록 한 것으로서, 아날로그 영상의 처리시에 수평 주사선을 줄이는 수직 감소를 수행하는 영상 통신 시스템에 적당하도록 한 고안이다.Therefore, the present invention replaces the conventional digital filter with an analog filter, and solves all the problems in the related art, and is suitable for a video communication system that performs vertical reduction to reduce horizontal scanning lines when processing analog images. It is devised.

Description

동영상 전화기에서의 수직 감소 장치Vertical Reduction Device in Video Phones

제1도는 본 고안에 의한 동영상 전화기에서의 수직 감소 장치의 블록구성도.1 is a block diagram of a vertical reduction device in a video telephone according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1,2,3,11 : 로우 패스 필터 4,5 : 멀티 플렉서1,2,3,11: low pass filter 4,5: multiplexer

6 : A/D 변환부 7 : D/A 변환부6: A / D converter 7: D / A converter

8 : 동기 분리부 9 : 영상 메모리부8: Sync Separation Unit 9: Image Memory

10 : 수직 감소 제어부10: vertical reduction control unit

본 고안은 동영상 전화기에서 수직 감소 장치에 관한 것으로서, 특히 동영상 전화기에서 카메라로부터 엔티에스시(NTSC) 영상 신호가 입력될 때, 상기 신호를 동영상 압축 표준 규격인 H.261에서 사용되는 큐시아이에프(QCIF) 영상 신호로 변환하는 디지탈 필터 부분을 아날로그 필터로 대치하여 종래의 성능을 유지하면서도 회로 구성의 간략화 및 저전력화를 도모하는 동영상 전화기에서 수직 감소 장치에 관한 것이다.The present invention relates to a vertical reduction device in a video phone. In particular, when a NTSC video signal is input from a camera in a video phone, the signal is converted into a QSIAF used in H.261, a video compression standard. QCIF) The present invention relates to a vertical reduction device in a video telephone that replaces a digital filter part converted to a video signal with an analog filter to simplify circuit configuration and reduce power while maintaining conventional performance.

종래에는, 동영상 전화기에서 사용자 상호간에 통신이 가능하게 하려면, 사용하는 동영상 신호의 규격이 표준화 되어야 하는데 기존의 동영상 신호는 지역에 따라 엔티에스시(NTSC), 팔(PAL), 세캄(SECAM) 방식등으로 다르게 사용되므로 국제 전신 전화 자문위원회(CCITT)에서는 H.261을 권고하여 큐시아이에프(QCIF)로 동영상 신호를 표준화 하였다.Conventionally, in order to enable communication between users in a video phone, the standard of video signal to be used should be standardized. Existing video signal is NTSC, PAL, SECAM method according to region. As it is used differently, the International Telegraph and Telephone Advisory Committee (CCITT) recommended H.261 to standardize video signals with QCIF.

상기한 표준화된 큐시아이에프의 규격은 다음과 같다.The standardized QCSI is standard as follows.

휘도신호(Y) = 144(V) × 180(H)Luminance signal (Y) = 144 (V) × 180 (H)

색신호(Cb) = 72(V) × 90(H)Color signal (Cb) = 72 (V) × 90 (H)

색신호(Cr) = 72(V) × 90(H)Color signal (Cr) = 72 (V) × 90 (H)

그러나 엔티에스시(NTSC) 방식에서 영상신호는 수직 갯수가 480개이므로, 휘도신호(Y)는 480개에서 144개로, 색신호(Cb)(Cr)는 각각 480에서 72개로 수직 감소(Decimation)가 필요하다.In NTSC, however, the number of video signals is 480, so the luminance signals Y are 480 to 144, and the color signals Cb and Cr are 480 to 72, respectively. need.

그러므로 종래에는 일반적으로 디지탈 신호 프로세서를 사용하거나 또는 선입선출(FIFO)장치와 멀티 플렉서를 사용하여 디지탈 필터를 구성함으로써 상기 수직 감소 동작을 행하였다.Therefore, in the related art, the vertical reduction operation is generally performed by configuring a digital filter using a digital signal processor or using a first-in first-out (FIFO) device and a multiplexer.

그러나 상기와 같이 디지탈 필터를 구성할 경우에 전자는 디지탈 신호 프로세서가 휘도신호(Y)에 대해서 2개, 색신호(Cb)(Cr)에 대해서 1개 총 2개의 장치가 필요하며, 후자는 선입선출(FIFO)장치가 휘도신호(Y)에 대해서 4개, 색신호(Cb)(Cr)에 대해 4개, 멀티 플렉서가 휘도신호 및 색신호에 대해서 각각 1개씩 필요하게 되므로 주변의 램과 롬을 고려하면 많은 양의 소자가 필요하게 된다.However, in the case of configuring the digital filter as described above, the former requires two devices in total, one for the digital signal processor and one for the color signal Cb and Cr, and the latter is first-in-first-out. Since four (FIFO) devices are required for the luminance signal (Y), four for the color signals (Cb) and (Cr), and one multiplexer for each of the luminance signal and the color signal, the surrounding RAM and ROM are considered. This requires a large amount of devices.

따라서, 주문형(CUSTOM) 이이시로 구성하지 않으면 실질적으로 동영상 전화기에는 부적당하다는 문제점이 발생하였다.Therefore, a problem arises that it is substantially inadequate for a video telephone unless it is configured as CUSTOM.

본 고안은 이와 같은 종래의 문제점을 해소코자하여 안출된 것으로서, 휘도신호 및 색신호 수직 갯수의 감소 장치로 디지탈 필터링 기법을 사용함으로써 회로 구성이 복잡하였던 종래의 기술적 문제점을 아날로그 필터링 기법으로 대치하므로 보다 간단한 회로 구성의 간략화 및 저전력화를 도모코자 함을 그 목적으로 하는 것이다.The present invention was devised to solve such a conventional problem, and it is simpler because it replaces the conventional technical problem that the circuit configuration was complicated by using the digital filtering technique as a device for reducing the number of luminance signals and color signals. Its purpose is to simplify circuit configuration and reduce power consumption.

이하 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 고안은 제1도에서 보는 바와 같이, 차단 주파수가 1.6875 메가헤르쯔(MHZ)로서 입력되는 휘도 신호(Y)에 대해서 필터링 하는 로우 패스 필터(1)와, 차단 주파수가 0.84375 메가헤르쯔(MHZ)로서 입력되는 색신호(Cb)(Cr)에 대해서 필터링 하는 로우 패스 필터(2)(3)와, 상기 휘도 신호(Y) 및 색신호(Cb)(Cr)를 입력받아 후단의 멀티플렉서(5)로 전송하도록 하는 멀티플렉서(4)와, 상기 멀티플렉서(4)에서 출력되는 신호와 A/D 변환부(6) 및 D/A 변환부(7)에 변환된 신호가 수직 감소를 위한 앤티 얼라이징(Anti-Aliasing)로우 패스 필터링 되어 피드백 신호를 후단의 D/A 변환부(6)에 출력하는 멀티플렉서(5)와, 상기 휘도 신호(Y)를 입력받아 아날로그 영상 신호로부터 수직동기 신호, 수평동기 신호, 기수(ODD)/우수(EVEN) 지시신호 등을 분리하여 후단의 수직 감소 제어부(10)에 출력하는 동기 분리부(8)와, 정적램(SRAM)으로 구성되어 A/D 변환부(6)로부터 출력된 디지탈 영상 신호를 저장하는 영상 메모리부(9)와, 상기 동기 분리부(8)로부터 출력된 수직 동기 신호, 수평 동기 신호, 기수(ODD)/우수(EVEN) 지시 신호 등을 입력받아 전체 시스템의 타이밍을 제어하는 수직 감소 제어부(10)를 포함하여 구성된다.As shown in FIG. 1, the present invention has a low-pass filter 1 for filtering the luminance signal Y input with a cutoff frequency of 1.6875 MHz (MHZ), and a cutoff frequency of 0.84375 MHz (MHZ). A low pass filter (2) and (3) for filtering the input color signals (Cb) and (Cr), and the luminance signal (Y) and the color signal (Cb) (Cr) are received and transmitted to a multiplexer (5). The multiplexer 4, the signal output from the multiplexer 4, and the signals converted to the A / D converter 6 and the D / A converter 7 are anti-aliased for vertical reduction. The multiplexer 5 which is low pass filtered and outputs the feedback signal to the D / A converter 6 of the rear stage and the luminance signal Y are inputted from the analog image signal. ODD) / EVEN indication signal and the like are separated and output to the vertical reduction controller 10 at the rear stage. A video memory section 9, which is composed of a synchronous separator 8, a static RAM, and stores a digital video signal output from the A / D converter 6, and outputs from the synchronous separator 8; And a vertical reduction control unit 10 that receives the received vertical synchronization signal, horizontal synchronization signal, odd / ODE indication signal, and the like, and controls timing of the entire system.

이와 같이 구성된 본 고안의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above are as follows.

일반적으로 비디오 코더에 데이터를 출력하는 형태로는 다음과 같이 두가지 형태가 있다.In general, there are two forms of outputting data to a video coder.

첫째로는 기수(ODD) 필드시에는 엔티에스시 영상(240×180)을 영상 메모리에 저장하고, 둘째로는 우수(EVEN) 필드시에는 저장된 엔티에스시 영상을 큐시아이에프(144×180)로 변환하면서 비디오 코더에 데이타를 출력한다.First, in the ODD field, the anti-sushi image (240 × 180) is stored in the image memory. Second, in the EVEN field, the stored anti-sushi image is stored in the QSIFA (144 × 180). Output data to the video coder while converting to.

상기 내용을 좀 더 상세히 설명하면 다음과 같다.The above is described in more detail as follows.

첫째로, 기수(ODD) 필드시 아날로그 영상신호인 휘도 신호(Y), 색신호(Cb)(Cr)로 로우 패스 필터(1)(2)(3)에서 각각 로우 패스 필터링되어 휘도 신호(Y), 색신호(Cb)(Cr)의 순서로 멀티플렉서(4)를 통과하여 멀티플렉서(5)로 입력되고, 상기 멀티플렉서(5)의 일측 단자(A)에서 출력되는 신호가 A/D 변환부(6)로 입력되어 상기 A/D 변환부(6)에서 입력된 신호를 8비트로 변환된 디지탈 영상 신호를 수직감소제어부(10)의 제어를 받아 영상 메모리부(9)에 저장시키게 된다.First, the low-pass filter 1, 2 and 3 are respectively low-pass filtered by the luminance signal Y and the color signal Cb and Cr which are analog video signals in the odd field. A / D converter 6 receives a signal from the terminal A on one side of the multiplexer 5 through the multiplexer 4 in order of the color signals Cb and Cr. The digital image signal converted into an 8-bit signal input from the A / D converter 6 is stored in the image memory unit 9 under the control of the vertical reduction controller 10.

둘째로, 우수(EVEN) 필드시 수직 감소 제어부(10)는 영상 메모리부(9)로부터 디지탈 영상 신호를 수직 방향에서 1 주사선씩 읽어들여 D/A 변환부(7)로 입력되도록하여 D/A 변환된 아날로그 영상신호를 수직 방향의 앤티 얼라이징 필터(11)를 통과하여 상기 멀티플렉서(5)에 입력되도록 하면 멀티플렉서(5)의 일측 단자(B)로 출력되는 신호를 A/D 변환부(6)로 입력되도록 한다.Secondly, in the even field, the vertical reduction control unit 10 reads the digital image signal from the image memory unit 9 by one scanning line in the vertical direction and inputs it to the D / A conversion unit 7 so as to input the D / A. When the converted analog image signal is inputted to the multiplexer 5 through the anti-aliasing filter 11 in the vertical direction, the A / D converter 6 outputs the signal output to one terminal B of the multiplexer 5. To be entered.

이때, 상기 A/D 변환부(6)는 한개의 수직 방향 주사선당 144개를 샘플링하고, 상기 신호들은 수직 감소 제어부(10)에 의해 영상 메모리부(9)에 저장되면서 비디오 코더에 입력되게 된다.At this time, the A / D converter 6 samples 144 per vertical scan line, and the signals are input to the video coder while being stored in the image memory unit 9 by the vertical reduction controller 10. .

이로써 1사이클의 과정이 종료되고, 상기 과정이 계속적으로 반복 동작되게 된다.This completes one cycle of the process, and the process is continuously repeated.

이상과 같이 본 고안에서는 종래에 사용하던 디지탈 필터링 기법을 아날로그 필터링 기법으로 대치하므로서 성능은 그대로 유지하면서 하드웨어적으로 단순화 및 저전력화할 수 있는 효과가 있다.As described above, in the present invention, the digital filtering technique used in the related art is replaced with the analog filtering technique, thereby simplifying the hardware and reducing the power while maintaining the performance.

Claims (1)

소정의 차단 주파수로서 입력되는 휘도신호(Y)에 대해서 필터링 하는 로우 패스 필터(1)와, 소저의 차단 주파수로서 입력되는 색신호(Cb)(Cr)에 대해서 필터링하는 로우 패스 필터(2)(3)와, 상기 휘도 신호(Y) 및 색신호(Cb)(Cr)를 입력받아 후단의 멀티플렉서(5)로 전송하도록 하는 멀티플렉서(4)와, 상기 멀티플렉서(4)에서 출력되는 신호와 A/D 변환부(6) 및 D/A 변환부(7)에 변환된 신호가 수직 감소를 위한 앤티 얼라이징 로우패스 필터링 되어 피드백 신호를 후단의 A/D 변환부(6)에 출력하는 멀티플렉서(5)와, 상기 휘도 신호(Y)를 입력받아 아날로그 영상 신호로부터 수직 동기 신호, 수평 동기 신호, 기수(ODD)/우수(EVEN) 지시 신호 등을 분리하여 후단의 수직감소 제어부(10)에 출력하는 동기 분리부(8)와, 정적램(SRAM)으로 구성되어 상기 A/D 변환부(6)로부터 출력된 디지탈 영상 신호를 저장하는 영상 메모리부(9)와, 상기 동기 분리부(8)로부터 출력된 수직동기 신호, 수평동기 신호, 기수(ODD)/우수(EVEN) 지시신호 등을 입력받아 전체 시스템의 타이밍을 제어 하는 수직 감소 제어부(10)를 포함하여 구성됨을 특징으로 하는 동영상 전화기에서 수직 감소 장치.A low pass filter 1 for filtering the luminance signal Y input as a predetermined cutoff frequency, and a low pass filter 2 and 3 for filtering the color signals Cb and Cr input as the cutoff frequency. ), A multiplexer (4) for receiving the luminance signal (Y) and the color signal (Cb) (Cr) to be transmitted to a multiplexer (5) at a subsequent stage, and the signal output from the multiplexer (4) and A / D conversion The multiplexer 5 for outputting the feedback signal to the A / D converter 6 at the rear end by anti-aliasing low pass filtering for vertical reduction of the signal converted by the unit 6 and the D / A converter 7; And receiving the luminance signal (Y) and separating the vertical synchronizing signal, the horizontal synchronizing signal, the odd (ODD) / excellent (EVEN) indicating signal, etc., from the analog image signal and outputting them to the vertical reduction control unit 10 at the rear stage. Digit composed of a section 8 and a static RAM (SRAM) and outputted from the A / D conversion section 6 The image memory unit 9 stores the video signal, and the vertical synchronization signal, the horizontal synchronization signal, the odd (ODD) / even (EVEN) indication signal, etc. outputted from the synchronization separation unit 8 are inputted. Vertical reduction device in the video telephone, characterized in that it comprises a vertical reduction control unit for controlling the timing.
KR2019920014427U 1992-07-31 1992-07-31 Apparatus of reducing vertical number of signal in a moving picture telephone KR0129377Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019920014427U KR0129377Y1 (en) 1992-07-31 1992-07-31 Apparatus of reducing vertical number of signal in a moving picture telephone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019920014427U KR0129377Y1 (en) 1992-07-31 1992-07-31 Apparatus of reducing vertical number of signal in a moving picture telephone

Publications (2)

Publication Number Publication Date
KR940004655U KR940004655U (en) 1994-02-24
KR0129377Y1 true KR0129377Y1 (en) 1998-12-15

Family

ID=19337814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019920014427U KR0129377Y1 (en) 1992-07-31 1992-07-31 Apparatus of reducing vertical number of signal in a moving picture telephone

Country Status (1)

Country Link
KR (1) KR0129377Y1 (en)

Also Published As

Publication number Publication date
KR940004655U (en) 1994-02-24

Similar Documents

Publication Publication Date Title
KR950701793A (en) DIGITAL VIDEO SIGNAL PROCESSOR APPARATUS
WO1990013980A1 (en) Scan converter for a high definition television system
KR100194802B1 (en) MPEG-2 Encoder Preprocessor for Split Screen Image Processing of Digital TV and High-Definition TV
KR100332329B1 (en) Image signal converting apparatus
US5206715A (en) Circuit for separating luminance and chrominance signals
EP0449176B1 (en) Image display apparatus
JPS62286390A (en) Circuit device for television receiver
KR0129377Y1 (en) Apparatus of reducing vertical number of signal in a moving picture telephone
JP2783364B2 (en) Circuits that process video components
KR100480569B1 (en) Video decoder having multi-function
US5748260A (en) Luminance and chrominance signal separating apparatus
KR950004112B1 (en) Digital image data filtering apparatus
KR950009655B1 (en) Scanning line converting circuit of hdtv
JPH0461567A (en) Signal delay device
KR100519274B1 (en) Vertical decimation apparatus of dtv
KR900004959B1 (en) Moving picture image contours correcting circuit of codel
JPH02199984A (en) Memory control method for video signal
KR960011737B1 (en) Television signal processor
KR0123774B1 (en) Scan converting circuit for lcd projector
KR930010428B1 (en) Color signal processing circuit
KR0176451B1 (en) Encoding system
KR970014415A (en) Video signal processing device, decoder and television receiver
JPH04167665A (en) Picture input device
JPH0316482A (en) Image pickup device
KR930017450A (en) MUSE / NTSC signal conversion method and device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050621

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee