KR0128884B1 - 동화상 처리시스템에 있어서 버퍼제어장치 - Google Patents

Abstract

본 버퍼제어장치는 하드웨어적으로 수신측의 버퍼의 초기조건을 만족시키도록 버퍼를 제어하여 수신측 버퍼의 언더플로우나 오버플로우가 발생하지 않도록 하기 위한 것이다. 이를 위하여 본 장치는 송신측으로부터 전송되는 전송 데이터로부터 유효 프레임 데이터를 저장하기 위한 버퍼; 상기 버퍼로부터의 유효 프레임 데이터를 복호하는 디코더; 상기 전송 데이터로부터 순차코드 및 픽쳐코드를 식별하기 위한 순차/픽쳐 코드 판별부; 순차/픽쳐 코드 판별부에 의해 판별된 픽쳐코드에 응답하여 상기 순차 코드이후 상기 송신측으로부터 상기 프레임 데이터가 전송되기까지 소요되는 시간만큼 상기 디코더에 의한 상기 프레임 데이터의 복원을 지연시키는 지연 제어부를 구비한다.

Description

동화상 처리시스템에 있어서 버퍼제어장치

제1도는 전송데이터의 포멧.

제2도는 본 발명에 따른 버퍼 제어 장치도.

제3도는 제2도에 도시된 순차/픽쳐코드 식별부의 상세도.

제4도는 제2도에 도시된 디코더의 상세도.

* 도면의 주요부분에 대한 부호의 설명

21 : 순차/픽쳐 코드 식별부 22 : 버퍼

23 : 디코더 24 : 프레임 동기신호발생부

31, 32 : 제1, 2 레지스터 33 : 순차/픽쳐 코드 판별기

41 : 가변길이 디코드 처리부 42 : vbv(virture buffer verify)delay 제어부

본 발명은 동화상 처리 시스템에 사용되는 버퍼의 제어 장치에 관한 것으로, 특히 수신측 버퍼의 초기 조건이 만족되도록 수신측 버퍼의 상태를 제어하여 버퍼의 언더플로우(under-flow)나 오버플로우(over-flow)가 생기지 않도록 하기 위한 버퍼 제어 장치에 관한 것이다.

현행의 동화상 처리시스템은 일반적으로 MPEG Ⅱ(Moving Picture Expert Group-2)방식을 기초로 하고 있는데, MPEG에서는 전송데이터의 전송속도와 처리 속도의 차이를 보상하기 위하여, 송신측에는 수신측의 버퍼를 고려한 가상버퍼(Virtual buffer)를 두고 버퍼의 상태를 고려하여 언더플로우나 오버플로우가 생기지 않도록 전송 데이터의 비트량을 조절하여 발생시키고 있다. 이와 같이 전송된 데이터에 대하여 수신측에서는 동일한 크기의 버퍼를 구비하고 초기의 버퍼 점유 상태를 유지하여 언더플로우나 오버플로우가 발생되지 않도록 조절하고 있다.

그러나 수신측 버퍼의 경우 상술한 초기의 버퍼 점유 상태를 유지하기 위하여 송신측에서 지정하는 소정의 전송 시간(즉, 순수한 픽쳐층의 데이터가 송신측에서 수신측으로 전송되는데 소요되는 시간을 나타내는 vbv(virtual buffer verify)-delay 시간)에 순차층(Sequence layer)이나 GOP(Group Of Picture)층의 데이터를 제외한 순수한 픽쳐층(Picture layer)의 데이터만을 저장, 처리하는 것이 요구되고 있다.

따라서 본 발명의 목적은 하드웨어적으로 수신측의 버퍼의 초기조건을 만족시키도록 버퍼를 제어하여 수신측 버퍼의 언더플로우나 오버플로우가 발생하지 않도록 하기 위한 버퍼 제어 장치를 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명에 따르면, 부호화부로부터 전송된 부호화 데이터로부터 프레임 데이터를 수신하는 버퍼를 가지며, 상기 버퍼로부터의 프레임 데이터를 복호화하는 복호화부에서의 버퍼 제어 장치에 있어서, 상기 전송 데이터는 순차 코드, 프레임 데이터의 시작을 나타내는 픽쳐 코드의 순서로 구성되며; 상기 수신된 전송 데이터를 순차적으로 저장하여 출력하는 제1 레지스터와, 상기 제1 레지스터에서 출력되는 상기 프레임 데이터를 저장하여 상기 버퍼로 출력하는 제2 레지스터와, 상기 제1 레지스터에서 출력되는 상기 데이터로부터 상기 순차 코드 및 픽쳐 코드를 판별하며, 상기 순차 코드의 판별시 상기 제2 레지스터를 인에이블하여 상기 순차 코드 이후의 상기 프레임 데이터를 일시 저장하게 하는 순차/픽쳐 코드 판별기와를 구비하는 순차/픽쳐 코드 식별부; 프레임 동기 스타트 신호에 따라 프레임 동기 신호를 발생하는 프레임 동기 발생부; 상기 프레임 동기 발생부로부터의 프레임 동기 신호에 응답하여 상기 버퍼로부터 제공되는 프레임 데이터를 가변길이 복호화하여 프레임으로 복원하는 가변길이 복호화 처리부와, 상기 순차.픽쳐 코드 판별기에 의한 픽쳐 코드의 판별에 응답하여 상기 순차 코드이후 상기 부호화부로부터 상기 프레임 데이터가 전송되기까지 소요되는 시간만큼 상기 프레임 동기 발생부로 제공되는 프레임 동기 스타트 신호의 전송을 제어함으로써 상기 가변길이 디코드 처리부의 프레임 데이터의 복원을 지연하는 지연 제어부와를 구비하는 디코더부를 포함하는 것을 특징으로 한다.

이하 본 발명은 첨부된 도면을 참조하여 다음과 같이 상세히 설명될 것이다.

일반적으로, 동화상 처리 시스템은 영상 데이터를 부호화하여 전송하는 부호화부를 갖는 송신측과, 송신측으로부터 전송된 부호화된 데이터를 수신하여 복원하는 복호화부를 포함한다. 제1도에는 송신측으로부터 수신측으로 전송되는 데이터의 일반적인 포맷을 나타낸 것으로, 순차층(Sequence layer)의 시작을 나타내는 순차코드(Sequence Code), GOP(Group Of Picture)층의 시작을 나타내는 GOP코드, 순수한 픽쳐(프레임) 데이터가 전송되는 픽쳐층(Picture layer)의 시작을 나타내는 픽쳐코드(Picture Code) 등의 순서로 구성된다.

제1도와 같은 포맷의 데이터가 수신측으로 전송되면, 제2도와 같이 순차/픽쳐코드 판별부(21), 버퍼(22), 디코더(23) 및 프레임 동기신호 발생부(24)를 포함하도록 구성된 버퍼 제어 장치(20)로 인가된다. 제2도의 버퍼제어장치(20)로 인가된 수신 데이터는 우선, 순차/픽쳐코드 판별부(21)로 입력된다. 순차/픽쳐코드 판별부(21)는 수신되는 데이터중 순차코드(Sequence code)와 픽쳐코드를 판별한 결과를 버퍼(22)와 후술할 디코더(23)로 전송한다.

이를 위하여 순차/픽쳐코드 판별부(21)는 제3도와 같이 제1 레지스터(31), 제2 레지스터(32) 및 순차/픽쳐코드 판별기(33)로 구성되어, 제1도와 같은 포맷으로 인가되는 수신 데이터를 제1 레지스터(31)에 순차적으로 저장한다. 이러한 제1 레지스터(31)는 데이터의 분실을 막기 위한 동작을 수행하는 장치로서, 제1 레지스터(31)에 저장된 데이터는 제2 레지스터(32)와 순차/픽쳐코드 판별기(33)로 출력된다.

순차/픽쳐코드 판별기(33)는 제1 레지스터(31)로부터 출력된 데이터로부터 순차 코드가 출력되는지를 판별한다. 만일 순차 코드인것으로 판별되면, 제2 레지스터(32)를 인에이블되도록 제어하여 제1 레지스터(31)로 부터 순차코드 이후에 제공되는 유효 픽쳐 데이터를 저장하게 한다. 이 유효 데이터에는 프레임 데이터와 더불어 시스템 정보, 예를 들어 프레임률(Frame rate)이나 픽쳐의 사이즈(size), 버퍼의 사이즈 등의 정보가 포함되어 있다. 그러나 순차 코드가 판별되지 않으면, 제2 레지스터(32)를 디스에이블되도록 제어하여 제1 레지스터(31)로 부터 제공되는 데이터가 저장되지 않도록 한다. 이러한 디스에이블 제어는 순차 코드에 뒤이은 시스템 정보가 검출되지 않기 때문에 정상적인 디코딩 처리가 불가능한 정보로 취급되어 무시하기 위한 것이다.

순차 코드가 인가된 것으로 판별된 후, 순차/픽쳐코드 판별기(33)는 제1도에서와 같이 수신 데이터로부터 픽쳐 코드(Picture Code)가 인가되는 지를 판별한다. 판별결과, 픽쳐코드가 인가된 것으로 판별되면, 픽쳐 코드 인지 신호(Picture code Acknowledge Signal)를 발생한다. 이 픽쳐 코드 인지 신호는 후술할 디코더(23)로 인가된다.

한편, 제2 레지스터(32)는 순차/픽쳐코드 판별기(33)에 의해 인에이블 제어되어 저장된 유효 프레임 데이터를 버퍼(22)로 제공한다. 버퍼(22)는 제2 레지스터(32)로부터 제공되는 유효 프레임 데이터를 일시 저장하며, 다음단의 디코더(23)로 출력한다.

디코더(23)는 제4도와 같이 가변길이 디코드 처리부(Variable Length Decode Processor, 41)와 vbv-delay 제어부(42)로 구성되며, 버퍼(22)로 부터 인가된 데이터내의 시스템 정보를 처리(예를 들어 프레임률 데이터를 프레임동기신호 발생부(24)로 전송한다)한 후 픽쳐 코드이후 픽쳐 헤드(Picture Head)를 통해 추출된 vbv-delay정보와 순차/픽쳐코드 판별기(33)로 부터 제공되는 픽쳐코드 인지 신호에 의해 vbv-delay기간만큼 지연한 뒤 버퍼(22)로 부터 인가된 데이터를 복원처리한다. 즉, 버퍼(22)로 부터 유효한 프레임 데이터가 인가되면, 가변길이 디코드 처리부(41)는 시스템 정보를 분석한다. 분석결과, 특히 프레임률 데이터는 프레임 동기신호 발생부(24)로 전송하고, vbv-delay에 대한 정보는 vbv-delay 제어부(42)로 전송한다.

vbv-delay 제어부(42)는 순차/픽쳐코드 판별기(33)로 부터 인가되는 픽쳐코드 인지 신호에 등기되어 가변길이 디코드 처리부(41)로 부터 전송된 vbv-delay 시간만큼 지연한 후, 프레임싱크 스타트(Frame Sync. start)신호를 발생한다. 이 프레임싱크 스타트신호는 프레임 동기신호 발생부(24)로 전송된다. 여기서 순차/픽쳐 코드 판별기(33)에 의해 제공되는 픽쳐 코드 인지 신호는 초기에 한번만 발생되므로, vbv-delay제어부(42)의 지연 제어 동작은 초기에 한번만 수행되고 이후에는 vbv-delay 정보가 추출되어도 무시한다.

프레임 동기 신호 발생부(24)는 가변길이 디코드 처리부(41)로 부터 제공된 프레임률과 vbv-delay 제어부(41)로 부터 제공된 프레임 동기 스타트 신호에 의해 프레임 동기신호(Frame Sync.)를 발생한다. 이 프레임 동기 신호는 가변길이 디코드 처리부(41)로 전송된다. 가변길이 디코드 처리부(41)는 인가된 프레임 동기신호에 의해 동기되어 프레임 데이터를 복원한다. 그리고 하나의 프레임 정보가 복원되면, 가변길이 디코드 처리부(41)는 프레임 싱크신호가 다시 입력될 때까지 대기동작을 수행하게 된다. 이러한 동작을 매프레임마다 반복하게 되는 것이다.

상술한 바와 같이 본 발명은 수신측 버퍼의 초기상태를 수신된 정보를 이용하여 정확하게 유지하도록 함으로써, 버퍼의 언더플로우나 오버플로우가 발생하지 않으며 언더플로우나 오버플로우를 제어하기 위한 별도의 부가장치가 필요치 않은 이점이 있다.

Claims (1)

1. 부호화부로부터 전송된 부호화된 데이터로부터 프레임 데이터를 수신하는 버퍼를 가지며, 상기 버퍼로부터의 프레임 데이터를 복호화하는 복호화부에서의 버퍼 제어 장치에 있어서: 상기 전송 데이터는 순차코드, 프레임 데이터의 시작을 나타내는 픽쳐 코드의 순서로 구성되며; 상기 수신된 전송 데이터를 순차적으로 저장하여 출력하는 제1 레지스터와, 상기 제1 레지스터에서 출력되는 상기 프레임 데이터를 저장하여 상기 버퍼로 출력하는 제2 레지스터와, 상기 제1 레지스터에서 출력되는 상기 데이터로부터 상기 순차 코드 및 픽쳐 코드를 판별하며, 상기 순차 코드의 판별시 상기 제2 레지스터를 인에이블하여 상기 순차 코드 이후의 상기 프레임 데이터를 일시 저장하게 하는 순차/픽쳐 코드 판별기와를 구비하는 순차/픽쳐 코드 식별부; 프레임 동기 스타트 신호에 따라 프레임 동기 신호를 발생하는 프레임 동기 발생부; 상기 프레임 동기 발생부로부터의 프레임 동기 신호에 응답하여 상기 버퍼로부터 제공되는 프레임 데이터를 가변길이 복호화하는 가변길이 복호화 처리부와, 상기 순차/픽쳐 코드 판별기에 의한 픽쳐 코드의 판별에 응답하여 상기 부호화부로부터 상기 순차 코드이후 프레임 데이터가 전송되기까지 소요되는 시간만큼 상기 프레임 동기 발생부로 제공되는 프레임 동기 스타트 신호의 전송을 제어함으로써 상기 가변길이 복호화 처리부의 프레임 데이터의 복원을 지연하는 지연 제어부와를 구비하는 디코더부를 포함하는 것을 특징으로하는 버퍼 제어 장치.