KR0128525B1

KR0128525B1 - Automatic muting generation circuit

Info

Publication number: KR0128525B1
Application number: KR1019950003710A
Authority: KR
Inventors: 이한승
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-02-24
Filing date: 1995-02-24
Publication date: 1998-04-22
Also published as: KR960032883A

Abstract

이 발명은 자동 뮤팅 발생회로에 관한 것으로 외부의 커패시터를 사용하지 않고 내부의 회로만으로 구성하여, 에프엠 검파시 신호가 없을 경우 출력단으로 노이즈가 나오는 것을 방지하여 소음을 줄이고, 커패시터를 없애 제품경쟁력을 높인 자동 뮤팅 발생회로에 관한 것이다.The present invention relates to an automatic muting generation circuit, which is composed of only an internal circuit without using an external capacitor, and when no signal is detected, the noise is prevented from being output to the output stage, thereby reducing noise and eliminating the capacitor, thereby improving product competitiveness. It relates to an automatic muting generating circuit.

Description

Automatic muting generation circuit

제1도는 종래의 뮤팅 시스템의 구성도.1 is a block diagram of a conventional muting system.

제2도는 이 발명의 실시예에 따른 자동 뮤팅 발생회로의 상세 회로도.2 is a detailed circuit diagram of an automatic muting generation circuit according to an embodiment of the present invention.

제3도는 이 발명의 실시예에 따른 자동 뮤팅 발생회로의 각부 파형도.3 is a waveform diagram of each part of the automatic muting generation circuit according to the embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

4 : 분주부 5 : 제1플립 플롭4 Dispensing Part 5: First Flip Flop

6 : 제2플립 플롭 7 : 제3플립 플롭6: 2nd flip flop 7: 3rd flip flop

8 : 제4플립 플롭 9 : 제1노아 게이트8: 4th flip flop 9: 1st Noah gate

10 : 제2노아 게이트10: second noah gate

본 발명은 자동 뮤팅 발생회로에 관한 것으로 더욱 상세하게 말하자면, 오디오 등의 전자기기에서 외부 부품없이 내부에 회로를 구성하여 자동으로 뮤팅(Muting) 시켜주는 자동 뮤팅 발생회로에 관한 것이다.The present invention relates to an automatic muting generating circuit, and more particularly, to an automatic muting generating circuit for automatically muting by constructing a circuit therein without an external component in an electronic device such as audio.

이하, 첨부된 도면을 참조로 하여 종래의 뮤팅에 관해 설명하기로 한다.Hereinafter, a conventional muting will be described with reference to the accompanying drawings.

제1도는 종래의 뮤팅 시스템의 구성도이다.1 is a block diagram of a conventional muting system.

제1도에 도시되어 있듯이, 종래의 뮤팅 시스템의 구성은, 에프엠(FM)신호를 입력받아 정류하기 위한 전파정류기(1)의 출력단에 출력된 신호를 직류레벨로 바꾸기 위한 커패시터(C)가 연결되고, 그 출력단에 뮤팅신호를 내보내는 비교기(2)가 연결된 구조로 이루어진다.As shown in FIG. 1, the conventional muting system includes a capacitor C connected to an output terminal of the full wave rectifier 1 for rectifying the FM signal. The comparator 2 outputting a muting signal is connected to the output terminal.

상기 구성에 의한 종래의 뮤팅 시스템의 동작은 다음과 같다.The operation of the conventional muting system by the above configuration is as follows.

먼저 사용자에 의해 전원이 인가되면 종래의 뮤팅 시스템의 동작이 시작된다.First, when power is applied by a user, the operation of a conventional muting system is started.

동작이 시작되면, 에프엠신호가 전파정류기(1)로 입력되어 전파정류된 후에 출력된다.When the operation is started, the FM signal is input to the full-wave rectifier 1 and is output after full-wave rectification.

전파정류기(1)에서 출력된 정류된 신호는 커패시터(C)를 통하여 직류레벨로 바뀐다.The rectified signal output from the full-wave rectifier 1 is changed to the DC level through the capacitor (C).

커패시터(C)에서 직류레벨로 바뀐 신호는 비교기(2)의 한쪽 입력으로 들어가서 이미 설정되어 있는 기준전압과 비교되어 뮤팅신호를 내보내게 된다.The signal changed from the capacitor C to the DC level enters one of the inputs of the comparator 2 and is compared with a reference voltage which is already set to emit a muting signal.

앞에서 에프엠 입력신호가 없으면 비교기(2)에서 검파된 직류레벨이 기준레벨보다 작게 되어 뮤팅신호가 출력된다.If there is no FM input signal, the DC level detected by the comparator 2 is smaller than the reference level, and the muting signal is output.

상기와 같이 동작하는 종래의 뮤팅시스템을 사용할 경우 외부에 커패시터(C)를 달아주어야 한다.When using a conventional muting system operating as described above should be attached to the capacitor (C) to the outside.

그러나, 종래의 뮤팅시스템은 외부에 커패시터를 달아주어야 하기 때문에 제품의 부피가 커지고 경쟁력이 떨어지는 단점이 있다.However, the conventional muting system has a disadvantage in that the volume of the product is large and the competitiveness is low because the capacitor should be attached to the outside.

또한 종래의 뮤팅 시스템은 검파된 신호와 노이즈를 함께 뮤팅시키므로 잡음이 많은 단점이 있다.In addition, the conventional muting system has a disadvantage in that there are many noises because it mutes the detected signal and the noise together.

그러므로 본 발명의 목적은 종래의 단점을 해결하기 위한 것으로 외부의 커패시터를 사용하지 않고 내부의 회로만으로 구성하여, 에프엠 검파시 신호가 없을 경우 출력단으로 노이즈가 나오는 것을 방지하기 위하여 자동적으로 뮤팅을 시켜주는 자동 뮤팅발생회로를 제공하고자 하는데 있다.Therefore, the object of the present invention is to solve the disadvantages of the prior art by using only the internal circuit, without using an external capacitor, and automatically muting to prevent noise coming out to the output terminal when no signal is detected when the FM detection It is to provide an automatic muting generation circuit.

상기 목적을 달성하고자 하는 이 발명의 구성은, 에프엠 신호 및 리셋신호를 입력받기 위한 제1노아 게이트와; 상기 제1노아 게이트의 출력에 따라 입력되는 클록신호를 분주하기 위한 분주부와; 상기 분주부의 신호를 입력받아 논리연산을 하여 출력하기 위한 제2노아 게이트와; 상기 제2노아 게이트로부터 신호를 받아 뮤팅신호를 출력하기 위한 제4플립플롭으로 이루어진다.The configuration of the present invention to achieve the above object, the first NOA gate for receiving the FM signal and the reset signal; A divider unit for dividing a clock signal input according to an output of the first NOR gate; A second NOR gate for receiving a signal of the division part and performing a logic operation to output the divided signal; And a fourth flip-flop for receiving a signal from the second NOR gate and outputting a muting signal.

상기한 분주부는, 제1노아 게이트의 출력에 따라 입력되는 클록신호를 분주하기 위한 제1플립 플롭과; 상기 제1플립 플롭의 신호를 분주하기 위한 제2플립 플롭과; 상기 제2플립 플롭의 신호를 분주하기 위한 제3플립 플롭으로 구성되어짐을 특징으로 한다.The division unit may include: a first flip flop for dividing a clock signal input according to an output of the first NOR gate; A second flip flop for dividing a signal of the first flip flop; And a third flip flop for dividing the signal of the second flip flop.

상기 구성에 의하여 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.When described with reference to the accompanying drawings the most preferred embodiment which can implement this invention by the above configuration as follows.

제2도는 이 발명의 실시예에 따른 자동 뮤팅 발생회록의 상세 회로도이고, 제3도는 이 발명의 실시예에 따른 자동 뮤팅 발생회로의 각부 파형도이다.FIG. 2 is a detailed circuit diagram of an automatic muting generation record according to an embodiment of the present invention, and FIG. 3 is a waveform diagram of each part of the automatic muting generation circuit according to an embodiment of the present invention.

제2도에 도시되어 있듯이, 이 발명의 실시예에 따른 자동 뮤팅 발생회로의 구성은, 제1노아 게이트(9)의 출력단이 각 플립 플롭(5,6,7,8)의 클리어단자(CL)로 연결되고, 제1플립 플롭(5)의 출력단(Q)은 제2플립 플롭(6)의 클록 단자(CK)에 연결되고, 제2플립 플롭(6)의 출력단(Q)은 제3플립 플롭(7)의 클록 단자(CK)에 연결되고, 제1플립 플롭(5), 제2플립 플롭(6), 제3플립 플롭(7)의 출력단(Q)은 제2노아 게이트(10)에 입력이 되며, 제2노아 게이트(10)의 출력단은 제4플립 플롭(8)의 클록단자(CK)로 입력되는 구조로 이루어진다.As shown in FIG. 2, in the configuration of the automatic muting generation circuit according to the embodiment of the present invention, the output terminal of the first NOR gate 9 has a clear terminal CL of each of the flip flops 5, 6, 7, and 8; ), The output terminal Q of the first flip flop 5 is connected to the clock terminal CK of the second flip flop 6, and the output terminal Q of the second flip flop 6 is connected to the third terminal. The output terminal Q of the first flip flop 5, the second flip flop 6, and the third flip flop 7 is connected to the clock terminal CK of the flip flop 7. ), And the output terminal of the second NOR gate 10 is input to the clock terminal CK of the fourth flip flop 8.

상기 구성에 의한 이 발명의 실시예에 따른 자동 뮤팅 발생회로의 작용은 다음과 같다.The operation of the automatic muting generation circuit according to the embodiment of the present invention by the above configuration is as follows.

에프엠 검파시 신호에 섞여 있는 인벨로트(Envelope)의 노이즈 성분을 제거하기 위하여 리미터(Limitor)를 사용하게 된다.Limiter is used to remove noise component of envelope that is mixed in the signal during FM detection.

이때, 리미터의 출력은 펄스 파형의 신호이다. 본 발명은 상기 리미터의 출력인 펄스 파형을 이용한다.At this time, the output of the limiter is a signal of a pulse waveform. The present invention utilizes a pulse waveform that is an output of the limiter.

먼저 사용자에 의해 전원이 인가되면 이 발명의 실시예에 따른 자동 뮤팅 발생회로의 동작이 시작된다.When power is first applied by the user, the operation of the automatic muting generating circuit according to the embodiment of the present invention is started.

동작이 시작되면, 제1노아 게이트(9)로 신호가 입력된다.When the operation starts, a signal is input to the first NOR gate 9.

에프엠신호(Vin)가 하이신호이거나 리셋신호가 하이신호이면 제1노아 게이트(9)의 출력이 로우신호가 되기 때문에 모든 플립 플롭(5,6,7,8)이 클리어되어 이 회로는 작동하지 않는다.If the FM signal Vin is a high signal or the reset signal is a high signal, the output of the first NOR gate 9 becomes a low signal, and thus all the flip-flops 5, 6, 7, and 8 are cleared and the circuit does not operate. Do not.

노이즈만이 있어 뮤팅이 필요한 때는 에프엠신호(Vin)와 리셋신호가 없을 때인데, 이때는 두개의 로우신호가 제1노아 게이트(9)에 입력된다.When there is only noise and muting is necessary, there is no FM signal Vin and no reset signal. In this case, two low signals are input to the first NOR gate 9.

그러면, 제1노아 게이트(9)에서 하이신호가 출력되어 모든 플립 플롭(5,6,7,8)의 클리어 단자로 입력되고, 들어오는 신호의 캐리어(Carrier) 주파수는 알고 있으므로 이 신호와 같거나 유사한 주파수의 클럭이 만들어져 외부에서 티형인 제1플립 플롭(5)으로 인가된다.Then, a high signal is output from the first NOR gate 9 and input to the clear terminals of all the flip-flops 5, 6, 7, and 8. The carrier frequency of the incoming signal is known and therefore equal to this signal. A clock of similar frequency is made and applied externally to the first flip flop 5, which is tee-shaped.

이 클럭신호는 티형인 제1플립 플롭(5), 제2플립 플롭(6), 제3플립 플롭(7)을 통과하면서 분주된다.The clock signal is divided while passing through the first flip flop 5, the second flip flop 6, and the third flip flop 7.

상기에서는 분주를 하기 위해 3개의 제1플립 플롭만을 사용하였지만 그 이상이나 그 이하를 사용하여도 되며, 이 플립 플롭의 갯수에 따라 입력펄스의 체배주파수를 만들 수 있다. 여기서는 8배의 시간을 알 수가 있다.In the above, only three first flip flops are used for dispensing, but more or less may be used, and the multiplication frequency of the input pulses can be made according to the number of flip flops. You can see eight times the time here.

그 다음, 입력펄스신호의 8배의 시간동안 에프엠신호가 없으면, 제2노아 게이트(10)의 입력은 모두 로우신호가 되며, 제2노아 게이트(10)의 출력은 하이신호가 되어 제디형인 제4플립 플롭(8)으로 입력된다.Then, if there is no FM signal for eight times as long as the input pulse signal, the inputs of the second NOR gate 10 are all low signals, and the output of the second Noah gate 10 is a high signal, which is a jedi type. Four flip flops 8 are input.

제4플립 플롭(8)에 하이신호가 인가되면 출력도 하이신호가 되며 이 신호가 뮤팅신호이다.When a high signal is applied to the fourth flip flop 8, the output is also a high signal, which is a muting signal.

즉, 입력신호가 일정시간 없을 경우 제4플립 플롭(8)에서 뮤팅신호가 출력된다.That is, the muting signal is output from the fourth flip flop 8 when there is no input signal for a predetermined time.

제3도에 각 부의 출력 파형이 도시되어 있으며, 파형을 참조로 뮤팅신호의 발생과정을 다시 설명하면 다음과 같다.The output waveform of each part is shown in FIG. 3, and the generation process of the muting signal will be described with reference to the waveform as follows.

리셋단자는 0으로 되어 있고, 신호가 Vin으로 인가되면 신호가 있는 구간에서는 출력신호(Vo)가 로우신호가 되고, 클록 신호의 분주신호(Q1,Q2,Q3)가 동시에 로우신호가 되며, 입력신호가 일정기간, 여기서는 클록신호의 8배시간 동안 신호가 없으면 컨트롤 출력단자(Vo)에서 하이신호가 발생되어 뮤팅 신호를 사용할 수 있게 된다.The reset terminal is set to 0. When the signal is applied as Vin, the output signal Vo becomes a low signal in a signal section, and the divided signals Q1, Q2, and Q3 of the clock signal become a low signal at the same time. If the signal is absent for a certain period of time, here, eight times the clock signal, a high signal is generated at the control output terminal Vo so that the muting signal can be used.

이상에서와 같이 이 발명의 실시예에서 외부의 커패시터를 사용하지 않고 내부의 회로만으로 구성하여, 에프엠 검파시 신호가 없을 경우 출력단으로 노이즈가 나오는 것을 방지하여 소음을 줄이고, 커패시터를 없애 제품경쟁력을 높인 자동 뮤팅 발생회로를 제공할 수 있다.As described above, in the embodiment of the present invention, by using only an internal circuit without using an external capacitor, when no signal is detected, the noise is prevented from being output to the output terminal, thereby reducing noise, and eliminating the capacitor, thereby improving product competitiveness. An automatic muting generation circuit can be provided.

Claims

A first NOR gate for receiving an FM signal and a reset signal; A divider unit for dividing a clock signal input according to an output of the first NOR gate; A second NOR gate for receiving a signal of the division part and performing a logic operation to output the divided signal; And a fourth flip flop for receiving a signal from the second NOR gate and outputting a muting signal.

2. The apparatus of claim 1, wherein the division unit comprises: a first flip flop for dividing a clock signal input in accordance with an output of the first noah gate; A second flip flop for dividing a signal of the first flip flop; And a third flip flop for dividing the signal of the second flip flop.

3. The automatic muting generating circuit according to claim 2, wherein the first flip flop, the second flip flop, and the third flip flop are made of a tee flip flop.

2. The automatic muting generating circuit according to claim 1, wherein the fourth flip flop is a di flip flip flop.