KR0126666B1 - 어드레스 안내구 결함 유무판별 제어장치 - Google Patents

Abstract

본 발명은 상기 ADIP 데이타 발생수단에서 발생하는 ADIP 데이타 신호와 상기 결함신호 검출수단에서 검출되는 결함신호를 인가받아 소정 주파수 대역의 펄스신호를 발생시키는 결함신호 판별수단, 상기 결함신호 판별수단에서 인가되는 펄스신호의 유.무에 따라 하이/로우의 상태로 전환 동작하는 스위칭 수단 및 상기 스위칭 수단의 출력신호를 인가받아 ADIP 결함의 유.무에 따라 디스크 플레이어를 조정하여 주기 위한 제어수단을 제공하여 데이타의 재생 및 기록의 신뢰성 및 효율을 증대시키는 효과가 있다.

Description

어드레스 안내구 결함 유무판별 제어장치

제1도는 종래의 어드레스 안내구 결함 유무판단장치의 구성도,

제2도는 본 발명에 따른 바람직한 일실시예로서 ADIP 결함 유무판별 제어장치의 구성 회로도.

제3도는 제2도의 주요 부분의 파형 예시도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : ADIP 데이타 입력단 2 : 결함신호 입력단

10 : ADIP 결함 출력부 20 : 스위칭부

21 : 신호변환부 22 : 신호전환부

30 : 마이크로 프로세서 G : 접지, R₁∼R₅: 저항, Q₁-NPN 트랜지스터,

Q₂-PNP 트랜지스터,

C₁,C₂: 캐패시터

본 발명은 디스크 플레이어에서 디스크의 손상으로 인한 데이터의 오류를 검출하도록 하는 어드레스 안내구 결함 유무판별 제어장치에 관한 것으로, 더욱 상세하게는 디스크의 어드레스 인프리-그루브(ADDRESS INPRE-GROOVE:이하 ADIP라 함)의 결함으로 인한 데이타의 파손을 막기 위한 ADIP 데이타 결함(DEFECT) 신호의 유무판별 제어장치에 관한 것이다.

일반적으로, 디스크 플레이어에서 사용되는 디스크는 프리-마스터드(PRE-MASTERED)타입의 광디스크와 레코더블(RECORDABLE) 타입의 광자기 디스크 등이 널리 사용되어 지고 있다.

상기에서 예시한 디스크 중 광디스크의 특징은 자료데이타와 자료데이타의 억세스를 위한 번지데이타가 디스크 상의 요철의 열로 표현되어 제작시 기록된 디스크는 추후 변경이 불가능하다. 반면에 광자기 디스크의 경우 자료데이타는 언제나 수정기록 및 재생이 가능하나 어드레스정보를 제공하는 어드레스데이타는 자료데이타와는 독립적으로 디스크 상에 기록되고 추후 변경이 불가능하도록 처리되어 있다.

상기에서 어드레스 데이타는 주파수변조되어 디스크 상의 안내구(PRE-GROOVE)의 워블(WOBBLE) 또는 웨이브(WAVE)로 표현되어 있으며, 이것을 ADIP라 부르며 디스크 상의 특정부위를 억세스하는 지표의 역할을 하게 된다.

이 때, ADIP가 디스크의 손상 및 변형으로 판독이 되지 않을 경우 해당부위의 자료데이타를 수정.기록하는 것은 물론 데이타를 재생하지도 못하게 된다.

따라서, 디스크 플레이어의 시스템 제어용 마이크로 프로세서는 ADIP의 결함을 신속히 검출하여 상응하는 적당한 조치를 취해야 하며 그러기 위해서는 ADIP의 결함을 신속히 검출하기 위한 ADIP의 결함 검출장치가 필수적이다.

제1도는 종래 ADIP 결함 검출장치의 블럭구성도로서, 디스크 상의 ADIP 데이타 검출부(도시하지 않았음)로부터 ADIP 데이타를 인가받는 ADIP 데이타 입력단(1)과, 상기 ADIP 데이타 입력단(1)으로 부터 ADIP 데이타를 인가받는 에지(EDGE)검출기(11), ADIP 데이타 신호를 주파수 변조하여 결함신호를 검출하는 결함신호 검출부(도시하지 않았음)로 부터 결함신호를 인가받는 결함신호 입력단(2), 상기 결함신호 입력단(2)으로 부터 결함신호를 인가받는 인버트 게이트(INV), 상기 에지검출기(11)의 출력신호와 인버트 게이트(INV)의 출력신호를 입력으로 하는 논리곱 게이트(AND) 및 상기 논리곱 게이트(AND)의 출력신호를 동기신호 입력단에 인가받아 특정 진폭의 펄스를 발생시키는 단안정멀티바이브레이터(12)로 구성되어 진다.

상기와 같은 구성을 갖는 종래의 ADIP 결함 출력부(10)는 ADIP 데이타의 신호에서 에지를 검출하여 결함신호가 없는 경우 단안정멀티바이브레이터(12)를 트리거시킴으로써 단안정멀티바이브레이터(12)는 3.15KHz∼6.3KHz의 주파수 대역 중 이미 고정되어 있는 특정 주파수 대역의 주파수를 발생시킨다.

만약, 결함신호가 있을 경우 단안정멀티바이브레이터(12)의 트리거신호로 사용되는 상기 에지검출기(11)의 출력신호가 논리곱 게이트(AND)에서 차단되어 단안정멀티바이브레이터(12)가 동작하지 않게 됨으로 인하여 출력신호가 발생되지 않는다. 그러므로, 마이크로 프로세서(30)는 단안정멀티바이브레이터(12)의 출력신호를 검사하여 특정주파수의 펄스신호가 인가되는 동안은 결함신호가 없다고 판단하고, 특정주파수의 펄스신호가 인가되지 않는 동안은 결함신호가 있는 것으로 판단한다.

상기와 같이 동작하는 종래의 ADIP 결함 유무판별장치는 시스템의 제어용 마이크로 프로세서(30)가 결함신호의 유무를 특정주파수의 신호 유.무로 판단해야 하므로 신속한 판단 및 상응한 조치가 매우 곤란하며 또한, 항상 마이크로 프로세서(30)가 특정 주파수를 감시하고 있어야 하므로 효율이 저하되는 문제점이 발생하였다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 기존의 ADIP 결함 유무판변장치의 출력신호를 제어신호로 하여 마이크로 프로세스에서 인가되는 결함 유무판단신호를 단순화 할 수 있는 스위칭 수단을 제공하여 결함신호의 유무를 마이크로 프로세서가 신속히 판단하여 적정한 조치를 취함으로서 데이타의 손실을 막는데 있다.

상기의 목적을 해결하기 위한 본 발명은 ADIP 데이타 발생수단과 상기 ADIP 데이타의 결함신호 검출수단을 구비하고 있는 디스크 플레이어의 결함신호 유무판별 제어장치에 있어서, 상기 ADIP 데이타 발생수단에서 발생하는 ADIP 데이타 신호와 상기 결함신호 검출수단에서 검출되는 결함신호를 인가받아 소정 주파수 대역의 펄스신호를 발생시키는 결함신호 판별수단, 상기 결함신호 판별수단에서 인가되는 펄스신호의 유무에 따라 하이/로우의 상태로 전환 동작하는 스위칭수단 및 상기 스위칭수단의 출력신호를 인가받아 ADIP 결함의 유무에 따라 디스크의 구동을 조정하여 주기 위한 제어수단을 구비하여 이루어진 것이다.

이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하고자 한다.

제2도는 본 발명에 따른 바람직한 일실시예인 디스크 플레이어의 ADIP 결함 유무판별 제어장치의 구성도로서, ADIP 데이타 발생부(도시하지 않음)의 데이타신호와 ADIP 데이타 중 결함신호를 검출하는 결함신호 검출부(도시하지 않음)의 결함신호를 인가받아 소정 주파수 대역의 펄스신호를 발생시키는 ADIP 결함 출력부(10)와, 상기 ADIP 결함 출력부(10)의 출력신호 중 소정 주파수대역의 펄스신호의 유.무에 따라 하이/로우 상태의 신호로 변환 출력하는 스위칭부(20) 및 상기 스위칭부(20)의 출력신호에 따라 디스크의 구동 및 시스템의 제어를 하기 위한 제어부(30)로 크게 구성되어 진다.

상기 구성 요소들의 상세 구성을 살펴보면, 상기 ADIP 결함 출력부(10)는 디스크 상의 ADIP 데이타 검출부(도시하지 않았음)로 부터 ADIP 데이타를 인가받는 ADIP 데이타 입력단(1)과, 상기 ADIP 데이타 입력단(1)으로부터 ADIP 데이타를 인가받는 에지(EDGE) 검출기(11)와, ADIP 데이타 신호를 주파수 변조하여 결함신호를 검출하는 결함신호 검출부(도시하지 않았음)로 부터 결함신호를 인가받는 결함신호 입력단(2)와, 상기 결함신호 입력단(1)으로 부터 결함신호를 인가받는 인버트 게이트(INV)와, 상기 에지검출기(11)의 출력신호와 인버트 게이트(INV)의 출력신호를 입력으로 하는 논리곱 게이트(AND) 및 상기 논리곱 게이트(AND)의 출력신호를 동기신호 입력단에 인가받아 특정 진폭의 펄스를 발생시키는 단안정멀티바이브레이터(12)로 구성되어 진다.

상기 스위칭부(20)는 상기 ADIP 결함 출력부(10)에서 출력되는 펄스신호를 인가받는 제1저항(R₁)과, 소정의 제1양전압을 인가받는 제2저항(R₂)과, 상기 제2저항(R₂)의 출력단과 접지(G) 사이에 연결되어 있는 제1캐패시터(C₁)와, 상기 제2저항(R₂)의 출력단에 연결되어 있는 제3저항(R₃) 및 상기 제1저항(R₁)의 출력단이 베이스단자에 연결되고 상기 제3저항(R₃)의 출력단이 콜렉터단자에 연결되며 에미터단자는 접지(G)에 연결되어 있는 제1트랜지스터(Q₁)로 이루어지는 신호변환부(21)와 상기 신호변환부(21)의 출력신호를 인가받는 제4저항(R₄)과, 소정의 제2양전압을 에미터단자에 인가받고 상기 제4저항(R₄)의 출력단이 베이스단자에 연결되어 있는 제2트랜지스터(Q₂)와, 상기 제2트랜지스터(Q₂)의 콜렉터단자와 접지(G) 사이에 연결되어 있는 제5저항(R₅) 및 제2트랜지스터(Q₂)의 콜렉터단자와 접지(G) 사이에 연결되어 있는 제2캐패시터(C₂)로 이루어지는 신호전환부(22)로 구성되어 있다.

상기와 같은 구성을 갖는 본 발명의 바람직한 동작예를 제3도의 파형도를 참조하여 상세히 설명한다.

에지검출기(11)은 인가되는 ADIP 데이타 인코우딩 신호에서 에지를 검출한다. 또한, ADIP 신호를 22.05KHz의 주파수 대역으로 주파수 변조한 후 변조된 ADIP 신호에서 검출된 결함신호는 인버트 게이트(INV)에 인가된다. 상기 에지검출기(11)의 출력신호와 인버트 게이트(INV)의 출력신호를 인가받는 논리곱 게이트(AND)는 결함신호가 없는 경우 상기 인버트 게이트(INV)의 출력신호가 항상 하이레벨이므로 상기 에지검출기(11)의 출력신호에 따라 출력이 변화하고, 결함신호가 있는 경우 상기 인버트 게이트(INV)의 출력신호가 항상 로우레벨이 되어 상기 에지검출기(11)의 출력신호와 상관없이 로우레벨을 유지한다.

그러므로 상기 논리곱 게이트(AND)의 출력신호를 동기신호로 하는 단안정 멀티 바이브레이터(12)는 상기 논리곱 게이트(AND)의 출력신호가 항상 일정한 로우레벨이면 즉, 결함신호가 있으면 전혀 동작하지 않으므로 로우레벨의 신호를 출력하며, 상기 논리곱 게이트(AND)의 출력신호가 변화하면 즉, 결함신호가 없으면 상기 논리곱 게이트(AND)의 출력신호를 트리거 신호로 하여 이미 정하여진 특정주파수의 펄스신호를 발생시킨다(제3도의 A 참조)

상기 단안정멀티바이브레이터(12)는 한 번의 트리거 신호에 대하여 정해진 일정폭의 펄스 하나를 출력하므로 상기 에지검출기(11)에서 검출되는 에지 주기에 따라 출력펄스의 주기가 형성된다.

상기와 같이 동작하는 단안정멀티바이브레이터(12)의 출력신호는 상기 신호변환부(21) 내의 NPN 트랜지스터(Q₁)의 베이스단자에 연결되어 있는 제1저항(R₁)에 인가된다. 단안정멀티바이브레이터(12)의 출력신호펄스(제3도의 A 참조)가 로우레벨 상태이면, 상기 NPN 트랜지스터(Q₁)이 오프상태가 되어 일정 양전압 Vcc(예를 들면, +12V)는 제3저항(R₃)에 인가되고, 제3저항(R₃)의 출력전압은 제1캐패시터(C₁)에 인가되어, 상기 제1개패시터(C₁)는 충전되기 시작한다.

이후 단안정멀티바이브레이터(12)의 출력신호펄스가 일정주기의 펄스형태로 전환되면, 출력신호 중 하이레벨의 신호가 입력될 때 상기 NPN 트랜지스터(Q₁)이 온(ON) 상태가 되어 일정 양전압 Vcc가 제3저항(R₃)에 인가되고, 제3저항(R₃)의 출력전압은 제2저항(R₂)에 인가되므로 상기 제1패캐시터(C₁)는 방전하기 시작하므로 상기 단안정멀티바이브레이터(12)의 출력펄스신호가 인가되는 동안 상기 NPN 트랜지스터(Q₁)의 온/오프 동작이 반복되면서 상기 제1캐패시터(C₁)는 충전/방전을 반복하게 된다. 그러므로, 상기 신호변환부(21)의 출력신호를 상기 제1캐패시터(C₁)의 양단 전압으로 하기 때문에 입력되는 단안정멀티바이브레이터(12)의 출력신호펄스에 대하여 제3도의 B와 같은 파형을 출력한다(제3도의 a와 b도 참조).

상기와 같이 동작하는 신호변환부(21)의 출력신호는 상기 신호전환부(22) 내의 NPN 트랜지스터(Q₂)의 베이스단자에 연결되어 있는 제4 저항(R₄)에 인가된다.

상기 신호 변환부(21)의 출력신호(제3도의 B)가 상기 PNP 트랜지스터(Q₂)의 에미터단자에 인가되는 일정 양전압 Vee(예를 들어 +5V) 보다 낮은 전압일 경우 상기 PNP 트랜지스터(Q₂)는 온상태가 되어 Vee가 상기 PNP 트랜지스터(Q₂)의 콜렉터단자에 연결되어 있는 제5저항(R₅)에 인가된다.

또한, 상기 신호변환부(21)의 출력신호(제3도의 B)가 상기 PNP 트랜지스터(Q₂)의 에미터단자에 인가되는 일정 양전압 Vee 보다 높은 전압일 경우 상기 PNP 트랜지스터(Q₂)는 오프상태가 되어 제5저항(R₅)에는 접지전위 즉, 제로전위가 인가된다.

그러므로, 상기 신호전환부(22)의 출력신호는 제5저항(R₅)의 양단 전압이 되기 때문에 입력되는 신호변환부(21)의 출력신호에 대하여 제3도의 C도와 같은 신호를 출력한다(제3도의 B와 C도 참조).

그러므로 결함신호가 없는 경우 단안정멀티바이브레이터(12)가 특정주파수를 갖는 펄스신호를 발생하게 되어 상기 NPN 트랜지스터(Q₁)가 반복적으로 ON/OFF되고, 제1캐패시터(C₁)가 충전 방전을 반복하게 되므로서 상기 PNP 트랜지스터(Q₂)는 베이스단자에 인가되는 신호전압이 PNP 트랜지스터(Q₂)의 에미터단자에 인가되는 전압 Vcc 보다 낮은 전압을 유지하며 항상 온상태를 유지한다. 그러므로 출력전압이 하이레벨 상태를 유지한다.

만약, 결함신호가 있는 경우 단안정멀티바이브레이터(12)의 출력신호가 로우레벨이므로, 상기 NPN 트랜지스터(Q₁)가 오프상태가 되어 제1캐패시터(C₁)가 충전되어 상기 PNP 트랜지스터(Q₂)는 베이스단자에 인가되는 신호전압이 PNP 트랜지스터(Q₂)의 에미터 전압 Vee 보다 높은 전압을 유지하게 되므로서 항상 오프상태를 유지한다. 그러므로 출력전압이 로우레벨 상태를 유지한다.

상기와 같이 동작하는 스위칭부(20)의 출력신호(제3도의 C도 참조)는 제어용 마이크로 프로세서(30)에 인가되고, 인가되는 신호의 상태가 하이레벨이면 마이크로 프로세서(30)는 디스크 상에 ADIP 데이타 중 결함신호가 발생하지 않은 상태로 판단하고, 인가번호의 상태가 로우레벨이면 결함신호가 있는 것으로 판단하여 신속히 디스크 드라이버의 구동부(도시하지 않았음)로 적정한 제어신호를 전송하는 조치를 취할 수 있어 데이타의 재생 및 기록의 신뢰성 및 마이크로 프로세서의 효율을 증대시키는 효과가 있다.

Claims (5)

1. ADIP 데이타 발생수단과 상기 ADIP 데이타의 결함신호를 검출하기 위한 검출수단을 구비하고 있는 디스크 플레이어의 결함신호 유.무판별 제어장치에 있어서, 상기 ADIP 데이타 발생수단에서 발생하는 ADIP 데이타 신호와 상기 결함신호 검출수단에서 검출되는 결함신호를 인가받아 결함신호가 없을때 소정 주파수 대역의 펄스신호를 발생시키고 결함신호가 있을 때 로우레벨의 신호를 출력하는 ADIP 결함 출력수단; 상기 ADIP 결함 출력수단에서 인가되는 펄스신호의 유.무에 따라 하이/로우의 상태로 전환 동작하는 스위칭수단; 및 상기 스위칭수단의 출력신호를 인가받아 ADIP 결함의 유무에 따라 디스크의 플레이어를 조정하여 주기 위한 제어수단을 포함하는 것을 특징으로 하는 어드레스 안내구 결함 유.무판별 제어장치.
2. 제1항에 있어서, 상기 스위칭 수단은 상기 ADIP 결함 출력수단에서 인가되는 소정 주파수 대역의 펄스신호를 연속 전압신호로 변환시키는 신호변환수단; 및 상기 신호변환수단에서 인가되는 연속전압신호를 제어신호로 하여 상기 제어수단에 인가되는 출력신호를 하이 또는 로우 레벨상태로 전환하여 주는 신호전환수단으로 구성되어 짐을 특징으로 하는 어드레스 안내구 결함 유.무판별 제어장치.
3. 제2항에 있어서, 상기 신호변환수단은 상기 ADIP 결함 출력수단에서 출력되는 펄스신호를 인가받는 제1저항과, 소정의 제1양전압을 인가받는 제2저항과, 상기 제2저항의 출력단과 접지단 사이에 연결되어 있는 제1콘덴서와, 상기 제2저항의 출력단에 연결되어 있는 제3저항 및 상기 제1저항의 출력단이 베이스단자에 연결되고 상기 제3저항의 출력단이 콜렉터단자에 연결되며 에미터단자는 접지에 연결되어 있는 제1트랜지스터로 이루어짐을 특징으로 하는 어드레스 안내구 결함 유.무판별 제어장치.
4. 제2항에 있어서, 상기 신호전환수단은 상기 신호변환수단의 출력신호를 인가받는 제4저항과, 소정의 제3양전압을 에미터단자에 인가받고 상기 제4저항의 출력단이 베이스단자에 연결되어 있는 제2트랜지스터 및 상기 제2트랜지스터의 콜렉터단자와 접지단 사이에 연결되어 있는 제5저항으로 이루어짐을 특징으로 하는 어드레스 안내구 결함 유.무판별 제어장치.
5. 제4항에 있어서, 상기 신호전환수단에서 제2트랜지스터의 콜렉터단자와 접지단 사이에 연결되어 출력전압을 안정화시키기 위한 제2캐패시터를 더 구비하는 것을 특징으로 하는 어드레스 안내구 결함 유.무판별 제어장치.