KR0125869Y1

KR0125869Y1 - Structure of package memory module

Info

Publication number: KR0125869Y1
Application number: KR2019910023087U
Authority: KR
Inventors: 이상희
Original assignee: 문정환; 금성일렉트론주식회사
Priority date: 1991-12-20
Filing date: 1991-12-20
Publication date: 1998-10-01
Also published as: KR930016251U

Abstract

본 고안은 메모리 모듈용 반도체 집적회로 패키지 구조에 관한 것으로, 패키지(2)의 양측면 중간부에 리드(2a)이 돌출 높이(t)보다 높은 높이(L)로 돌출되는 정렬용 돌기(10,10')를 형성하여 패키지 배열 오류를 방지하고 인접하는 패키지들의 리드간 쇼트를 방지할 수 있도록 한 것이다. 본 고안은 SOJ, SOP, DIP 타입 패키지에 적용할 수 있다. 이러한 구조에 의하여 패키지의 배열 오류를 방지함과 아울러 인접하는 리드간의 쇼트 등을 방지할 수 있게 되는 것이다.The present invention relates to a semiconductor integrated circuit package structure for a memory module, wherein the alignment projections 10 and 10 in which the leads 2a protrude to a height L higher than the protruding height t on both sides of the package 2. ') Is formed to prevent package arrangement error and to prevent short between leads of adjacent packages. The present invention can be applied to SOJ, SOP, and DIP type packages. This structure prevents misalignment of the package and prevents shorts between adjacent leads.

Description

Semiconductor Integrated Circuit Package Structure for Memory Module

제1도는 종래의 반도체 집적회로 SOJ 패키지가 장착된 메모리 모듈의 평면도.1 is a plan view of a memory module mounted with a conventional semiconductor integrated circuit SOJ package.

제2도는 종래 반도체 집적회로 SOJ 패키지의 구조 및 장착 상태를 상세하게 보인 도면.2 is a view showing in detail the structure and mounting state of a conventional semiconductor integrated circuit SOJ package.

제3도는 본 고안이 적용된 반도체 집적회로 SOJ 패키지가 장착된 메모리 모듈의 평면도.3 is a plan view of a memory module equipped with a semiconductor integrated circuit SOJ package to which the present invention is applied.

제4도는 본 고안이 적용된 반도체 집적회로 SOJ 패키지가 장착 상태를 상세하게 보인 도면.4 is a view showing in detail the mounting state of the semiconductor integrated circuit SOJ package to which the present invention is applied.

제5도의 (a)(b)(c)는 본 고안에 의한 반도체 집적회로 SOJ 패키지의 구조를 보인 도면으로서,(A), (b), and (c) of FIG. 5 show a structure of a semiconductor integrated circuit SOJ package according to the present invention.

(a)는 정면도.(a) is a front view.

(b)는 측면도.(b) is a side view.

(c)는 평면도.(c) is a plan view.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 소형 기판 1a : 도전 패드1: small substrate 1a: conductive pad

2 : 패키지 2a : 아웃 리드2: package 2a: out lead

10,10' : 정렬용 돌기10,10 ': Alignment protrusion

본 고안은 메모리 모듈(Memory Module) 제작에 사용되는 반도체 집적회로 패키지(Package) 구조에 관한 것으로, 특히 패키지의 양측면 중간부에 정렬용 돌기를 형성하여 메모리 모듈 제작시 개별 반도체 집적회로 패키지들의 배열 오류를 방지함과 아울러 인접하는 패키지들의 아웃 리드간의 정렬 오류에 의한 리키지 및 쇼트를 방지할 수 있도록 한 메모리 모듈용 반도체 집적회로 패키지 구조에 관한 것이다.The present invention relates to a semiconductor integrated circuit package structure used for fabricating a memory module, and in particular, an alignment error of individual semiconductor integrated circuit packages when fabricating a memory module by forming alignment protrusions on both sides of the package. In addition, the present invention relates to a semiconductor integrated circuit package structure for a memory module, which can prevent the short circuit and prevent leakage and short circuit caused by misalignment between the out leads of adjacent packages.

종래 반도체 집적회로 패키지가 적용된 메모리 모듈의 구조가 제1도에 도시되어 있고, 종래 패키지의 구조 및 그의 장착 상태를 상세하게 보인 도면이 제2도에 도시되어 있다.A structure of a memory module to which a conventional semiconductor integrated circuit package is applied is shown in FIG. 1, and a diagram showing in detail the structure of the conventional package and its mounting state is shown in FIG.

통상, 메모리 모듈은 제1도에 도시한 바와 같이 하나의 작은 소형 기판(1)에 복수개의 패키지(2)들을 장착하여 메모리 용량을 확장한다든지 또는 다른 어떤 복합적인 기능을 수행하게 한다든지 하는 원하는 기능을 발휘하도록 구성된다.Typically, a memory module is desired to mount a plurality of packages 2 on one small small substrate 1 as shown in FIG. 1 to expand memory capacity or to perform some other complex function. Configured to function.

상기 소형 기판(1)은 그 내부에 복수개의 패키지(2)들이 장착되어 전기적인 접속이 이루어지도록 패키지(2)의 리드(2a)의 수만큼의 도전 패드(1a)가 형성되고, 일측 변부에는 외부단자와 연결되는 복수개의 메탈라인(1b)이 형성되어 있다.The small substrate 1 has a plurality of packages 2 mounted therein, and as many conductive pads 1a as the leads 2a of the package 2 are formed so as to be electrically connected. A plurality of metal lines 1b connected to the external terminals are formed.

이와 같이 된 소형 기판(1)에 복수개의 패키지(2)들을 실장함에 있어서는 제2도에 도시한 바와 같이 상기 소형 기판(1)의 도전 패드(1a)에 패키지(2)의 리드(2a)들을 일치시킨 후 리플로우 솔더링 과정을 거침으로써 실장하는 것이다.In mounting the plurality of packages 2 on the small substrate 1, the leads 2a of the package 2 are placed on the conductive pads 1a of the small substrate 1 as shown in FIG. This is done by matching and then reflow soldering.

그러나 상기한 바와 같은 종래 구조의 패키지(2)를 소형 기판(1)에 장착함에 있어서는 소형 기판(1)에 형성된 서로 인접하는 각 도전 패드(1a,1a')열 사이의 간격(L)이 좁아 패키지(2)들을 배열하는 데 어려움이 있었으며, 또한 기판(1)의 도전 패드(1a)와 패키지(2)의 리드(2a)간의 정렬 오류에 의한 리키지(Leakage) 또는 쇼트(Short) 불량으로 메모리 모듈 전체를 불량화시키는 문제점이 있었다.However, when the package 2 of the conventional structure as described above is mounted on the small substrate 1, the distance L between the adjacent rows of conductive pads 1a and 1a 'formed on the small substrate 1 is narrow. Difficulty in arranging the packages 2, and also due to leakage or short defects due to misalignment between the conductive pads 1a of the substrate 1 and the leads 2a of the package 2 There was a problem in that the entire memory module was deteriorated.

따라서 본 고안의 목적은 소형 기판에 대한 패키지들의 배열 오류를 방지하고 리키지 또는 쇼트 불량을 방지할 수 있도록 한 메모리 모듈용 반도체 집적회로 패키지 구조를 제공하려는 것이다.Accordingly, an object of the present invention is to provide a semiconductor integrated circuit package structure for a memory module that can prevent arrangement errors of packages on a small substrate and prevent leakage or short defects.

이러한 본 고안의 목적은 반도체 집적회로 모듈 제작에 사용되는 반도체 집적회로 패키지 구조에 있어서, 패키지(2)의 양측면 중간부에 리드(2a)의 돌출 높이(t)보다 높은 높이(L)로 돌출되는 정렬용 돌기(10,10')를 형성하여 패키지 배열 오류를 방지하고 인접하는 패키지들의 리드간 쇼트를 방지할 수 있도록 한 것을 특징으로 하는 메모리 모듈용 반도체 집적회로 패키지 구조를 제공하는 것에 의하여 달성된다.The object of the present invention is a semiconductor integrated circuit package structure used for fabricating a semiconductor integrated circuit module, protruding to a height (L) higher than the protruding height (t) of the lead (2a) in the middle portion of both sides of the package (2) It is achieved by providing a semiconductor integrated circuit package structure for a memory module, characterized in that the alignment protrusions 10, 10 'are formed to prevent package alignment errors and to prevent shorting of leads between adjacent packages. .

이하, 본 고안에 의한 메모리 모듈용 반도체 집적회로 패키지 구조를 첨부도면에 도시한 실시례에 따라서 상세히 설명한다.Hereinafter, a semiconductor integrated circuit package structure for a memory module according to the present invention will be described in detail according to an embodiment shown in the accompanying drawings.

제3도는 본 고안에 의한 반도체 집적회로 패키지가 적용된 메모리 모듈의 평면도이고, 제4도는 본 고안에 의한 패키지 구조 및 그 장착 상태를 상세하게 보인 도면이며, 제5도의 (a)(b)(c)는 본 고안에 의한 반도체 집적회로 패키지의 구성을 상세하게 도시한 정면도, 측면도 및 평면도로서, 이에 도시한 바와 같이 본 고안에 의한 반도체 집적회로 패키지는 그 패키지의 양측면 중간부에 정렬용 돌기(10,10')를 연장 형성하여 소형 기판(1)에 실장 시 패키지의 정렬 오류 방지와 리드간의 쇼트를 방지할 수 있도록 구성한 것으로 도면에서 종래구성과 동일한 부분에 대하여는 동일 부호를 부여하였다.FIG. 3 is a plan view of a memory module to which a semiconductor integrated circuit package according to the present invention is applied, and FIG. 4 is a view showing the package structure and its mounting state according to the present invention in detail, and FIG. 5 (a) (b) (c) ) Is a front view, a side view, and a plan view showing the configuration of a semiconductor integrated circuit package according to the present invention in detail. As shown in the drawing, the semiconductor integrated circuit package according to the present invention has alignment protrusions on both sides of the package. 10, 10 ') is formed to extend to prevent the misalignment of the package and the short between the leads when mounting on the small substrate (1), the same reference numerals are given to the same parts as the conventional configuration in the drawings.

상기 정렬용 돌기(10,10')는 그 돌출 높이(L)가 리드(2a)의 돌출 높이(t)보다 높게 형성되어 있다. 정렬용 돌기(10,10')의 폭(B)은 특히 한정할 필요는 없으며, 인접하는 패키지들의 정렬용 돌기(10,10')가 어긋나지 않고 접촉될 수 있는 정도의 폭이면 충분하다.In the alignment protrusions 10 and 10 ', the protruding height L is formed higher than the protruding height t of the lead 2a. The width B of the alignment protrusions 10 and 10 'need not be particularly limited, and a width such that the alignment protrusions 10 and 10' of adjacent packages can be contacted without shifting is sufficient.

또한 상기 정렬용 돌기(10,10')가 리드(2a)가 배열되는 패키지(2)의 양측면에 형성되는 것인바, 중간부의 리드(2a)가 없는 부분에 형성하는 것이다.In addition, the alignment protrusions 10 and 10 'are formed on both sides of the package 2 in which the leads 2a are arranged.

이와 같이 구성된 본 고안에 의한 리드쇼트방지 구조가 적용된 메모리 묘듈용 반도체 집적회로 패키지(2)를 소형 기판(1)에 실장함에 있어서는 제3도 및 제4도에 도시한 바와 같이 서로 인접하는 패키지(2)들의 양측에 형성된 정렬용 돌기(10,10')가 서로 접촉하게 되므로 패키지들의 배열이 정확하게 이루어지게 된다. 또한 인접하는 패키지(2)들은 인접하는 측면이 정렬용 돌기(10,10')끼리 접촉하게 될 뿐 아웃 리드(2a)들은 서로 접촉 되지 않으므로 소형 기판(1)에 실장된 상태에서 패키지(2)들간의 리드 쇼트가 방지되는 것이다.In mounting the semiconductor integrated circuit package 2 for a memory module to which the lead short prevention structure according to the present invention configured as described above is applied to the small substrate 1, packages adjacent to each other as shown in FIGS. 3 and 4 ( Since the alignment protrusions 10 and 10 'formed at both sides of the 2) are in contact with each other, the arrangement of the packages is made accurately. In addition, the adjacent packages 2 are in contact with the alignment protrusions 10 and 10 'adjacent sides, but the out leads 2a are not in contact with each other, so that the package 2 is mounted on the small substrate 1. Lead short between them is prevented.

도시례에서 그 아웃 리드가 J-형태인 SOJ 타입 패키지에 적용한 예를 예시하고 있으나 반드시 이로서 국한되는 것은 아니고, SOP 타입 패키지 및 DIP 타입 패키지 등 메모리 모듈에 사용되는 모든 패키지에도 적용할 수 있는 것이다.Although the example shows the example where the out lead is applied to the SOJ type package having the J-type, the present invention is not necessarily limited thereto, and may be applied to all packages used in the memory module such as the SOP type package and the DIP type package.

이상에서 상세히 설명한 바와 같이 본 고안에 의한 반도체 집적회로 패키지에 의하면 소형 기판에 다수 개의 패키지를 실장하여 메모리 모듈을 제작함에 있어서, 정렬용 돌기를 이용하여 소형 기판의 도전 패드에 패키지의 리드들을 일치시켜 정렬하므로 패키지의 정렬 오류를 방지할 수 있으며, 이에 따라 종래에 발생되었던 패키지의 배열 오류에 의한 리키지 불량이나 쇼트 불량을 방지할 수 있으므로 메모리 모듈의 불량을 방지할 수 있고, 모듈 제작 시 불량률을 낮출 수 있어 생산성을 높일 수 있는 효과가 있다.As described in detail above, according to the semiconductor integrated circuit package according to the present invention, in fabricating a memory module by mounting a plurality of packages on a small substrate, the leads of the package are matched with the conductive pads of the small substrate using alignment protrusions. By aligning, it is possible to prevent the alignment error of the package, thereby preventing the defective or short circuit caused by the arrangement error of the conventionally generated package can prevent the failure of the memory module, and the failure rate when manufacturing the module It can lower the productivity has the effect.

Claims

In a semiconductor integrated circuit package structure used for fabricating a semiconductor integrated circuit module, the alignment protrusion 10 protruding to a height L higher than the protruding height t of the lead 2a in the middle portions of both sides of the package 2. 10 ') to prevent package arrangement error and to prevent short between leads of adjacent packages.

2. The semiconductor integrated circuit package structure of claim 1, wherein the package (2) is of SOJ type.

2. The semiconductor integrated circuit package structure of claim 1, wherein the package (2) is of SOP type.

The semiconductor integrated circuit package structure of claim 1, wherein the package is a DIP type.