KR0123766B1 - 크로스인터리브방법 및 회로 - Google Patents

Abstract

크로스인터리브방법 및 회로는 어드레스를 출력데이타를 기준으로 하여 발생시켜 사용되는 메모리의 용량 및 입출력데이터레이트의 차이를 보상해주고, 또한 각 채널마다 실질적으로 사용되는 버퍼수에 따라 차등적으로 메모리용량을 설정함으로써 사용되는 메모리의 용량을 감소시키기 위한 것이다.

이를 위하여 엔코딩시스템에서 출력되는 출력데이터를 기준으로 하여 각 채널에 대하여 크로스인터리브 규칙에 따른 출력데이터와 P엔코딩어드레스 발생간의 소정의 지연량만큼 지연된 P엔코딩 어드레스를 발생하고, 발생된 어드레스에 크로스인터리브규칙에 따른 P엔코딩 어드레스와 Q엔코딩 어드레스 발생간의 소정의 지연량만큼 지연된 Q엔코딩어드레스를 발생하며, 발생된 어드레스에 크로스인터리브규칙에 따른 Q엔코딩어드레스와 입력데이터간에 소정의 지연량 및 섞임에 의하여 입력데이터의 어드레스를 얻기 위한 과정으로 이루어진다. 또한 크로스인터리부를 콘트롤러에서 출력되는 싱크신호를 카운트하기 위한 싱크카운터, 콘트롤러에서 출력되는 데이터구간(DATATIME)신호에 의하여 클리어되고 심볼클럭신호를 카운트하기 위한 심볼카운터, 크로스인터리브를 위한 엔코딩 데이터 및 입력 및 출력데이터들을 별도로 저장하고 있다.

Description

크로스인터리브방법 및 회로

제 1 도는 기록가능한 컴팩트디스크의 엔코딩시스템의 크로스 인터리브 규칙.

제 2 도는 제 1 도를 구현하기 위한 종래의 크로스인터리브회로도의 블럭도이다.

제 3a~g 도는 제 2 도의 크로스인터리브회로에 필요한 제어신호들의 타이밍도이다.

제 4a~i 도는 전반부데이터구간에 사용되는 제어신호들의 타이밍도이다.

제 5a~i 도는 전반부패리티구간에 사용되는 제어신호들의 타이밍도이다.

제 6a~i 도는 후반부데이터구간에 사용되는 제어신호들의 타이밍도이다.

제 7a~i 도는 후반부패리티구간에 사용되는 제어신호들의 타이밍도이다.

제 8 도는 제 2 도에 의해 구현된 종래의 프레임테이블과 옵셋테이블의 내용이다.

제 9 도는 본 발명에 따른 제 2 도의 프레임테이블과 옵셋테이블의 내용이다.

제 10 도는 본 발명에 따른 크로스인터리브회로의 다른 실시예이다.

제 11 도는 제 10 도에 따른 롬1~롬4의 내용이다.

* 도면의 주요부분에 대한 부호의 설명

100 : 콘트롤러 200 : 버퍼

300 : 크로스인터리브부 400 : 메모리

500 : R-S코더부 600 : 데이터출력부

310 : 프레임카운터 320 : 옵셋카운터

330 : 옵센테이블 340 : 프레임테이블

350 : 가산기 360 : 싱크카운터

361 : 심볼카운터 362~365 : 롬1~롬4

366 : 멀티플렉서 367 : 가산기

본 발명은 광기록기기에서 기록이 가능한 컴팩트디스크(Compact Disk-Digital Audio, CD-DA로 약칭하기도 함)의 엔코딩포맷에 따르는 에러정정기술에 관한 것으로, 특히 연집에러(Burst Error)를 효율적으로 정정하기 위한 크로스 인터리브방식에 있어서 사용되는 메모리(S램)의 용량을 줄이기 위한 크로스인터리브방법 및 장치에 관한 것이다.

제 1 도를 통해 기록이 가능한 광기록기기의 컴팩트디스크의 엔코딩시스템의 크로스인터리브규칙에 대하여 살펴보기로 한다. 우선 크로스인터리브를 하는 목적은 연집에러를 효율적으로 정정하기 위한 것으로, 입력되는 데이터를 제 1 도의 (1), (2), (3) 블럭과 같이 소정의 규칙에 따라 지연을 주거나 뒤섞는다. 제 1 도의 (4)와 (5)는 R-S(Reed-Solomon) 코어부이고, 입력되는 24개의 데이터를 (1)과 같이 지연과 섞음을 하여 각각 다른 시간에 입력된 데이터로 (4)에서는 4바이트의 Q패리티를 구하고, 이들을 다시 (2)와 같이 지연을 주어 역시 각각 다른 시간에 입력된 데이터로 (5)에서는 4바이트의 P패리티를 구한다. 이렇게 하여 각각 다른 시간에 입력된 24바이트의 데이터와 8바이트의 패리티들은 마지막으로 (3)과 같이 지연을 주어 32바이트의 데이터로 최종 출력시킨다.

제 2 도는 컴팩트디스크의 엔코딩시스템의 CIRC(Cross Interleave Reed-solomon Code, 이하 CIRS 약칭함)를 구현하기 위한 종래회로의 블럭도로서, 특히 제 1 도의 (1), (2), (3)과 같은 크로스인터리브는 제 2 도의 크로스인터리브부(300)를 통해 수행되고, 제 1 도의 R-S 코딩부(4)와 (5)는 제 2 도의 R-S코드부(500)에서 수행된다.

제 3a~g 도는 제 2 도의 콘트롤러(100)에서 출력되는 제어신호의 타이밍도로서, 제 3a 도는 SYMCLK신호이고, 제 3b 도는 SYNC신호이고, 제 3c 도는 SUBCODE신호이고, 제 3d 도는 DATATIME신호이고, 제 3e 도는 DATA신호이고, 제 3f 도는 PARITY신호이고, 제 3g 도는 출력되는 데이터의 구간을 나타낸 것이다.

제 4a~i 도는 전반부 데이터구간에 발생되는 제어신호의 타이밍도로서, 제 4a 도는 4.3218MHz의 클럭신호이고, 제 4b 도는 SYMCLK신호이고, 제 4c 도는 SELECT신호이고, 제 4d 도는 AUDIO신호이고, 제 4e 도는 WE신호이고, 제 4f 도는 RE신호이고, 제 4g 도는 EFMLT신호이고, 제 4h 도는 DATALT신호이고, 제 4i 도는 ECCOUT신호이다.

제5a~i도는 전반부 패리티구간에 발생되는 제어신호의 타이밍도로서, 제 5a 도는 4.3218MHz의 클럭신호이고, 제 5b 도는 SYMCLK신호이고, 제 5c 도는 SELECT신호이고, 제 5d 도는 AUDIO신호이고, 제 5e 도는 WE신호이고, 제 5f 도는 RE신호이고, 제 5g 도는 EFMLT신호이고, 제 5h 도는 DATALT신호이고, 제 5i 도는 ECCOUT신호이다.

제 6a~i 도는 후반부 데이터구간에 발생되는 제어신호의 타이밍도로서, 제 6a 도는 4.3218MHz의 클럭신호이고, 제 6b 도는 SYMCLK신호이고, 제 6c 도는 SELECT신호이고, 제 6d 도는 AUDIO신호이고, 제 6e 도는 WE신호이고, 제 6f 도는 RE신호이고, 제6g도는 EFMLT신호이고, 제6h도는 DATALT신호이고, 제6i도는 ECCOUT신호이다.

제 7a~i 도는 후반부 패리티구간에 발생되는 제어신호의 타이밍도로서, 제 7a 도는 4.3218MHz의 클럭신호이고, 제 7b 도는 SYMCLK신호이고, 제 7c 도는 SELECT신호이고, 제 7d 도는 AUDIO신호이고, 제 7e 도는 WE신호이고, 제 7f 도는 RE신호이고, 제 7g 도는 EFMLT신호이고, 제 7h 도는 DATALT신호이고, 제 7i 도는 ECCOUT신호이다.

이와 같은 제 3~7 도의 타이밍도를 통해 제 2 도의 동작을 좀더 상세히 설명하면 다음과 같다. 우선 옵셋카운터(320)는 제 3d 도의 DATATIME신호의 하이구간에서 클리어되어 콘트롤러(100)에서 제 3a 도와 같이 인가되는 SYMCLK신호를 0~31까지 카운트한다.

반면에 프레임카운터(310)는 SYNC의 로우로 전환될 때 클럭되어 카운트를 한다. 따라서 프레임카운터(310)는 제3b도에 도시된 바와 같이 옵셋카운터(320)가 0~31채널을 카운트하는 동안 1씩 카운트된다. 옵셋카운터(320)에서 카운트된 값은 옵셋테이블(330)과 프레임테이블(340)으로 인가되고, 옵셋테이블(330)은 인가된 옵셋카운터(320)의 카운트값과 콘트롤러(100)에서 출력되는 SELECT신호에서 따라 옵셋어드레스를 발생하고, 프레임테이블(340)은 프레임테이블값을 출력한다.

현재 출력되는 데이터가 전반부 데이터구간인 경우, 콘트롤러(100)로 인가되는 4.3218MHz신호가 제 4a 도와 같을 때, 출력되는 SYMCLK신호가 제 4b 도와 같으면, 옵셋카운터(320)는 제 4b 도의 라이징에지에서 카운트하게 된다. 옵셋카운트값이 카운트되지 않았을 때 SELECT신호는 제 4c 도와 같이 0상태로 출력된다. SELECT신호는 3비트로 출력되므로 '000' 상태가 된다.

SELECT신호가 000인 시점에서 버퍼(200)로 인가되는 AUDIO신호는 제 4d 도에 도시된 바와 같이 로우논리가 되어 오디오데이터를 출력한다. 출력되는 오디오데이터는 메모리(400)로 인가되는데 이때 메모리(400)는 제 4e 도와 같이 기록모드가 된다. 여기서 메모리(400)는 일반적으로 S램을 주로 사용한다. 그 다음 SELECT신호가 0에서 1로 전환되는 시점에서 메모리(400)는 제 4f 와 같이 독출모드로 전환되어 출력부(600)와 R-S코더부(500)로 출력된다. 이때 출력부(600)로 인가되는 EFMLT클럭신호가 제 4g 도와 같이 라이징에지가 되면 출력부(600)의 제1래치(601) 및 제2래치(602)는 클럭된다. 그러나 데이터구간에서는 제 3e 도와 같이 DATA신호가 로우가 되고 PARITY신호는 제 3f 도와 같이 하이가 되므로 제1래치(601)만 인에이블상태가 되고, 제2래치(602)는 디스에이블상태가 된다. 따라서 데이터는 제1래치(601)의 D입력단으로 인가되어 래치된 후 DATA제어신호에 의하여 출력단 (Q)을 통해 전반부데이터를 출력한다. 반면에 R-S코어부(500)으로 인가된 신호는 플립플롭(510)으로 인가되는데 플립플롭(510)으로 인가되는 DATALT신호가 제 4h 도와 같이 인가되므로 이 신호의 라이징에지에서 클럭되어 래치하나 뒷단의 버퍼(530)으로 인가되는 ECCOUT제어신호가 제 4i 도와 같이 하이신호를 유지하므로 신호를 출력하지 않는다. 여기서 ECC로직(520)은 패리티데이터를 발생시키는 로직이다.

상술한 바와 같이 콘트롤러(100)에서 출력되는 SYNC신호와 SELECT, DATATIME, SYMCLK등의 제어신호에 의하여 제 5a~i 도와 같은 제어신호 타이밍에 맞추어 전반부 패리티데이터를 출력하게 된다.

이 때는 출력부(600)의 제1래치(602)가 인에이블상태가 되고 제1래치(601)이 디스에이블상태가 되도록 하여 R-S코더부(500)에서 출력되는 패리티데이터를 출력하게 된다. 후반부 데이터구간에서도 마찬가지로 제 6a~i 도와 같은 제어신호의 타이밍도에 의하여 전반부 데이터구간에서와 같이 데이터를 출력하고 후반부 패리티구간에서도 제 7a~i 도와 같은 제어신호의 타이밍도에 의하여 후반부 패리티데이터를 출력한다.

이와 같은 제 2 도의 회로를 통해 제 1 도의 (1), (2), (3)과 같은 크로스인터리브를 수행하기 위해 제 2 도의 프레임테이블(340)과 옵셋테이블(330)에 저장되어 있는 종래의 프레임테이블과 옵셋테이블은 제 8 도와 같다.

제 8 도에 도시된 바와 같이 종래에는 현재 입력되고 있는 오디오단을 기준으로 하여 제 1 도의 (1)에 따라 제 8 도의 Q1, Q2 엔코딩의 프레임테이블과 옵셋테이블이 정해졌고, 제 1 도의 (2)에 따라 제 8 도의 P엔코딩의 프레임테이블과 옵셋테이블이 정해졌고, 제 1 도의 (3)에 따라 제 8 도의 ECCOUT의 프레임테이블과 옵셋테이블이 정해졌다. 제 1 도에 따르면 최종출력단은 입력단보다 최대 27D+2(=110) 프레임이 지연되어 있다. 그러나 제 8 도와 같은 프레임테이블에 의하면 입력단인 AUDIO프레임테이블을 기준으로 하여 최종출력단인 ECCOUT이 갈수록 지연량을 더해 나갔기 때문에 ECCOUT으로 부터 최소 110에 해당하는 프레임테이블 값을 더한 220의 프레임어드레스에 해당되는 용량을 갖는 메모리(400)가 요구된다.

메모리(400)은 프레임어드레스가 옵셋어드레스보다 상위이므로 110111001111(약 7K 바이트)의 용량이 필요한 문제가 있었다.

또한 제 1 도에서 입력단은 크리스탈 발진클럭에 따라 입력되며 출력단은 PLL(Phase Locked Loop, 이하 PLL이라 함) 발진클럭으로 출력된다. 다시 말해 1R-S코더 프레임은 24바이트의 데이터가 입력되면 8바이트의 패리티가 추가되어 출력은 32바이트가 되므로 입력단의 데이타입력레이트와 출력단의 데이타출력레이트는 3/4가 된다. 제 3 도에서와 같이 기존의 어드레스맵으로는 이와 같은 입출력데이터레이트의 차이에 대한 보상을 해줄 수가 없는 문제가 있었다.

따라서 본 발명의 목적은 크로스인터리브의 어드레스를 출력데이터를 기준으로 하여 발생시켜 사용되는 메모리의 용량 및 입출력데이터레이트의 차이를 보상해주기 위한 크로스인터리브방법을 제공함에 있다.

본 발명의 다른 목적은 각 채널마다 실질적으로 사용되는 버퍼수에 맞게 차지하는 메모리용량을 설정함으로써 사용되는 메모리의 용량을 감소시키기 위한 크로스인터리브방법 및 회로를 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명은 크로스인터리브에 필요한 제어신호를 발생하는 콘트롤러와, 콘트롤러에서 출력되는 제어신호에 따라 프레임 및 옵셋어드레스를 발생하기 위한 크로스인터리브부를 구비한 컴팩트디스크의 엔코딩시스템의 크로스인터리브방법에 있어서; 상기 엔코딩시스템에서 출력되는 출력데이터를 기준으로 하여 각 채널에 대하여 크로스인터리브규칙에 따른 상기 출력데이터와 P엔코딩어드레스 발생간의 소정의 지연량만큼 지연된 P엔코딩 어드레스를 발생하는 P엔코딩 어드레스발생과정; 상기 P엔코딩어드레스발생과정에서 발생된 어드레스에 상기 크로스인터리브규칙에 따른 상기 P엔코딩어드레스와 Q엔코딩어드레스 발생간의 소정의 지연량만큼 지연된 Q엔코딩어드레스를 발생하기 위한 Q엔코딩어드레스발생과정; 상기 Q엔코딩어드레스발생과정에서 발생된 어드레스에 상기 크로스인터리브규칙에 따른 Q엔코딩어드레스와 입력데이터간에 소정의 지연량 및 섞임에 의하여 입력데이터의 어드레스를 출력신호의 프레임에 대하여 2만큼지연된 입력데이터의 어드레스를 발생하기 위한 입력데이터어드레스발생과정을 포함함을 특징으로 한다.

상기 다른 목적을 달성하기 위한 본 발명은 제어신호를 발생하기 위한 콘트롤러와 크로스인터리브를 위한 어드레스를 발생하기 위한 크로스인터리브부와 상기 크로스인터리부에서 출력되는 어드레스신호에 의하여 데이터를 독출하기 위한 제1메모리를 구비한 컴팩트디스크의 엔코딩 시스템의 크로스인터리브장치에 있어서; 상기 크로스인터리브부는; 상기 콘트롤러에서 출력되는 싱크신호를 카운트하기 위한 싱크카운터; 상기 콘트롤러에서 출력되는 데이터구간 (DATATIME)신호에 의하여 클리어되고 심볼클럭신호를 카운트하기 위한 심볼카운터; 크로스인터리브를 위한 엔코딩데이터 및 입력 및 출력데이터들을 별도로 저장하고 상기 심볼카운터에서 출력되는 신호에 해당되는 어드레스를 동시에 발생하기 위한 적어도 1개 이상의 제2메모리; 상기 콘트롤러에서 출력되는 선택제어신호에 의하여 상기 제2메모리에서 발생되는 어드레스중 해당되는 데이터의 어드레스만을 선택하여 출력하기 위한 선택수단; 선택수단에서 출력되는 데이터와 싱크카운터에서 출력되는 신호를 가산하여 상기 크로스인터리브를 위한 어드레스를 상기 제1메모리로 출력하기 위한 가산기로 포함함을 특징으로 한다.

상기 다른 목적을 달성하기 위한 본 발명은 컴팩트디스크의 엔코딩시스템의 크로스인터리브방법에 있어서; 상기 엔코딩시스템의 출력신호를 기준으로 하여 크로스인터리브규칙에 따른 지연량에 의하여 각 채널에 해당되는 엔코딩값을 설정하기 위한 엔코딩값설정과정; 상기 엔코딩값설정과정에서 설정된 값간의 차에 의하여 각 채널에 할당되는 메모리영역을 가변적으로 설정하기 위한 메모리영역설정과정을 포함함을 특징으로 한다.

이어서 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.

제 9 도는 제 2 도의 프레임테이블(340)과 옵셋테이블(330)의 내용을 본 발명에 따라 재구성한 것이다. 제 8 도와의 차이는 제 8 도는 입력단인 AUDIO 프레임테이블을 기준으로 하여 최종 출력단인 ECCOUT로 갈수록 지연량을 더해 나가는 반면 제 9 도는 출력단인 ECCOUT프레임테이블을 기준으로 하여 입력단인 AUDIO로 갈수록 더해 나간다.

이 차이는 메모리(400)의 용량에 대단한 차이를 준다. 즉 상술한 지연량은 어드레스상황으로 보면 하위어드레스라고 볼 수 있는 것이다. 다시 말해서 최초의 어드레스로 부터 그 만큼 떨어졌다는 것이다. 따라서 제 8 도와 같이 어드레스맵을 구현하여 약 7k바이트의 메모리용량이 필요하게 된다. 이때 메모리용량은 실질적으로 반은 비어 있는 상태가 된다. 그러나 제 9 도와 같이 메모리맵을 구현하면 출력데이터의 어드레스가 시작되는 부분이 최초의 어드레스가 위치한 부분이 되므로 상술한 제 8 도에서 최초어드레스로 피드백되는 양만큼 메모리영량이 필요없게 된다.

따라서 110111011111(약 3.5바이트)의 용량의 S램이 필요하므로 S램의 용량을 1/2로 줄일 수 있다.

즉 제 9 도는 출력데이터인 ECCOUT의 프레임어드레스를 제 9 도에 도시된 바와 같이 0으로 설정 한뒤, 제 1 도의 크로스인터리브 규칙방향과 반대 방향으로 입력데이터의 어드레스를 발생시킨다. 3채널의 경우를 예를 들어 설명하면, 종래의 제 8 도의 경우에는 입력데이터를 0으로 하여 Q엔코딩어드레스를 구하는데 3은 0~11에 해당되므로 Q1엔코딩 어드레스는 제 1 도의 (1)에서 지연량이 2이므로 3바이트만큼 지연된 어드레스를 발생한다. 이 어드레스는 제 1 도의 (2)에서 지연량이 2D(여기서 D는 4이다.)이므로 P엔코딩은 11바이트 만큼 지연된 어드레스를 발생한다. 발생된 어드레스는 제 1 도의 (3)에서 지연량이 1로 되어 2바이트만큼 지연된 어드레스를 발생한다. S램에 데이터를 리드/라이트할 때 실제 지연량보다 1바이트 더 지연되는 것은 에러발생을 막기 위한 것이다. 이와 같이 출력된 데이터인 ECCOUT는 현프레임에 2프레임을 가산한 값이된다.

따라서 상술한 바와 같이 지연은 그 지연량만큼 하위 어드레스로 설정되는 것이므로 0채널의 출력데이터는 5바이트의 어드레스로부터 시작되므로 상술한 바와같이 2배의 메모리용량이 사용되게 된다.

반면에 제 9 도의 경우는 출력데이터인 ECCOUT를 기준으로 하였으므로 상술한 바와는 반대로 동작한다. 예를 들어 상술한 바와 동일한 채널 3의 경우에 P엔코딩어드레스를 먼저 설정하게 된다. 제 1 도를 통해 제 8 도에서와는 반대 방향으로 하여 추적하게 되면 지연량이 2인 값이 나오게 된다. P엔코딩값이 출력되면 (2)블럭에 해당되는 지연량만큼 지연시켜 Q엔코딩값을 출력하게 된다. 따라서 10이 되고 이와 같이 구해진 엔코딩값을 (1) 블럭을 통해 지연하고 섞이는 것에 따라 오디오입력데이터를 구하게 된다.

따라서 오디오의 프레임어드레스는 13이 된다. 이와 같은 방법에 의하여 출력데이터의 어드레스는 상위어드레스에 해당되는 입력데이터의 어드레스는 하위어드레스가 되게 된다. 따라서 메모리(400)의 용량을 1/2로 감소시킬 수 있게 된다. 이는 S램을 1칩에 내장할 때에도 매우 유리하고 소비전력면에서도 유리하게 작용하게 된다. 또한 데이타입력단의 옵셋프레임테이블의 내용을 실질적인 입력데이터의 바이트인 24바이트로 끝나도록 보정하고 중복되는 것(4,8,12,16,20)은 마지막값에 입력되는 데이터를 메모리(400)(S램)에 저장되게 하여 입출력게이트의 차를 보상하였다.

제 9 도에서 구현된 5종류의 프레임, 옵셋테이블 즉 AUDIO, Q1, Q2엔코딩, P엔코딩, ECCOUT의 선택은 콘트롤러(100)에서 발생하는 SELECT신호에 따라서 결정된다. SELECT가 0이면 AUDIO의 테이블이 선택되고, SELECT가 1이면 ECCOUT의 테이블이 선택되고, SELECT가 2 또는 3이면 Q1엔코딩의 테이블이 선택되고, SELECT가 4 또는 5이면 Q2 엔코딩의 테이블이 선택되고, SELECT가 6 또는 7이면 P엔코딩의 테이블이 선택된다. 이는 제 2 도의 설명을 위하여 사용된 제3~7도의 타이밍도에 의한다.

한편 제 1 도의 컴팩트디스크의 엔코딩시스템의 크로스 인터리브규칙에 대한 본 발명의 다른 실시예를 제 10 도와 제 11 도와 같이 구현할 수가 있다. 제 10 도는 제 1 도의 (1), (2), (3)과 같은 크로스인터리브를 수행해주기 위하여 제 2 도의 크로스인터리브부(300)를 재구성하였다.

즉 제 10 도는 콘트롤러(100)에서 발생하는 SYMCLK(심볼클럭) 신호를 카운트하고 DATATIME(데이터구간 제어신호)의 하이구간에 클리어되는 심볼카운터(361)와, 싱크를 카운트하는 싱크카운터(360)와, 제 1 도의 크로스인터리브규칙을 구현하고자 제 11 도테이블을 저장하고 있는 롬1~롬4(362~365)와, 롬1~롬4(362~365)에서 발생하고 있는 값들을 AUDIO구간, Q1, Q2엔코딩구간, P엔코딩구간, ECCOUT구간으로 SELECT신호로 분류하여 선택적으로 출력시키는 선택수단인 멀티플랙서(366)와, 멀티플렉서(366)와 싱크카운터(360) 출력을 합셈하여 메모리(400)로 출력하기 위한 가산기(367)로 이루어진다.

제 11 도는 제 10 도의 롬1~롬4(362~365)에 저장되어 있는 값으로서, 제 9 도에서와 같이 옵셋테이블과 프레임테이블을 별도로 구분하지 않고 제 1 도의 크로스인터리브규칙을 최소용량을 S램을 이용하여 구현할 수 있도록 하였다. 즉 제 1 도에서 (2)를 보면 28개의 채널이 각각 다르게 지연됨을 알 수가 있다. 다시 말해 첫번째 채널은 (2)에서 지연이 0이므로 (1)에 따른 3바이트의 버퍼와 (3)에 따른 2바이트의 버퍼를 합해 총 5바이트의 버퍼만 있으면 충분하다. 반면 28번째 채널은 (2)에서 27D(=108)의 지연이 있고 (1)에 따른 1바이트의 버퍼와 (3)에 따른 1바이트의 버퍼를 합해 총 110 바이트의 버퍼가 필요하다. 이와 같이 각 채널에 대하여 제6도의 메모리맵은 필요한 만큼의 버퍼만을 이용하도록 할당되는 버퍼의 갯수에 차등을 두도록 형성한다. 즉 예를 들어 제3채널은 메모리(400)에서 29~45바이트의 영역만을 할당한다.

그러나 제 4 도의 방법은 28채널 모두 똑같이 110개의 버퍼를 할당한다. 즉 각 채널에 대하여 동일한 메모리 용량을 할당하게 된다. 그 결과 제 9 도의 메모리맵을 이용하면 전술한 바와 같이 약 3.5k바이트의 S램이 필요하지만 제 11 도의 메모리맵을 이용하면 약 1.7k바이트의 S램이면 충분하므로 보다 개선된 방법이라 할수 있다.

상술한 바와 같이 본 발명은 기록이 가능한 컴팩트디스크의 엔코딩시스템의 크로스인터리브를 수행하는데 있어서 출력데이터를 기준으로 하여 어드레스가 발생되도록 프레임테이블 및 옵셋테이블을 형성하여 메모리의 용량을 종전에 비해 1/2로 줄일 수 있고, 이와 같은 방법에 의하여 얻어진 입력데이터에 대하여 중복되는 데이터는 점프하도록 하여 입출력레이트의 차이를 보상할 수 있다. 또한 각 채널마다 실질적으로 사용되는 버퍼의 갯수에 따라 가변적으로 메모리용량을 할당하도록 하여 상술한 개선된 크로스인터리브방식에 비해 메모리의 사용량을 약 1/2정도 줄인 효과가 있었다.

Claims (4)

1. 크로스인터리브에 필요한 제어신호를 발생하는 콘트롤러와, 콘트롤러에서 출력되는 제어신호에 따라 프레임 및 옵셋어드레스를 발생하기 위한 크로스인터리부를 구비한 컴팩트디스크의 엔코딩시스템의 크로스인터리브방법에 있어서; 상기 엔코딩시스템에서 출력되는 출력데이터를 기준으로 하여 각 채널에 대하여 크로스인터리브규칙에 따른 상기 출력데이터와 P엔코딩어드레스 발생간의 소정의 지연량만큼 지연된 P엔코딩 어드레스를 발생하는 P엔코딩 어드레스발생과정; 상기 P엔코딩어드레스발생과정에서 발생된 어드레스에 상기 크로스인터리브규칙에 따른 상기 P엔코딩 어드레스와 Q엔코딩 어드레스 발생간의 소정의 지연량만큼 지연된 Q엔코딩어드레스를 발생하기 위한 Q엔코딩어드레스 발생과정; 상기 Q엔코딩어드레스발생과정에서 발생된 어드레스에 상기 크로스인터리브규칙에 따른 Q엔코딩어드레스와 입력데이터간에 소정의 지연량 및 섞임에 의하여 입력데이터의 어드레스를 출력신호의 프레임에 대하여 2만큼지연된 입력데이터의 어드레스를 발생하기 위한 입력데이터어드레스발생과정을 포함함을 특징으로 하는 크로스인터리브방법.
2. 제어신호를 발생하기 위한 콘트롤러와 크로스인터리브를 위한 어드레스를 발생하기 위한 크로스인터리브부와 상기 크로스인터리브부에서 출력되는 어드레스신호에 의하여 데이터를 독출하기 위한 제1메모리를 구비한 컴팩트디스크의 엔코딩시스템의 크로스인터리브장치에 있어서; 상기 크로스인터리브부는; 상기 콘트롤러에서 출력되는 싱크신호를 카운트하기 위한 싱크카운터; 상기 콘트롤러에서 출력되는 데이터구간(DATATIME) 신호에 의하여 클리어되고 심볼클럭신호를 카운트하기 위한 심볼카운터; 크로스인터리브를 위한 엔코딩데이터 및 입력 및 출력데이터들을 별도로 저장하고 상기 심볼카운터에서 출력되는 신호에 해당되는 어드레스를 동시에 발생하기 위한 적어도 1개 이상의 제2메모리; 상기 콘트롤러에서 출력되는 선택 제어신호에 의하여 상기 제2메모리에서 발생되는 어드레스중 해당되는 데이터의 어드레스만을 선택하여 출력하기 위한 선택수단; 선택수단에서 출력되는 데이터와 싱크카운터에서 출력되는 신호를 가산하여 상기크로스인터리브를 위한 어드레스를 상기 제1메모리로 출력하기 위한 가산기를 포함함을 특징으로 하는 크로스인터리브회로.
3. 컴팩트디스크의 엔코딩시스템의 크로스인터리브방법에 있어서; 상기 엔코딩시스템의 출력신호를 기준으로 하여 크로스인터리브규칙에 따른 지연량에 의하여 각 채널의 데이터구간에 해당되는 엔코딩값을 설정하기 위한 엔코딩설정과정; 상기 엔코딩값설정과정에서 설정된 데이터구간의 엔코딩값간의 차에 의하여 각 채널에 할당되는 메모리영역을 가변적으로 설정하기위한 메모리영역설정과정을 포함함을 특징으로 하는 크로스인터리브방법.
4. 제 3 항에 있어서, 상기 메모리영역설정과정에서 설정되는 메모리영역은 크로스인터리브규칙에 의해 상기 채널에 할당되는 버퍼의 갯수에 따라 차등을 두도록 형성함을 특징으로 하는 크로스인터리브방법.