KR0122900Y1 - Digital scrambling circuit - Google Patents
Digital scrambling circuitInfo
- Publication number
- KR0122900Y1 KR0122900Y1 KR2019930008237U KR930008237U KR0122900Y1 KR 0122900 Y1 KR0122900 Y1 KR 0122900Y1 KR 2019930008237 U KR2019930008237 U KR 2019930008237U KR 930008237 U KR930008237 U KR 930008237U KR 0122900 Y1 KR0122900 Y1 KR 0122900Y1
- Authority
- KR
- South Korea
- Prior art keywords
- video signal
- digital
- signal
- circuit
- scrambling
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/913—Television signal processing therefor for scrambling ; for copy protection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/913—Television signal processing therefor for scrambling ; for copy protection
- H04N2005/91357—Television signal processing therefor for scrambling ; for copy protection by modifying the video signal
- H04N2005/91364—Television signal processing therefor for scrambling ; for copy protection by modifying the video signal the video signal being scrambled
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
이 고안은 디지탈 스크램블링 회로에 관한 것으로서, 비데오 신호의 특정부위를 샘플링하는 샘플링 회로와, 샘플링된 비데오 신호를 디지탈 신호로 변환하는 아날로그/디지탈 변환기와, 비데오 신호를 변환하기 위한 제어신호를 제공하는 제어회로와, 제어신호에 의하여 비데오 신호를 선택적으로 일부의 신호는 인버팅하고 또다른 일부의 신호는 인버팅하지 않고 출력하는 스위칭 회로와, 상기 스위칭 회로의 출력의 위상을 시프트하여 출력하는 시프트 레지스터로 구성됨으로써, 케이블 텔레비젼 비가입자가 비데오 신호를 도청하는 것을 방지할 수 있는 효과가 있다. 이것은 케이블 텔레비젼 신호의 스크램블링에 이용이 가능하다.The present invention relates to a digital scrambling circuit, comprising: a sampling circuit for sampling a specific portion of a video signal, an analog / digital converter for converting the sampled video signal to a digital signal, and a control for providing a control signal for converting the video signal. A circuit, a switching circuit for selectively outputting a video signal and inverting a part of the video signal by means of a control signal, and a shift register for shifting and outputting a phase of the output of the switching circuit. By doing so, it is possible to prevent cable television non-subscribers from intercepting video signals. It is available for scrambling of cable television signals.
Description
제1도는 이 고안에 따른 일실시예를 나타내기 위한 블록도이다.1 is a block diagram showing an embodiment according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
2 : 비데오 신호 입력단자 4 : 비데오 신호 출력단자2: video signal input terminal 4: video signal output terminal
10 : 샘플링 회로 20 : 아날로그/디지탈 변환기10: sampling circuit 20: analog / digital converter
30 : 스위칭 회로 35 : 인버터30: switching circuit 35: inverter
40 : 스프트 레지스터 50 : 제어회로40: shift register 50: control circuit
이 고안은 디지탈 스크램블링 회로에 관한 것으로서, 더욱, 상세하게는 비데오 신호를 샘플링 후 디지탈 신호 처리하여. 이 신호를 제어신호에 의하여 변환한 후 출력하도록 구성된 디지탈 스크램블링 회로에 관한 것이다.This invention relates to a digital scrambling circuit, and more particularly, by sampling a video signal and then processing the digital signal. A digital scrambling circuit configured to convert this signal by a control signal and output the same.
통상적으로 케이블 텔레비젼을 송신하는데 있어서, 문제점으로 부각되어온 것은 가입자가 아닌 비가입자가 텔레비젼 신호를 도청하는 것을 방지하기 위한 방법이다. 케이블 텔레비젼 시스템에 있어서 신호상의 변환없이 텔레비젼 신호를 보내면 비가입자들은 간단한 수신장치를 구비하면 텔레비젼 신호를 시청할 수 있기 때문에 보안성 및 안전성에 문제가 발생하게 된다.A common problem in transmitting cable television is to prevent non-subscribers from eavesdropping on television signals, rather than subscribers. In a cable television system, when a television signal is sent without signal conversion, non-subscribers have a problem with security and safety because a simple receiver can watch a television signal.
이 고안은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은, 비데오 신호를 디지탈로 변환한 후 스크램블링함으로써 비가입자의 도청을 방지하는데 있다.This invention aims to solve the above problems, and an object of the present invention is to prevent eavesdropping of non-particles by converting a video signal into a digital signal and then scrambling it.
상기와 같은 목적을 달성하기 위한 이 고안에 따른 디지탈 스크램블링 회로의 특징은, 비데오 신호가 입력되어 디지탈 신호로 변환한 후, 이 신호를 스크램블링하는 디지탈 스크램블링 회로에 있어서, 비데오 신호비데오 신호의 특정부위를 샘플링하는 샘플링 수단과; 샘플링된 아날로그 신호를 디지탈 신호로 변환하는 아날로그 디지탈 변환기와; 비데오 신호의 변환유형을 결정하기 위한 제어신호를 출력하는 제어수단과; 제어신호에 의하여 디지탈 비데오 신호를 출력측에 연결된 인버터를 통하여 변환하여 출력되거나 혹은 변환되지 않고 출력되도록 스위칭 동작을 하는 스위칭 수단과; 디지탈 비데오 신호의 위상을 시프트하여 출력하는 저장수단으로 구성된 점에 있다A feature of the digital scrambling circuit according to the present invention for achieving the above object is that in the digital scrambling circuit for scrambling the signal after the video signal is input and converted into a digital signal, a specific portion of the video signal video signal is identified. Sampling means for sampling; An analog digital converter for converting the sampled analog signal into a digital signal; Control means for outputting a control signal for determining a conversion type of the video signal; Switching means for switching the digital video signal by means of a control signal through an inverter connected to the output side and switching the digital video signal to be outputted or not converted; Is composed of a storage means for shifting and outputting the phase of the digital video signal.
이하, 이 고안에 따른 디지탈 스크램블링 회로의 바람직한 하나의 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, one preferred embodiment of the digital scrambling circuit according to the present invention will be described in detail with reference to the accompanying drawings.
제 1 도는 이 고안에 따른 디지탈 스크램블링 회로에 일실시예를 나타내기 위한 블록도이다.1 is a block diagram illustrating an embodiment of a digital scrambling circuit according to the present invention.
여기에서, 비데오 신호 입력단자(2)가 연결된 샘플링 회로(10)의 출력측에 아날로그/디지탈 변환기(20)가 연결되어 있고, 상기 아날로그/디지탈 변환기(20)에 스위칭 회로(30)가 연결되어 있으며, 상기 스위칭 회로(30)의 일측으로는 제어회로(50)가 연결되는 한편, 상기 스위칭 회로(30)의 출력측이 하나의 인버터(35)를 통과하며 다른 하나의 상기 인버터(35)를 통과하지 않는 상태로 시프트 레지스터(40)에 연결되어 있다. 상기 시프트 레지스터(40)의 출력측은 비데오 신호 출력단자(4)에 연결되어 있다.Here, the analog / digital converter 20 is connected to the output side of the sampling circuit 10 to which the video signal input terminal 2 is connected, and the switching circuit 30 is connected to the analog / digital converter 20. The control circuit 50 is connected to one side of the switching circuit 30, while the output side of the switching circuit 30 passes through one inverter 35 and does not pass through the other inverter 35. Is connected to the shift register 40 without a state. The output side of the shift register 40 is connected to the video signal output terminal 4.
이상의 구성에 따른 동작을 설명하면, 비데오 신호 입력단자(2)를 통하여 비데오 신호가 샘플링 회로(10)에 입력되면, 스크램블링하기 위한 특정부분을 비데오 신호에서 샘플링하여 아날로그/디지탈 변환기(20)로 출력한다. 상기 아날로그/디지탈 변환기(20)는 입력된 샘플링된 아날로그 비데오 신호를 디지탈 신호로 변환하여 스위치 회로(30)로 출력한다. 상기 스위칭 회로(30)에서는 제어회로(50)로부터 제공되는 제어신호에 따라 비데오 신호를 인버터(35)를 통하거나 혹은 상기 인버터(35)를 통하지 않고 스프트 레지스터(40)로 출력하고, 상기 스프트 레지스터(40)에서는 출력되는 비데오 신호의 위상을 스프트하며 출력함으로써 비데오 신호를 스크램블링한다.Referring to the operation according to the above configuration, when the video signal is input to the sampling circuit 10 through the video signal input terminal 2, a specific portion for scrambling is sampled from the video signal and output to the analog / digital converter 20. do. The analog-to-digital converter 20 converts the input sampled analog video signal into a digital signal and outputs it to the switch circuit 30. The switching circuit 30 outputs a video signal to the shaft register 40 via the inverter 35 or without passing through the inverter 35 according to a control signal provided from the control circuit 50. The video register 40 scrambles the video signal by shifting and outputting the phase of the video signal to be output.
이와 같이 비데오 신호를 샘플링하여 정보의 보안성 및 안전성을 위하여 디지탈 신호를 제어신호에 의하여 선택적으로, 인버터링한 후 위상을 시프트하여 송신하면, 수신측에서는 송신할 때의 제어신호를 판독하지 못하면 수신이 불가능하게 되어 케이블 텔레비젼의 비가입자가 비데오 신호를 도청하는 것을 방지할 수 있게 된다.In this way, if the video signal is sampled and the digital signal is selectively inverted according to the control signal for the security and the safety of the information, and then the phase is shifted and transmitted, the reception side fails to read the control signal at the time of transmission. This makes it impossible to prevent non-subscribers of cable television from intercepting video signals.
이상에서와 같이 이 고안에 따른 디지탈 스크램블링 회로에 의하면, 디지탈로 변환된 비데오 신호의 특정부분을 스크램블링하도록 구성됨으로써 케이블 텔레비젼의 비가입자가 도청하는 것을 방지할 수 있는 효과가 있다.As described above, according to the digital scrambling circuit according to the present invention, the digital scrambling circuit is configured to scramble a specific portion of the video signal converted into digital, thereby preventing the non-subscriber of the cable television from tapping.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930008237U KR0122900Y1 (en) | 1993-05-17 | 1993-05-17 | Digital scrambling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930008237U KR0122900Y1 (en) | 1993-05-17 | 1993-05-17 | Digital scrambling circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027826U KR940027826U (en) | 1994-12-10 |
| KR0122900Y1 true KR0122900Y1 (en) | 1998-10-15 |
Family
ID=19355366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930008237U KR0122900Y1 (en) | 1993-05-17 | 1993-05-17 | Digital scrambling circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0122900Y1 (en) |
-
1993
- 1993-05-17 KR KR2019930008237U patent/KR0122900Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940027826U (en) | 1994-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3071727A (en) | Bandwidth reduction system | |
| KR960015357B1 (en) | Communication system of scrambling and descrambling for radio program signal | |
| WO2001028098A3 (en) | Digital optical receiver for cable television systems | |
| AU2002228954A1 (en) | Multiple input, multiple output channel, digital receiver tuner | |
| CA1159142A (en) | Transmission system for tv signals | |
| KR900001256A (en) | Cable Television Descrambler | |
| KR0122900Y1 (en) | Digital scrambling circuit | |
| GB1508995A (en) | Digital data transmission systems | |
| US4905218A (en) | Optical multiplex communication system | |
| CA2173949A1 (en) | A signal receiving and a signal transmitting unit | |
| KR950010615A (en) | Screen generator for wide TV receiver | |
| GB1321450A (en) | System for demodulating an amplitude-modulated telegraphic wave or waves | |
| KR100296752B1 (en) | Digital tv receiver capable of inputting and outputting digital data at multiple points | |
| KR970009364A (en) | Scrambler and Descrambler for Cable TV | |
| KR940002289B1 (en) | Display control device | |
| KR940007017Y1 (en) | Catv apparatus | |
| JP2808884B2 (en) | Television signal converter | |
| JPH04329729A (en) | Voice scramble circuit | |
| KR100222762B1 (en) | Parallel/serial coversion circuit for teletext function support | |
| KR930008173B1 (en) | Reverse multiplexing apparatus of catv | |
| KR970072832A (en) | Signal decoding method for Viterbi decoder based on Manhattan or Hamming metric | |
| KR0167449B1 (en) | Parallel converting preferred processing circuit of three serial signals | |
| JPS645242A (en) | Bit scramble circuit | |
| JPS63283247A (en) | Image transmission processing system | |
| JPH0537494A (en) | Multiple converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |