KR0121957B1 - Auto-calibrating current source - Google Patents

Auto-calibrating current source

Info

Publication number
KR0121957B1
KR0121957B1 KR1019950003705A KR19950003705A KR0121957B1 KR 0121957 B1 KR0121957 B1 KR 0121957B1 KR 1019950003705 A KR1019950003705 A KR 1019950003705A KR 19950003705 A KR19950003705 A KR 19950003705A KR 0121957 B1 KR0121957 B1 KR 0121957B1
Authority
KR
South Korea
Prior art keywords
current
output
current source
ref
source
Prior art date
Application number
KR1019950003705A
Other languages
Korean (ko)
Other versions
KR960032131A (en
Inventor
최명준
강근순
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950003705A priority Critical patent/KR0121957B1/en
Publication of KR960032131A publication Critical patent/KR960032131A/en
Application granted granted Critical
Publication of KR0121957B1 publication Critical patent/KR0121957B1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

The digital-analog converter converts other digital value to an analog value by using the reference current. The first current source outputs the current output from the digital-analog converter to a constant ratio. The second current source outputs the current output from the first current source to a constant ratio. The third current source outputs the stable current output from the first current source to a constant ratio. The current sense portion receives a frequency clock which the reference voltage and a reference frequency clock are demultiplied to a constant ratio and outputs a digital value by sensing the current output from the second current source. The digital control portion receives the digital value output from the current sense portion and the reference frequency clock and outputs the frequency clock demultiplied with a constant ratio to the current sense portion and controls the current output from the first current source via the digital-analog converter.

Description

자동 조정되는 전류원Current source automatically adjusted

제1도는 종래에 대표적으로 사용한 전류원을 나타낸 블럭도.1 is a block diagram showing a current source representatively used in the related art.

제2도는 종래에 대표적으로 사용한 전압-전류 변환기를 상세하게 나타낸 회로도.2 is a circuit diagram showing details of a conventionally used voltage-to-current converter.

제3도는 이 발명의 실시예에 따른 자동 조정되는 전류원을 나타낸 블럭도.3 is a block diagram showing an automatically adjusted current source according to an embodiment of the present invention.

제4도는 이 발명의 실시예에 따른 자동 조정되는 전류원에서 전류 센서부를 상세하게 나타낸 회로도.4 is a circuit diagram showing in detail the current sensor unit in the automatically adjusted current source according to an embodiment of the present invention.

제5도는 이 발명의 실시예에 따른 자동 조정되는 전류원에서 전류 센서부의 동작을 나타낸 타이밍 다이어그램이다.5 is a timing diagram showing the operation of the current sensor unit in an automatically adjusted current source according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

31 : 기준 전압 발생기, 32 : 전압-전류,31: reference voltage generator, 32: voltage-current,

33 : 디지털/아날로그 변환기, 34 : 제1전류원,33: digital-to-analog converter, 34: first current source,

35 : 제2전류원, 36 : 전류 센서부,35: second current source, 36: current sensor unit,

37 : 디지털 제어부, 38 : 제3전류원.37: digital control part, 38: third current source.

이 발명은 자동 조정되는 전류원(Auto-Calibrating Current Source)에 관한 것으로서, 더욱 상세하게 말하자면 외부 저항 소자를 사용하지 않고 기준 주파수 클럭(Reference Frequency Clock)과 기준 커패시터(Reference Capacitor)를 이용하여 정확한 값의 전류를 얻을 수 있는 자동 조정되는 전류원에 관한 것이다.The present invention relates to an auto-calibrating current source, and more specifically, to an accurate value using a reference frequency clock and a reference capacitor without using an external resistor. A self-regulating current source capable of obtaining current.

일반적으로, 집적회로 내에서 온도, 전원전압 등에 영향을 받지 않는 정전압원을 만드는 것은 밴드갭 레퍼런스(Bandgap Reference) 회로를 이용하는 등, 비교적 널리 알려져 있고 그리 어렵지 않으므로, 대부분의 집적회로에서는 정전압원을 만들고, 다시 이를 외부 저항 소자를 사용한 전압-전류 변환기(Voltage-To-Current Converter)를 이용하여 전류로 바꾸어 사용하고 있다.In general, making a constant voltage source that is not affected by temperature, power supply voltage, etc. in an integrated circuit is relatively well known and not difficult, such as using a bandgap reference circuit. Again, this is converted into current using a voltage-to-current converter using an external resistor.

그리고, 근래의 집적회로소자는 정확한 주파수를 갖는 크리스탈 등의 클럭신호를 입력으로 갖고 있는 경우가 대부분이고, 집적회로 공정을 이용하여 정확한 값을 갖는 커패시터를 만드는 것은, 정확한 값을 갖는 저항을 만드는 것에 비하여 값이 싸고 널리 사용되고 있으므로 종래 기술에서 사용하던 저항 대신에 이 클럭 주파수와 커패시터를 이용하여 정확한 바이어스 전류를 만드는 것이 가능하다.In recent years, an integrated circuit device has a clock signal such as a crystal having an accurate frequency as an input, and making a capacitor having an accurate value by using an integrated circuit process is to make a resistor having an accurate value. Compared to the resistors used in the prior art, it is possible to make an accurate bias current using this clock frequency and a capacitor because it is cheap and widely used.

이하, 첨부된 도면을 참조하여 종래 기술에 대하여 설명한다.Hereinafter, with reference to the accompanying drawings will be described in the prior art.

제1도는 종래에 대표적으로 사용한 전류원을 나타낸 블럭도이다.1 is a block diagram showing a current source typically used in the related art.

제1도에 도시되어 있듯이, 종래에 집적회로 내에서 아날로그 회로가 함께 쓰이는 경우, 정전류를 만드는 대표적인 방법은 정전압원인 기준 전압 발생기(11)와 이 기준 전압을 기준 전류로 바꾸는 전압-전류 변환기(12)를 이용하는 것이다.As shown in FIG. 1, when analog circuits are conventionally used together in an integrated circuit, a representative method of making a constant current is a reference voltage generator 11 that is a constant voltage source and a voltage-to-current converter 12 that converts the reference voltage into a reference current. ) Is used.

제2도는 종래에 대표적으로 사용한 전압-전류 변환기를 상세하게 나타낸 회로도이다.2 is a circuit diagram showing in detail the conventionally used voltage-to-current converter.

제2도에 도시되어 있듯이, 전압을 전류로 바꾸기 위해서는 저항을 이용하여야 하고, 회로도에 나타난 저항 RREF가 관계식 IREF= I1= VREF/RREF에 따라서 기준 전압 VREF를 기준 전류 IREF로 변환하여 준다.2 As shown in Fig., In order to change the voltage to a current and to be used for the resistance, the resistor R REF shown in the schematic equation I REF = I 1 = V REF / R REF thus the reference voltage V REF to the reference current to the I REF Convert to.

위 식에서 보는 바와 같이 이 전류 IREF가 저항 값의 변화에 민감하게 반응하기 때문에 대부분의 아날로그 집적회로에서는 기준 전류를 만들기 위한 저항을 외부소자로 사용하게 되어 있다.As shown in the above equation, since the current I REF is sensitive to the change in the resistance value, most analog integrated circuits use a resistor to generate a reference current as an external device.

그러나 상기한 종래의 기술은, 집적회로에서 외부 저항을 사용하지 않고 집적회로 내에 집적하고자 할 경우에는 내부 저항의 절대치를 정확하게 조절하기 위해서 트리밍(Trimming)등의 값비싼 공정이 필요하고, 외부 저항을 사용하게 될 경우에는 이 집적회로를 채택한 세트(Set)에서의 조정 포인트가 하나 더 늘어나게 되며, 세트의 생산성이 저하된다는 문제점이 있다.However, the above-described conventional technique requires an expensive process such as trimming to accurately adjust the absolute value of the internal resistance when the integrated circuit is to be integrated in the integrated circuit without using an external resistor. In the case of use, there is a problem that the number of adjustment points in the set adopting the integrated circuit increases by one, and the productivity of the set decreases.

따라서 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 외부 저항소자를 사용하지 않고도 기준 주파수 클럭과 기준 커패시터를 이용하여 정확한 값의 전류를 얻을 수 있는 자동 조정되는 전류원을 제공하기 위한 것이다.Accordingly, an object of the present invention is to solve the above-mentioned conventional problems, and to provide an automatically adjusted current source that can obtain an accurate current using a reference frequency clock and a reference capacitor without using an external resistor. .

상기한 목적을 달성하기 위한 수단으로써 이 발명의 구성은, 일정한 전압을 만들어 주는 기준 전압 발생기(Reference Voltage Generator)와, 상기한 기준 전압 발생기에서 출력한 기준 전압을 입력받아 기준 전류로 변환시키는 전압-전류 변환기(Voltage-To-Current Converter)와, 상기한 전압-전류 변환기에서 출력된 기준 전류를 입력받아 기준으로 하고, 다른 디지털 값 입력을 아날로그 값으로 변환하는 디지털/아날로그 컨버터(Digital/Analog Converter)와, 상기한 디지털/아날로그 컨버터의 출력 전류를 입력받아 일정비율로 출력하는 제1전류원(Current Source)과, 상기한 제1전류원에서 출력된 전류를 입력받아 일정한 비율로 출력하는 제2전류원과, 상기한 제1전류원에서 출력된 전류를 입력받아 일정한 비율의 안정된 전류를 출력하는 제3전류원과, 기준 전압과 기준 주파수 클럭을 일정 비율로 분주한 주파수 클럭을 입력받고 상기한 제2전류원에서 출력된 전류를 센싱하여 디지털 값을 출력하는 전류 센서(Current Sensor)부와, 기준 주파수 클럭과 상기한 전류 센서부에서 출력한 디지털 값을 입력받고, 상기한 전류 센서부로 일정한 비율에 의해 분주된 주파수 클럭을 출력하며, 상기한 디지털/아날로그 컨버터를 통해 제1전류원의 출력 전류를 조절하는 디지털 제어부(Digital Control Block)로 이루어진다.As a means for achieving the above object, the configuration of the present invention includes a reference voltage generator for generating a constant voltage and a voltage for receiving a reference voltage output from the reference voltage generator and converting the reference voltage into a reference current. Voltage-to-Current Converter and Digital / Analog Converter which receives the reference current output from the above-mentioned voltage-to-current converter as a reference and converts other digital value input into an analog value. A first current source (Current Source) receiving the output current of the digital / analog converter and outputting at a constant ratio, a second current source receiving the current output from the first current source and outputting at a constant ratio; A third current source for receiving a current output from the first current source and outputting a stable current at a constant ratio; A current sensor which receives a frequency clock divided by a predetermined ratio and senses a current output from the second current source and outputs a digital value, and outputs a reference frequency clock and the current sensor A digital control block receives a digital value, outputs a frequency clock divided by a constant ratio to the current sensor unit, and adjusts an output current of a first current source through the digital / analog converter.

상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.By the above configuration, the most preferred embodiment that can be easily carried out by those skilled in the art with reference to the present invention will be described in detail with reference to the accompanying drawings.

제3도는 이 발명의 실시예에 따른 자동 조정되는 전류원을 나타내는 블럭도이다.3 is a block diagram showing an automatically adjusted current source according to an embodiment of the present invention.

제3도에 도시되어 있듯이, 이 발명의 실시예에 따른 구성은, 일정한 전압을 만들어 주는 기준 전압 발생기(31)와, 상기한 기준 전압 발생기(31)에서 출력한 기준 전압(VREF)을 입력받아 기준 전류(IREF)로 변환시키는 전압-전류 변환기(32)와, 상기한 전압-전류 변환기(32)에서 출력된 기준 전류(IREF)를 입력받아 기준으로 하고, 다른 디지털 값(D1) 입력을 아날로그 값으로 변환하는 디지털/아날로그 컨버터(33)와, 상기한 디지털/아날로그 컨버터(33)의 출력 전류(I1)를 입력받아 출력(I1)하는 제1전류원(34)과, 상기한 제1전류원(34)에서 출력된 전류(I1)를 입력받아 일정한 비율로 출력(I2)하는 제2전류원(35)과, 상기한 제1전류원(34)에서 출력된 전류(I1)를 입력받아 일정한 비율의 안정된 전류(I3)를 출력하는 제3전류원(38)과, 기준 전압(VREF)과 기준 주파수(FREF) 클럭을 일정 비율로 분주한 주파수(F2) 클럭을 입력받고 상기한 제2전류원(35)에서 출력된 전류(I2)를 센싱하여 디지털 값(D2)을 출력하는 전류 센서부(36)와, 기준 주파수(FREF) 클럭과 상기한 전류 센서부(36)에서 출력한 디지털 값(D2)을 입력받고, 상기한 전류 센서부(36)로 일정한 비율에 의해 분주된 주파수(F2) 클럭을 출력하며, 상기한 디지털/아날로그 컨버터(33)를 통해 제1전류원(34)의 출력 전류(I1)를 조절하는 디지털 제어부(37)로 이루어진다.As shown in FIG. 3, the configuration according to the embodiment of the present invention inputs a reference voltage generator 31 for generating a constant voltage and a reference voltage V REF output from the reference voltage generator 31. A voltage-to-current converter 32 which receives the reference current I REF and converts the reference current I REF output from the voltage-current converter 32 into a reference, and another digital value D1. and the input D / a converter 33 for conversion to analog values, for receiving the output current (I 1) of the above D / a converter 33 and the first current source 34 which outputs (I 1), the A second current source 35 that receives the current I 1 output from the first current source 34 and outputs it at a constant ratio I 2 , and the current I 1 output from the first current source 34. ), The third current source 38 outputting a constant ratio of stable current I 3 , the reference voltage V REF , and the reference frequency F RE F ) The current sensor unit 36 which receives the frequency (F 2 ) which divides the clock at a predetermined ratio, senses the current I 2 output from the second current source 35, and outputs a digital value D 2 . ) and a reference frequency (F REF) received from the clock and the current in the sensor unit 36, the input digital value (D2) output, a frequency division by a constant ratio to the current in the sensor unit 36 (F 2 A digital control unit 37 for outputting a clock and adjusting the output current I 1 of the first current source 34 through the digital / analog converter 33.

제4도는 이 발명의 실시예에 따른 자동 조정되는 전류원에서 전류 센서부(36)를 상세하게 나타낸 회로도이다.4 is a circuit diagram showing the details of the current sensor unit 36 in the automatically adjusted current source according to an embodiment of the present invention.

제4도에 도시되어 있듯이, 이 발명의 실시예에 따른 상기한 전류 센서부(36)의 구성은, VDD와 소스(source)가 연결되고, 게이트(Gate)와 드레인(Drain)이 연결되어 있으며, 제2전류원(35)의 출력 전류(I2)를 센싱하여 PMOS 트랜지스터(M6)와, VDD와 소스가 연결되고, 게이트가 상기한 PMOS 트랜지스터(M6)의 게이트에 연결되어 있으며, 드레인을 통해서 제2전류원(35)으로부터 입력된 전류를 출력하는 PMOS 트랜지스터(M7)와, 상기한 PMOS 트랜지스터(M7)의 드레인과 소스가 연결되고, 적절한 바이어싱(Biasing)을 위해서 게이트가, 한쪽 단자가 VDD에 연결된 저항(R1)과 한쪽 단자가 접지된 저항(R2)에 연결된 PMOS 트랜지스터(M8)와, 상기한 PMOS 트랜지스터(M8)의 드레인과 소스가 연결되고, 드레인은 접지되어 있으며, 디지털 제어부(37)에서 일정 비율로 분주된 주파수(F2) 클럭을 게이트로 입력받는 NMOS 트랜지스터(M9)와, 상기한 PMOS 트랜지스터(M8)의 드레인과 상기한 NMOS 트랜지스터(M9)의 소스와 한쪽 단자가 병렬로 연결되어 있고, 다른 한쪽 단자가 접지된 기준 커패시터(CREF)와, 기준 전압(VREF)을 (-)측의 입력으로 하고, 상기한 기준 커패시터(CREF)의 한쪽 단자를 (+)측의 입력으로 하여, 두 입력된 전압을 비교한 후에, 적절한 디지털 값을 출력하는 비교기(361)와, 디지털 제어부(37)에서 일정 비율로 분주된 주파수(F2) 클럭을 입력받고, 상기한 비교기(361)의 출력을 래치하여 출력하는 플립-플롭으로 이루어진다.As shown in FIG. 4, in the configuration of the current sensor unit 36 according to the embodiment of the present invention, V DD and a source are connected, and a gate and a drain are connected. The output current I 2 of the second current source 35 is sensed to connect the PMOS transistor M6, V DD, and a source, and the gate is connected to the gate of the PMOS transistor M6. The PMOS transistor M7 outputting the current input from the second current source 35 through the PMOS transistor M7 and the drain and the source of the PMOS transistor M7 are connected, and the gate is connected to one terminal for proper biasing. Is connected to a resistor R1 connected to V DD , a PMOS transistor M8 connected to a resistor R2 of which one terminal is grounded, a drain and a source of the PMOS transistor M8 are connected, and the drain is grounded. the frequency (F 2), the clock frequency divider by a percentage in the control unit 37 Bytes, the input receiving the NMOS transistor (M9) and, the source and the one terminal of the above-described NMOS transistor (M9) and the drain of the one PMOS transistor (M8) is connected in parallel, the other terminal grounded reference capacitor (C REF ) and the reference voltage (V REF ) as the input of the (-) side, and one terminal of the above-mentioned reference capacitor (C REF ) as the input of the (+) side, after comparing the two input voltages, A comparator 361 that outputs an appropriate digital value and a frequency (F 2 ) clock divided by a predetermined ratio from the digital controller 37 are input, and a flip-flop that latches and outputs the output of the comparator 361. Is done.

상기한 플립-플롭(362)은 디형(D Type) 플립-플롭으로 이루어진다.The flip-flop 362 may be a D type flip-flop.

상기한 구성에 의한, 이 발명의 실시예에 따른 작용은 다음과 같다.With the above configuration, the operation according to the embodiment of the present invention is as follows.

일정한 전압을 만들어 주는 기준 전압 발생기(31)에서 만들어진 기준 전압(VREF)은 전압-전류 변환기(32)에서 전류로 바뀌게 된다.The reference voltage V REF made by the reference voltage generator 31 which produces a constant voltage is converted into a current in the voltage-to-current converter 32.

디지털/아날로그 컨버터(33)는 기준 전류(IREF)를 기준으로 하여 디지털 값(D1) 입력을 아날로그 값으로 변환하여 출력(I1)한다.The digital / analog converter 33 converts the digital value D1 input into an analog value based on the reference current IREF and outputs the output I 1 .

디지털/아날로그 컨버터(33)의 출력 전류(I1)를 입력받은 제1전류원(34)의 출력 전류(I1)에 일정비로 비례하는 제2전류원(35)의 출력 전류(I2)가 전류 센서부(36)를 통해 측정되고, 전류 센서부(36)부는 디지털 제어부(37)에서 제공하여 주는, 기준 주파수(FREF)를 일정 비율로 분주한 주파수(F2= 1/8 FREF) 클럭과 제2전류원(35)의 출력 전류(I2) 그리고 기준 전압(VREF)를 이용하여 전류량이 필요로 하는 값보다 많은지 적은지를 판단하여 이 결과를 다시 디지털 제어부(37)에 보내준다.The output current (I 2) of the D / A converter 33, the output current (I 1), an input receiving the first current source 34, the second current source 35 is proportional predetermined ratio to the output current (I 1) of the current The frequency (F 2 = 1/8 F REF ) measured by the sensor unit 36, and the current sensor unit 36 divides the reference frequency F REF provided by the digital controller 37 at a predetermined ratio. Using the clock, the output current I 2 of the second current source 35 and the reference voltage V REF , it is determined whether the amount of current is greater than or less than a required value, and the result is sent back to the digital controller 37.

디지털 제어부(37)는 기준 주파수(FREF) 클럭을 입력받고, 전류 센서부(36)의 출력(D2)을 받아 전류량을 판단한 후에, 전류량이 필요량보다 적을 경우에는, 출력(D1)을 증가하여 디지털/아날로그 컨버터(33)를 통해 제1전류원(34)에서 더 많은 전류가 출력되게 하므로써, 제2전류원(35) 및 제3전류원(38)으로의 출력(IOUT)을 증가시키고, 전류량이 필요량보다 많을 경우에는, 출력(D1)을 감소하여 디지털/아날로그 컨버터(33)를 통해 제1전류원(34)에서 더 작은 전류가 출력되게 하므로써, 제2전류원(35) 및 제3전류원(38)으로의 출력(IOUT)을 감소시킨다.The digital control unit 37 receives the reference frequency F REF clock, receives the output D2 of the current sensor unit 36, determines the amount of current, and increases the output D1 when the amount of current is less than the required amount. By allowing more current to be output from the first current source 34 through the digital / analog converter 33, the output I OUT to the second current source 35 and the third current source 38 is increased, and the amount of current If more than necessary, the second current source 35 and the third current source 38 are reduced by reducing the output D1 so that a smaller current is output from the first current source 34 through the digital / analog converter 33. Reduce the output (I OUT ) to

이 과정은 제3전류원(38)의 출력(IOUT)이 기준치에 도달할 때까지 반복된다.This process is repeated until the output I OUT of the third current source 38 reaches a reference value.

이 실시예에서는 최초의 제1전류원(34)의 출력을 최하(필요한 전류량의 기준치에 못미침)에서 시작하고, 디지털 제어부(37)에서 전류 센서부(36)의 출력(D2)을 받아 전류량을 판단한 후에, 제1전류원(34)의 출력을 조금씩 증가시켜서, 제1전류원(34)의 출력에 일정 비율로 비례하는 제3전류원(38)의 출력 전류(IOUT)가 필요한 전류량까지 증가하도록 하고, 기준치에 도달하면 일정한 전류량을 유지하게 한다.In this embodiment, the output of the first first current source 34 is started at the lowest (below the reference value of the required amount of current), and the digital controller 37 receives the output D2 of the current sensor unit 36 to determine the amount of current. After the determination, the output of the first current source 34 is gradually increased so that the output current I OUT of the third current source 38 proportional to the output of the first current source 34 increases to the required amount of current. When the reference value is reached, the constant current amount is maintained.

반대의 실시예에서는, 즉, 최초의 제1전류원(34)의 출력을 기준치 이상으로 하였을 경우에는, 제1전류원(34)의 출력을 조금씩 감소시켜서, 제1전류원(34)의 출력에 일정 비율로 비례하는 제3전류원(38)의 출력 전류(IOUT)가 필요한 전류량까지 감소하도록 하고, 기준치에 도달하면 일정한 전류량을 유지하게 한다.In the opposite embodiment, i.e., when the output of the first first current source 34 is above the reference value, the output of the first current source 34 is decreased little by little, and the output ratio of the first current source 34 is constant. The output current I OUT of the third current source 38 proportional to is reduced to the required current amount, and when the reference value is reached, the constant current amount is maintained.

이하, 수식을 이용하여 실시예의 작용을 상세하게 설명한다.Hereinafter, the operation of the embodiment will be described in detail by using a formula.

전압-전류 변환기(32)는 다음의 식에 의해서 기준 전압(VREF)을 기준 전류(IREF)로 변환하여 준다.The voltage-to-current converter 32 converts the reference voltage V REF into the reference current I REF by the following equation.

IREF= I1× VREF/RREF I REF = I 1 × V REF / R REF

여기서, 기준 전압(VREF)은 온도, 전원 전류 등에 대하여 교정된, 안정된 바이어스 전원이고, 기준 저항(RREF)은 집적회로 제작에 따른 공정조건의 변화 등에 의하여 상당히 변할 수 있는 저항이므로, 기준 전류(IREF)는 공정, 온도 등의 조건에 따라 변할 수 있는 값이다.Here, the reference voltage (V REF ) is a stable bias power supply, calibrated for temperature, power current, etc., and the reference resistance (R REF ) is a resistance that can vary considerably due to changes in process conditions according to integrated circuit fabrication, so that the reference current (I REF ) is a value that can vary depending on conditions such as process and temperature.

디지털/아날로그 컨버터(33)는 식 I1= K2× IREF× D1에 의하여 기준 전류(IREF)에 반응하는 출력 전류(I1)을 만들어 주고 I2는 I2= K3× I1의 관계를 따른다.The D / A converter 33, the formula I 1 = K 2 × I REF give make the output current (I 1) in response to a reference current (I REF) by a × D 1 I 2 is I 2 = K 3 × I Follow the relationship of 1 .

전류 센서부(36)는 I2가 적정한 양인지를 판단하기 위하여 안정된 기준량이 필요하다. 이를 위하여 기준 주파수(FREF)와 기준 전압(VREF), 기준 커패시터(CREF)가 주어진다. 먼저, FREF, CREF에 의하여 I2를 전압으로 환산하고, 이때에는 다음의 관계식을 따른다.The current sensor unit 36 needs a stable reference amount to determine whether I 2 is an appropriate amount. For this purpose, a reference frequency F REF , a reference voltage V REF , and a reference capacitor C REF are given. First, I 2 is converted into a voltage by F REF and C REF , and the following relational expression is followed.

V2= (I2× TREF)/CREF= I2/(FREF× CREF)V 2 = (I 2 × T REF ) / C REF = I 2 / (F REF × C REF )

여기서, CREF는 RREF에 비하여 정확하게 관리될 수 있는 소자이고, FREF도 외부 크리스탈을 이용하여 만들어 내므로써 정확한 값으로 조정이 가능하다. 이렇게 전압으로 환산된 V2는 기준 전압(VREF)과 비교되어 I1에 보다 더 많은 전류를 흘려 주어야 할 것인지, 전류를 줄여야 할 것인지를 디지털 제어부(37)에 전달하게 된다.Here, C REF is a device that can be managed more accurately than R REF , and F REF can also be adjusted to an accurate value by using an external crystal. V 2 converted into a voltage is compared with the reference voltage V REF to transmit to the digital controller 37 whether to flow more current to I 1 or to reduce the current.

디지털 제어부(37)는 전류 센서부(36)에서부터 출력되는 D2의 상태에 의하여 디지털/아날로그 컨버터(33)의 조정신호 D1을 증가 또는 감소시켜 출력 전류를 조정하고, 이 과정이 V2의 값과 VREF와의 차이가 어느정도의 오차 이내로 들어올 때까지 반복된다. 이 오차량을 ∈이라고 하면 다음의 식이 성립된다.The digital control unit 37 adjusts the output current by increasing or decreasing the adjustment signal D1 of the digital / analog converter 33 according to the state of D2 output from the current sensor unit 36, and this process is performed by the value of V 2 . Repeat until the difference with V REF falls within some error. If this error amount is ∈, the following equation is established.

V2= I2/(F2× CREF) = VREF± ∈V 2 = I 2 / (F 2 × C REF ) = V REF ± ∈

I2= VREF(F2× CREF)± ∈2 I 2 = V REF (F 2 × C REF ) ± ∈ 2

여기에서, F2, CREF, VREF들은 모두 정확하게 조정할 수 있는 값이므로, I2는 정확하게 만들 수 있고, I2은 I1에 비례하는 양이고, 따라서 I1에 비례하는 출력 전류 I3역시 정확하게 만들 수 있다.Here, F 2, because C REF, V REF are the values that can be accurately adjust both, I 2 can be made accurately, I 2 is set to the amount that is proportional to I 1, so the output current I 3 is also proportional to I 1 You can make it exactly.

다음은, 전류 센서부(36)의 동작을 상세하게 설명한다.Next, the operation of the current sensor unit 36 will be described in detail.

전류 센서부(36)의 입력 전류(I2)는 PMOS 트랜지스터가 전류 거울(Current Mirror) 형태로 연결된 M6, M7 쌍에 의해 M7의 드레인으로 흐르고, 이 전류가 M8을 경유하여 노드 N10 쪽으로 흐르게 된다. M8 트랜지스터의 게이트 노드에는 적절한 바이어싱을 위해서 제4도에서와 같이 저항, R1, R2로 연결할 수도 있다. 이 M8 트랜지스터의 드레인 노드에 연결된 NMOS 트랜지스터 M9는 그 게이트 노드가 F2에 연결되어 있다. F2클럭 신호가 하이(high)일 때에는 트랜지스터 M9가 턴-온(Turn-On)되므로 M8로부터 흘러 들어오는 전류는 접지단으로 빠지게 되고, 동시에 노드 N10은 접지 레벨로 방전된다. F2클럭 신호가 로우(low)일 때에는 이 전류가 CREF에 충전된다. 노드 N10에는 비교기(361)가 연결되어 있다. 비교기(361)는 입력 신호 VREF와 노드 N10의 전압을 비교하여 N10의 전위가 VREF보다 높으면 논리 1을 출력한다.The input current I 2 of the current sensor unit 36 flows to the drain of M7 by the M6 and M7 pairs in which the PMOS transistor is connected in the form of a current mirror, and flows toward the node N10 via M8. . The gate node of the M8 transistor may be connected to resistors R1 and R2 as shown in FIG. 4 for proper biasing. NMOS transistor M9 is connected to the drain node of the transistor M8 has its gate connected to node F 2. When the F 2 clock signal is high, transistor M9 is turned on, so that current flowing from M8 falls to ground, and node N10 is discharged to ground level. This current is charged to C REF when the F 2 clock signal is low. The comparator 361 is connected to the node N10. The comparator 361 compares the input signal V REF with the voltage of the node N10 and outputs logic 1 when the potential of N10 is higher than V REF .

즉, 이 전류 센서부(36)의 실시예에서는 비교기(361)의 (+)측 입력에 N10이, (-)측 입력에 VREF가 연결되어 있다.That is, in this embodiment of the current sensor unit 36, N10 is connected to the (+) side input of the comparator 361 and V REF is connected to the (-) side input.

비교기(361)의 출력 노드 N11에는 플립-플롭(Flip-Flop; F/F)(362)이 연결되어 있어서 플립-플롭(362)에 입력되는 클럭 신호 F2가 로우에서 하이로 변하는 순간의 입력 노드 N11 값이 논리 0이냐 1이냐에 따라 플립-플롭(362)의 출력이 로우 또는 하이로 된다.A flip-flop (F / F) 362 is connected to an output node N11 of the comparator 361 so that the clock moment F 2 input to the flip-flop 362 is changed from low to high. The output of flip-flop 362 goes low or high, depending on whether the node N11 value is logical zero or one.

제2전류원(35)으로부터의 입력 전류 I2가 커패시터 CREF에 충전되는 시간은 (1/2)×(1/F2)이므로, 충전이 완료되어 플립-플롭(362)에 래치되기 직전에 충전된 전하량은Since the time for the input current I 2 from the second current source 35 to charge the capacitor C REF is (1/2) × (1 / F2), it is charged just before the charging is completed and latched to the flip-flop 362. Amount of charge

Q = (전류)×(충전시간) = I2×1/2F2이고, V2= Q/CREF= I2/(2F2×CREF)Q = (current) × (charge time) = I 2 × 1 / 2F 2 , V 2 = Q / C REF = I 2 / (2F 2 × C REF )

가 된다.Becomes

이 V2값이 VREF보다 큰가 작은가를 따져서 플립-플롭(362)의 출력이 논리 1 또는 논리 0으로 결정되므로 논리 1이 되는 기준 전류량의 값은Whether or not this V 2 value is greater than or less than V REF , the output of the flip-flop 362 is determined to be logic 1 or logic 0, so the value of the reference current amount to be logic 1 is

V2= Q/CREF= I2/(2F2×CREF) = VREF→ I2= 2F2×CREF×VREF V 2 = Q / C REF = I 2 / (2F 2 × C REF ) = V REF → I 2 = 2F 2 × C REF × V REF

가 된다.Becomes

따라서, 전체적으로 전류 센서부의 동작은 입력 전류 I2가 2F2×CREF×VREF보다 적을 경우에는 논리 0, 이 양보다 많을 경우에는 논리 1을 출력한다.Therefore, as a whole, the operation of the current sensor unit outputs logic 0 when the input current I 2 is less than 2F 2 × C REF × V REF , and logic 1 when the input current I 2 is larger than this amount.

그러므로, 이 실시예에서 처럼 최초의 제1전류원(34)의 출력(I1)을 최하로 하였을 경우에는, 플립-플롭(362)의 출력(OUT)이 로우인 동안은, 제1전류원(34)의 출력(I1)에 일정 비율로 비례하는 제2전류원(35)의 출력(I2) 및 제3전류원(38)의 출력 전류(IOUT)가 필요한 전류량까지 증가하고, 기준치에 도달하면 플립-플롭(362)의 출력(OUT)이 하이가 되어, 제3전류원(38)의 출력 전류(IOUT)는 일정한 전류량을 유지하게 된다.(제5도 참조)Therefore, when the output I 1 of the first first current source 34 is made to the lowest as in this embodiment, the first current source 34 is provided while the output OUT of the flip-flop 362 is low. ) increases up to the output (I 2) and an output current (I OUT), the amount of current required of a third current source (38) of the second current source (35) proportional to a predetermined ratio to the output (I 1), and reaches the reference value of The output OUT of the flip-flop 362 becomes high so that the output current I OUT of the third current source 38 maintains a constant amount of current (see FIG. 5).

이상에서와 같이 이 발명의 실시예에서, 외부 저항소자를 사용하지 않고도 기준 주파수 클럭과 기준 커패시터를 이용하여 정확한 값의 전류를 얻을 수 있는 자동 조정되는 전류원을 제공할 수 있다.As described above, in the embodiment of the present invention, it is possible to provide a self-adjusting current source that can obtain a correct value of current by using a reference frequency clock and a reference capacitor without using an external resistor.

이 발명의 이러한 효과는 크리스탈(Crystal)과 함께 사용하며 정확한 전류원이 필요한 전제품에 이용될 수 있다.This effect of the present invention is used with crystals and can be used in all products requiring an accurate current source.

Claims (4)

일정한 전압을 만들어 주는 기준 전압 발생기와, 상기한 기준 전압 발생기에서 출력한 기준 전압을 입력받아 기준 전류로 변환시키는 전압-전류 변환기와, 상기한 전압-전류 변환기에서 출력된 기준 전류를 입력받아 기준으로 하고, 다른 디지털 값 입력을 아날로그 값으로 변환하는 디지털/아날로그 컨버터와, 상기한 디지털/아날로그 컨버터의 출력 전류를 입력받아 일정 비율로 출력하는 제1전류원과, 상기한 제1전류원에서 출력된 전류를 입력받아 일정한 비율로 출력하는 제2전류원과, 상기한 제1전류원에서 출력된 전류를 입력받아 일정한 비율의 안정된 전류를 출력하는 제3전류원과, 기준 전압과 기준 주파수 클럭을 일정 비율로 분주한 주파수 클럭을 입력받고 상기한 제2전류원에서 출력된 전류를 센싱하여 디지털 값을 출력하는 전류 센서부와, 기준 주파수 클럭과 상기한 전류 센서부에서 출력한 디지털 값을 입력받고, 상기한 전류 센서부로 일정 비율로 분주된 주파수 클럭을 출력하며, 상기한 디지털/아날로그 컨버터를 통해 제1전류원의 출력 전류를 조절하는 디지털 제어부로 이루어지는 것을 특징으로 하는 자동 조정되는 전류원.A reference voltage generator for generating a constant voltage, a voltage-to-current converter that receives the reference voltage output from the reference voltage generator and converts the reference voltage into a reference current, and receives the reference current output from the voltage-current converter as a reference And a digital / analog converter for converting another digital value input into an analog value, a first current source receiving the output current of the digital / analog converter and outputting at a predetermined ratio, and a current output from the first current source. A second current source that receives the input and outputs at a constant ratio, a third current source that receives the current output from the first current source and outputs a stable current at a constant ratio, and a frequency that divides the reference voltage and the reference frequency clock at a constant ratio A current sensor unit for receiving a clock and sensing a current output from the second current source to output a digital value; Receives a reference frequency clock and a digital value output from the current sensor unit, outputs a frequency clock divided by a predetermined ratio to the current sensor unit, and adjusts the output current of the first current source through the digital / analog converter. An auto-adjusted current source comprising a digital control unit. 제1항에 있어서, 상기한 전류 센서부는, VDD와 소스가 연결되고, 게이트와 드레인이 연결되어 있으며, 제2전류원의 출력 전류(I2)를 센싱하는 PMOS 트랜지스터(M6)와, VDD와 소스가 연결되고, 게이트가 상기한 PMOS 트랜지스터(M6)의 게이트에 연결되어 있으며, 드레인을 통해서 제2전류원으로부터 입력된 전류를 출력하는 PMOS 트랜지스터(M7)와, 상기한 PMOS 트랜지스터(M7)의 드레인과 소스가 연결되고, 적절한 바이어싱(Biasing)을 위하여 게이트가, 한쪽 단자가 VDD에 연결된 저항(R1)과 한쪽 단자가 접지된 저항(R2)에 연결된 PMOS 트랜지스터(M8)와, 상기한 PMOS 트랜지스터(M8)의 드레인과 소스가 연결되고, 드레인은 접지되어 있으며, 디지털 제어부에서 일정 비율로 분주된 주파수(F2) 클럭을 게이트로 입력받는 NMOS 트랜지스터(M9)와, 상기한 PMOS 트랜지스터(M8)의 드레인과 상기한 NMOS 트랜지스터(M9)의 소스와 한쪽 단자가 병렬로 연결되어 있고, 다른 한쪽 단자가 접지된 기준 커패시터(CREF)와, 기준 전압(VREF)을 (-)측의 입력으로 하고, 상기한 기준 커패시터(CREF)의 한쪽 단자를 (+)측의 입력으로 하여, 두 입력된 전압을 비교한 후에, 적절한 디지털 값을 출력하는 비교기(361)와, 디지털 제어부에서 일정 비율로 분주된 주파수(F2) 클럭을 입력받고, 상기한 비교기(361)의 출력을 래치하여 출력하는 플립-플롭(362)으로 이루어지는 것을 특징으로 하는 자동 조정되는 전류원.2. The method of claim 1, wherein a current sensor unit, V DD, and a source is connected to the gate and which is the drain is connected, a second and a PMOS transistor (M6) for sensing an output current (I 2) of the current source, V DD And a source are connected, a gate is connected to the gate of the PMOS transistor M6, and outputs a current input from the second current source through a drain, and the PMOS transistor M7 A PMOS transistor (M8) connected to a drain (R) and a source, the gate connected to a resistor (R1) having one terminal connected to V DD and a resistor (R2) having one terminal grounded for proper biasing; A drain and a source of the PMOS transistor M8 are connected, and the drain is grounded. The NMOS transistor M9 receives a frequency F 2 clock divided by a predetermined ratio from the digital controller as a gate, and the PMOS transistor ( M8) And the source and one terminal of the above-described NMOS transistor (M9) and lane are connected in parallel, and the other is a ground reference capacitor to one terminal (C REF) and a reference voltage (V REF) - and to the input of the side () The comparator 361 outputs an appropriate digital value after comparing two input voltages by using one terminal of the reference capacitor C REF as the (+) side input, and the digital control unit divides at a constant ratio. And a flip-flop (362) for receiving a frequency (F 2 ) clock inputted to latch the output of the comparator (361). 제2항에 있어서, 상기한 플립-플롭(362)은 디형 플립-플롭으로 이루어지는 것을 특징으로 하는 자동 조정되는 전류원.3. The self-regulating current source of claim 2 wherein said flip-flop (362) is a di-type flip-flop. 제2항에 있어서, 상기한 기준 커패시터(CREF)에 충전이 완료되었을 때의 전압(V2)이 다음의 식으로 이루어지는 것을 특징으로 하는 자동 조정되는 전류원.The current source as set forth in claim 2, wherein the voltage (V 2 ) when the charging of the reference capacitor (C REF ) is completed in the following equation. V2= Q/CREF= I2/(2F2× CREF)V 2 = Q / C REF = I 2 / (2F 2 × C REF )
KR1019950003705A 1995-02-24 1995-02-24 Auto-calibrating current source KR0121957B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003705A KR0121957B1 (en) 1995-02-24 1995-02-24 Auto-calibrating current source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003705A KR0121957B1 (en) 1995-02-24 1995-02-24 Auto-calibrating current source

Publications (2)

Publication Number Publication Date
KR960032131A KR960032131A (en) 1996-09-17
KR0121957B1 true KR0121957B1 (en) 1997-12-05

Family

ID=19408756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003705A KR0121957B1 (en) 1995-02-24 1995-02-24 Auto-calibrating current source

Country Status (1)

Country Link
KR (1) KR0121957B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104181473A (en) * 2014-08-25 2014-12-03 长沙瑞达星微电子有限公司 Current source calibrating circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110971232A (en) * 2018-09-28 2020-04-07 瑞昱半导体股份有限公司 Digital-to-analog converter device and current control method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104181473A (en) * 2014-08-25 2014-12-03 长沙瑞达星微电子有限公司 Current source calibrating circuit

Also Published As

Publication number Publication date
KR960032131A (en) 1996-09-17

Similar Documents

Publication Publication Date Title
US6078208A (en) Precision temperature sensor integrated circuit
EP1196993B1 (en) Oscillator circuit
US6888397B2 (en) Temperature sensor circuit, semiconductor integrated circuit, and method of adjusting the temperature sensor circuit
TWI583125B (en) Relaxation oscillator
JP3340373B2 (en) Integrated circuit with programmable internal clock
CN110504920B (en) Oscillator
JPH11298299A (en) Precise relaxation oscillator integrated circuit having temperature compensating function
US5629612A (en) Methods and apparatus for improving temperature drift of references
CN105912068A (en) Bias circuit for generating bias outputs
US6584380B1 (en) Approximate third-order function generator, temperature compensation quartz oscillation circuit made by using the same, and temperature compensation method
US4532468A (en) Temperature-compensating voltage generator circuit
US8198947B2 (en) Oscillator circuit and method for generating a clock signal
CN111404484A (en) RC oscillator and electric device
JP2007124394A (en) Oscillator
JP4397562B2 (en) Bandgap reference circuit
KR0121957B1 (en) Auto-calibrating current source
CN114499464A (en) Relaxation oscillator, chip and deviation correction method
US4838707A (en) Electronic Thermometer
US5592129A (en) High resolution, large multiplication factor digitally-controlled frequency multiplier
CN117220648A (en) RC relaxation oscillator
US7449871B2 (en) System for setting an electrical circuit parameter at a predetermined value
JP6715790B2 (en) Reference current source circuit
KR100410633B1 (en) Circuit for generating constant current
CN117060889A (en) Relaxation oscillator circuit
WO2023016080A1 (en) High-precision clock circuit structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee