KR0119853Y1 - Tv scanning line assignment apparatus - Google Patents

Tv scanning line assignment apparatus

Info

Publication number
KR0119853Y1
KR0119853Y1 KR2019950021908U KR19950021908U KR0119853Y1 KR 0119853 Y1 KR0119853 Y1 KR 0119853Y1 KR 2019950021908 U KR2019950021908 U KR 2019950021908U KR 19950021908 U KR19950021908 U KR 19950021908U KR 0119853 Y1 KR0119853 Y1 KR 0119853Y1
Authority
KR
South Korea
Prior art keywords
data
line
output
signal
input
Prior art date
Application number
KR2019950021908U
Other languages
Korean (ko)
Other versions
KR970011558U (en
Inventor
이창표
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019950021908U priority Critical patent/KR0119853Y1/en
Publication of KR970011558U publication Critical patent/KR970011558U/en
Application granted granted Critical
Publication of KR0119853Y1 publication Critical patent/KR0119853Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00Television
    • Y10S348/91Flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

본 고안은 영상신호처리기에서 격행신호를 이용하여 대화면을 디스플레이할 때 발생하는 플리커와 같은 결점을 저감하기 위한 주사선 배속기술에 관한 것으로 먼저, 선입선출기1(31)를 이용하여 입력데이타(DATAin)를 2배속출력하고, 다음단의 선입선출기2(32)를 이용하여 그 선입선출기1(31)의 출력데이타를 1라인 지연출력하며, 보간필터(33)를 통해서는 그 2배속된 데이타와 1라인 지연된 데이타를 이용하여 보간하며, 멀티플렉서(34)를 통해서는 그 보간특징된 데이타와 2배속된 데이타 또는 2배속 및 1 라인 지연된 데이타를 교번되게 선택하여 출력하도록 한 것이다.The present invention relates to a scanning line double speed technique for reducing defects such as flicker generated when displaying a large screen using a perturbation signal in an image signal processor. First, input data (DATA in ) using a first-in, first-out (1) 31 ) And outputs the output data of the first-in first-out first one (31) by one line using the first-in first-out (2) 32 of the next stage, and through the interpolation filter (33) The interpolation is performed using data and one line delayed data, and the multiplexer 34 alternately selects and outputs the interpolated feature data and doubled data or double and one line delayed data.

Description

티브이주사선 배속장치TV Scanning Speeding Device

제 1 도는 종래 티브이주사선 배속장치의 블록도.1 is a block diagram of a conventional TV scanning line speed distribution apparatus.

제 2 도는 (가) 내지 (사)는 제1도 각부의 파형도.2 is a (a) to (g) is a waveform diagram of each part of FIG.

제 3 도는 본 고안 티브이주사선 배속장치의 일실시 예시 블록도.Figure 3 is a block diagram of an embodiment of the present invention a TV scanning ship speeding device.

제 4 도의 (가) 내지 (아)은 제3도 각부의 파형도.(A)-(h) of FIG. 4 are the waveform diagrams of each part of FIG.

제 5 도는 제3도에서 멀티플렉서의 다른 실시 예시블록도.5 is another exemplary block diagram of a multiplexer in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

31 : 선입선출기1 32 : 선입선출기231: First-in, first-out 1 32: First-in, first-out 2

33 : 보간필터 34 : 멀티플렉서33: interpolation filter 34: multiplexer

본 고안은 영상신호처리기에서 격행(Interlace)신호를 이용하여 대화면을 디스플레이할 때 발생하는 플리커와 같은 결점을 저감하기 위한 주사선 배속기술에 관한 것으로, 특히 배속과 보간순서를 달리하여 메모리용량을 저감하는데 적당하도록한 티브이주사선 배속장치에 관한 것이다.The present invention relates to a scanning line double speed technology for reducing defects such as flicker generated when displaying a large screen using an interlace signal in an image signal processor, and in particular, to reduce memory capacity by changing the double speed and interpolation order. The present invention relates to a TV scanning speed distribution system that is suitable.

일반적으로 격행 티브이신호의 결점을 줄이기 위해 라인 배수기(Lime Doubler)를 이용하여 순행(Progressive)신호로 변환하게 되는데, 그 라인 배수기의 구현에는 여러가지가 있으나 필드메모리를 사용하지 않고 라인메모리를 사용한 전형적인 예를 제1도에 도시하였는 바, 이의 작용을 제2도를 참조하여 설명하면 다음과 같다.In general, in order to reduce the drawbacks of the hit TV signal, a line doubler is used to convert to a progressive signal. Although there are various implementations of the line doubler, a typical example using line memory without using field memory is provided. As shown in FIG. 1, the operation thereof will be described with reference to FIG.

먼저, 제2도의 (가)와 같은 입력데이타(DATAin)가 전단의 선입선출기(11)에 입력되는데, 이 선입선출기(11)의 입/출력클럭의 주파수는 입력데이타(DATAin)의 주파수와 동일한 주파수신호(fH)를 사용하고, 상기 선입선출기(11)의 라이트리세트신호와 리드리세트신호를 모두 라인단위로 공급하면 그 입력데이타(DATAin)가 1라인 지연처리되어 이로부터 제2도의 (가)와 같은 신호가 출력된다.First, the input data DATA in as shown in FIG. 2A is input to the first-in first-out machine 11 at the front end, and the frequency of the input / output clock of the first-in first-out machine 11 is input data DATA in . When the same frequency signal f H as the frequency of is supplied and both the write reset signal and the read reset signal of the first-in-first-out unit 11 are supplied in line units, the input data DATA in is delayed by one line. From this, a signal as shown in FIG. 2A is output.

또한, 상기 입력데이타(DATAin)와 상기 선입선출기(11)를 통해 1라인 지연된 데이타가 보간필터(12)에서 보간처리되어 이로부터 제2도의 (다)와 같은 신호가 출력된다.In addition, the data delayed by one line through the input data DATA in and the first- in- first-out 11 are interpolated by the interpolation filter 12 to output a signal as shown in FIG.

라인배수기(13)는 주사선의 수를 2배 늘리는 기능을 수행하게 되는데, 이를 위해 데이타의 입력속도에 비하여 출력속도를 2배 빠르게 해주며 이 기능을 수행하는 것이 선입선출기(13A),(13B)이다.The line multiplier 13 performs a function of doubling the number of scanning lines, and for this purpose, the output speed is twice as fast as that of data input, and performing this function is the first-in, first-out (13A), (13B). )to be.

즉, 라인배수기(13A),(13B)는 상기 입력데이타(DATAin)와 보간필터(12)의 출력데이타를 각기 공급받아 제2도의 (마),(바)와 같이 2배속하여 출력되는데, 이를 위해 그 라인배수기(13A),(13B)의 입력클럭신호를 fH로 공급하고 출력클럭신호는 그 입력클럭신호(fH)에 비해 2배 빠른 2fH로 공급한다. 또한, 라이트리세트신호를 한번 공급할 때 리트클럭신호를 두번 공급하면 같은 주기동안 입력라인이 두번 반복되는 효과가 있게 된다.That is, the line drainers 13A and 13B receive the input data DATA in and the output data of the interpolation filter 12, respectively, and are output at twice the speed as shown in FIG. To this end, the input clock signals of the line drainers 13A and 13B are supplied to f H , and the output clock signal is supplied to 2f H, which is twice as fast as the input clock signal f H. In addition, if the reclock signal is supplied twice when the write reset signal is supplied once, the input line is repeated twice during the same period.

한편, 상기 라인배수기(13)의 선입선출기(13A),(13B)를 통해 2배속된 신호가 멀티플렉서(14)의 입력으로 공급되고, 이 때, 그 멀티플렉서(14)의 제2도의 (사)와 같은 선택신호를 사용하여 그 입력을 각기 교대로 선택함으로써 제2도의 (사)와 같이 라인보간된 출력데이타(DATAout)를 얻을 수 있게 된다.On the other hand, the signal doubled through the first-in first-out (13A), (13B) of the line drainer 13 is supplied to the input of the multiplexer (14), and at this time, the By alternately selecting the inputs using a selection signal such as), output data DATA out interpolated as shown in FIG.

그러나, 이와 같은 종래의 티브이주사선 배속장치에 있어서의 먼저 보간을 수행한 후 원신호와 보간된 신호를 후단에서 배속하게 되므로 3개의 라인메모리를 사용하게 원가를 상승시키게 되는 결함이 있었다.However, since the original signal and the interpolated signal are doubled at the rear end after performing the interpolation in the conventional TV scanning line speed distribution apparatus, there is a defect that the cost is increased by using three line memories.

따라서, 본 고안의 목적은 티브이주사선을 배속하여 출력함에 있어서, 라인메모리의 사용 갯속을 줄이기 위해 먼저 배속을 수행한 후 보간을 수행하는 배속장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a speed distribution apparatus for performing interpolation after first performing a double speed in order to reduce the number of use of the line memory in double speed output of the TV scan line.

제 3 도는 상기의 목적을 달성하기 위한 본 고안 티브이주사선 배속장치의 블록도로서 이에 도시한 바와같이, 입력데이타(DATAin)를 2배속처리하여 출력하는 선입선출기1(31)과, 상기 선입선출기1(31)의 출력데이타를 1라인 지연출력하는 선입선출기2(32)와, 상기 선입선출기1(31) 및 선입선출기2(32)에서 출력되는 데이타를 공급받아 라인간 보간출력을 생성하는 보간필터(33)와, 상기 선입선출기2(32)의 출력데이타와 보간필터(33)의 출력데이타을 공급받아 교대로 선택출력하는 멀티플렉서(34)로 구성한 것으로, 이와 같이 구성한 본 고안의 작용 및 효과를 첨부한 제4도 및 제5도를 참조하여 상세히 설명하면 다음과 같다.The third turning first-in-first-out to, and output the double speed or the input data (DATA in) processed as a block of the subject innovation TV scanning line double-speed device for achieving the above object is also shown this election group 1 31, wherein the first-in-first-out First-in-first-out 2 (32) for delaying the output data of the first-in first-out (31) line and interpolated inter-line by receiving data output from the first-in first-out (31) and first-in first-out (2) 32. It is composed of an interpolation filter 33 for generating an output, and a multiplexer 34 for alternately receiving and outputting the output data of the first-in, first-out first-employee 2 32 and the output data of the interpolation filter 33. When described in detail with reference to Figures 4 and 5 attached to the operation and effects of the subject innovation.

제4도의 (다)와 같은 입력데이타(DATAin)는 곧바로 전단의 선입선출기1(31)에 저장되고, 이때 입력되는 각종 제어신호에 의해 제4도의 (라)에서와 같이 동일 라인이 반복되는 2배속데이타(A)가 출력된다. 즉, 라인메모리로 사용되는 상기 선입선출기1(31)의 라이트클럭신호(fH)의 주파수는 입력데이타(DATAin)의 입력에 사용되는 주파수와 동일하고, 리드클럭신호(2fH)의 주파수는 그 라이트클럭신호(fH)의 주파수는 그 라이트클럭신호(fH)의 주파수의 2배가 된다. 또한, 제4도의 (가) 및 (나)에서와 같이 상기 선입선출기1(31)의 라이트리세트신호(WRST)의 주기는 라이트데이타의 라인주기이며 리드리세트신호(RRST)의 주기는 상기 라이트리세트신호(WRST)주기의 절반주기에 해당된다.Input data DATA in as shown in (c) of FIG. 4 is immediately stored in the first-in, first-out first-first (31), and the same line is repeated as shown in (d) of FIG. 4 by various control signals inputted at this time. The double speed data A is outputted. That is, the frequency of the write clock signal f H of the first-in, first-out first use 31 used as the line memory is the same as the frequency used for the input of the input data DATA in and the read clock signal 2f H of the first clock. The frequency of the light clock signal f H is twice the frequency of the light clock signal f H. In addition, as shown in (a) and (b) of FIG. 4, the period of the write reset signal WRST of the first-in, first-out 1st 31 is the line period of the write data, and the period of the read reset signal RRST is It corresponds to half of the write reset signal WRST period.

상기 선입선출기1(31)에서 2배속처리되어 출력되는 데이타(A)의 다음단의 선입선출기2(32)에 공급되고, 이 선입선출기2(32)는 입력데이타를 단순히 라인 지연시켜제4도의 (마)와 같이 출력하게 되는데, 이를 위해 라이트리세트신호(WRST) 및 리드리세트신호(RRST), 라이트클럭신호(WCLK) 및 리드클럭신호(RCLK)를 상기 선입선출기1(31)과 동일한 신호를 사용한다.The first-in-first-out machine 1 (31) is supplied to the first-in, first-out machine 2 (32) of the next stage of the data A which is processed at double speed and outputted. As shown in (e) of FIG. 4, a write reset signal WRST, a read reset signal RRST, a write clock signal WCLK, and a read clock signal RCLK are output to the first-in, first-out (1). Use the same signal as in 31).

상기 선입선출기(31) 및 선입선출기2(32)에서 출력되는 데이타는 1라인분의 시간차를 갖고 보간필터(33)에 입력되어 제4도의 (바)와 같이 보간처리된 후 멀티플렉서(34)의 입측입력으로 공급된다.The data output from the first-in first-out (31) and the first-in first-out (2) 32 are input to the interpolation filter 33 with a time difference of one line, and then interpolated as shown in FIG. It is supplied to the input of

또한, 상기 멀티플렉서(34)는 상기 선입선출기2(32)에서 출력되는 실제 라인데이타와 보간필터(33)에서 보간처리된 데이타을 공급받고 외부로부터 공급되는 제4도의 (사)와 같은 선택신호(MUXSEL)에 따라 그 두개의 데이타을 교대로 선택하여 최종적으로 제4도의 (아)와 같은 출력데이타(DATAout)를 출력하게 된다.In addition, the multiplexer 34 receives the actual line data output from the first-in first-out (2) 32 and the interpolated data from the interpolation filter 33 and receives a selection signal as shown in FIG. MUXSEL) selects the two data alternately and finally outputs the output data DATA out as shown in FIG.

한편, 제 5 도는 본 고안은 상기 제3도에서 멀티플렉서(34)의 다른 실시예를 보인 것으로, 여기서는 제3도에서와 달리 선입선출기2(32)의 출력을 입력으로 하지 않고 선입선출기1(31)의 출력을 입력으로 하였으며, 이와 같은 경우에도 제3도와 동일한 효과를 얻을 수 있게 된다.Meanwhile, FIG. 5 illustrates another embodiment of the multiplexer 34 in FIG. 3, and unlike FIG. 3, the first-in, first-out first unit 1 does not use the output of the first-in, first-out unit 32. An output of (31) was used as an input, and in this case, the same effect as in FIG. 3 can be obtained.

이상에서 상세히 설명한 바와같이, 본 고안은 격행신호를 이용하여 대화면을 디스플레이할 때 먼저 배속을 수행한 후 보간을 수행함으로써 메모리용량이 절감되어 원가를 절감할 수 있는 효과가 있다.As described in detail above, the present invention has the effect of reducing the memory capacity by reducing the memory capacity by performing double speed and then interpolation when displaying a large screen using a perturbation signal.

Claims (2)

입력데이타(DATAin)를 2배속처리하여 출력하는 선입선출기1(31)과, 상기 선입선출기1(31)의 출력데이타를 1라인 지연신호하는 선입선출기2(32)와, 상기 선입선출기1(31)및 선입선출기2(32)에서 출력되는 데이타를 공급받아 라인간 보간출력을 생성하는 보간필터(33)와, 상기 선입선출기2(32)의 출력데이타와 보간필터(33)의 출력데이타를 공급받아 교대로 선택출력하는 멀티플렉서(34)로 구성한 것을 특징으로 하는 티브이주사선 배속장치.First-in-first-out 1 (31) for double-speed processing of input data (DATA in ), first-in, first-out (2) 32 for delaying the output data of the first-in-first-out (1) 31 by one line, and the first-in first-out An interpolation filter 33 for receiving interpolation output between lines by receiving data output from the first selector 1 and the first in first selector 2 32, and the output data and the interpolation filter of the first in first selector 2 32 ( 33. A TV scanning speed distribution apparatus, comprising: a multiplexer (34) for receiving and outputting the output data of (33). 제1항에 있어서, 멀티플렉서(34)는 상기 선입선출기1(31)의 출력데이타와 보간필터(33)의 출력데이타를 공급받아 교대로 선택출력하도록 구성한 것을 특징으로 하는 티브이주사선 배속장치.The apparatus of claim 1, wherein the multiplexer (34) is configured to alternately receive the output data of the first-in first-out (1) and the output data of the interpolation filter (33).
KR2019950021908U 1995-08-23 1995-08-23 Tv scanning line assignment apparatus KR0119853Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950021908U KR0119853Y1 (en) 1995-08-23 1995-08-23 Tv scanning line assignment apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950021908U KR0119853Y1 (en) 1995-08-23 1995-08-23 Tv scanning line assignment apparatus

Publications (2)

Publication Number Publication Date
KR970011558U KR970011558U (en) 1997-03-29
KR0119853Y1 true KR0119853Y1 (en) 1998-07-15

Family

ID=19421423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950021908U KR0119853Y1 (en) 1995-08-23 1995-08-23 Tv scanning line assignment apparatus

Country Status (1)

Country Link
KR (1) KR0119853Y1 (en)

Also Published As

Publication number Publication date
KR970011558U (en) 1997-03-29

Similar Documents

Publication Publication Date Title
US5587742A (en) Flexible parallel processing architecture for video resizing
JP2656737B2 (en) Data processing device for processing video information
EP0639029A2 (en) Apparatus for converting frame format of television signal
KR0147209B1 (en) A device for converting video format of hdtv
US4241341A (en) Apparatus for scan conversion
KR20010080403A (en) Image magnifying circuit
EP0080712A2 (en) Sampling frequency converting apparatus
JP2880168B2 (en) Video signal processing circuit capable of enlarged display
KR970064214A (en) Scanning method conversion device and conversion method of display device
KR100287728B1 (en) System and method for synchronizing video frames
JPH05328184A (en) Electronic zooming device
KR0119853Y1 (en) Tv scanning line assignment apparatus
JP2510019B2 (en) Image display method and device
JP4334160B2 (en) Video signal processing circuit for sub-screen display
US6111615A (en) Address generating and mapping device of video capture system
KR20020004169A (en) Zoom buffer control circuit having function of up/down scaling
KR950012663B1 (en) Cross-bar network picture image system and access control method thereof
EP0976133B1 (en) Memory device and method
KR100211204B1 (en) Thereof method and circuit for preventing reverse interlace of picture division apparatus
KR0129378Y1 (en) System for detecting an horizontal/vertical image of a video phone
JPH08265801A (en) Circuit and method for vertically expanding frame
KR900001643B1 (en) Double scanning pictore signal processing circuit for television
JPS63245084A (en) Interlace picture data conversion system
KR970004746A (en) Plasma Display Panel TV Frame Memory Device
KR920002535B1 (en) Vertical direction magnification circuit in pip

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20001228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee