KR0118105B1 - Semiconductor device and making method thereof - Google Patents

Semiconductor device and making method thereof

Info

Publication number
KR0118105B1
KR0118105B1 KR1019930024105A KR930024105A KR0118105B1 KR 0118105 B1 KR0118105 B1 KR 0118105B1 KR 1019930024105 A KR1019930024105 A KR 1019930024105A KR 930024105 A KR930024105 A KR 930024105A KR 0118105 B1 KR0118105 B1 KR 0118105B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
gas
plasma
silicon oxide
Prior art date
Application number
KR1019930024105A
Other languages
Korean (ko)
Other versions
KR940012532A (en
Inventor
가또 다까시
Original Assignee
세끼사와 다까시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 다까시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 다까시
Publication of KR940012532A publication Critical patent/KR940012532A/en
Application granted granted Critical
Publication of KR0118105B1 publication Critical patent/KR0118105B1/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

산화막 및/또는 질화막을 가지는 반도체장치 및 그 제조방법이 나타내고 있다. 산화막은 실란계 가스와 물을 주원료가스로 하여 CVD법에 의해 실리콘산화막이 형성된다. 또, 실란계 가스와 물을 주원료가스로 하여 소정 플라즈마 에너지로 플라즈마 CVD법에 의해 실란을 포함하는 막이 형성된다. 그 소정 플라즈마 에너지는 20(W·℃/㎠)이하로 선택된다. 이 실란올을 포함하는 막을 어닐하거나, 산소 또는 암모니아, 플라즈마 처리함으로써 산화막 또는 질화막이 형성된다.A semiconductor device having an oxide film and / or a nitride film and a manufacturing method thereof are shown. In the oxide film, a silicon oxide film is formed by the CVD method using silane gas and water as the main raw material gases. In addition, a film containing silane is formed by plasma CVD with a predetermined plasma energy using silane gas and water as the main raw material gases. The predetermined plasma energy is selected to be 20 (W 占 폚 / cm 2) or less. An oxide film or a nitride film is formed by annealing the film containing the silanol, or oxygen, ammonia, or plasma treatment.

Description

반도체 장치 및 제조방법Semiconductor device and manufacturing method

제1도는 PSG막중의 인 농도와 탈가스량의 관계를 나타내는 도면.1 is a diagram showing a relationship between phosphorus concentration and degassing amount in a PSG film.

제2도는 성장온도와 NSG와 PSG의 성장속도와 PSG의 인 농도의 관계를 나타내는 도면.2 shows the relationship between growth temperature, growth rate of NSG and PSG, and phosphorus concentration of PSG.

제3도는 플라즈마 CVD법에 의해 절연막을 성장시킬때의 퇴적속도와 플라즈마파워와의 관계를 나타내는 도면.3 is a diagram showing a relationship between deposition speed and plasma power when growing an insulating film by plasma CVD.

제4도는 플라즈마 RF파워와 생성되는 퇴적막의 굴절율의 관계를 나타내는 도면.4 is a graph showing the relationship between the plasma RF power and the refractive index of the deposited film.

제5도는 본 발명의 제1실시예에서 사용되는 뱃치식 CVD 실리콘산화막 형성장치의 개략구성을 설명하는 도면.5 is a view for explaining a schematic configuration of a batch CVD silicon oxide film forming apparatus used in the first embodiment of the present invention.

제6도는 본 발명의 제1실시예에의 실리콘웨이퍼의 위치와 퇴적속도와의 관계를 나타내는 그래프도.6 is a graph showing the relationship between the position of the silicon wafer and the deposition rate in the first embodiment of the present invention.

제7도는 본 발명의 제2실시예에서 사용되는 뱃치식 CVD 실리콘산화막 형성장치의 개략구성을 설명하는 도면.FIG. 7 is a view for explaining a schematic configuration of a batch CVD silicon oxide film forming apparatus used in the second embodiment of the present invention.

제8도는 본 발명의 제3실시예에서 사용되는 뱃치식 CVD 실리콘산화막 형성장치의 개략구성을 설명하는 도면.8 is a view for explaining a schematic configuration of a batch CVD silicon oxide film forming apparatus used in the third embodiment of the present invention.

제9도는 본 발명의 제4실시예에서 사용되는 뱃치식 CVD 실리콘산화막 형성장치의요부구성을 설명하는 도면.FIG. 9 is a view for explaining a main configuration of a batch CVD silicon oxide film forming apparatus used in the fourth embodiment of the present invention. FIG.

제10도는 본 발명의 제5실시예에서 사용되는 매엽식 CVD 실리콘산화막 형성장치의 개략구성을 설명하는 도면.FIG. 10 is a view for explaining a schematic configuration of a sheet type CVD silicon oxide film forming apparatus used in the fifth embodiment of the present invention.

제11도는 본 발명의 제5실시예에 의해 형성된 다층 실리콘산화막의 구성을 나타내는 모식도면.FIG. 11 is a schematic diagram showing the construction of a multilayer silicon oxide film formed by a fifth embodiment of the present invention. FIG.

제12도는 본 발명의 제6실시예의 멀티챔버식 CVD 실리콘산화막 형성장치의 개략구성을 설명하는 도면.FIG. 12 is a view for explaining a schematic configuration of a multi-chambered CVD silicon oxide film forming apparatus of a sixth embodiment of the present invention.

제13a도 내지 제13c도는 본 발명의 제7실시예의 Si기판상에 Si웨이퍼를 접착하는 경우의 공정을 설명하는 도면.13A to 13C are diagrams for explaining the process of adhering Si wafers onto the Si substrate of the seventh embodiment of the present invention.

제14a도 및 제14b도는 본 발명의 제8실시예의 SiO2막의 내압 특성을 나타내는 도면.14A and 14B show the breakdown voltage characteristics of the SiO 2 film of the eighth embodiment of the present invention.

제15도는 본 발명의 제8실시예의 SiO2막 형성방법에 의한 박막트랜지스터의 제조 공정을 나타내는 도면.FIG. 15 is a diagram showing a manufacturing process of a thin film transistor by the SiO 2 film forming method of the eighth embodiment of the present invention.

제16a도 내지 제16c도는 먼저 무기실란올을 생성하고, 그후 실리콘산화막으로 하는 절연막의 형성방법을 설명하는 도면.16A to 16C illustrate a method of forming an insulating film that first generates inorganic silanol and then uses a silicon oxide film.

제17도는 본 발명의 절연막과 종래의 절연막의 탈가스 레이트의 관계를 나타내는 도면.17 is a diagram showing a relationship between a degassing rate of an insulating film of the present invention and a conventional insulating film.

제18도는 제9의 실시예에서 사용되는 매엽식 CVD장치의 개략 구성도.18 is a schematic configuration diagram of a sheet type CVD apparatus used in the ninth embodiment.

제19도는 제18도의 매엽식 CVD장치에 대신하는 뱃치식 CVD장치의 개략 구성도면.FIG. 19 is a schematic configuration diagram of a batch CVD apparatus instead of the single sheet CVD apparatus of FIG. 18; FIG.

제20a, 20b도는 제9실시예의 장치를 사용하여 본 발명의 방법에 따라 형성되는 산화막과 질소막(질화도프막)의 복합막의 단면구조와 그 제법을 설명하는 도면.20A and 20B illustrate a cross-sectional structure of a composite film of an oxide film and a nitrogen film (doped nitride film) formed according to the method of the present invention using the apparatus of the ninth embodiment and a method of manufacturing the same.

제21도는 제20a도, 제20b도의 복합막의 형성공정의 타임챠트를 나타내는 도면.FIG. 21 is a view showing a time chart of a process of forming a composite film of FIGS. 20A and 20B.

제22도는 각종 배리어성 막의 탈가스 특성을 비교한 도면.22 is a diagram comparing degassing characteristics of various barrier films.

제23도는 플라즈마 CVD로 형성한 질화막과 압축 스트레스의 관계를 나타내는 도면.Fig. 23 is a diagram showing a relationship between a nitride film formed by plasma CVD and compressive stress.

제24a 내지 24c도는 제11실시예의 SiO2막 형성방법에 의해 형성되는 박막트랜지스터의 제조공정에 있어서의 단면도면.24A to 24C are sectional views in the manufacturing process of the thin film transistor formed by the SiO 2 film forming method of the eleventh embodiment.

제25도는 각종 산화막 형성방법으로 성장한 MOS다이오드의 게이트 산화막에 관한 평가를 나타내는 도면.25 is a diagram showing an evaluation of a gate oxide film of an MOS diode grown by various oxide film formation methods.

본 발명은 반도체장치의 제조방법에 관한 것으로서, 상세히는 소자형상의 미세화에 수반한 다층배선상의 미세한 단차부를 평탄하고 신뢰성이 있는 절연막으로 피복할 수 있는 공정을 포함하는 반도체장치의 제조방법에 관한 것이다. 더욱이, 이 절연막 형성공정에 의해 형성되는 다층절연막을 가지는 반도체장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device including a step of covering a fine stepped part on a multi-layered wiring with a miniaturization of an element shape with a flat and reliable insulating film. . Moreover, it is related with the semiconductor device which has a multilayer insulating film formed by this insulating film formation process.

반도체 집적회로장치(LSI)에 있어서는 반도체 기판에 능동소자와 수동소자 등의 회로소자를 형성하고, 그 위에 퇴적한 절연막 위에 형성된 배선층에 의하여 회로소자 상호간을 접속하고 있다.In a semiconductor integrated circuit device (LSI), circuit elements such as active elements and passive elements are formed on a semiconductor substrate, and circuit elements are connected to each other by a wiring layer formed on an insulating film deposited thereon.

그런데, 근년 LSI가 고집적화되고, 회로소자의 치수형상이 미세화되고, 절연막을 형성하는 하지의 단차가 가파르게 되어 있다.By the way, in recent years, LSI has become highly integrated, the dimensional shape of a circuit element is refined, and the step | step of the base which forms an insulating film becomes steep.

또, LSI가 고집적화됨에 따라, 그 구성소자간을 접속하기 위하여 다층배선을 사용하는 것이 필요하게 된다. 이 다층배선은 단차가 있는 부분에 절연막을 개입하여 형성되므로 절연막이 완전히 형성되어 있지 않으면 하층배선과 상층배선이 층간절연막의 불완전부분을 통하여 단락되게 된다.In addition, as the LSI is highly integrated, it is necessary to use multilayer wiring to connect the components. Since the multilayer wiring is formed through the insulating film in the stepped portion, the lower layer wiring and the upper layer wiring are short-circuited through the incomplete portion of the interlayer insulating film unless the insulating film is completely formed.

더욱이, 절연막이 평탄하게 형성되지 않고 단차가 남아 있으면, 상층배선이 그 단차부분에서 얇아져서 고저항화하거나, 단선하거나 하여 LSI의 신뢰성이 저하할 염려가 있었다.Furthermore, if the insulating film is not formed flat and the step remains, the upper layer wiring becomes thin at the step portion, resulting in high resistance or disconnection, which may lower the reliability of the LSI.

종래, 전기 절연막은, 예를 들면 CVD(Chemical Vapor Deposition)법에 의해 형성되어 왔으나, 회로소자 형상의 미세화에 수반하여 생기는 기판 등의 표면의 단차를 완전히 피복할 수 없게 되어 있다.Conventionally, although the electrical insulating film was formed by the chemical vapor deposition (CVD) method, for example, it cannot fully cover the level | step difference of the surface of the board | substrate etc. which arise with the refinement | miniaturization of a circuit element shape.

이들은 절연막의 피복성이 나쁘기 때문이고, 예를 들면 일본국 특허출원 공개공보(특원평 4-111424호)에 기재되는 바와 같이 현재는 스피너법에 의해 SOG(Spin On Glass)를 도포하거나 원료가스로서, 예를 들면, TEOS[테트라에톡시실란 : Si(OC2H5)4]등의 유기가스를 사용하여 피복의 개선이 시도되고 있다.These are because of poor coating properties of the insulating film. For example, as described in Japanese Patent Application Laid-Open Publication No. 4-111424, at present, SOG (Spin On Glass) is applied by a spinner method or used as a source gas. , for example, TEOS: an improvement of the coating is tried by using an organic gas such as [tetraethoxysilane to Si (OC 2 H 5) 4 ].

그러나, 어느 경우에도 종래의 성막법에 의한 절연막 정도의 막질 밖에 없을 수 없기 때문에 실용화를 위해서는 다른 공정에 의한 절연막을 적층하여 전체로서 소망의 막질과 평탄성을 얻도록 하지 않을 수 없는 것이 현상이다.However, in either case, since only the film quality of the insulating film according to the conventional film forming method can be obtained, it is a phenomenon that the desired film quality and flatness must be obtained as a whole by laminating insulating films by other processes for practical use.

또, 종래 비교적 저융점의 PSG(Phospho-Silicate Glass), BPSG(Boron-doped Phospho-Silicate Glass) 등의 절연막을 사용하여 이들의 절연막을 퇴적한 후, 어닐함으로써 리플로(reflow)하여 표면을 평탄화하는 공정도 채용되었었다.In addition, conventional insulating films such as PSG (Phospho-Silicate Glass) and BPSG (Boron-doped Phospho-Silicate Glass) having a relatively low melting point are deposited and then annealed to reflow to planarize the surface. The process was also adopted.

그러나, 상기와 같이 PSG, BPSG 등의 절연막을 리플로하기 위하여는 900℃ 정도의 고온으로 처리하는 것이 필요하기 때문에, 이 방법을 적용할 수 있는 범위가 한정되어 있다.However, in order to reflow insulating films, such as PSG and BPSG, as mentioned above, since it is necessary to process at high temperature about 900 degreeC, the range to which this method is applicable is limited.

또, 상기의 경우 수증기중에서 어닐하면 어닐 온도를 저하시킬 수 있다는 것이 알려져 있었으나, 이와같이 수증기중에서 어닐하면 절연막의 막질이 저하하는 결점이 있으므로 실용화 되기에 이르지 못하고 있다.In addition, in the above case, it has been known that annealing temperature can be lowered by annealing in water vapor. However, the film quality of the insulating film is lowered when annealing in water vapor.

따라서, 본 발명은 전기의 종래 기술의 문제점을 해결하여 소자형상의 미세화에 수반한 미세한 단차부 위에서도 평탄하고 신뢰성이 있는 절연막에 의해 피복할 수 있는 공정을 포함하는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.Accordingly, the present invention provides a method for manufacturing a semiconductor device, which includes a step of solving a problem of the prior art of the prior art and covering it with a flat and reliable insulating film even on a fine stepped portion accompanying the miniaturization of an element shape. The purpose.

더욱이, 본 발명은 상기 공정에 의해 형성되는 다층절연막을 가지는 반도체장치를 제공하는 것을 목적으로 한다.Furthermore, an object of the present invention is to provide a semiconductor device having a multilayer insulating film formed by the above process.

또, 본 발명은 미세한 단차부에 평탄하고 신뢰성이 있는 절연막을 형성하기 위하여 실란계 가스와 물을 원료가스로 하여 CVD법에 의해 실리콘산화막을 형성하는 방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a method of forming a silicon oxide film by CVD using silane gas and water as raw material gases to form a flat and reliable insulating film at a fine stepped portion.

그 위에 이 원료가스에 유기실란가스 또는 PH3, B2H6, AsH3등의 유동성 불순물을 첨가하고, 또는 이 실란계 가스, 유기시란가스, 물중 적어도 1개를 플라즈마광 등에 의하여 연속적 또는 펄스적으로 여기하는 공정을 채용하여 실리콘산화막을 형성하는 방법을 제공하는 것을 목적으로 한다.Organic silane gas or fluid impurities such as PH 3 , B 2 H 6 , AsH 3, etc. are added to the source gas thereon, or at least one of the silane-based gas, organic silane gas, and water is continuously added to the source gas by plasma light or the like. An object of the present invention is to provide a method of forming a silicon oxide film by employing a step of exciting pulses.

더욱이, 본 발명은 실란계 가스와 물을 원료가스로 하여 소정치 이하의 에너지로 플라즈마 CVD법에 의해 먼저 무기실란올을 수반한 막을 형성하고, 그후 가열하여 산화막을 형성하는 방법을 제공하는 것을 목적으로 한다.Furthermore, an object of the present invention is to provide a method of forming an oxide film with inorganic silanol first by plasma CVD method using a silane-based gas and water as a source gas, and then heating it to form an oxide film by the plasma CVD method. It is done.

또, 본 발명은 실란계 가스와 물을 원료가스로 하여 소정치 이하의 에너지로 플라즈마 CVD법에 의해 먼저 무기실란올을 수반한 막을 형성하고, 이들에 암모니아, 플라즈마 처리를 함으로써 질화막을 형성하는 방법을 제공하는 것을 목적으로 한다.In addition, the present invention is a method of forming a nitride film with inorganic silanol first by plasma CVD method using silane-based gas and water as a source gas with energy below a predetermined value, and then forming a nitride film by subjecting them to ammonia and plasma. The purpose is to provide.

본 발명의 다른 목적 및 이점은 첨부하는 청구의 범위와 관련하는 이하의 상세한 설명에서 명백해진다.Other objects and advantages of the invention will be apparent from the following detailed description taken in conjunction with the appended claims.

본 발명자는 종래의 절연막의 형성방법에 있어서, 피복성이 열화하는 원인을 실험하여 검토하였다. 그 결과, 절연막의 피복성은 성장하는 하지에의 흡착계수가 크게 영향하고 있다는 것과 기상반응이 일어나기 쉬운 가스계를 원료가스로서 사용한 경우에 나쁘게 되는 것을 발견하였다.MEANS TO SOLVE THE PROBLEM This inventor examined and investigated the cause which a coating property deteriorates in the conventional method of forming an insulating film. As a result, it has been found that the coating property of the insulating film is greatly affected by the adsorption coefficient on the growing base and when the gas system which is likely to cause gas phase reaction is used as the raw material gas.

그러나, 실란계 가스(SinH2n+2)와 수증기상의 물(H2O)을 혼합한 것을 원료가스로서 사용하고, CVD법에 의해 실리콘산화막을 형성함으로써 전기한 문제의 해결에 성공하였다.However, by using a mixture of silane-based gas (Si n H 2n + 2 ) and water vapor (H 2 O) as a source gas, a silicon oxide film was formed by the CVD method to solve the foregoing problem.

즉, 실란계 가스와 수증기와는 기상으로 즉시 반응하지 않으므로 이들을 혼합하여 반응챔버에 공급하여도 공급과정에서 즉시 기상반응을 일으켜서 실리콘산화막을 형성하는 일이 없다.That is, since the silane gas and water vapor do not immediately react in the gas phase, even if they are mixed and supplied to the reaction chamber, the silicon oxide film is not formed by immediately causing a gas phase reaction in the supply process.

그러나, 실란분자보다 물분자의 것이 하지로 되는 재료에 대하는 흡착계수가 크다. 이 때문에 먼저 물이 H2O 또는 OH등의 형으로 하지(실리콘기판, SiO2, 금속등) 위에 흡착하고, 이어서 실란분자가 먼저 흡착하고 있는 H2O 또는 OH와 반응하여 산화실리콘(SiO2)이 형성된다.However, the adsorption coefficient is greater for the material of which the water molecule is the base than the silane molecule. For this reason, first, the water is not in the form of, such as H 2 O or OH (the silicon substrate, SiO 2, metal, etc.) adsorbed on, and then the silicon oxide and the silane molecules are adsorbed and reacted with H 2 O or OH, which first (SiO 2 ) Is formed.

하지의 표면이 실리콘산화막으로 완전히 덮혀 버리면, 실란은 그 위에는 흡착되지 않고, 또 먼저 물분자가 이 실리콘산화막의 표면에 흡착하고, 이어서 실란분자가 이 H2O 또는 OH와 반응하여 실리콘산화막을 형성하는 반응이 반복된다.When the surface of the substrate is completely covered with the silicon oxide film, the silane is not adsorbed thereon, and water molecules first adsorb to the surface of the silicon oxide film, and then the silane molecules react with the H 2 O or OH to form a silicon oxide film. The reaction is repeated.

그 때문에 반응은 완전히 표면반응의 형으로 진행되고, 가령 고온 성장시에 실란분자와 H2O 또는 OH와의 기상반응이 생겼다해도 그 양은 근소하다. 흡착계수가 작은 실란분자는 표면 부근까지 공급되어 정체하므로 충분한 양이 있다. 흡착계수가 크기 때문에 먼저 단차의 단부와 저부, 또는 트렌치(trench)와 콘택트홀에 깊숙히 침입하여 흡착하고 있는 H2O 또는 OH와 표면 부근만으로 반응하여 실리콘산화막을 형성하므로 흡착하는 H2O,OH의 양이 성장을 율속(제한)한다. H2O,OH의 흡착이 균일하므로 SiO2의 피복성이 개선된다.Therefore, the reaction proceeds completely in the form of surface reaction, and even if a gas phase reaction between silane molecules and H 2 O or OH occurs during high temperature growth, the amount is small. Silane molecules with a small adsorption coefficient are supplied near the surface and stagnant, so there is a sufficient amount. Since the absorption coefficient size first reacted with only the end and the bottom, or the trench (trench) and H 2 O that is deep intrusion adsorbed on the contact hole or OH and near the surface of a step for adsorbing it to form a silicon oxide film H 2 O, OH The amount of growth slows down. Since the adsorption of H 2 O, OH is uniform, the coating property of SiO 2 is improved.

본 발명의 다른 태양으로는 상기 실란계 가스와 수증기에 다시금 유기실란가스, TEOS(테트라에톡시실란)가스, TMOS(테트라메톡시실란)가스, TMS(테트라메틸실란)가스 등의 실리콘을 포함하는 유기가스를 첨가하여 실리콘산화막을 형성함으로써 절연막을 완만하게 퇴적하여 평탄화 할 수도 있다. 또, 이들의 2개의 태양을 조합함으로써 우수한 막질의 실리콘산화막과 평탄성이 양호한 실리콘산화막으로 되는 다층절연막을 형성할 수도 있다.According to another aspect of the present invention, the silane-based gas and water vapor further contain silicon such as organic silane gas, TEOS (tetraethoxysilane) gas, TMOS (tetramethoxysilane) gas, TMS (tetramethylsilane) gas and the like. By adding an organic gas to form a silicon oxide film, the insulating film may be gently deposited and planarized. Further, by combining these two aspects, a multilayer insulating film made of a silicon oxide film having excellent film quality and a silicon oxide film having good flatness can be formed.

즉, 먼저 제1의 태양에 따라서, 실란계 가스와 산화가스 또는 수증기를 원료가스로서 사용하여 막질이 양호한 실리콘산화막을 형성한다. 이어서, 제2의 태양에 따라서 원료가스중에 유기실란가스를 혼합하여 실리콘산화막을 평탄화한다. 또, 이 조작을 반복함으로써 양질의 막질을 가지고 표면이 평탄한 다층의 실리콘산화막을 적층할 수 있다.That is, according to the first aspect, a silicon oxide film having a good film quality is formed by using a silane gas, an oxidizing gas or water vapor as a raw material gas. Next, according to the second aspect, the organosilane gas is mixed in the source gas to planarize the silicon oxide film. By repeating this operation, a multilayer silicon oxide film having a good film quality and a flat surface can be laminated.

본 발명에 따라서 실리콘산화막을 형성하기 위하여 사용하는 원료가스는 제1의 태양으로는 실란계 가스와 물을, 바람직하게는 가스 용적비로 하여 1:100∼1:1, 더 바람직하게는 1:10∼1:2로 하고, 이들을 실란계 가스와 물을 합친 가스의 용적 %로 바람직하게는 50∼100%의 캐리어가스(예를들면, Ar, N2)에 공급한다.The source gas used to form the silicon oxide film according to the present invention is, in the first aspect, silane-based gas and water, preferably 1: 100 to 1: 1, more preferably 1:10 in terms of gas volume ratio. to 1: 2, and supplies them to the silane and preferably a carrier gas of 50 to 100% by volume percent of the combined gas and water gas (for example, Ar, N 2).

제2의 태양으로는 상기 실란계 가스와 물의 합계량 100에 대하여 유기실란가스를 용적 %로 바람직하게는 0.1∼60%, 더 바람직하게는 10∼30% 첨가한다.In the second aspect, the organosilane gas is preferably added in an amount of 0.1% to 60%, more preferably 10% to 30% by volume based on the total amount of 100 of the silane-based gas and water.

본 발명에 따른 실리콘산화막의 형상에 사용하는 CVD장치는 종래부터 사용되고 있는 임의의 것도 좋고, 바람직한 조건으로서는 온도 200∼800℃, 압력 0.1∼760Torr의 감압 또는 상압 CVD로 할 수 있다.The CVD apparatus used for the shape of the silicon oxide film according to the present invention may be any conventionally used, and preferable conditions may be reduced pressure or atmospheric pressure CVD at a temperature of 200 to 800 ° C and a pressure of 0.1 to 760 Torr.

본 발명자 등은 다시금, 원료가스중에 포스핀(PH3), 디보란(B2H6), 아르신(A8H3) 등을 첨가하면, 실리콘산화막을 유동상태로 퇴적하여 평탄화 되는 것을 발견하였다.The present inventors found that when phosphine (PH 3 ), diborane (B 2 H 6 ), arsine (A 8 H 3 ) and the like are added to the raw material gas, the silicon oxide film is deposited in a fluid state and flattened. It was.

이 공정에 있어서는 상기와 같이 유동성 불순물로서 포스핀, 디보란, 아르신 등의 무기계 가스를 사용할 수 있는 외에, P(CH3)3, P(C2H5)3, B(CH3)3, B(C2H5)3, As(CH3)3, As(C2H5)3등의 유기계의 도핑 불순물 가스를 사용할 수 있다.In this step, inorganic gases such as phosphine, diborane, and arsine can be used as the flowable impurities as described above, and P (CH 3 ) 3 , P (C 2 H 5 ) 3 , and B (CH 3 ) 3 Doped impurity gases such as B (C 2 H 5 ) 3 , As (CH 3 ) 3 and As (C 2 H 5 ) 3 can be used.

이 경우는 다시금 성장중의 실리콘산화막의 유동성을 높혀 평탄성을 개선한다.In this case, the fluidity of the growing silicon oxide film is increased again to improve the flatness.

또, 이 경우 실란계 가스와 산화가스에 물을 간헐적으로 공급하거나, 상기 포스핀 등의 유동성 불순물을 간헐적으로 공급하면, 유동성은 없으나 막질이 양호한 실리콘산화막과 막질은 다소 떨어지나 유동성이 있는 실리콘산화막이 교호로 형성되고, 양자의 중간적인 실리콘산화막이 형성된다.In this case, when water is intermittently supplied to the silane-based gas and the oxidizing gas or intermittently to the fluid impurities such as the phosphine, the silicon oxide film having good fluidity but the film quality is somewhat inferior, but the fluidity of the silicon oxide film is low. It is formed alternately, and both intermediate silicon oxide films are formed.

또 마이크로파, 고주파 또는 직류의 전계에 의해 원료가스인 실란계 가스, 유기실란가스와 물중 적어도 1개를 플라즈마화하고, 여기하여 활성화함으로써 성장하는 실리콘산화막을 더욱 치밀하게 하고, 평탄화 할 수 있음을 발견하였다.It has also been found that at least one of silane gas, organosilane gas, and water, which are raw material gases, can be plasma-formed by excitation and activation by microwave, high-frequency, or direct-current electric field, thereby further densifying and planarizing the grown silicon oxide film. It was.

그리고, 또 200∼600℃의 저온에 있어서는 물과 실란계 가스는 반응하기 어려우므로 이들을 반응시키기 위하여는 플라즈마 등으로 여기할 필요가 있다는 것을 실험에 의해 발견되었다.Further, it has been found by experiment that water and silane gas are difficult to react at a low temperature of 200 to 600 ° C., so that they need to be excited by plasma or the like in order to react them.

특히 AI배선의 다층화에 수반한 층간절연막의 형성은 플라즈마 CVD법에 의하여 형성하는 것이 바람직하다.In particular, the formation of the interlayer insulating film accompanying the multilayering of the AI wiring is preferably formed by the plasma CVD method.

플라즈마외에 자외선 등의 광 내지 전자파에 의해 원료가스 또는 산화가스를 여기해도 성장하는 실리콘산화막을 치밀화 또는 평탄화할 수 있다는 것을 발견하였다.It has been found that the grown silicon oxide film can be densified or planarized even by exciting the source gas or the oxidizing gas by light or electromagnetic waves such as ultraviolet rays in addition to the plasma.

이들의 산화막을 대기중에 방치하면 물을 흡수하고, 산화막이 가열되면 이 물은 방출된다. 이 물의 방출은 AI 배선의 신뢰성을 저하시키므로 적게 억제할 필요가 있다.When these oxide films are left in the air, water is absorbed. When the oxide films are heated, the water is released. This release of water lowers the reliability of the AI wiring, so it is necessary to suppress it little.

제1도는 PSG막중의 인 농도와 탈 가스량의 관계를 나타내는 도면이다.1 is a diagram showing a relationship between phosphorus concentration and degassing amount in a PSG film.

이 도면의 횡축은 인 농도, 종축은 탈 가스량을 나타내고 있다. 도면에서 명백한 바와같이, 탈 가스량은 인의 농도가 4% 정도 이상에서 급격히 감소하는 것을 이해할 수 있다.In the figure, the horizontal axis represents phosphorus concentration, and the vertical axis represents degassing amount. As is apparent from the figure, it can be understood that the amount of degassing decreases sharply at about 4% or more.

그러나, 인이 8%이상이 되면 P2O5의 물에 의한 용해로 인하여 신뢰성의 문제가 생기므로 인 농도를 이 8% 이내로 한정하는 것이 바람직하다.However, when phosphorus is 8% or more, it is preferable to limit the phosphorus concentration to within 8% because of the problem of reliability due to dissolution of P 2 O 5 by water.

본 발명자는 반응온도 420℃, 물(H2O)의 공급량 100sccm, 고주파 전력 100W로 하는 2.9Torr의 감압 CVD법에 의해 PH3의 비율을 변화시켜서 실험한 결과, 하기의 표 1에 나타낸 바와 같이, PH3의 일정 이상의 양으로 취해지는 인 농도가 제한되는 것을 발견하였다.The inventors experimented by varying the ratio of PH 3 by a reduced pressure CVD method of 2.9 Torr with a reaction temperature of 420 ° C., supplying 100 sccm of water (H 2 O), and high frequency power of 100 W, as shown in Table 1 below. , It has been found that the phosphorus concentration taken in a certain amount of PH 3 is limited.

즉, PH3/Ar의 공급량이 10sccm정도까지는 비례하여 인 농도가 증가하나. 그 이상으로 취해지는 인은 증가하지 아니한다.That is, the phosphorus concentration increases in proportion to the supply of PH 3 / Ar up to about 10 sccm. Phosphorus taken further shall not increase.

즉, 탈 가스가 작고 PO의 용해가 최적의 농도의 막이 자동적으로 형성되는 것이 나타내져 있다.That is, it is shown that the degassing is small and PO melt | dissolves automatically and the film of the optimal density | concentration is formed.

실란의 양과 PH의 양이 같은 정도로 포화하고, 그 이상 PH를 증가하여도 인 농도는 증가하지 아니한다.The amount of silane and the amount of PH saturate to the same degree, and the increase in pH does not increase the phosphorus concentration.

그 원인은 PO의 물에 의한 용해와 취해지는 양이 평형하기 때문이라고 생각된다.The reason for this is considered to be that the dissolution of PO by water and the amount taken are in equilibrium.

제2도는 성장온도와 NSG와 PSG의 성장속도와 PSG의 인 농도의 관계를 나타내는 도면이다.2 is a graph showing the relationship between growth temperature, growth rate of NSG and PSG, and phosphorus concentration of PSG.

이 도면에 의하면 저온이 됨과 아울러 인 농도가 증가하는 것을 알 수 있다. 260℃ 부근에서 일정하게 되는 것은 PH를 10sccm으로 일정하게 했기 때문에 공급율속을 나타낸다. 400℃이상에서 인 농도는 7% 정도의 일정치에 근접하여 열분해가 시작되는 600℃정도까지 이 경향이 계속된다.According to this figure, it turns out that while it becomes low temperature, phosphorus concentration increases. The constant around 260 ° C indicates the feed rate because the pH was constant at 10 sccm. Above 400 ° C, the phosphorus concentration closes to 7%, and this tendency continues to around 600 ° C when pyrolysis starts.

즉, 저온에서 신뢰성이 높은 층간 절연막을 형성하는데는 SiH와 같은 정도의 PH를 공급하고, 400∼600℃의 성장온도로 플라즈마(RF)를 인가하여 형성할 필요가 있다.In other words, to form a highly reliable interlayer insulating film at low temperature, it is necessary to supply PH of the same level as SiH and to form plasma RF at a growth temperature of 400 to 600 ° C.

또 유동성에 주목하면 인 농도를 높게 할 필요가 있고, 그 때문에 400℃이하로 하지 않으면 아니되나 너무 저온으로 하면 막질이 급격히 저하하므로 바람직스럽지 못하다.In addition, it is necessary to increase the phosphorus concentration when paying attention to fluidity. Therefore, the phosphorus concentration must be lowered to 400 ° C. or lower. However, if the temperature is too low, the film quality drops rapidly, which is not preferable.

제2도에 표시되는 바와같이, 200℃정도 이하에서는 파선으로 나타내는 바와같이 퇴적속도가 급격히 증대하여 막질이 저하한다.As shown in Fig. 2, at about 200 DEG C or lower, as shown by the broken line, the deposition rate rapidly increases and the film quality decreases.

이와 같은 사실에서 평탄성과 신뢰성이 우수한 층간절연막을 형성하는데는 400∼600℃로 형성됨과 200∼400℃로의 형성을 교호로 반복하여 적층하는 것이 바람직하다.In this fact, in order to form an interlayer insulating film having excellent flatness and reliability, it is preferable to alternately repeat the formation at 400 to 600 ° C and the formation at 200 to 400 ° C.

한편, 본 발명자는 더욱이 실험의 결과, 실란계 가스와 HO와를 원료가스로 하여 특정치 이하의 저플라즈마와 온도와의 관계를 충족하는 경우, 플라즈마 CVD법에 의해 무기실란올(Si(OH))을 함유하는 막이 형성되는 것을 발견하였다.On the other hand, the inventors further found that inorganic silanol (Si (OH)) by the plasma CVD method when the relationship between the silane gas and the HO and the raw gas is satisfied with the low plasma below a specified value and the temperature is satisfied. It was found that a film containing was formed.

제3도는 본 발명자 등이 측정에 의해 얻은 플라즈마 CVD법에 의해 절연막을 성장시킬때의 퇴적속도와 플라즈마와의 관계를 나타낸 도면이다. 성장조건은 온도 350℃, 압력 3Torr, SiH유량 10sccm, HO 유량 100sccm이다.3 is a diagram showing the relationship between the deposition rate and the plasma when the insulating film is grown by the plasma CVD method obtained by the inventors and the like. Growth conditions are the temperature 350 ℃, pressure 3Torr, SiH flow rate 10sccm, HO flow rate 100sccm.

이 도면에 있어서, RF파워가 50W(0.2W/㎠)이하에 있어서, 특이한 성장이 있는 것을 이해할 수 있다. 따라서, 다시금 RF파워가 50W(0.2W/㎠)이하일때의 모습을 관찰하였다.In this figure, it can be understood that there is an unusual growth when the RF power is 50 W (0.2 W / cm 2) or less. Therefore, the appearance when RF power was 50W (0.2W / cm <2>) or less was observed again.

제4도는 플라즈마 CVD법에 의해 절연막을 성장시킬때의 RF파워를 변화하여 형성한 막의 굴절율을 나타낸 그래프도이다. 제4도에 있어서, 막의 성장조건은 (i)의 케이스에서는 온도 120℃, 압력 Torr, SiH유량 10sccm, HO 유량 100sccm이다. 더구나 (ii)의 케이스에서는 온도 300℃, 압력 3Torr, SiH유량 5sccm, HO 유량 100sccm이고, (iii)의 케이스에서는 온도 225℃, 압력 3Torr, SiH유량 5sccm, HO 유량 100sccm이다.4 is a graph showing the refractive index of a film formed by varying the RF power when the insulating film is grown by the plasma CVD method. In FIG. 4, the growth conditions of the film were 120 ° C., pressure Torr, SiH flow rate 10 sccm, and HO flow rate 100 sccm in the case of (i). Furthermore, in the case of (ii), the temperature was 300 ° C, the pressure 3 Torr, the SiH flow rate 5 sccm, and the HO flow rate 100 sccm. In the case of (iii), the temperature was 225 ° C., the pressure 3 Torr, the SiH flow rate 5 sccm, and the HO flow rate 100 sccm.

이 제4도에서 성장온도가 200℃ 이상인 300℃ 및 225℃에서는 거의 같은 굴절율의 변화를 나타내고, 50W 이하의 RF 파워에서 통상의 SiO굴절율보다 큰 값을 나타내고 있음이 이해된다. 이들은 Si-OH, Si-H의 결합이 많아지는 것을 의미하고, 따라서 무기실란올이 형성되는 것을 나타내고 있다. 이와같이 형성되는 막은 매우 유동성이 있고, 평탄성이 좋은 막이다. 더구나 성장을 천천히 해주면 커버리지가 좋고 막질도 양호하게 된다.In FIG. 4, it is understood that at the growth temperatures of 300 ° C. and 225 ° C., the growth temperature of which is 200 ° C. or more, almost the same change in refractive index is exhibited, and that the value is larger than the normal SiO refractive index at an RF power of 50 W or less. These mean that the bond of Si-OH and Si-H increases, and therefore, the inorganic silanol is formed. The film thus formed is a very fluid and flat film. In addition, slower growth results in better coverage and better membrane quality.

이와같은 플라즈마 CVD법에 의해 절연막을 성장시킬때는 특히 200℃ 이상에서 플라즈마 CVD를 하는 경우는 50W(0.2W/㎠)이하의 RF 파워로 하는 것이 필요하다. 성장온도가 120℃인 상기 (i)의 케이스에서는 50W(0.2W/㎠)이하의 RF파워로 마찬가지로 통상의 SiO의 굴절율보다 큰값을 나타내나 보다 성장온도가 높은 (ii) 및 (iii)의 케이스보다 통상의 SiO의 굴절율이 크게 되어 있다. 성장온도도 플라즈마파워와 마찬가지로 여기 에너지에 관련하기 때문이다.When the insulating film is grown by the plasma CVD method, it is necessary to set the RF power to 50 W (0.2 W / cm 2) or less, particularly when plasma CVD is performed at 200 ° C. or higher. In the case of (i) above, where the growth temperature is 120 ° C, the RF power of 50 W (0.2 W / cm 2) or less shows a value larger than that of ordinary SiO, but the growth temperature is higher than that of (ii) and (iii). More ordinary refractive index of SiO becomes large. This is because the growth temperature is related to the excitation energy as well as the plasma power.

이와같은 저 여기 에너지 조건을 벗어나서 여기 에너지가 커지면 Si-OH결합이 끊어져서 Si-O결합과 HO가 형성되어 버린다. 다시 말해서 플라즈마파워 밀도가 높으면 Si(OH)가 형성되지 않고, SiO가 형성되어 버린다. 통상 플라즈마파워를 50W이하로 하면 방전이 안정되지 않기 때문에 이와 같은 실험은 행해지지 않았으나, 본 발명자등에 의해 HO를 원료가스로서 사용하면 방전이 안정하는 것도 발견했기 때문에 이변의 발견에 이어졌다.When the excitation energy increases outside such low excitation energy conditions, the Si—OH bond is broken, and the Si—O bond and HO are formed. In other words, when the plasma power density is high, Si (OH) is not formed and SiO is formed. Normally, since the discharge was not stabilized when the plasma power was 50 W or less, such experiments were not performed. However, the inventors have found that the discharge is stable when HO is used as the source gas.

상기와 같이 플라즈마와 가열온도에 의해 여기되는 것을 고려하면 성장온도의 영향도 고려함이 필요하다. 본 발명자등은 다시금 플라즈마파워를 100W 일정하게 하여 온도를 변화하여 측정한 결과, 200℃ 이하에서 막퇴적속도가 급격히 저하하는 것을 알 수 있었다.Considering the excitation by the plasma and the heating temperature as described above, it is necessary to also consider the influence of the growth temperature. The inventors of the present invention again showed that the plasma deposition rate was 100W constant, and the temperature was changed and measured. As a result, the film deposition rate rapidly decreased below 200 ° C.

따라서, 플라즈마파워도 여기 에너지이므로 이들의 상승효과를 고려하면, (파워)×(열)을 고려하는 것이 필요하다.Therefore, since plasma power is also an excitation energy, considering these synergistic effects, it is necessary to consider (power) x (heat).

즉, 200×0.2=40(℃·W/㎠) 이하의 여기 에너지로 처음으로 무기실란올이 형성된다. 이 조건이 충족되면 200℃ 이하로도 플라즈마파워를 높히면 무기실란올을 형성할 수 있다.That is, inorganic silanol is formed for the first time by excitation energy of 200x0.2 = 40 (degreeC * W / cm <2>) or less. When this condition is satisfied, the inorganic silanol can be formed by increasing the plasma power even at 200 ° C or lower.

이하, 상기 데이타 및 결론이 유도되기 위하여 본 발명자가 행한 실시예에 대해 설명한다.In the following, an embodiment performed by the present inventors to derive the above data and conclusions will be described.

[실시예1]Example 1

제5도는 본 발명의 제1실시예에서 쓰이는 뱃치식 CVD 실리콘산화막 형성장치의 개략구성을 설명하는 도면이다.5 is a view for explaining a schematic configuration of a batch CVD silicon oxide film forming apparatus used in the first embodiment of the present invention.

이 도면에 있어서, 1은 반응관, 2는 히터, 3은 실리콘 웨이퍼, 4는 배기구, 5는 샤워노즐, 6,7,8,9,10,11은 마스프로콘트롤러(MFC), 12는 물공급장치, 13은 TEOS 공급장치, 14,15는 항온조이다.In this figure, 1 is a reaction tube, 2 is a heater, 3 is a silicon wafer, 4 is an exhaust port, 5 is a shower nozzle, 6,7,8,9,10,11 is a maspro controller (MFC), and 12 is water. The feeder, 13 is a TEOS feeder, 14,15 is a thermostat.

이 실시예에서 쓰이는 뱃치식 CVD 실리콘산화막 형성장치에 있어서는 제5도에 나타내는 바와같이 외주에 히터 2를 갖춘 석영제 반응관 1의 균열대에 다수의 실리콘 웨이퍼 3이 간격을 유지하여 배치된다.In the batch CVD silicon oxide film forming apparatus used in this embodiment, as shown in FIG. 5, a large number of silicon wafers 3 are arranged in the crack zone of the quartz reaction tube 1 having a heater 2 on its outer circumference.

반응관 1에 실리콘 원료가스로서, 실란(SiH), 디실란(SiH), 트리실란(SiH)과 테트라에톡시실란(TEOS), 테트라메틸실란(TMS) 등의 유기실란가스, 산화가스로서 산소(O) 또는 수증기(HO)를 공급하고, 배기구 4에서 배기하도록 되어 있다.As the silicon source gas in the reaction tube 1, organic silane gas such as silane (SiH), disilane (SiH), trisilane (SiH), tetraethoxysilane (TEOS), tetramethylsilane (TMS), and oxygen as an oxidizing gas. (O) or water vapor (HO) is supplied and exhausted from the exhaust port 4.

다시금 구체적으로 설명하면, 산화가스로서는 순도가 높은 수소(H)와 산소(O)를 각각 마스프로콘트롤러(MFC) 6,7에 의해 소정량(몰비 H: O=2 : 1) 공급하여 반응관 1에서 연소하여 수증기의 HO를 얻고 있다.Specifically, as the oxidizing gas, hydrogen (H) and oxygen (O) having high purity are respectively supplied by the maspro controller (MFC) 6,7 (molar ratio H: O = 2: 1) to supply a reaction tube. It burns at 1 and obtains HO of steam.

산화가스로서는 상기외에 종래기술과 마찬가지로 산소(O)를 MFC9를 통하여 도입할 수 있다.As the oxidizing gas, in addition to the above, oxygen (O) can be introduced through MFC9 in the same manner as in the prior art.

또, 수소와 산소를 연소하여 HO를 생성하는 방법으로 바꾸어서 항온조 15중의 물 공급장치 12에서 MFC10을 통하여 HO를 공급하는 방법을 취할 수도 있도록 되어 있다.In addition, a method of supplying HO through MFC10 in the water supply device 12 in the thermostat 15 may be changed to a method of generating HO by burning hydrogen and oxygen.

그러나, 수소와 산소를 연소하여 HO를 생성하는 영역의 하류에 실리콘 원료가스인 디실란(SiH) 등을 MFC8을 통하여 원료가스 공급노즐에서 반응관 1내에 공급될 수 있도록 되어 있다.However, downstream of a region in which hydrogen and oxygen are burned to generate HO, silicon silane (SiH), etc., can be supplied into the reaction tube 1 through the MFC8 from the source gas supply nozzle.

또, TEOS 등의 유기실리콘가스를 항온조 14중의 TEOS 공급장치 13에서 MFC11을 통하여 공급될 수 있도록 되어 있다.In addition, an organic silicon gas such as TEOS can be supplied from the TEOS supply device 13 in the thermostat 14 through the MFC11.

이 장치에 있어서는 산화가스로서 0.5% 이하의 미량의 O또는 HO를 SiH에 혼합하여 도입함으로써 또는 SiH의 상류에서 반응관 1에 도입함으로써 막질의 양호한 실리콘산화막을 형성할 수 있다.In this apparatus, a good silicon oxide film having a good film quality can be formed by introducing a mixed amount of O or HO of 0.5% or less as an oxidizing gas into SiH or introducing it into the reaction tube 1 upstream of SiH.

또, TEOS를 도입하는 경우는 TEOS를 실란계 가스에 혼합해도 좋고, 산소 등의 산화가스에 혼합하여 공급해도 좋다.In addition, when introducing TEOS, TEOS may be mixed with a silane gas, and may be mixed with oxidizing gas, such as oxygen, and supplied.

이 실시예에 있어서는 TEOS의 공급량을 30sccm정도로 했을 때 최적의 유동성을 얻게 된다.In this embodiment, optimum fluidity is obtained when the supply amount of TEOS is about 30 sccm.

반응온도에는 각별히 엄격히 제한은 없으나 이 실시예에서는 300∼1000℃ 정도가 바람직하다는 것을 알 수 있다.There is no particular restriction on the reaction temperature, but it can be seen that 300-1000 ° C. is preferable in this Example.

형성하는 실리콘산화막을 막두께가 두꺼운 층간절연막으로서 사용하는 경우에는 실리콘 웨이퍼의 온도를 450℃ 전후로 유지하고, 양호한 막질의 실리콘산화막을 높은 성장속도로 형성할 수 있다.When the silicon oxide film to be formed is used as an interlayer insulating film having a thick film thickness, the temperature of the silicon wafer can be maintained at around 450 캜, and a silicon oxide film of good film quality can be formed at a high growth rate.

이 실시예에 있어서는 제5도에 나타내는 뱃티식 CVD 실리콘산화막 형성장치를 사용하여 반응관 1에 H를 600sccm, O를 300sccm 공급하여 연소하고, 디실란(SiH)를 30sccm공급하고, 실리콘 웨이퍼의 온도를 450℃, 압력을 1기압으로 하여 실리콘 웨이퍼 3상에 실리콘산화막을 형성하였다.In this embodiment, 600 sccm of H and 300 sccm of H were supplied to the reaction tube 1 using the batt type CVD silicon oxide film forming apparatus shown in FIG. 5, and 30 sccm of disilane (SiH) was supplied to burn, and the temperature of the silicon wafer. The silicon oxide film was formed on the silicon wafer 3 at 450 degreeC and the pressure of 1 atmosphere.

이때, 반응관 1의 균열대에서의 온도분포는 ±1℃이었다.At this time, the temperature distribution in the crack zone of the reaction tube 1 was ± 1 ° C.

한편, 비교예로서 SiH와 산화가스(O)를 상기와 마찬가지로 공급하여 실리콘산화막을 형성하였다.On the other hand, as a comparative example, SiH and oxidizing gas (O) were supplied in the same manner as above to form a silicon oxide film.

제6도는 본 발명의 제1실시예에서의 실리콘 웨이퍼의 위치와 퇴적속도와의 관계를 나타내는 그래프도이다.6 is a graph showing the relationship between the position of the silicon wafer and the deposition rate in the first embodiment of the present invention.

이 도면에 있어서는 횡축은 원료가스 공급구에서 배기구에 이르는 웨이퍼의 위치, 종축은 퇴적속도를 나타내고 있다.In this figure, the horizontal axis represents the position of the wafer from the source gas supply port to the exhaust port, and the vertical axis represents the deposition rate.

이 실시예에서는 피복성이 양호하였던 외에, 이 도면에서 명백한 바와같이 원료가스 공급구에서 배기구 이르는 위치에서의 성장속도(실선)가 비교예의 퇴적속도(파선)에 비교하여 현저히 개선되어 있고, 뱃치처리를 하더라도 각 실리콘 웨이퍼에 거의 균일한 두께로 실리콘산화막이 형성될 수 있다.In addition to the good coverage in this example, the growth rate (solid line) at the position from the source gas supply port to the exhaust port as shown in this figure was remarkably improved compared to the deposition rate (dashed line) of the comparative example. Even if the silicon oxide film can be formed to a nearly uniform thickness on each silicon wafer.

이 도면은 디실란을 사용한 결과이나, 이들 이외의 실란계가스를 사용한 경우도 거의 마찬가지의결과가 얻어지고, 특히, 이 디실란외에 트리실란을 사용한 경우에 개선효과가 높다는 것을 알 수 있다.In this figure, the result of using disilane and the result similar to the case of using silane gas other than these are obtained, and it turns out that the improvement effect is especially high when trisilane is used other than this disilane.

이하, 이 실시예의 갖가지의 변형태양을 설명한다.Hereinafter, various modifications of this embodiment will be described.

1. 이 실시예에 있어서는 반응관내에 공급하는 물을 수소(H)와 산소(O)의 연소에 의해 얻고 있으나 직접 순수한 물을 캐리어 가스로 버블시키는 방법에 의해 공급할 수도 있다.1. In this embodiment, the water to be supplied into the reaction tube is obtained by combustion of hydrogen (H) and oxygen (O), but can also be supplied by directly bubbling pure water with a carrier gas.

2. 이 실시예에 있어서는 상압하에서 실리콘산화막을 형성하는 예를 나타냈으나 배기구에 배기펌프를 접속하고, 가스유량을 콘트롤하여 감압 CVD에 의해 실리콘산화막을 형성해도 좋다.2. In this embodiment, an example of forming a silicon oxide film under normal pressure is shown, but a silicon oxide film may be formed by a reduced pressure CVD by connecting an exhaust pump to an exhaust port, controlling the gas flow rate.

3. 본 실시예에 있어서는 제5도에 나타내는 바와같은 종형 반응관을 쓰고 있으나 횡형 반응관으로도 상압의 카타팔트 방식으로도 좋다는 것은 말할 것도 없다.3. In the present embodiment, a vertical reaction tube as shown in Fig. 5 is used, but it goes without saying that the horizontal reaction tube may be used as the catapult method under normal pressure.

[실시예2]Example 2

제7도는 제2실시예에서 쓰이는 뱃치식 CVD 실리콘산화막 형성장치의 개략구성 설명도이다.7 is a schematic configuration explanatory diagram of a batch CVD silicon oxide film forming apparatus used in the second embodiment.

이 도면에 있어서는 21은 반응관, 22는 히터, 23은 실리콘 웨이퍼, 24는 배기구, 25는 샤워노즐, 26,27,28,29,30,31은 마스프로콘트롤러(MFC), 33,35는 물 공급장치, 37은 유기불순물 공급장치, 32,34,36은 항온조이다.In this figure, 21 is a reaction tube, 22 is a heater, 23 is a silicon wafer, 24 is an exhaust port, 25 is a shower nozzle, 26, 27, 28, 29, 30, and 31 is a maspro controller (MFC), and 33 and 35 are The water supply, 37 is an organic impurity supply, 32, 34, 36 is a thermostat.

이 실시예에 쓰이는 뱃치식의 CVD실리콘산화막 형성장치에 있어서, 석영제 반응관 21은 외주에 히터 22를 갖추고, 다수의 실리콘 웨이퍼 23을 수용하고, 다시금 샤워노즐 25와 배기구 24를 갖추고 있다. 이러한 석영제 반응관 21은 제1실시예의 뱃치식 CVD실리콘산화막 형성장치에 있는 것과 마찬가지이나 상세한 설명은 생략한다.In the batch type CVD silicon oxide film forming apparatus used in this embodiment, the quartz reaction tube 21 is provided with a heater 22 on the outer circumference, accommodates a large number of silicon wafers 23, and again has a shower nozzle 25 and an exhaust port 24. The quartz reaction tube 21 is the same as in the batch type CVD silicon oxide film forming apparatus of the first embodiment, but the detailed description is omitted.

이 실시예에 있어서는 항온조 32에 수용된 물 공급장치 33에서 발생하는 수증기를 마스프로콘트롤러(MFC) 26을 통하여 반응관 21의 상류에 공급하도록 되어 있다.In this embodiment, water vapor generated in the water supply device 33 contained in the thermostat 32 is supplied upstream of the reaction tube 21 through the Maspro controller 26.

그러나, 반응관 21에서는 SiH, SiH등의 실란계 가스가 MFC28을 통하여 샤워노즐 25에서 30sccm정도 공급되지만, 여기에서의 온도상승을 방지하기 위해 질소(N), 아르곤(Ar) 등의 불활성 가스가 MFC27을 통하여 반응관 21중에 공급된다.In the reaction tube 21, however, silane-based gases such as SiH and SiH are supplied to the shower nozzle 25 through 30 sccm through the MFC28. However, inert gases such as nitrogen (N) and argon (Ar) are used to prevent the temperature rise. It is fed into reaction tube 21 via MFC27.

또, 이 실시예에 있어서는 형성되는 실리콘산화막을 저온으로 유동화하는 PH, BH, AsH등의 유동성 불순물이 필요에 따라서 캐리어가스와 함께 MFC29를 통하여 반응관 21중에 공급된다.In this embodiment, fluid impurities such as PH, BH and AsH, which fluidize the silicon oxide film formed at low temperature, are supplied into the reaction tube 21 through the MFC29 together with a carrier gas as necessary.

이 유동성 불순물을 도입하는 경우는 단독으로 도입할 수 있는 외에 실란계 가스에 혼합해도 좋고, 또 수소 등에 혼합해도 좋다.When this fluid impurity is introduced, it can be introduced alone, or may be mixed with a silane gas, or may be mixed with hydrogen or the like.

원료가스중에 포스핀(PH), 디실란(BH), 아르신(AsH) 등의 유동성 불순물을 첨가하면, 실리콘산화막이 유동상태로 퇴적하므로 실리콘산화막의 평탄화가 종래 알려져 있던 수증기 어닐에 의한 리플로보다 저온으로 실현될 수 있을 뿐만 아니라, 막질의 열화도 그다지 현저하지 않으므로 매우 유리하다.When fluid impurities such as phosphine (PH), disilane (BH) and arsine (AsH) are added to the source gas, the silicon oxide film is deposited in a fluid state, so the planarization of the silicon oxide film is reflowed by steam annealing, which is known in the art. Not only can it be realized at a lower temperature, but also deterioration of the film quality is not so remarkable, which is very advantageous.

즉, 종래의 수증기에서 어닐하여 리플로하는 경우에는 PSG 등의 실리콘산화막중의 산화인(PO)이 용출하고, 그 용출경로가 포러스(porous)화 하는 것은 피할 수 없으나 이 실시예에 있어서는 인산의 용출과 실리콘산화막의 형성이 동시에 일어나므로 당초부터 치밀한 실리콘산화막이 형성된다.That is, in the case of reflow by annealing in conventional water vapor, phosphorus oxide (PO) in the silicon oxide film such as PSG elutes, and its elution path is inevitably porous. Since elution and formation of the silicon oxide film occur simultaneously, a dense silicon oxide film is formed from the beginning.

이 공정에 있어서는 전기와 같이 유동성 불순물로서 포스핀, 디실란, 아르신 등의 무기계 가스를 사용할 수 있는 외에, P(CH), B(CH), As(CH)등의 유기계의 도핑 불순물 가스를 사용할 수 있다. 이 경우는 다시금 성장중의 실리콘산화막의 유동성을 높혀 평탄성을 개선할 수 있다.In this step, inorganic gas such as phosphine, disilane, arsine, etc. can be used as the flowable impurity like electricity, and organic doped impurity gases such as P (CH), B (CH) and As (CH) can be used. Can be used. In this case, the flatness can be improved by increasing the fluidity of the growing silicon oxide film.

이 경우, 실란계 가스와 산화가스에 물을 간헐적으로 공급하거나 상기 포스핀 등의 유동성 불순물을 간헐적으로 공급하면 유동성은 없으나 막질이 양호한 실리콘산화막과 막질은 다소 떨어지나 유동성이 있는 실리콘산화막이 교호로 형성되고, 양자의 중간적인 실리콘산화막이 형성된다.In this case, when water is intermittently supplied to the silane-based gas and the oxidizing gas or intermittently supplying fluid impurities such as the phosphine, the silicon oxide film having good fluidity but the film quality is slightly degraded but the silicon oxide film having fluidity is alternately formed. Then, both intermediate silicon oxide films are formed.

[실시예3]Example 3

제8도는 제3실시예에서 사용되는 뱃치식 CVD 실리콘산화막 형성장치의 개략구성 설명도이다.8 is a schematic configuration explanatory diagram of a batch CVD silicon oxide film forming apparatus used in the third embodiment.

이 도면에 있어서, 41은 반응관, 42는 히터, 43은 실리콘 웨이퍼, 44는 샤워노즐, 45는 엑사이머레이저, 46는 제1반사판, 47은 제2반사판이다.In this figure, 41 is a reaction tube, 42 is a heater, 43 is a silicon wafer, 44 is a shower nozzle, 45 is an excimer laser, 46 is a first reflector and 47 is a second reflector.

이 실시예에서 사용되는 뱃치식 CVD실리콘산화막 형성장치에 있어서는 제8도에 그 요부를 나타내는 바와같이 합성 석영제의 반응관 41의 주위에 히터 42를 배치하여, 반응관 41에 수용한 실리콘 웨이퍼 43을 최적 성장온도로 가열하고, 반응관 41의 상부에서 HO를 공급하고, 샤워노즐 44를 통하여 실리콘계 가스인 모노실란가스(SiH)를 공급하도록 되어 있다.In the batch type CVD silicon oxide film forming apparatus used in this embodiment, as shown in FIG. 8, the heater 42 is disposed around the reaction tube 41 made of synthetic quartz, and the silicon wafer 43 accommodated in the reaction tube 41 is shown. Is heated to an optimum growth temperature, HO is supplied from the upper portion of the reaction tube 41, and monosilane gas (SiH), which is a silicon gas, is supplied through the shower nozzle 44.

그러나, HO 또는 모노실란가스(SiH)를 공급하는 경로에 엑사이머레이저 45에서 출사되는 자외선을 제1반사판 46으로 반사시켜 입사하고, 제2반사판 47로 재반사시켜 HO가스를 여기하고 있다.However, the ultraviolet rays emitted from the excimer laser 45 are reflected and incident on the first reflecting plate 46 in the path for supplying HO or monosilane gas (SiH), and are reflected back to the second reflecting plate 47 to excite the HO gas.

이와같이, HO 또는 모노실란가스를 자외선 등의 광에 의해 여기하여 활성화함으로써 실리콘산화막의 성장이 저온화될 뿐만 아니라 그 평탄성과 막질이 개선된다.In this manner, by exciting and activating HO or monosilane gas by light such as ultraviolet rays, not only the growth of the silicon oxide film is lowered, but also its flatness and film quality are improved.

[실시예4]Example 4

제9도는 제4실시예에서 사용되는 뱃치식 CVD실리콘산화막 형성장치의 요부구성을 설명하는 도면이다.FIG. 9 is a view for explaining a main configuration of a batch CVD silicon oxide film forming apparatus used in the fourth embodiment.

이 도면에 있어서 51은 반응관, 52는 히터, 53은 실리콘 웨이퍼, 54는 샤워노즐, 55는 플라즈마실, 56은 유도코일, 57은 고주파 전원, 58,59,60은 마스프로콘트롤러(MFC)이다.In this figure, 51 is a reaction tube, 52 is a heater, 53 is a silicon wafer, 54 is a shower nozzle, 55 is a plasma chamber, 56 is an induction coil, 57 is a high frequency power supply, and 58, 59 and 60 are maspro controllers (MFC). to be.

이 실시예에서 사용되는 뱃치식 CVD 실리콘산화막 형성장치에 있어서는 제9도에 그 요부를 나타내는 바와 같이, 반응관 51의 주위에 히터 52를 배치하여, 반응관 51중에 수용한 실리콘 웨이퍼 53을 가열한다. MFC58을 통하여 실란계 가스를 MFC59를 통하여 H를 혼입한(3%) Ar 캐리어가스를 MFC60을 통하여 O를 샤워노즐 54에서 반응관 51에 공급한다.In the batch type CVD silicon oxide film forming apparatus used in this embodiment, as shown in FIG. 9, a heater 52 is disposed around the reaction tube 51 to heat the silicon wafer 53 accommodated in the reaction tube 51. . Ar carrier gas containing H (3%) mixed with H through MFC 59 through MFC58 is supplied to the reaction tube 51 from the shower nozzle 54 through MFC60.

그러나, 이 혼합가스의 경로에 플라즈마실 55를 설치하고, 그 주위에 배치된 유도코일 56에 고주파전원 57에서 고주파 전력을 공급하여 혼합가스를 플라즈마화하여 활성화한다.However, the plasma chamber 55 is provided in the path of the mixed gas, and the high frequency power is supplied from the high frequency power source 57 to the induction coil 56 arranged around the plasma to activate the mixed gas.

이 도면에 나타내는 바와같이, 고주파전계를 사용하는 외에 마이크로파 또 는 직류의 전계에 의하여 원료가스인 실란계 가스, 유기실란가스와 H, O또는 물중 적어도 1개를 플라즈마화하고, 활성화함으로써 성장하는 실리콘산화막을 더욱 치밀하게 하고 평탄화 할 수 있다.As shown in the figure, silicon grown by activating a plasma and activating at least one of silane-based gas, organosilane gas, H, O, or water, which are raw material gases, by using a microwave or direct current electric field in addition to using a high frequency electric field. The oxide film can be further densified and planarized.

이 실시예에서의 원료가스, 산화가스 등의 플라즈마화는 다음에 설명하는 제5실시예에 나타내고 있는 바와같이 반응관내에서 할 수 있고, 또 매엽식 CVD 실리콘산화막 형성장치에 있어서도 마찬가지로 할 수 있다.Plasmaization of the source gas, the oxidizing gas, and the like in this embodiment can be performed in the reaction tube as shown in the fifth embodiment described below, and the same can be done in the single wafer type CVD silicon oxide film forming apparatus.

[실시예5]Example 5

제10도는 제5실시예에 사용되는 매엽식 CVD 실리콘산화막 형성장치의 개략구성 설명도이다.10 is a schematic configuration explanatory diagram of a sheet type CVD silicon oxide film forming apparatus used in the fifth embodiment.

이 도면에 있어서, 61은 반응실, 62는 서셉터, 63은 히터, 64는 샤워노즐, 65는 소스가스실, 66은 배기구, 67,68,69,70은 마스프로콘트롤러(MFC), 71은 물 공급장치, 72는 TEOS 공급장치, 73,74는 항온층, 75는 고주파전원, 76은 웨이퍼 카셋트, 77은 웨이퍼 이송장치, 78은 실리콘 웨이퍼이다.In this figure, 61 is a reaction chamber, 62 is a susceptor, 63 is a heater, 64 is a shower nozzle, 65 is a source gas chamber, 66 is an exhaust port, 67, 68, 69 and 70 is a maspro controller (MFC), and 71 is Water supplies, 72 are TEOS supplies, 73 and 74 are constant temperature layers, 75 are high frequency power supplies, 76 are wafer cassettes, 77 are wafer transfer devices, 78 are silicon wafers.

이 실시예에 사용되는 매엽식 CVD 실리콘산화막 형성장치에 있어서는 제10도에 나타내는 바와같이, 반응실 61의 가운데에 히터 63을 갖춘 서셉터(실리콘 웨이퍼기판을 얹어두는 대) 62를 배치하고, 그 서셉터 62 위에 실리콘 웨이퍼 78을 재치(載置)한다. 실리콘 원료가스로서 모노실란(SiH)을 마스프로콘트롤러(MFC)68을 통여,또는 항온조 74내의 TEOS 공급장치 72에서 유기실란가스인 TEOS를 MFC70을 통하여 주위에서 절연시킨 원료가스(소스가스)실 65에 공급한다. 산화가스로 하여 산소(O)를 MFC67을 통하여, 또는 항온조 73내의 물 공급장치 71에서 수증기(HO)를 MFC69를 통하여 소스가스실 65에 공급하도록 구성되어 있다.In the sheet type CVD silicon oxide film forming apparatus used in this embodiment, as shown in FIG. 10, a susceptor 62 (with silicon wafer substrates) 62 having a heater 63 is disposed in the center of the reaction chamber 61. The silicon wafer 78 is mounted on the susceptor 62. A source gas chamber 65 in which monosilane (SiH) is used as a silicon source gas through a maspro controller (MFC) 68 or TEOS, an organic silane gas, is insulated from the surroundings through an MFC70 in a TEOS supply device 72 in a thermostat 74. To feed. It is configured to supply oxygen (O) as the oxidizing gas to the source gas chamber 65 through the MFC67 or from the water supply apparatus 71 in the thermostat 73 through the MFC69.

이 실시예의 경우는 물을 200sccm, 모노실란을 10sccm, 산소(O)를 1sccm정도 공급하였다.In this example, 200 sccm of water, 10 sccm of monosilane, and 1 sccm of oxygen (O) were supplied.

그러나, 소스가스실 65내에 공급시킨 원료가스는 여기서 혼합되고, 샤워노즐 64에서 실리콘 웨이퍼 78에 향하여 분사되고 , 실리콘산화막이 형성된다. 이때의 실리콘 웨이퍼 78은 350℃정도로 가열되고, 분위기의 압력은 0.1∼30Torr정도로 콘트롤된다.However, the source gas supplied into the source gas chamber 65 is mixed here, injected from the shower nozzle 64 toward the silicon wafer 78, and a silicon oxide film is formed. At this time, the silicon wafer 78 is heated to about 350 ° C, and the pressure of the atmosphere is controlled to about 0.1 to 30 Torr.

또한, 반응실 61은 배기구 66을 통하여 배기될 수 있도록 구성되고, 실리콘 웨이퍼 78은 웨이퍼 카셋트 76에서 웨이퍼 이송장치(반송수) 77에 의하여 일매씩 순차적으로 서셉터 62위로 이송된다.In addition, the reaction chamber 61 is configured to be exhausted through the exhaust port 66, and the silicon wafer 78 is sequentially transferred from the wafer cassette 76 to the susceptor 62 one by one by the wafer transfer device (carrier) 77.

또한, 샤워노즐 64와 접지간에 고주파전원 75에 의하여 고주파전원을 공급하고, 원료가스를 플라즈마화 하여 여기함으로써 실리콘산화막의 치밀화, 평탄화를 도모할 수 있다.In addition, the high frequency power supply 75 is supplied between the shower nozzle 64 and the ground by the high frequency power supply 75, and the source gas is plasma-excited to achieve densification and planarization of the silicon oxide film.

또, 이 도면에서는 샤워노즐 64와 접지간에 직접 고주파전원 75가 접속되어 있으나, 고주파전원의 도입을 서셉터 62측으로 하여 바이어스 전압을 인가하고, 이 전압을 조절함으로써 원료가스의 플라즈마화를 조절하고, 실리콘산화막의 최적의 치밀화, 평탄화를 실현할 수도 있다.In this figure, although the high frequency power source 75 is directly connected between the shower nozzle 64 and the ground, a bias voltage is applied with the introduction of the high frequency power source to the susceptor 62 side, and the plasma voltage of the source gas is controlled by adjusting the voltage. Optimal densification and planarization of the silicon oxide film can also be realized.

상기의 예를 들면, 원료가스를 플라즈마화하는 전원으로 하여 13.56MHZ의 고주파전력을 사용했으나, 그외에 마이크로파와 10kHz 정도의 저주파 또는 직류로도 좋고, 또 복수의 주파수의 여기전력을 도입할 수도 있다.For example, although a high frequency power of 13.56 MHZ was used as a power source for converting the source gas into plasma, a low frequency or direct current of microwave and about 10 kHz may be used, and excitation power of a plurality of frequencies may be introduced. .

또한, 여기 전력을 펄스적으로 인가하여 원료가스를 플라즈마화하면 실리콘산화막의 피복성과 평탄화가 향상하는 것이 발견되었다.In addition, it has been found that the coating property and planarization of the silicon oxide film are improved by applying the excitation power pulsed to plasma the source gas.

이는 플라즈마의 off 상태에서 물과 디실란의 하지에의 흡착이 촉진되고, 플라즈마의 on상태에서, 전 단계에서 흡착한 물과 디실란의 산화반응이 촉진되는 반복에 의해 실리콘산화막이 층상에 규칙적으로 형성되기 때문이라고 생각된다.This promotes the adsorption of water and disilane to the base in the off state of the plasma, and the silicon oxide film is regularly deposited on the layer by repetition in which the oxidation reaction of the water and disilane adsorbed in the previous step is promoted in the on state of the plasma. It is because it is formed.

더욱이, 그 여기전력의 펄스 주기에 의해 충분히 긴 주기로 TEOS의 공급을 온, 오프함으로써 유동화에 의한 평탄화와 실리콘산화막의 성장을 반복하여 실리콘산화막의 평탄성을 보다 향상할 수 있다.Furthermore, by turning on and off the supply of TEOS at a sufficiently long period by the pulse period of the excitation power, the flattening by fluidization and the growth of the silicon oxide film can be repeated to further improve the flatness of the silicon oxide film.

제11도는 제5실시예에 의해 형성된 다층 실리콘산화막의 구성을 나타내는 모식도이다.11 is a schematic diagram showing the configuration of a multilayer silicon oxide film formed by the fifth embodiment.

이 도에 있어서, 81은 기판, 82는 제1층, 83은 제2층, 84는 제3층, 85는 제4층, 86은 제5층이다.In this figure, 81 is a substrate, 82 is a first layer, 83 is a second layer, 84 is a third layer, 85 is a fourth layer, and 86 is a fifth layer.

이 예에 있어서는 제11도에 나타내고 있는 바와같이 요철을 가지는 기판 81 위에 모노실란(SiH)과 수증기(HO)와 산소(O)의 혼합가스를 공급하여 제1층 82를 형성하고(콘포말한 실리콘산화막의 형성), 그 위에는 모노실란(SiH)과 수증기(HO)와 산소(O)와 TEOS(20sccm)의 혼합가스를 도입하여 제2층 83을 형성(유동성이 양호한 실리콘산화막의 형성)한다. 더욱이, 그 위에 TEOS의 공급을 정지하여 모노실란(SiH)과 산소(O)의 혼합가스를 공급하여 제3층 84을 형성하고(치밀한 실리콘산화막의 형성), 그 위에 다시 TEOS를 도입하여 제4층 85를 형성하고(평탄화), 그위의 TEOS 의 공급을 정지하여 모노실란(SiH)과 수증기(HO)와 산소(O)의 혼합가스를 도입하여 제5층 86을 형성하고 있다(콘포말한 실리콘산화막의 형성).In this example, as shown in FIG. 11, the first layer 82 is formed by supplying a mixed gas of monosilane (SiH), water vapor (HO) and oxygen (O) on a substrate 81 having irregularities. Formation of a silicon oxide film), on which a mixed gas of monosilane (SiH), water vapor (HO), oxygen (O), and TEOS (20 sccm) is introduced to form a second layer 83 (formation of a silicon oxide film having good fluidity). . Furthermore, the supply of TEOS was stopped thereon to supply a mixed gas of monosilane (SiH) and oxygen (O) to form a third layer 84 (formation of a dense silicon oxide film), and then TEOS was again introduced thereon to form a fourth layer. The layer 85 is formed (flattened), and the supply of TEOS thereon is stopped to introduce a mixed gas of monosilane (SiH), water vapor (HO) and oxygen (O) to form a fifth layer 86 (conformal Formation of silicon oxide film).

상기와 같이 함으로서, 약간 막질이 열화하는 TEOS 첨가시의 실리콘산화막을 치밀한 TEOS를 포함하지 않은 원료가스를 사용하였을 때의 실리콘산화막으로 커버될 수 있으므로, 결과적으로 평탄하고 양질의 층간절연막이 실현된다.By doing the above, the silicon oxide film at the time of TEOS addition which slightly degrades the film quality can be covered with the silicon oxide film when the raw material gas containing no dense TEOS is used, and as a result, a flat and high quality interlayer insulating film is realized.

또, TEOS+물계의 반응에 실란계 가스의 실리콘이 들어가면 TEOS에서의 탈수반응을 촉진하여 자기산화되기 때문에 더욱더 막질이 향상하고, 퇴적속도가 증대한다.In addition, when silicon of the silane gas enters the reaction of the TEOS + water system, the dehydration reaction in the TEOS is promoted and self-oxidized, so that the film quality is further improved and the deposition rate is increased.

이 실란+물+TEOS계 산화는 종래의 물+TEOS로 형성된 산화막에 의해 막질과 퇴적속도에 있어서 현저히 상회하고 있다.This silane + water + TEOS-based oxidation is significantly higher in film quality and deposition rate by the oxide film formed of conventional water + TEOS.

물+실란계 산화에 유기실란을 첨가하는 방법은 그 양에 의해 2개로 나누어진다.The method of adding organosilane to water + silane-based oxidation is divided into two by the amount.

즉, 전술의 20sccm정도의 TEOS를 가하는 경우와 실란량의 10% 정도 3sccm 이하로 억제한 경우이다.That is, it is a case where TEOS of about 20 sccm mentioned above is added, and the case where it suppresses about 10% of silane amount to 3 sccm or less.

후자의 유기실란을 미량 첨가하는 경우는 퇴적원소의 표면 마이그레이션을 높힘으로써 완전한 피복을 실현한다.In the case where a small amount of the latter organosilane is added, complete coating is realized by increasing the surface migration of the deposited elements.

이 정도의 TEOS의 첨가로는 막질의 열화는 발견되지 않았다.With this addition of TEOS, no deterioration of membrane quality was found.

[실시예6]Example 6

제12도는 제6실시예의 멀티챔버식 CVD 실리콘산화막 형성장치의 개략구성 설명도이다.12 is a schematic configuration explanatory diagram of a multi-chamber-type CVD silicon oxide film forming apparatus of the sixth embodiment.

이 도면에 있어서, 91은 반송실, 92는 로드록, 93은 램프어닐실, 94는 산화막 퇴적실, 95는 에칭실이다.In this figure, 91 is a transfer chamber, 92 is a load lock, 93 is a lamp anneal chamber, 94 is an oxide film deposition chamber, and 95 is an etching chamber.

이 실시예의 멀티챔버식 CVD실리콘산화막 형성장치에 있어서는 램프어닐실 93, 산화막 퇴적실 94, 스퍼터, RIE등의 에칭실 95가 반송실 91을 중심으로 하여 외기로부터 밀폐되어서 접속되어 있다.In the multichamber-type CVD silicon oxide film forming apparatus of this embodiment, etching chambers 95 such as lamp annealing chamber 93, oxide film deposition chamber 94, sputter, and RIE are sealed and connected to the outside of the transfer chamber 91.

그러나, 로드록 92에서 도입된 실리콘 웨이퍼는 먼저 램프어닐실 93에 들어간다.However, the silicon wafer introduced in load lock 92 first enters lamp anneal chamber 93.

여기서, 실리콘 웨이퍼를 탈가스한 후 , 산소를 도입하여 1∼100Torr 정도로 Al 배선 등의 금속표면을 산화한다.Here, after degassing the silicon wafer, oxygen is introduced to oxidize metal surfaces such as Al wiring to about 1 to 100 Torr.

그후, 실리콘 웨이퍼는 반송실 91을 경유하여 산화막 퇴적실 94로 이송되고, 여기서 전술한 본 발명에 의한 실리콘산화막의 CVD 퇴적이 베풀어진다.Thereafter, the silicon wafer is transferred to the oxide film deposition chamber 94 via the transfer chamber 91, where CVD deposition of the silicon oxide film according to the present invention described above is performed.

최후로 실리콘 웨이퍼는 에칭실 95에 이송되고, 여기서 전 공장에 의해 퇴적된 산화막이 Ar 스퍼터에 의해 평탄화된다.Finally, the silicon wafer is transferred to the etching chamber 95, where the oxide film deposited by the former factory is planarized by the Ar sputter.

이 경우, TEOS를 사용한 실리콘산화막은 에칭레이트가 크기 때문에 단시간으로 평탄화될 뿐만 아니라 이 처리에 의해 막질이 현저히 향상되고, 표면의 CVD 실리콘산화막은 열산화막에 필적할 만큼의 막질로 된다.In this case, the silicon oxide film using TEOS is not only flattened in a short time because the etching rate is large, but the film quality is remarkably improved by this treatment, and the CVD silicon oxide film on the surface becomes a film quality comparable to that of the thermal oxide film.

또한, 이 실리콘산화막의 퇴적과 에칭의 조작을 반복함으로써 실리콘산화막을 더욱 평탄화하고 막질이 우수한 다층 실리콘산화막을 형성할 수 있다.Further, by repeating the deposition and etching of the silicon oxide film, the silicon oxide film can be further planarized and a multilayer silicon oxide film having excellent film quality can be formed.

[실시예7]Example 7

제13a∼13c도는 제7실시예의 Si기판에 Si 웨이퍼를 접착하는 경우의 공정을 설명하는 도면이다. 이 도면에 있어서, 101은 Si 기판, 102는 PSG층, 103은 Si 웨이퍼104는 칩이다.13A to 13C are views for explaining a process in the case of bonding the Si wafer to the Si substrate of the seventh embodiment. In this figure, 101 is a Si substrate, 102 is a PSG layer, 103 is a Si wafer 104 is a chip.

제1공정(제13a도 참조)Step 1 (See Figure 13a)

Si기판 101 위에 물과 실란을 반응가스로 하는 CVD법에 의해 PSG층 102를 형성한다.On the Si substrate 101, a PSG layer 102 is formed by CVD using water and silane as reaction gases.

제2공정(제13b도 참조)Second process (see also Figure 13b)

제1공정에 의해 형성된 PSG층 102를 응용함으로써 Si 웨이퍼 103을 접착한다.The Si wafer 103 is bonded by applying the PSG layer 102 formed by the first step.

제3공정(제13c도 참조)Third process (see also Figure 13c)

Si 기판 101 위에 PSG층 102에 의해 접착된 Si 웨이퍼를 필요에 따라 에칭에 의해 분리하여 복수의 칩104로 한다.The Si wafer bonded by the PSG layer 102 on the Si substrate 101 is separated by etching as necessary to obtain a plurality of chips 104.

상기의 PSG층 102를 기판온도를 400∼600℃로 하고, 플라즈마를 인가하여 형성하면, 막중의 인 농도가 7% 이하로 되므로 Si 웨이퍼를 접착할때의 용융온도는 800℃이상이 된다.When the PSG layer 102 is formed with a substrate temperature of 400 to 600 占 폚 and a plasma is applied, the phosphorus concentration in the film becomes 7% or less, so that the melting temperature at the time of bonding the Si wafer is 800 占 폚 or more.

또, 200∼400℃에서 형성한 PSG를 사용하여 접착하는 경우도 800℃이하, 600℃ 정도에서도 용융한다. 이는 PH가스의 유량에 따라 인 농도가 상승될 수 있으므로, 10% 이상도 용이하게 달성되고, 저온에서 용융한다.In addition, when bonding using PSG formed at 200-400 degreeC, it melt | dissolves even at 800 degrees C or less and about 600 degreeC. Since phosphorus concentration can be increased according to the flow rate of PH gas, more than 10% is also easily achieved and it melts at low temperature.

이는 인농도가 과잉으로 취해지기 때문이지만 먼저 검토한 제2도에 의해 소망의 용융온도를 가지는 PSG층을 형성될 수 있는 반응가스압력, HO의 압력, RF전력 등의 성막조건을 결정할 수 있다. 성장온도로 취해지는 인 농도는 결정되나 표1에 나타낸 바와같이 이 상한농도에 달하도록 PH가스는 많이 공급되지 않으면 아니된다.This is because the phosphorus concentration is taken excessively, but the film forming conditions such as the reaction gas pressure, the pressure of the HO, the RF power, and the like, which can form the PSG layer having the desired melting temperature, can be determined by FIG. The phosphorus concentration taken at the growth temperature is determined, but as shown in Table 1, a large amount of PH gas must be supplied to reach this upper limit.

이 예에서는 Si 웨이퍼를 접착한 후에 분리하여 칩으로 했으나 직접 칩을 접착할 수도 있다.In this example, the Si wafer is bonded and then separated to form a chip, but the chip may be directly bonded.

[실시예8]Example 8

물+SiH를 플라즈마 여기한 저온 CVD법에 의해 형성된 SiO막은 종래의 CVD법에 의해 형성된 SiO보다 막질이 뛰어나고 , 종래 얻어진 최고의 열산화 SiO막 보다 양질임을 발견하였다.The SiO film formed by the low temperature CVD method which plasma-excited water + SiH was found to be better in film quality than the SiO formed by the conventional CVD method, and to be higher quality than the best thermal oxide SiO film obtained conventionally.

제14a도, 제14b도는 제8실시예의 SiO막의 내압특성도이다.14A and 14B are breakdown voltage characteristics of the SiO film of the eighth embodiment.

이들의 도면의 횡축은 내압, 종축은 각 내압을 가지는 시료의 개수를 퍼센트로 나타내고 있다.In these drawings, the horizontal axis represents internal pressure, and the vertical axis represents the number of samples having respective internal pressures in percentage.

제14a도는 열 CVD에 의해 형성되는 SiO의 내압을 나타내고 8.08MV/cm에 개수의 피크가 생기지만, 제14b도에서는 물+SiH를 플라즈마 여기한 저온 CVD법에 의해 형성된 SiO막의 내압을 나타내고, 11.9MV/cm에 개수의 피크가 생겨 현저히 개선되어 있음을 알 수 있다.FIG. 14A shows the breakdown voltage of SiO formed by thermal CVD and a number of peaks occur at 8.08 MV / cm, while FIG. 14B shows breakdown pressure of SiO film formed by low temperature CVD method by plasma excitation of water + SiH. It can be seen that a number of peaks are generated in MV / cm, which is remarkably improved.

제14b도에 나타낸 시료는 제10도의 장치에 있어서, 2.5sccm의 모노실란(SiH)과 100sccm의 HO를 샤워64에서 공급하고, RF 100W 인가하고, 기판 420℃로 하여 가스압력 3Torr로 SiO막을 형성한 것이고, 상기한 바와같이 종래 예상되지 않았던 결과를 나타내고 있다.In the apparatus of FIG. 10, the sample shown in FIG. 14B is supplied with 2.5 sccm of monosilane (SiH) and 100 sccm of HO in the shower 64, RF 100W is applied, and the substrate is 420 DEG C to form an SiO film with a gas pressure of 3 Torr. As described above, the results are unexpected.

이와같은 고내압 SiO막은 기판온도 200∼600℃, 압력 0.1∼20Torr에서 SiH/HO=1/10 이하의 비로 성장한 SiO막이다. 이 실시예에서는 플라즈마는 50W 이상이 필요하다. 또, O, TEOS는 사용되어 있지 아니하다.Such a high breakdown voltage SiO film is a SiO film grown at a substrate temperature of 200 to 600 DEG C and a pressure of 0.1 to 20 Torr at a ratio of SiH / HO = 1/10 or less. In this embodiment, the plasma requires 50 W or more. In addition, O and TEOS are not used.

더욱이, 800℃이상의 어닐링을 하면 내압은 더욱 향상하고, 신뢰성도 향상한다.Furthermore, when annealing at 800 占 폚 or higher, the internal pressure is further improved and the reliability is also improved.

고내압, 고신뢰성을 가지는 막을 얻기 위해서는 HO+SiH의 원료가스로 플라즈마를 인가하는 것이 최저한 필요하고, 저온으로 성장하는 것이 중요하다. 이 막의 커버리지도 양호하므로 요철향상에서의 내압의 저하는 없다.In order to obtain a film having high breakdown voltage and high reliability, it is necessary to apply plasma to HO + SiH source gas at the minimum and to grow at low temperature. Since the coverage of this film is also good, there is no decrease in the internal pressure in the unevenness improvement.

저온에서 형성할 수 있는 양질의 SiO막은 MOS 트랜지스트의 게이트절연막과 캐퍼시터의 유전체등에 이용할 수 있다.A high quality SiO film that can be formed at a low temperature can be used for a gate insulating film of a MOS transistor and a dielectric of a capacitor.

제15a∼15c도는 제8실시예의 SiO막 형성방법을 이용한 박막트랜지스터의 제조공정도이다.15A to 15C are manufacturing process diagrams of the thin film transistor using the SiO film forming method of the eighth embodiment.

이 도면에 있어서, 111은 실리콘기판, 112는 SiO막, 113은 아모르퍼스실리콘막, 114는 폴리실리콘막, 115는 게이트절연막, 116은 게이트전극, 117은 소스영역, 118은 드레인영역이다.In this figure, 111 is a silicon substrate, 112 is an SiO film, 113 is an amorphous silicon film, 114 is a polysilicon film, 115 is a gate insulating film, 116 is a gate electrode, 117 is a source region, and 118 is a drain region.

이 공정설명도에 의하여 제8도의 실시예의 제조방법을 설명한다.The manufacturing method of the embodiment of FIG. 8 will be explained by this process explanatory drawing.

제1공정(제15a도 참조)Step 1 (See Figure 15a)

실리콘기판 111의 위에 SiO막 112를 형성하고, 그 위에 두께 500nm의 아모르퍼스실리콘막 113을 CVD법에 의해 형성한다.An SiO film 112 is formed on the silicon substrate 111, and an amorphous silicon film 113 having a thickness of 500 nm is formed thereon by the CVD method.

제2공정(제15b도 참조)Second process (see also Figure 15b)

600℃ 정도의 어닐링을 하여 아모르퍼스실리콘막 113을 결정화하여 폴리실리콘막 114를 형성한다.The amorphous silicon film 113 is crystallized by annealing at about 600 ° C. to form a polysilicon film 114.

제3공정(제15c도 참조)Third process (see also Figure 15c)

트랜지스터로서 사용하지 아니하는 외부의 폴리실리콘막 114를 제거한 후, 물+SiH를 공급하고, 기판온도를 400℃로 유지하여, 플라즈마 CVD법에 으해 두께 30nm의 게이트절연막 115를 형성한다.After removing the external polysilicon film 114 which is not used as a transistor, water + SiH is supplied, the substrate temperature is maintained at 400 ° C, and the gate insulating film 115 having a thickness of 30 nm is formed by the plasma CVD method.

이어서, 두께 300nm의 폴리실리콘막을 퇴적하여 패터닝하여 게이트전극 116을 형성한다.Subsequently, a 300-nm-thick polysilicon film is deposited and patterned to form a gate electrode 116.

이 게이트전극 116을 마스크로 하여 As를 이온주입하여 소스영역 117과 드레인영역 118을 형성하여 박막트랜지스터(TFT)를 형성한다.As is ion-implanted using the gate electrode 116 as a mask, a source region 117 and a drain region 118 are formed to form a thin film transistor TFT.

[실시예9]Example 9

제16a∼16c도는 본 발명에 의해 먼저 무기실란올을 생성하고, 그후 실리콘산화막으로 하는 절연막의 형성방법을 설명하는 도면이다. 또, 제16a도 및 제16c도는 절연막의 형성공정에 있어서의 공정단면도이고, 제16b도는 본 발명의 실시예에 있어서 생성되는 무기실란올의 구조식이다.16A to 16C are diagrams for explaining a method for forming an insulating film which first generates an inorganic silanol and then uses a silicon oxide film according to the present invention. 16A and 16C are process cross-sectional views in the step of forming the insulating film, and FIG. 16B is a structural formula of the inorganic silanol produced in the embodiment of the present invention.

도면중 121은 반도체기판, 122는 산화막, 123은 알루미늄배선, 124는 무기실란올이다.In the figure, 121 is a semiconductor substrate, 122 is an oxide film, 123 is an aluminum wiring, and 124 is an inorganic silanol.

제16a도에 나타내는 바와같이 수분과 SiH를 제3도 및 제4도에 관련하여 설명한 저파워의 플라즈마 여기하면, 평탄성이 좋은 무기실란올 122가 형성된다. 이어서 이 무기실란올 122를 제16b도에 나타내는 바와같이 가열 또는 산소플라즈마에 쬐임으로써 완전한 실리콘산화막이 형성된다.As shown in FIG. 16A, the low-power plasma excitation described with reference to FIGS. 3 and 4 results in inorganic silanol 122 having good flatness. Subsequently, the inorganic silanol 122 is heated or exposed to oxygen plasma as shown in FIG. 16B to form a complete silicon oxide film.

또, 실란올의 상태로 암모니아, 플라즈마 처리를 하는 것으로서 질화막도 형성된다. 이들은 제16c도에 나타내는 바와같이 커버리지가 좋고 치밀한 막이다.In addition, a nitride film is also formed by performing ammonia and plasma treatment in the state of silanol. As shown in FIG. 16C, these have good coverage and a dense film.

제17도는 본 발명의 절연막과 종래의 절연막의 탈 가스속도의 관계를 나타낸 도면이다.17 is a diagram showing the relationship between the degassing rate of the insulating film of the present invention and the conventional insulating film.

먼저 언급한 일본국 특허출원 공개공보(특원평 4-111424호)에 기재되는 바와같이 유기계 가스를 써서 생성되는 평탄막 (i)는 이 도면에 나타내는 바와같이 매우 많은 탈 가스가 발생하나. 이들에 대하여 물과 SiH에서 형성된 본 발명의 평탄화막 (ii)는 1/100 이하의 적은 탈 가스로 된다. 같은 물을 사용한 산화에서 처럼 다른 것은 소스가스가 유기계이거나 무기계에 의하는 것이다. 제18도는 제9의 실시예에 사용된 매엽식 CVD장치의 개략구성도이다. 도면중 130은 고주파발진기, 131 내지 133은 마스프로콘트롤러(MFC), 134는 로드록실, 135는 샤워노즐, 136은 실리콘 웨이퍼, 137은 히터, 138은 반응실이다.As described in the above-mentioned Japanese Patent Application Laid-Open Publication No. 4-111424, the flat film (i) produced by using an organic gas generates a great deal of degassing gas as shown in this figure. On the other hand, the planarization film (ii) of this invention formed from water and SiH becomes less 1/100 or less degassing. As with oxidation using the same water, the other is that the source gas is organic or inorganic. 18 is a schematic configuration diagram of the sheet type CVD apparatus used in the ninth embodiment. In the drawings, reference numeral 130 is a high frequency oscillator, 131 to 133 is a maspro controller (MFC), 134 is a load lock chamber, 135 is a shower nozzle, 136 is a silicon wafer, 137 is a heater, and 138 is a reaction chamber.

이 매엽식 CVD장치에 있어서는 제18도에 나타내는 바와같이 반응실 138의 가운데에 히터 137을 갖춘 서셉터(도시하지 않음)를 배치하고, 이 캐릭터 위에 실리콘산화막 136을 재치하고, 실리콘 원료가스로서 모노실란(SiH)를 마스프로콘트롤러(MFC) 132를 개입하여 공급하고, 물 공급장치에서 수증기(HO)를 MFC133을 개입하여 반응실 138에 공급되도록 구성되어 있다.In this single wafer type CVD apparatus, as shown in FIG. 18, a susceptor (not shown) having a heater 137 is disposed in the center of the reaction chamber 138, and a silicon oxide film 136 is placed on the character, and mono monosilicon as a silicon source gas. Silane (SiH) is supplied through the Maspro controller (MFC) 132, and water (HO) from the water supply device is configured to be supplied to the reaction chamber 138 through the MFC133.

이 실시예에서는 물을 100sccm, 실란올 15sccm 정도 공급하였다. 실란, 디실란의 물에 대한 비율은 퇴적막질에 영향한다. 실란계를 늘리면 실란올이 되기 쉽고, 물에 대하여 실란계를 줄이면 SiO에 가까워진다. 물/실란의 비는 2∼20℃ 정도가 적당하다.In this example, 100 sccm of water and 15 sccm of silanol were supplied. The ratio of silane and disilane to water affects the sedimentation membrane. Increasing the silane system tends to be silanol, and decreasing the silane system with respect to water brings it closer to SiO. As for water / silane ratio, about 2-20 degreeC is suitable.

그러나, 원료가스는 샤워노즐 135에서 실리콘 웨이퍼 136에 향해 분사되고, 무기실란올 주체로 한 실리콘 산화막이 형성된다. 이때의 실리콘 에어퍼 135는 300℃ 정도로 가열되고, 분위기의 압력은 0.1∼30Torr 정도로 콘트롤된다.However, the source gas is injected from the shower nozzle 135 toward the silicon wafer 136, and a silicon oxide film mainly composed of inorganic silanol is formed. At this time, the silicon air 135 is heated to about 300 ° C., and the pressure of the atmosphere is controlled to about 0.1 to 30 Torr.

또한, 반응실 138은 배기구 139를 통하여 배기될 수 있도록 구성되고, 실리콘 웨이퍼 135는 로드록실 134에서 서셉터상에 이송된다.In addition, the reaction chamber 138 is configured to be exhausted through the exhaust port 139, and the silicon wafer 135 is transferred onto the susceptor in the load lock chamber 134.

또한, 샤워노즐 135와 접지 사이에 고주파전원 130에 의해 고주파전력을 공급하고, 원료가스를 플라즈마화 하여 여기한다. 이에 의해 실란올, SiH기를 퇴적하여 평탄화를 도모할 수 있다.In addition, a high frequency power is supplied by the high frequency power supply 130 between the shower nozzle 135 and the ground, and the raw material gas is excited by plasma. Thereby, silanol and SiH groups can be deposited and planarization can be attained.

여기서 중요한 것은 먼저 제3도 및 제4도에 관련하여 설명한 바와같이 플라즈마파워온도와 관계를 20(℃·W/㎠)이하로 하는 것이다.What is important here is that the relationship with the plasma power temperature is 20 (° C./W/cm 2) or less as first described with reference to FIGS. 3 and 4.

또, 이 도면에서는 샤워노즐 135와 접지 사이에 직접 고주파전원 130이 접속되어 있다. 고주파전력의 도입을 히터 137측에서 행하고, 그에 바이어스전압을 인가하고, 그 바이어스전압을 조절함으로써 원료가스의 플라즈마화를 조절하고, 퇴적 절연막화막의 최적의 치밀화, 평탄화를 실현할 수도 있다.In this figure, the high frequency power supply 130 is directly connected between the shower nozzle 135 and the ground. By introducing the high frequency power on the heater 137 side, applying a bias voltage to the heater 137, and adjusting the bias voltage, plasma density of the source gas can be adjusted, and optimum densification and planarization of the deposited insulating film can be realized.

상기의 예에서는 원료가스를 플라즈마화하는 선원으로서 13.56MHZ의 고주파전력을 사용하였다. 이들에 한정되지 않고, 마이크로파와 10kHz 정도의 저주파, 또는 직류라도 좋다. 또 복수의 주파수의 여기전력을 도입할 수도 있다. 또한, 여기전력을 펄스적으로 인가하여 원료가스를 플라즈마화하면, 실리콘산화막의 피복성과 평탄성이 향상되는 것도 발견되었다.In the above example, a high frequency power of 13.56 MHZ was used as a source for plasmalizing the source gas. The present invention is not limited to these, and may be microwave, low frequency of about 10 kHz, or direct current. It is also possible to introduce excitation powers of a plurality of frequencies. In addition, it has also been found that the coating gas and the flatness of the silicon oxide film are improved by applying the excitation power pulsed to plasma the source gas.

이는 플라즈마의 off 상태에서 물과 실란의 하지에의 흡착이 촉진되고, 플라즈마 on 상태에서 전 단계에서 흡착한 물과 실란의 산화반응이 촉진되는 것의 반복에 의해 실리콘산화막이 층상에 규칙적으로 형성되기 때문이라고 생각된다.This is because the silicon oxide film is regularly formed on the layer by repetition of the adsorption of water and silane to the base in the plasma off state and the oxidation reaction of water and silane adsorbed in the previous step in the plasma on state. I think.

이상의 사이클을 다수회 반복하는 것도 가능하다. 또, 이 실시예에서는 물을 가스화하고, MFC133에서 도입했으나 수소와 산소에서 반응실에서 형성하도록 해도 좋다.It is also possible to repeat the above cycle many times. In this embodiment, water is gasified and introduced in MFC133, but may be formed in a reaction chamber with hydrogen and oxygen.

제19도는 상기 제18도의 매엽식의 CVD 장치로 바꾸어서 뱃치식 CVD장치를 사용하는 경우의 설명도이다. 도면중, 141∼143은 각각 제18도의 마스프로콘트롤(MFC) 131∼133에 대응하고, 따라서 가스의 공급은 마찬가지이다.FIG. 19 is an explanatory diagram when a batch CVD apparatus is used instead of the single wafer CVD apparatus of FIG. In the figure, 141 to 143 correspond to the maspro control (MFC) 131 to 133 of FIG. 18, respectively, and thus the gas supply is the same.

144는 고주파발진기와 유도결합코일이다. 145는 전기로 히터, 146은 실리콘 웨이퍼, 147은 반응실, 148은 배기구이다. 제18도의 매엽식의 CVD장치의 경우와 다른점은 플라즈마의 여기가 웨이퍼에서 떨어진 곳에서 행해지고 있는 것이다.144 is a high frequency oscillator and inductive coupling coil. 145 is an electric heater, 146 is a silicon wafer, 147 is a reaction chamber, and 148 is an exhaust port. The difference from the case of the single wafer type CVD apparatus of FIG. 18 is that the excitation of the plasma is performed away from the wafer.

더욱이 뱃치식이므로 스루프트도 향상한다. 이 형식에 의하는 것이 제18도의 매엽식에 비해 무기실란올이 형성하기 쉽기 때문에 평탄성은 양호하나, 막질의 점에서 떨어진다. 이를 보완하기 위해서는 후에 어닐, 플라즈마, 라디칼 처리의 방법이 중요하게 된다.In addition, the batch type improves the thrust. According to this type, flatness is good because inorganic silanol is more likely to form than the sheet type of FIG. 18, but is poor in film quality. To compensate for this, annealing, plasma, and radical treatment methods become important later.

파워와 온도의 관계는 제18도에서 설명한 것과 마찬가지로 40(℃·ω/㎠)이하로 하는 것이 필요하다. 또한, 이 제19도의 장치에 의한 경우는 마이크로파를 가스의 공급방향과 수직으로 가하는 것이 보다 효과적이다.The relationship between power and temperature is required to be 40 (° C. · ω / cm 2) or less as described in FIG. 18. In the case of the apparatus of FIG. 19, it is more effective to apply the microwave perpendicular to the gas supply direction.

상기 제9의 실시예에 있어서 평탄화하여 생성된 실란올을 이어서 40℃ 이상에서 어닐하여 산화막으로 하거나 플라즈마 조사를 질소, 또는 산소분위기에서 행하여 완전한 절연막이 형성된다.In the ninth embodiment, the planarized silanol is subsequently annealed at 40 占 폚 or higher to form an oxide film, or plasma irradiation is carried out in nitrogen or oxygen atmosphere to form a complete insulating film.

무기실란올은 유동성은 있지만 OH기, Si기 등을 많이 포함하고 있으므로 후에 처리하여 소거하는 것이 필요하다. 이들은 산소, 질소 등의 분위기에서 플라즈마 처리하면 수분으로 되어 방출된다. 특히 암모니아 등의 질소를 포함하는 분위기에서 행하면 질화막이 형성되는 것도 명백해졌다. 이 경우의 형성온도는 200℃정도의 저온에서도 가능하다.Inorganic silanol has fluidity, but it contains a lot of OH groups, Si groups, etc., so it is necessary to process and remove it later. They are released as water by plasma treatment in an atmosphere such as oxygen or nitrogen. It has also become apparent that a nitride film is formed, especially when it is performed in atmosphere containing nitrogen, such as ammonia. The formation temperature in this case is possible even at a low temperature of about 200 ° C.

또, 물과 실란계 가스로 산화막을 형성하는 경우, 질소를 첨가하면 흡습성이 개선되는 것도 판명되었다. 이 경우, 물의 양을 줄여가면 질화실리콘막이 형성되는 것도 발견되고, 이 막은 탈 가스가 적어질 뿐만 아니라 수분을 투과하지 않은 막임이 명백해졌다. 물에 대한 질소성분의 비율을 많게 해가면 산소막중의 질소의 양이 증가하고, 최종적으로 질화막이 형성된다.In addition, in the case of forming an oxide film with water and a silane gas, it has also been found that hygroscopicity is improved by adding nitrogen. In this case, it was also found that the silicon nitride film was formed by reducing the amount of water, and it became clear that the film was not only degassed but also water-permeable. Increasing the ratio of nitrogen to water increases the amount of nitrogen in the oxygen film, and finally a nitride film is formed.

[실시예10]Example 10

제20a도 및 제20b도는 제9실시예의 장치를 사용하여 본 발명이 방법에 따라 형성되는 산화막과 질화막(질소도프막)의 복합막의 단면구조와 그 제법을 설명하는 도면이다.20A and 20B are views for explaining the cross-sectional structure of a composite film of an oxide film and a nitride film (nitrogen dope film) formed according to the method of the present invention using the apparatus of the ninth embodiment and a method of manufacturing the same.

제21도는 제20a, 20b도의 복합막의 형성공정을 나타내는 도면이다.21 is a diagram showing a process of forming the composite film of FIGS. 20a and 20b.

도면중 150은 실리콘기판, 151은 실리콘기판 150상에 형성된 실리콘산화막이다. 더욱이, 152는 패터닝된 A1배선이다.In the figure, 150 is a silicon substrate, and 151 is a silicon oxide film formed on the silicon substrate 150. Moreover, 152 is a patterned A1 wiring.

이 A1배선 152상에 SiH와 HO를 각각 1∼30sccm, 5∼5000sccm 흘려서 압력을 1Torr로 하고, 플라즈마파워를 100∼2000W(RF파워를 0.5W/㎠로 함)로 하고, 기판온도를 350℃로 하여, 또 실란올을 포함하지 않은 SiO막을 10초간 퇴적하여 15nm의 두께로 형성한다(제21의 공정(i)).SiH and HO were flowed on the A1 line 152 at 1 to 30 sccm and 5 to 5000 sccm, respectively, the pressure was 1 Torr, the plasma power was 100 to 2000 W (the RF power was 0.5 W / cm 2), and the substrate temperature was 350 ° C. Further, a SiO film containing no silanol was deposited for 10 seconds to form a thickness of 15 nm (twenty-first step (i)).

이후, 플라즈마파워를 5∼30W(RF 파워를 0.1W/㎠로 함)로 내려서 실란올을 포함하는 막을 8초간에 20nm로 형성한다(제21도의 공정(ii)). 이어서, SiH와 HO와를 멈추어 가스를 암모니아로 바꾼후, 플라즈마파워를 200∼300W(RF파워를 1W/㎠로 함)로 증가하여 10∼20nm의 질화막(SiO를 포함함)으로 변환한다(제21도의 공정(iii)). 이와같이 하여 복합막을 형성하고, 최후에 SOG155에 의해 평탄화한다.Thereafter, the plasma power is lowered to 5 to 30 W (with RF power of 0.1 W / cm 2) to form a film containing silanol at 20 nm for 8 seconds (step (ii) in FIG. 21). Subsequently, the SiH and HO were stopped to change the gas into ammonia, and then plasma power was increased to 200 to 300 W (with RF power of 1 W / cm 2) to convert into a nitride film of 10 to 20 nm (including SiO) (21st). Step (iii) in FIG. In this way, a composite film is formed and finally planarized by SOG155.

또한, 제20a도는 1사이클에 의해 복합막을 형성한 경우이고, 제20b도는 2사이클 반복해서 복합막을 형성한 예이다.20A is a case where a composite film is formed by one cycle, and FIG. 20B is an example where a composite film is formed by repeating two cycles.

이상적으로는, 상기 사이클을 5회 반복하고 약 150nm의 수분을 침투하지 않은 압축응력이 높은 절연막을 A1배선 152상에 형성하는 것이 바람직하다.Ideally, it is desirable to form an insulating film having a high compressive stress on the A1 wiring 152 which is repeated five times and which does not penetrate about 150 nm of water.

LSI의 다층배선은 층간절연막의 다층화 복합화에 의해 간신히 실현되어 있다. 그리하여, 코스트가 싸고 평탄성이 우수한 SOG 이용은 금후에도 계속된다고 생각된다. 그리하여, 알루미늄의 신뢰성을 높게 유지하는데는 SOG도에서 수분을 완전히 셔터아웃하지 않으면 아니된다. 본 발명자는 그리하여 제22도에 나타낸 탈 가스의 실험을 하였다. 제22도에 있어서, TEOS(산화막), P-SION(산화질화막), SiN(질화막)의 3종류의 막에 대해 수분의 배리어성이 비교된다.The multilayer wiring of LSI is barely realized by the multilayered composite of an interlayer insulating film. Therefore, it is thought that the use of SOG having a low cost and excellent flatness will continue in the future. Thus, in order to maintain high reliability of aluminum, moisture must be completely shuttered out of the SOG degree. The inventors thus experimented with the degassing shown in FIG. In FIG. 22, the barrier property of water is compared with three kinds of films of TEOS (oxidation film), P-SION (oxynitride film), and SiN (nitride film).

수분을 많이 포함하는 O-TEOS막을 500nm 퇴적한 후, 3종류의 배리어성막 100nm를 커버하여 승온 탈가스를 측정하였다. 질화막이 가장 배리어성이 높으나 인장응력도 가장 강하기 때문에 이들을 층간절연막에 사용하면 A1배선을 단선하는 힘이 작용하여 신뢰성을 저하시킨다. 그리하여, A1에 접하는 측에 플라즈마 CVD 산화막을 퇴적한 후, 플라즈마 질화막을 퇴적하는 것에 의해 배리어성이 높고, 또한 응력이 A1에 직접 걸리지 아니하는 층간절연막을 형성할 수 있다. 더욱이, 이 반복으로 다층화하면 질화막을 얇게 할 수 있으므로 층간절연막의 유전율은 너무 높게 아니한다. 이는 접적회로의 고속화에 유리하다. 이 질화막은 P-SION(플라즈마산 질화막이거나 산소 결합하지 않은 실리콘을 포함하는 산화막)으로 바꾸어 놓아도 좋다.After 500 nm of O-TEOS films containing a lot of moisture were deposited, three types of barrier films 100 nm were covered to measure the degassing at elevated temperatures. Since the nitride film has the highest barrier property, but the tensile stress is also the strongest, when it is used for an interlayer insulating film, the force for disconnecting the A1 wiring acts to lower the reliability. Thus, by depositing the plasma CVD oxide film on the side in contact with A1, by depositing the plasma nitride film, it is possible to form an interlayer insulating film having a high barrier property and not directly applying stress to A1. Moreover, since the nitride film can be made thin by multilayering this repetition, the dielectric constant of the interlayer insulating film is not too high. This is advantageous for speeding up the integrated circuit. The nitride film may be replaced with P-SION (an oxide film containing silicon that is not a plasma acid nitride film or oxygen bond).

질화막에 수분의 배리어성이 있는 것은 실리콘과 질소의 결합이 강하고 매우 치밀한 막이기 때문이다. P-SiO에 질소가 첨가되더라도 마찬가지로 치밀화되어서 수분을 투과하기 어렵게 된다. P-SiO에 실리콘을 포함하는 막은 치밀한 막임과 동시에 수분을 트랩(trap)하기 때문에 배리어성이 있다고 생각된다.The moisture barrier property of the nitride film is that the bond between silicon and nitrogen is strong and very dense. Even if nitrogen is added to P-SiO, it is similarly densified, making it difficult to permeate moisture. The film containing silicon in P-SiO is considered to be barrier because it is a dense film and traps moisture.

상기와 같이 수분의 배리어성은 질소를 많이 함유할수록 높고, 질화막이 가장 좋다. 그러나, 질화막을 즉시 알루미늄에 접하면 알루미늄배선이 단선하는 등으로 신뢰성이 저하하는 문제가 있다. 그리하여, 제20a도에 나타낸 바와같이 알루미늄배선 152에 접하는 막을 산화막 153으로 하여, 그 위에 배리어성이 높은 질화막 154를 커버한 복합층간막으로 하면, 신뢰성이 높은 배선이 얻어진다. 더욱이 제20b도에 나타낸 바와같이 산화막 153, 질화막 154를 겹치면 효과는 올라간다.As described above, the barrier property of water is higher as it contains more nitrogen, and the nitride film is best. However, when the nitride film is in contact with aluminum immediately, there is a problem that reliability is lowered due to disconnection of the aluminum wiring. Thus, as shown in FIG. 20A, when the film in contact with the aluminum wiring 152 is used as the oxide film 153, and the composite interlayer film covering the nitride film 154 having high barrier property thereon, highly reliable wiring can be obtained. Furthermore, as shown in FIG. 20B, the effect is enhanced when the oxide film 153 and the nitride film 154 overlap.

더우나 본 발명자는 플라즈마 CVD로 형성한 질화막 154의 막두께를 바꾸어서 스트레스를 측정하였다. 제23도는 그 측정결과이고, 퇴적직후(제23(i)도)와 질소의 수소의 혼합가스 분위기에서 450℃의 어닐을 30분한후의 측정치(제23(ii)도)를 나타내고 있다.Furthermore, the inventor measured stress by changing the film thickness of the nitride film 154 formed by plasma CVD. FIG. 23 shows the result of the measurement, and shows the measured value (FIG. 23 (ii)) immediately after deposition (FIG. 23 (i)) and after 30 minutes of annealing at 450 ° C. in a mixed gas atmosphere of hydrogen of nitrogen.

이 도면에서, 20nm의 두께를 경계로 어닐에 의해 스트레스가 감소하는 영역과 급격히 증가하는 영역이 있는 것이 발견되었다.In this figure, it was found that there is a region where stress decreases and a rapidly increase region by annealing at a thickness of 20 nm.

다층배선의 층간절연막은 압축스트레스가 있는 쪽이 신뢰성을 향상시키므로, 이 성질은 매우 유리하다. 다만, A1배선 등에 직접 질화막을 커버하면, 신뢰성이 기대하는 만큼 향상되지 않으므로 제20a, 20b도에 관련하여 설명한 것처럼, 먼저 산화막 153으로 커버하여 이 20nm이하의 질화막 154를 형성하는 방법이 신뢰성을 향상시킨다.This property is very advantageous because the interlayer insulating film of the multi-layer wiring improves the reliability of the compressive stress. However, if the nitride film is directly covered on the A1 wiring or the like, the reliability is not improved as expected. As described with reference to FIGS. 20A and 20B, the method of first covering the oxide film 153 to form the nitride film 154 of 20 nm or less improves the reliability. Let's do it.

더욱이, 이 산화막 153/질화막 154는 보다 얇게 하여 다층으로 하면 할수록 신뢰성을 향상시킨다(제20b도 참조)Further, the oxide film 153 / nitride film 154 is made thinner and has a multilayered structure, thereby improving reliability (see also FIG. 20b).

[실시예11]Example 11

종래 MOS 트랜지스터의 게이트산화막은 열산화로 형성하는 것이 거의로서, 900℃정도 이상의 고온으로 산화할 필요가 있었다. 이 때문에 확산층을 형성한 후에 산화하면, 확산영역이 넓히는 문제가 있었다. 열산화 이외의 방법으로서는 CVD법이 있으나 저온으로 형성하므로 계면준위가 많은 문제가 있었다. 더욱이, 막질도 나쁘고 리크전류가 많고, 내압도 낮다. Vfb(플랜트밴드전압) 시프트의 문제도 있어 실현할 수 있는 상황은 아니었다.Since the gate oxide film of the conventional MOS transistor is formed by thermal oxidation, it is necessary to oxidize it at a high temperature of about 900 ° C or more. For this reason, if the oxide is formed after the diffusion layer is formed, there is a problem that the diffusion region is widened. As a method other than thermal oxidation, there is a CVD method, but since it is formed at a low temperature, the interface level has many problems. Moreover, the film quality is bad, the leakage current is high, and the breakdown voltage is low. There was also a problem of Vfb (plant band voltage) shift, which was not a feasible situation.

그리하여, 유동성이 높고 막질이 양호한 절연막을 게이트산화막에 적용한 예를 다음에 나타낸다. 물론, 본 실시예에서는 플라즈마 CVD법을 사용하고 있기 때문에 저온에서 절연막을 형성할 수가 있다.Thus, an example in which an insulating film having high fluidity and good film quality is applied to the gate oxide film is shown next. Of course, since the plasma CVD method is used in this embodiment, the insulating film can be formed at a low temperature.

제24a∼24c도는 제11실시예의 SiO막 형성방법에 의한 MOS 트랜지스터의 제조공정단면도이다. 도면중, 160은 실리콘기판, 161은 LOCOS 산화막, 162는 게이트절연막, 163은 폴리실리콘막, 164는 게이트전극, 165는 소스영역, 166은 드레인영역, 167은 산화막, 168은 소스, 드레인의 인출전극이다.24A to 24C are sectional views of the manufacturing process of the MOS transistor by the SiO film forming method of the eleventh embodiment. In the figure, 160 is a silicon substrate, 161 is a LOCOS oxide film, 162 is a gate insulating film, 163 is a polysilicon film, 164 is a gate electrode, 165 is a source region, 166 is a drain region, 167 is an oxide film, 168 is a source and drain extraction Electrode.

이 공정설명도에 의하여 제11의 실시예에서의 반도체장치의 제조방법을 설명한다.The manufacturing method of the semiconductor device in the eleventh embodiment will be explained by this process explanatory drawing.

제1공정(제24a도 참조)Step 1 (see also Figure 24a)

실리콘기판 160의 위에 LOCOS산화막(SiO막) 161을 형성한후, 물+SiH를 공급하고, 기판온도를 400℃로 유지하여 플라즈마 CVD법에 의해 두께 30nm의 게이트절연막 162를 형성한다.After the LOCOS oxide film (SiO film) 161 is formed on the silicon substrate 160, water + SiH is supplied, and the substrate insulating temperature is maintained at 400 ° C to form a gate insulating film 162 having a thickness of 30 nm by plasma CVD.

그 위에 두께 500nm의 폴리실리콘막 163을 CVD법에 의하여 형성한다.A polysilicon film 163 having a thickness of 500 nm is formed thereon by the CVD method.

제2공정(제24b도 참조)Second process (see also Figure 24b)

트랜지스터로서 사용하지 않는 외부의 폴리실리콘막 163을 제거한후 이 게이트전극 164를 마스크로 하여 As를 이온주입하여 소스영역 165와 드레인영역 166을 형성한다.After removing the external polysilicon film 163 which is not used as a transistor, As is ion-implanted using the gate electrode 164 as a mask to form a source region 165 and a drain region 166.

제3공정(제24c도 참조)Third process (see also Figure 24c)

CVD법에 의해 산화막 167를 형성하고, 소스, 드레인에 콘택트홀을 뚫는다. 소스, 드레인에 전극 168을 형성하여 MOS 트랜지스터가 된다.An oxide film 167 is formed by CVD, and contact holes are formed in the source and the drain. An electrode 168 is formed at the source and the drain to form a MOS transistor.

제25도는 각종 산화막 형성방법으로 성장한 MOS 다이오드의 게이트산화막에 관계하는 평가를 나타내는 도면이다. 종래의 열산화막에 대하여 유기계의 TEOS를 원료로 하여 CVD로 형성한 산화막은 내압이 낮고, 계면준위가 높은 문제를 가지고 있다. 이들에 대하여, 물과 SiH의 무기계의 원료로 형성한 막은 400℃와 저온으로 퇴적했음에도 불구하고, 열산화막과 동등한 성질을 가진다.25 is a diagram showing an evaluation relating to the gate oxide film of the MOS diode grown by various oxide film formation methods. The oxide film formed by CVD using organic TEOS as a raw material with respect to the conventional thermal oxide film has a low internal pressure and a high interface level. On the other hand, the film formed from the inorganic raw material of water and SiH has the same properties as the thermal oxide film, although deposited at 400 ° C and low temperature.

SiH-산소계의 플라즈마 CVD 등 종래의 산화막은 모두 계면준위의 문제가 있었다. 본 발명자등은 당연히 물+SiH플라즈마 CVD산화막(iii)도 계면준위가 증가한다고 예상했으나, 결과는 예상에 반하여 매우 계면특성이 좋은 것을 발견하였다. 이들은 물이 플라즈마중의 전자, 이온을 흡수하는 것, 각각 가속하는 전계를 작게 하는 것과 발생한 수소로 데미지가 보상되는 것 등이 고려된다. 이들은 본 발명의 실시예에 있어서, 물+실란계 가스+플라즈마의 조합으로 처음으로 달성되는 것이다. 실험은 300℃와 400℃에 의해 플라즈마 CVD를 행한 결과이나, 200℃이상이면 마찬가지의 양질의 산화막이 형성된다. 또, 제25도에 나타낸 바와같이 다이오드의 Vfb변동도 열산화막과 같은 정도로 적고 양호한 MOS 트랜지스터가 형성된다.Conventional oxide films such as SiH-oxygen-based plasma CVD have all had problems of interfacial levels. The present inventors naturally expected that the water + SiH plasma CVD oxide film (iii) also increased the interface level, but the results found that the interface properties were very good as expected. These considerations include water absorbing electrons and ions in the plasma, reducing the electric field each accelerating, and compensating for damage with generated hydrogen. These are the first to be achieved by the combination of water + silane gas + plasma in an embodiment of the invention. The experiment is the result of performing plasma CVD at 300 degreeC and 400 degreeC, but when it is 200 degreeC or more, the similar quality oxide film is formed. Further, as shown in FIG. 25, the Vfb variation of the diode is as small as that of the thermal oxide film, and a good MOS transistor is formed.

이상 설명한 바와같이 본 발명에 의하면 종래기술에 의한 실리콘산화막에 의해서는 완전히 피복할 수 없었던 미세한 단차부를 완전히 피복할 수 있고 예를 들면 깊은 홈과 홀부에도 피복성과 막질이 양호한 실리콘산화막을 형성할 수 있으므로 LSI의 집적도를 비약적으로 향상시킬 수 있다.As described above, according to the present invention, the silicon oxide film according to the prior art can completely cover the fine stepped portions that could not be completely covered. For example, the silicon oxide film having good coating properties and film quality can be formed even in the deep grooves and holes. The integration of the LSI can be dramatically improved.

또, 뱃치식으로 성막된 동일 뱃치의 웨이퍼의 산화막의 막두께 분포의 균일성을 향상할 수 있고, 평탄하고 신뢰성이 높은 절연막을 높은 수율로 효율좋게 형성할 수 있고, 그 위에 형성되는 배선의 신뢰성이 향상한다.Moreover, the uniformity of the film thickness distribution of the oxide film of the wafer of the same batch formed by the batch type | formula can be improved, the flat and reliable insulating film can be efficiently formed in high yield, and the reliability of the wiring formed on it is This improves.

또, 본 발명의 일태양에 따르면 저온에서 게이트산화막이 게이트산화막이 형성되므로 매우 미세한 디바이스를 실현될 수 있고, 집적도의 향상이 꾀할 수 있다. 또, 저온에서 MOS 트랜지스터가 형성되고, 저가격의 초자기판이 사용되므로 코스트다운의 효과가 높다. 더욱이, 저가격으로 형성되는데 비해서는 막질이 좋기 때문에 신뢰성도 높다. 막형성이 분포도 비약적으로 향상하므로 제조가 간단하고 장치도 단순화 할 수 있는 이점이 있다.Further, according to one aspect of the present invention, since the gate oxide film is formed at a low temperature, a very fine device can be realized, and the degree of integration can be improved. In addition, since a MOS transistor is formed at a low temperature and a low-cost super magnetic substrate is used, the effect of cost reduction is high. Moreover, since it is formed at a low price, the film quality is high, so the reliability is high. Since the film formation greatly improves the distribution, there is an advantage that the manufacturing is simple and the apparatus can be simplified.

더욱이, 물과 실란계 가스를 주로 사용하는 것이 특징이고, PH등이 기타 첨가가스를 가하는 방법을 포함하는 것이다. 가스뿐만 아니고, 수용액이 형태로 첨가하는 경우도 포함된다.Moreover, it is characterized by mainly using water and silane-based gas, and PH and the like include a method of adding other additive gas. Not only the gas but also the case where the aqueous solution is added in the form is included.

본 발명은, 그 정신 또는 주요한 특징에서 일탈함이 없이 다른 여러 가지 형태로 실시할 수 있다. 그 때문에 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않고, 한정적으로 해석해서는 아니된다. 본 발명의 범위는 특허청구의 범위에 의해 나타내는 것으로서 명세서 본문에는 하등의 구속을 받지 아니한다. 더욱이, 특허청구의 범위의 균등범위에 속하는 변형과 변경은 모두 본 발명의 범위내의 것이다.This invention can be implemented in other various forms, without deviating from the mind or main characteristic. Therefore, the above-described embodiments are merely examples in all respects, and should not be interpreted limitedly. The scope of the present invention is indicated by the scope of the claims, which are not subject to any limitation in the text of the specification. Moreover, all modifications and variations that fall within the scope of the claims are within the scope of the present invention.

Claims (10)

실란계 가스와 H2O를 원료가스로 하여 소정의 플라즈마 에너지 값으로 플라즈마 CVD법에 의해 무기 실란올을 함유하는 막을 형성하는 제1의 공정과 무기실란올을 함유하는 막을 어닐 또는 산소플라즈마에 쬐임으로써 실리콘산화막으로 하는 제2의 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.The first step of forming a film containing inorganic silanol by plasma CVD method using a silane-based gas and H 2 O as a source gas at a predetermined plasma energy value, and the film containing inorganic silanol is subjected to annealing or oxygen plasma. And a second step of forming a silicon oxide film. 제1항에 있어서, 상기 소정의 플라즈마 에너지 값이 20(W·℃/㎠) 이하로 하는 것을 특징으로 하는 반도체장치의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein said predetermined plasma energy value is equal to or less than 20 (W 占 폚 / cm 2). 제1항에 있어서, 여기전력을 펄스적으로 인가하여 상기 원료가스를 플라즈마화 하도록 한 것을 특징으로 하는 반도체장치의 제조방법.2. The method of manufacturing a semiconductor device according to claim 1, wherein the source gas is converted into plasma by applying excitation power pulsed. 실란계 가스와 H2O를 원료가스로 하여 소정의 플라즈마 에너지 값으로 플라즈마화 CVD법에 의해 무기실란올을 함유하는 막을 형성하는 제1의 공정과 무기실란올 함유하는 막을 암모니아, 플로즈마 처리함으로써 질화막으로 하는 제2의 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.The first step of forming a film containing inorganic silanol by a plasma CVD method using a silane-based gas and H 2 O as a source gas at a predetermined plasma energy value, and the ammonia and plasma treatment of the film containing inorganic silanol. And a second step of forming a nitride film. 제4항에 있어서, 상기 제1의 공정의 소정의 플라즈마 에너지 값이 20(W·℃/㎠) 이하로 하는 것으 특징으로 하는 반도체장치의 제조방법.The method of manufacturing a semiconductor device according to claim 4, wherein the predetermined plasma energy value of the first step is 20 (W 占 폚 / cm 2) or less. 제4항에 있어서, 여기전력을 펄스적으로 인가하여 상기 원료가스를 플라즈마화 하도록 한 것을 특징으로 하는 반도체장치의 제조방법.5. The method of manufacturing a semiconductor device according to claim 4, wherein the source gas is converted into plasma by applying excitation power pulsed. 실란계 가스와 물을 원료가스로 하여 플라즈마 CVD법에 의해 형성되는 실란올을 포함하지 않은 SiO2막을 형성하는 제1의 공정, SiO2막상에 실란계 가스와 H2O를 원료가스로 하여 소정의 플라즈마 에너지 값으로 플라즈마 CVD법에 의해 무기실란올을 함유하는 막을 형성하는 제2의 공정 및 실란계 가스와 H2O의 공급을 멈추어 암모니아. 플라즈마 처리함으로써 무기실란올을 함유하는 막을 질화막으로 하는 제3의 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.First step of forming a SiO 2 film containing no silanol formed by plasma CVD method using silane-based gas and water as a raw material gas, and using a silane-based gas and H 2 O as a raw material gas on a SiO 2 film. A second step of forming a film containing inorganic silanol by plasma CVD method at a plasma energy value of ammonia by stopping supply of the silane gas and H 2 O. And a third step of making the film containing inorganic silanol a nitride film by plasma treatment. SiO2막과, SiO2막 위에 실란과 H2O를 원료가스로 하여 소정의 플라즈마 에너지 값으로 플라즈마 CVD법에 의해 무기실란올을 함유하는 막을 형성하고, 이어서 암모니아. 플라즈마 처리에 의해 무기실란올을 함유하는 막이 질화막에 형성된 막으로서 되는 복합층간절연막을 가지는 것을 특정으로 하는 반도체장치.A film containing inorganic silanol was formed on the SiO 2 film and on the SiO 2 film by plasma CVD at a predetermined plasma energy value using silane and H 2 O as source gas, followed by ammonia. A semiconductor device characterized in that the film containing the inorganic silanol has a composite interlayer insulating film serving as a film formed on the nitride film by plasma treatment. 제8항에 있어서, 상기 질화막을 20nm이하의 두께로 한 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 8, wherein the nitride film has a thickness of 20 nm or less. 제8항에 있어서, 상기 SiO2막과 질화막으로서 되는 복합층간절연막을 다시금 다수층 가지는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 8, further comprising a plurality of layers of the composite interlayer insulating film serving as the SiO 2 film and the nitride film.
KR1019930024105A 1992-11-20 1993-11-13 Semiconductor device and making method thereof KR0118105B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4312423A JPH06163523A (en) 1992-11-20 1992-11-20 Fabrication of semiconductor device
JP92-312423 1992-11-20

Publications (2)

Publication Number Publication Date
KR940012532A KR940012532A (en) 1994-06-23
KR0118105B1 true KR0118105B1 (en) 1997-09-30

Family

ID=18029044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024105A KR0118105B1 (en) 1992-11-20 1993-11-13 Semiconductor device and making method thereof

Country Status (3)

Country Link
JP (1) JPH06163523A (en)
KR (1) KR0118105B1 (en)
GB (1) GB2273605B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713314B1 (en) * 2005-12-28 2007-05-04 동부일렉트로닉스 주식회사 Method for fabricating pmd in a semiconductor devices
KR100724627B1 (en) * 2005-06-30 2007-06-04 주식회사 하이닉스반도체 Method for manufacturing semiconductor device having step gate asymmetry recess structure

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307106A (en) * 1996-05-20 1997-11-28 Nec Corp Manufacture of semiconductor device
GB2327090A (en) * 1997-07-09 1999-01-13 British Aerospace CVD manufacturing a multilayer optical mirror using ultra-violet light
JPH11288893A (en) * 1998-04-03 1999-10-19 Nec Corp Semiconductor manufacturing apparatus and manufacture of semiconductor device
JP2000332010A (en) * 1999-03-17 2000-11-30 Canon Sales Co Inc Formation of interlayer insulating film and semiconductor device
JP2001274148A (en) * 2000-03-24 2001-10-05 Tokyo Electron Ltd System and method for plasma processing
WO2018052476A1 (en) 2016-09-14 2018-03-22 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4002512A (en) * 1974-09-16 1977-01-11 Western Electric Company, Inc. Method of forming silicon dioxide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724627B1 (en) * 2005-06-30 2007-06-04 주식회사 하이닉스반도체 Method for manufacturing semiconductor device having step gate asymmetry recess structure
KR100713314B1 (en) * 2005-12-28 2007-05-04 동부일렉트로닉스 주식회사 Method for fabricating pmd in a semiconductor devices

Also Published As

Publication number Publication date
GB2273605B (en) 1996-08-28
KR940012532A (en) 1994-06-23
GB2273605A (en) 1994-06-22
GB9323883D0 (en) 1994-01-05
JPH06163523A (en) 1994-06-10

Similar Documents

Publication Publication Date Title
US5525550A (en) Process for forming thin films by plasma CVD for use in the production of semiconductor devices
KR100453612B1 (en) Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US7642204B2 (en) Methods of forming fluorine doped insulating materials
US9390914B2 (en) Wet oxidation process performed on a dielectric material formed from a flowable CVD process
KR100424969B1 (en) Manufacturing Method of Semiconductor Device
US5869149A (en) Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
US7521354B2 (en) Low k interlevel dielectric layer fabrication methods
EP1167291B1 (en) Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
JPH0786190A (en) Method and device for forming film
KR20030089312A (en) Method of forming a insulating layer in a semiconductor device
US6345589B1 (en) Method and apparatus for forming a borophosphosilicate film
KR890003018B1 (en) Silicon oxynitride material and process for forming same
KR0118105B1 (en) Semiconductor device and making method thereof
US20020137323A1 (en) Metal ion diffusion barrier layers
KR20090011765A (en) Method of depositing silicon oxide layer with increased gap-fill ability
US5569499A (en) Method for reforming insulating film
KR100339820B1 (en) Film formation method and manufacturing method semiconductor device
JP2702430B2 (en) Method for manufacturing semiconductor device
CN102110635A (en) Method for reducing plasma induced damage in HDP CVD (high-density plasma chemical vapor deposition) process
JPH07288251A (en) Manufacture of semiconductor device
JPH05121568A (en) Manufacture of semiconductor device
KR100639886B1 (en) Method of depositing usg using gap-fill for semiconductor device
KR100212014B1 (en) Method of forming bpsg films of semiconductor device
Kamada et al. Annealing behavior of silicon nitride and silicon oxynitride films prepared by ECR plasma CVD method
JP3038473B2 (en) Insulating film forming method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060626

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee