KR20090011765A - Method of depositing silicon oxide layer with increased gap-fill ability - Google Patents

Method of depositing silicon oxide layer with increased gap-fill ability Download PDF

Info

Publication number
KR20090011765A
KR20090011765A KR1020070075682A KR20070075682A KR20090011765A KR 20090011765 A KR20090011765 A KR 20090011765A KR 1020070075682 A KR1020070075682 A KR 1020070075682A KR 20070075682 A KR20070075682 A KR 20070075682A KR 20090011765 A KR20090011765 A KR 20090011765A
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide film
silicon
teos
bond
Prior art date
Application number
KR1020070075682A
Other languages
Korean (ko)
Inventor
유동호
이정욱
이기훈
서태욱
Original Assignee
주식회사 아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이피에스 filed Critical 주식회사 아이피에스
Priority to KR1020070075682A priority Critical patent/KR20090011765A/en
Publication of KR20090011765A publication Critical patent/KR20090011765A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Abstract

A method for depositing a silicon oxide layer is provided to deposit a mobility improved silicon oxide layer so as to form a film for a trench uniformly, and adjust the mixture ratio of silicon sources to control mobility of the silicon oxide layer. A method for depositing a silicon oxide layer comprises the following steps. At least one silicon source and a reaction gas are supplied into a reactor. A silicon oxide layer is deposited using the supplied silicon source and the reaction gas. The silicon oxide layer includes at least one bond among Si-H, Si-Cl, and Si-F bond in Si-O bond network. The Si-H, Si-Cl, and Si-F bond are provided from the silicon source.

Description

갭-필 능력을 향상시킨 실리콘 산화막 증착 방법 {Method of depositing silicon oxide layer with increased gap-fill ability}Method of depositing silicon oxide layer with increased gap-fill ability}

본 발명은 절연막 증착 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 갭-필(gap-fill) 능력이 향상된 실리콘 산화막 증착 방법에 관한 것이다. The present invention relates to a method for depositing an insulating film, and more particularly, to a method for depositing a silicon oxide film having improved gap-fill capability of a semiconductor device.

DRAM과 같은 반도체 소자의 집적도가 급속도로 증가되면서 반도체 소자의 동작 속도 증가가 요구되고 있으며, 현 반도체 소자의 상업적 측면에서 저전력 특성 역시 크게 증가하고 있다. 이러한 요구에 대응하기 위해서 반도체 소자의 크기는 지속적으로 감소되어야 한다. As the integration density of semiconductor devices such as DRAM is rapidly increasing, the operation speed of the semiconductor devices is required to increase, and the low power characteristics of the current semiconductor devices are also greatly increased. In order to meet these demands, the size of semiconductor devices must be continuously reduced.

반도체 소자의 크기 감소에 따라 소자 특성 역시 향상되어야 하지만, 물리적인 공정 한계로 인해 많은 문제점을 유발하고 있다. 특히 현 STI(Shallow Trench Isolation) 공정에서는 소자 크기의 감소에 따라 트렌치의 종횡비(aspect ratio)가 증가하면서 이에 따른 절연막의 갭-필 능력, 다른 말로 골 채움 능력 감소 문제가 대두되고 있으며, 갭-필 마진(margin) 부족에 의한 보이드(void)가 증가하고 있다. 이러한 보이드는 게이트 브릿지(bridge) 등을 유발시켜 문제가 된다. 이러한 갭-필 능력 감소는 STI 공정 이외에 금속 배선 사이의 골을 채워야 되는 금속간 절연 막(Inter Metal Dielectric : IMD) 공정 등에서도 문제가 된다.As the size of a semiconductor device decreases, device characteristics must also be improved, but physical process limitations cause many problems. In particular, in the current shallow trench isolation (STI) process, as the aspect ratio of the trench increases as the size of the device decreases, the gap-fill ability of the insulating layer, or in other words, the problem of reducing the filling of the trenches, is emerging. The void due to lack of margin is increasing. Such voids cause problems such as a gate bridge. This gap-filling capacity reduction is also a problem in the intermetal dielectric (IMD) process, which requires filling gaps between metal wires in addition to the STI process.

종래 높은 종횡비를 갖는 트렌치나 골을 채우는 방법으로는 HDP(High Density Plasma)-CVD(chemical vapor deposition), SA(Sub-Atmospheric)-CVD 방식과 SOG(Spin On Glass) 방식이 있다. Conventionally, high aspect ratio trenches and valley filling methods include HDP (High Density Plasma) -CVD (chemical vapor deposition), SA (Sub-Atmospheric) -CVD, and SOG (Spin On Glass).

그 중에서 HDP-CVD는 사일렌(silane, SiH4) 등의 가스를 사용하여 실리콘 산화막의 증착과 에칭을 반복하는 방식으로 갭-필을 하는 것이다. 이 방법은 생산성이 높기 때문에 많은 소자 제조업체에서 사용하고 있다. 그런데, 높은 갭-필 능력을 위해서는 낮은 증착 속도와 높은 에칭 속도가 필요하다. 이에 따른 문제점으로는 하부막의 에칭 또는 손상(damage)이 있으며 비록 넓은 허용범위를 가지고 공정 조건을 구성했다고 하더라도, 대량 생산시에 반응기 상태의 변화 등으로 하부막의 에칭이 발생할 수 있다.Among them, HDP-CVD is a gap-fill method by repeating the deposition and etching of the silicon oxide film using a gas such as silane (silane, SiH 4 ). This method is used by many device manufacturers because of its high productivity. However, high gap-fill capability requires low deposition rates and high etch rates. As a result, the lower layer may be etched or damaged, and even if the process conditions are configured with a wide allowable range, the lower layer may be etched due to a change in reactor state during mass production.

SA-CVD는 TEOS(tetra ethyl ortho silicate)와 같은 액체를 기화시켜 반응시키는 것으로, 대표적으로 O3-TEOS 반응을 이용한다. 이 방법은 열적 CVD 방식이므로 플라즈마를 사용하는 경우에 발생하는 기판 손상의 문제가 없고, 반도체 소자 제조 공정에서 널리 사용되는 O3와 TEOS를 사용하는 장점이 있다. 그러나, SA-CVD에 의한 갭-필 방법에서 보이드가 없고 막질의 특성을 좋게 하기 위해서는 500℃ 이상의 높은 공정 온도와 600 torr 이상의 높은 공정 압력 조건을 사용해야 한다. 이 때문에 증착 속도는 현저히 떨어지며, 반응기 내부에 부산물이 증가하고 반응기 내부의 부품 수명이 단축되는 단점이 있다.SA-CVD is the reaction by vaporizing a liquid such as tetra ethyl ortho silicate (TEOS), typically using the O 3 -TEOS reaction. Since this method is a thermal CVD method, there is no problem of substrate damage that occurs when plasma is used, and there is an advantage of using O 3 and TEOS which are widely used in semiconductor device manufacturing processes. However, in the gap-fill method by SA-CVD, in order to improve void quality and to improve film quality, high process temperature of 500 ° C. or higher and high process pressure of 600 torr or higher should be used. Because of this, the deposition rate is significantly reduced, there is a disadvantage that the by-products increase in the reactor and the component life in the reactor is shortened.

뿐만 아니라, 트렌치의 깊이가 0.25㎛ 정도이고 폭이 0.1㎛ 이하인 기가 DRAM급 소자에서는 HDP-CVD 실리콘 산화막, SA-CVD 방식의 O3-TEOS 실리콘 산화막을 사용하더라도 트렌치 내에 보이드가 형성될 가능성이 매우 높은 것으로 보고되고 있다.In addition, in a giga DRAM device having a trench depth of about 0.25 μm and a width of 0.1 μm or less, voids may be formed in the trench even if an HDP-CVD silicon oxide film or an SA 3 CVD O 3 -TEOS silicon oxide film is used. It is reported to be high.

SOG 방식은 폴리실라잔 계열의 액체 재료를 유기용매에 용해시켜 스핀코트(spin coat)법에 의해 도포한 후, 도포된 폴리실라잔 도포막을 수증기(H2O) 혹은 산소(02) 분위기 중에서 열처리하는 것이다. 폴리실라잔은 기본 골격 중에 Si-N 결합기, Si-H 결합기 및 N-H 결합기를 포함한다. 수증기 혹은 산소 분위기 중에서의 열처리에 의해 폴리실라잔 도포막 중의 일부 성분이 휘발하고 Si-N 결합기 혹은 Si-H 결합기를 Si-O 결합기로 전환함으로써, 실리콘 산화막을 형성할 수 있다. In the SOG method, a polysilazane-based liquid material is dissolved in an organic solvent and applied by a spin coat method, and then the coated polysilazane coating film is applied in a water vapor (H 2 O) or oxygen (0 2 ) atmosphere. Heat treatment. Polysilazanes include Si—N bond groups, Si—H bond groups and NH bond groups in the basic backbone. A silicon oxide film can be formed by volatilizing some components in a polysilazane coating film by heat processing in a steam or oxygen atmosphere, and converting a Si-N bond or a Si-H bond into a Si-O bond.

이러한 SOG 방식은 범용성이 높고 또한 저비용에 의해 실리콘 산화막을 성막할 수 있는 특징이 있지만, SOG 방식으로 성막된 실리콘 산화막에는 Si-N 결합기나 Si-H 결합기가 다량 잔존하게 된다. 이 때문에, SOG 방식으로 성막된 실리콘 산화막의 전기적 특성 특히, 절연 내압은 HDP-CVD 실리콘 산화막, SA-CVD 방식의 O3-TEOS 실리콘 산화막에 비하여 낮고, 누설 전류는 높게 된다. 따라서, SOG를 이용한 실리콘 산화막 형성 방법에서는 Si-N 결합기 혹은 Si-H 결합기를 가능한 한 전부 Si-O 결합기로 전환하는 방법에 대한 관심이 높다. The SOG method has a feature of forming a silicon oxide film at a high versatility and at a low cost. However, a large amount of Si-N bond groups and Si-H bond groups remain in the silicon oxide film formed by the SOG method. For this reason, the electrical characteristics of the silicon oxide film formed by the SOG method, in particular, the dielectric breakdown voltage are lower than those of the HDP-CVD silicon oxide film and the SA-CVD type O 3 -TEOS silicon oxide film, and the leakage current is high. Therefore, in the silicon oxide film formation method using SOG, there is high interest in the method of converting all Si-N couplers or Si-H couplers into Si-O couplers as much as possible.

또한, 스핀코트의 특성상, 넓은 개구부는 부분적으로만 채워지는 문제가 있으며, 좁은 트렌치에 도포되는 막은 넓은 트렌치에 도포되는 막에 비해 두께가 커 진다. 뿐만 아니라, 막의 밀도가 매우 낮은 문제가 있는데, 더군다나 좁은 트렌치의 경우에는 아랫부분에서의 휘발이 잘 일어나지 않아 가스가 트랩되는 경우가 많고, 이에 따라 트렌치 깊이 방향으로 막의 밀도차가 존재하여, 후속 공정에서의 HF 에칭 등에 대한 에칭 속도가 달라지는 문제가 있다. 나아가, SOG 방식으로 성막된 실리콘 산화막은 CH, OH, H 등을 소스로 한 것이기 때문에 아웃개싱(outgassing)이 문제가 된다. 즉, SOG 방식으로 성막된 실리콘 산화막은 Si-OH 결합을 갖고 있어 충분한 아웃개싱이 이루어지지 않을 경우 대기의 O2와 반응하여 H2O 성분을 유발시키게 된다. 이러한 SOG의 흡습성은 하부와 상부 금속 배선을 연결하는 수직 배선 형성시 비아(via) 매립 공정에서 흡습된 일부 수분이 수증기 상태로 증발하여 비아 매립을 저해하는 요인으로 작용한다. In addition, due to the nature of the spin coat, the wide openings are only partially filled, and the film applied to the narrow trench becomes thicker than the film applied to the wide trench. In addition, there is a problem that the density of the membrane is very low. Moreover, in the case of narrow trenches, gas is trapped because volatilization at the lower part does not occur well, and thus there is a difference in density of the membrane in the trench depth direction. There is a problem that the etching rate for HF etching and the like are different. Furthermore, outgassing becomes a problem because the silicon oxide film formed by the SOG method is based on CH, OH, H, and the like. That is, the silicon oxide film formed by the SOG method has a Si-OH bond, and when sufficient outgassing is not performed, the silicon oxide film reacts with O 2 in the atmosphere to cause the H 2 O component. The hygroscopicity of the SOG acts as a factor that inhibits the filling of vias by evaporation of some moisture absorbed in the via filling process in the via filling process when the vertical wiring connecting the lower and upper metal wirings is formed.

본 발명이 해결하고자 하는 과제는 갭-필 능력이 향상된 실리콘 산화막 증착 방법을 제공하는 것이다. The problem to be solved by the present invention is to provide a silicon oxide film deposition method with improved gap-fill capability.

상기 과제를 해결하기 위한 본 발명에 따른 실리콘 산화막 증착 방법의 일 구성은, 1종 이상의 실리콘 소스 및 상기 실리콘 소스의 분해를 일으키는 반응가스를 반응기 내에 공급하여 실리콘 산화막을 증착하되, 실리콘 산화막의 Si-O 결합 네트워크에 Si-H, Si-Cl 및 Si-F 결합 중의 적어도 어느 하나가 부분적으로 첨가된 형태로 실리콘 산화막을 증착하는 것을 특징으로 한다. In one aspect of the silicon oxide film deposition method according to the present invention for solving the above problems, the silicon oxide film is deposited by supplying at least one silicon source and a reaction gas causing decomposition of the silicon source to the silicon oxide film, And depositing a silicon oxide film in a form in which at least one of Si—H, Si—Cl, and Si—F bonds is partially added to the O bond network.

이 때, 상기 Si-H, Si-Cl 및 Si-F 결합은 상기 실리콘 소스로부터 제공된다. At this time, the Si-H, Si-Cl and Si-F bonds are provided from the silicon source.

바람직하게는, 상기 실리콘 소스로는 TEOS(tetra ethyl ortho silicate)와 상기 Si-H, Si-Cl 및 Si-F 결합 중의 적어도 어느 하나를 분자식 내에 포함하는 실리콘 화합물의 혼합물을 사용한다. 이 때, 상기 TEOS, 실리콘 화합물 및 반응가스의 공급 유량을 조절하여, 상기 Si-O 결합과 상기 Si-H, Si-Cl 및 Si-F 결합의 비율을 조절하면 상기 실리콘 산화막의 막질과 유동성(flowability)을 제어할 수 있다. Preferably, the silicon source is a mixture of a tetra ethyl ortho silicate (TEOS) and a silicon compound containing at least one of the Si-H, Si-Cl and Si-F bonds in the molecular formula. At this time, by adjusting the flow rate of the TEOS, the silicon compound and the reaction gas, by adjusting the ratio of the Si-O bond and the Si-H, Si-Cl and Si-F bond, the film quality and fluidity of the silicon oxide film ( flowability) can be controlled.

기존 SOG 방식이, 스핀코트법으로 폴리실라잔 물질을 도포하고, 도포된 폴리실라잔 물질의 Si-N 결합기 혹은 Si-H 결합기를 가능한 한 전부 Si-O 결합기로 전환하는 방법이었다면, 본 발명은 실리콘 소스와 반응가스를 이용한 증착 방식으로 Si-O 결합 네트워크에 Si-H, Si-Cl 및 Si-F 결합 중의 적어도 어느 하나를 부분적으로 첨가하는 것이므로 양자간에 방식이 완전히 상이하다. 뿐만 아니라, 기존 SOG 방식은 유동성이 너무 좋고 막의 밀도가 낮은 문제점이 심각한데, 본 발명의 경우에는 기본적으로 막의 밀도가 높은 증착 방식을 이용하며, 실리콘 소스의 종류 및 비율 등을 조절함으로써 막의 밀도와 유동성 사이의 조율이 얼마든지 가능하다. If the existing SOG method was a method of applying a polysilazane material by spin coating and converting all of the Si-N or Si-H bonds of the applied polysilazane material to a Si-O bond as much as possible, the present invention The deposition method using a silicon source and a reaction gas partially adds at least one of Si-H, Si-Cl, and Si-F bonds to the Si-O bond network, and thus the method is completely different. In addition, the existing SOG method is a problem that the fluidity is too good and the film density is low, in the case of the present invention basically uses a high-density film deposition method, by adjusting the type and ratio of the silicon source and the film density and fluidity Any number of coordination is possible.

상기 과제를 해결하기 위한 본 발명에 따른 실리콘 산화막 증착 방법의 다른 구성은, 분자에 Si-H 결합을 1개 내지 3개 포함하는 실리콘 화합물을 포함하는 실리콘 소스와 상기 실리콘 소스의 분해를 일으키는 반응가스를 반응기 내에 공급하여 실리콘 산화막을 증착하는 것을 특징으로 한다. Another configuration of the silicon oxide film deposition method according to the present invention for solving the above problems is a silicon source comprising a silicon compound containing one to three Si-H bonds in the molecule and the reaction gas causing decomposition of the silicon source It is characterized in that the silicon oxide film is deposited by supplying to the reactor.

상기 반응가스는 O3, H2O2, H20 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나일 수 있다. 상기 실리콘 산화막의 증착은 화학 기상 증착(CVD), 원자층 증착(ALD), 싸이클릭 CVD 및 이들의 조합 중의 어느 하나일 수 있다. 이 때, 공정 온도는 200 내지 600℃이고, 공정 압력은 1 내지 760 Torr일 수 있다. 상기 실리콘 소스는 TEOS를 더 포함하며, 상기 실리콘 화합물과 TEOS는 동시에 공급하거나 순차적으로 공급할 수 있다. The reaction gas may be any one selected from the group consisting of O 3 , H 2 O 2 , H 2 O and a combination thereof. The deposition of the silicon oxide film may be any one of chemical vapor deposition (CVD), atomic layer deposition (ALD), cyclic CVD, and a combination thereof. At this time, the process temperature is 200 to 600 ℃, the process pressure may be 1 to 760 Torr. The silicon source further includes TEOS, and the silicon compound and TEOS may be supplied simultaneously or sequentially.

상기 실리콘 소스는 N2, He 및 Ar 중의 어느 하나, 또는 이들의 조합인 캐리어 가스로 운반하여 공급할 수 있으며, 상기 실리콘 산화막 증착 후에 H2O, N2 또는 O2 분위기에서 어닐(anneal)하는 단계를 더 포함할 수 있다. The silicon source may be transported and supplied as a carrier gas, which is any one of N 2 , He, and Ar, or a combination thereof, and annealing in an H 2 O, N 2, or O 2 atmosphere after deposition of the silicon oxide layer. It may further include.

본 발명에 따르면, 실리콘 산화막의 Si-O 결합 네트워크에 Si-H, Si-Cl 및 Si-F 결합 중의 적어도 어느 하나를 부분적으로 첨가한 형태로 실리콘 산화막을 증착함으로써, 유동성이 적절한 실리콘 산화막을 증착할 수 있다. 여기서 유동성이 적절하다는 것은, 기존 HDP-CVD 실리콘 산화막, SA-CVD 방식의 O3-TEOS 실리콘 산화막처럼 거의 유동성이 없는 막보다는 유동성이 좋아 갭-필에 유리하다는 것을 의미하며, 기존 SOG 방식의 실리콘 산화막처럼 유동성이 매우 큰 경우보다는 유동성이 작아 넓은 개구부를 부분적으로 채우는 일이 없고 좁은 트렌치와 넓은 트렌치에서의 막 두께가 달라지는 일이 없다는 정도를 나타내는 것이다. According to the present invention, by depositing a silicon oxide film in a form in which at least one of Si-H, Si-Cl and Si-F bond is partially added to the Si-O bond network of the silicon oxide film, a silicon oxide film having proper fluidity is deposited. can do. Here is that liquidity is adequate, good liquidity, rather than almost no liquidity as conventional HDP-CVD silicon oxide film, SA-CVD method on the silicon oxide layer O 3 -TEOS gap-free means that Phil and SOG silicon in conventional manner Rather than having a very high fluidity, such as an oxide film, the fluidity is not so small that it does not partially fill a wide opening, and the thickness of the narrow trench and the wide trench does not change.

이러한 실리콘 산화막은 높은 종횡비의 트렌치를 갭-필하는 데에 매우 유용하다.Such silicon oxide films are very useful for gap-filling high aspect ratio trenches.

또한 본 발명에 의하면, 높은 갭-필 능력과 함께 높은 증착 속도를 가지며 안정된 실리콘 산화막을 증착할 수 있다. 본 발명에 따른 실리콘 산화막 증착 방법은 반도체 공정에서 다양한 절연막의 증착에 이용할 수가 있는데, 예를 들면 STI 공정 금속 배선을 형성하기 전의 절연막(pre-metal layer), 또는 금속간 절연막(Inter Metal Dielectric, IMD 막) 증착, 또는 DRAM에서 OCS(One Cylinder Storage) 형성 후 노드 분리를 위해 증착하는 캡핑막 증착에 이용될 수 있다. In addition, according to the present invention, it is possible to deposit a stable silicon oxide film having a high deposition rate with a high gap-fill capability. The silicon oxide film deposition method according to the present invention can be used for deposition of various insulating films in a semiconductor process, for example, an insulating film (pre-metal layer) or an inter-metal insulating film (Inter Metal Dielectric, IMD) before forming the STI process metal wiring. Film) deposition, or capping film deposition to deposit for node separation after OCS (One Cylinder Storage) formation in DRAM.

뿐만 아니라, 본 발명은 실리콘 소스의 종류 및 비율 등을 조절하여 막질(막의 밀도가 대표적임)과 유동성 사이의 조율이 가능하다. 따라서, 막질을 높여 누설 전류를 감소시키고 절연 내압을 향상시켜야 하는 STI 공정 등에는 Si-O 결합에 대한 Si-H, Si-Cl 및 Si-F 결합 비율을 낮게 하여 대응할 수 있고, 누설 전류 및 절연 내압을 다소 희생하더라도 유동성을 좋게 하여 보이드없는 갭-필을 최우선으로 해야 하는 OCS 공정에서의 캡핑막에는 Si-O 결합에 대한 Si-H, Si-Cl 및 Si-F 결합 비율을 높게 하여 대응할 수 있다. In addition, the present invention can adjust the type and ratio of the silicon source, etc., it is possible to tune between the film quality (the density of the film is representative) and the fluidity. Therefore, the STI process that needs to increase the film quality to reduce the leakage current and improve the dielectric breakdown voltage can be coped with by lowering the Si-H, Si-Cl, and Si-F bond ratios to the Si-O bond. Even at the expense of some internal pressure, the capping film in the OCS process, in which the void-free gap-fill is the first priority with good fluidity, can be responded by increasing the Si-H, Si-Cl, and Si-F bond ratios to the Si-O bonds. have.

이하, 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명 을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape of the elements in the drawings and the like are exaggerated to emphasize a clearer description.

제1 실시예First embodiment

도 1은 본 발명에 따른 실리콘 산화막 증착 방법을 수행하기 적합한 박막 증착 장치의 개략도이다. 1 is a schematic diagram of a thin film deposition apparatus suitable for carrying out the silicon oxide film deposition method according to the present invention.

도 1을 참조하면, 박막 증착 장치(1)는 석영, 금속 등으로 이루어지며 내부공간을 가지는 반응기(2)와, 상기 반응기(2)의 내부공간에 승강 가능하게 설치되며 웨이퍼(10)를 배치시켜 가열하는 웨이퍼 블럭(3)과, 상기 웨이퍼 블럭(3)에 배치된 웨이퍼(10)에 박막이 형성되도록 원료인 실리콘 소스와 반응가스를 반응기(2) 내부로 분사하는 샤워헤드(4)를 구비한다. 가스 공급부(7)는 반응기(2) 내의 압력을 조절하기 위한 가스 또는 퍼지 가스 등을 공급하게 된다.Referring to FIG. 1, the thin film deposition apparatus 1 is made of quartz, metal, or the like, and has a reactor 2 having an internal space, and a wafer 10 is disposed to be elevated in an internal space of the reactor 2. And a shower head 4 for injecting a silicon source as a raw material and a reaction gas into the reactor 2 so that a thin film is formed on the wafer block 3 to be heated by heating the wafer block 3 and the wafer 10 disposed on the wafer block 3. Equipped. The gas supply unit 7 supplies a gas or purge gas for adjusting the pressure in the reactor 2.

박막 증착 장치(1)는 반도체용 실리콘 웨이퍼, 또는 LCD용 유리 기판 등과 같은 웨이퍼(10) 상에 절연막을 증착하기 위한 것으로, 가스 라인(5a, 5b, 5c)을 통해 반응기(2)로 실리콘 소스와 반응가스를 공급하는 가스 공급 장치(6a, 6b, 6c)도 포함한다. 본 실시예에서는 2종의 실리콘 소스와 1종의 반응가스를 사용하면서 이들 실리콘 소스와 반응가스의 분리를 위해 가스 라인도 별개로 분리하여 구성한 예를 든다. 필요에 따라서는 다른 종류의 실리콘 소스를 더 공급할 수도 있으며, 2종 이상의 실리콘 소스를 미리 혼합하여 샤워헤드에 공급하는 구성도 가능하다. The thin film deposition apparatus 1 is for depositing an insulating film on a wafer 10 such as a silicon wafer for semiconductor or a glass substrate for LCD and the like, and a silicon source to the reactor 2 through gas lines 5a, 5b, and 5c. And gas supply devices 6a, 6b, 6c for supplying the reaction gas with each other. In this embodiment, an example in which two kinds of silicon sources and one kind of reaction gas are used and a gas line is also separately separated for the separation of these silicon sources and the reaction gas is given. If necessary, other types of silicon sources may be further supplied, and two or more kinds of silicon sources may be mixed in advance and supplied to the showerhead.

이러한 박막 증착 장치(1)를 이용하여 본 발명에 따라 실리콘 산화막을 증착하는 방법을 설명하면 다음과 같다.The method of depositing a silicon oxide film according to the present invention using the thin film deposition apparatus 1 is as follows.

먼저, 박막 증착 장치(1)의 웨이퍼 블럭(3) 상에 웨이퍼(10)를 로딩한 다음, 가스 공급 장치(6a, 6b, 6c)와 가스 라인(5a, 5b, 5c)을 통해 2종의 실리콘 소스와 반응가스를 공급하여 반응기(2)에 공급하여 웨이퍼(10) 상에 실리콘 산화막을 증착한다. First, the wafer 10 is loaded onto the wafer block 3 of the thin film deposition apparatus 1, and then two kinds of gas are supplied through the gas supply devices 6a, 6b and 6c and the gas lines 5a, 5b and 5c. A silicon source and a reaction gas are supplied to the reactor 2 to deposit a silicon oxide film on the wafer 10.

실리콘 소스는 다음 구조식 1 내지 3 중의 어느 하나를 가지는 실리콘 화합물인 것이 가능한데, 여기서 R, R', R"는 각각 H, NH2, N(CnH2n+1)2, O(CnH2n+1), OSiCnH2n+3, CnHn+1 중의 어느 하나이고, n은 0과 자연수이다. 이러한 실리콘 화합물은 실리콘 산화막의 Si-O 기본 네트워크 구조에 Si-H, Si-Cl 또는 Si-F 결합을 제공하여, 본 발명에 따른 실리콘 산화막 증착에 있어서 반드시 필요한 실리콘 소스이다. The silicon source may be a silicon compound having any one of the following structural formulas 1 to 3, wherein R, R ', and R "are each H, NH 2 , N (C n H 2n + 1 ) 2 , O (C n H 2n + 1 ), OSiC n H 2n + 3 or CnH n + 1 , n is 0 and a natural number, such a silicon compound may be Si-H, Si-Cl, or Si-O in the Si-O basic network structure of the silicon oxide film. It provides a Si-F bond, which is an essential silicon source for the deposition of the silicon oxide film according to the present invention.

[구조식 1][Formula 1]

Figure 112007054949978-PAT00001
Figure 112007054949978-PAT00001

[구조식 2][Formula 2]

Figure 112007054949978-PAT00002
Figure 112007054949978-PAT00002

[구조식 3][Formula 3]

Figure 112007054949978-PAT00003
Figure 112007054949978-PAT00003

Si-H 결합을 제공하는 실리콘 화합물을 실리콘 소스로 사용하는 경우, 증착된 실리콘 산화막의 조성은 SiOH라고 할 수 있으며, 막의 형성시에 중간생성물이 고분자화하기 용이하여 유동성을 가진다. Si-Cl 결합을 제공하는 실리콘 화합물을 실리콘 소스로 사용하는 경우, 증착된 실리콘 산화막의 조성은 SiOCl이라고 할 수 있으며, 막의 형성시에 중간생성물이 고분자화하기 용이하여 유동성을 가진다. 한편, 클로로하이드로실란 유도체라고 부를 수 있는 실리콘 화합물(상기 구조식 2를 가지면서 R, R' 및 R" 중 어느 하나가 H인 것)은 골격 내에 Si-Cl 결합뿐만 아니라 Si-H 결합을 가진다. When a silicon compound providing Si-H bond is used as a silicon source, the composition of the deposited silicon oxide film is SiOH, and the intermediate product is easily polymerized at the time of film formation, and thus has fluidity. When using a silicon compound that provides a Si-Cl bond as a silicon source, the composition of the deposited silicon oxide film is SiOCl, and when the film is formed, the intermediate is easily polymerized and has fluidity. On the other hand, the silicone compound (which is any one of R, R 'and R "while having the structural formula 2 above, which may be called a chlorohydrosilane derivative, has H-Cl bond as well as Si-Cl bond in the skeleton).

Si-F 결합을 제공하는 바람직한 실리콘 화합물은 플로오로트리에톡시실 란(SiF(OC2H5)3)일 수 있다. 이와 같이 Si-F 결합을 제공하는 실리콘 화합물을 실리콘 소스로 사용하는 경우, 증착된 실리콘 산화막의 조성은 SiOF라고 할 수 있으며, 막의 형성시에 중간생성물이 고분자화하기 용이하여 유동성을 가진다. 또한, Si-F 결합은 결합 에너지가 낮으므로 Si-F 결합만을 용이하게 분리시킬 수 있어, SiOF막 내에 반응 부생성물을 혼입시키지 않고, SiOF막 내에 불소를 안정적으로 도입할 수 있다. 따라서, 유전율 및 흡습성이 낮고 단차 도포성(step-coverage)도 우수한 실리콘 산화막을 증착할 수 있게 된다. Preferred silicone compounds providing Si-F bonds may be fluorotriethoxysilane (SiF (OC 2 H 5 ) 3 ). When the silicon compound providing the Si-F bond is used as the silicon source, the composition of the deposited silicon oxide film is SiOF, and the intermediate product is easily polymerized when the film is formed, thereby having fluidity. In addition, since the Si-F bond has a low binding energy, only the Si-F bond can be easily separated, and fluorine can be stably introduced into the SiOF film without incorporation of reaction byproducts into the SiOF film. Therefore, it is possible to deposit a silicon oxide film having low dielectric constant and hygroscopicity and excellent step-coverage.

그리고, 이러한 실리콘 화합물에 더하여 TEOS를 실리콘 소스로서 더 공급할 수 있다. TEOS는 높은 증착 속도로 실리콘 산화막을 증착할 수 있게 하는 실리콘 소스이며, TEOS를 사용해서 증착한 실리콘 산화막은 밀도가 높은 성질이 있다. 아래에 TEOS의 구조를 구조식 4로 나타내었다. In addition to these silicon compounds, TEOS can be further supplied as a silicon source. TEOS is a silicon source capable of depositing a silicon oxide film at a high deposition rate, and a silicon oxide film deposited using TEOS has a high density. Below, the structure of TEOS is represented by Structural Formula 4.

[구조식 4][Structure 4]

Figure 112007054949978-PAT00004
Figure 112007054949978-PAT00004

따라서, 예를 들어, 가스 공급 장치(6a)와 가스 라인(5a)을 통해서는 제1 실 리콘 소스인 TEOS를 공급하고, 가스 공급 장치(6b)와 가스 라인(5b)을 통해서는 제2 실리콘 소스인 구조식 1의 실리콘 화합물을 공급할 수 있다. 특히, 실리콘 화합물은 분자에 Si-H 결합을 1개 내지 3개 포함하는 실리콘 화합물인 것이 바람직하다. 그 중에서도 특히, 다음 구조식 5를 가지는 테트라에틸 실란디아민(tetraethyl silanediamine)인 것이 바람직하다. Thus, for example, the first silicon source TEOS is supplied through the gas supply device 6a and the gas line 5a, and the second silicon is supplied through the gas supply device 6b and the gas line 5b. The silicon compound of formula 1 as a source may be supplied. In particular, the silicon compound is preferably a silicon compound containing one to three Si—H bonds in the molecule. Especially, it is preferable that it is tetraethyl silanediamine which has a following structural formula (5).

[구조식 5][Structure 5]

Figure 112007054949978-PAT00005
Figure 112007054949978-PAT00005

반응가스는 실리콘 소스의 분해를 일으켜 실리콘 산화막을 증착하게 하는 것으로, 예컨대 O3, H2O2, H20 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나일 수 있다. The reaction gas causes decomposition of the silicon source to deposit a silicon oxide film, and for example, may be any one selected from the group consisting of O 3 , H 2 O 2 , H 2 0, and a combination thereof.

실리콘 소스와 반응가스는 Ar과 같은 캐리어 가스에 의해 운반시켜 공급할 수 있다. 캐리어 가스는 Ar 이외에 N2나 He, 또는 이들의 조합으로 이루어질 수도 있다. 본 발명에서의 실리콘 산화막의 증착은 화학 기상 증착(CVD), 원자층 증착(ALD), 싸이클릭 CVD 및 이들의 조합 중의 어느 하나일 수 있다. 이 때, 공정 온도는 200 내지 600℃이고, 공정 압력은 1 내지 760 Torr일 수 있다. The silicon source and the reactant gas may be transported and supplied by a carrier gas such as Ar. The carrier gas may be made of N 2 or He, or a combination thereof in addition to Ar. The deposition of the silicon oxide film in the present invention may be any one of chemical vapor deposition (CVD), atomic layer deposition (ALD), cyclic CVD, and combinations thereof. At this time, the process temperature is 200 to 600 ℃, the process pressure may be 1 to 760 Torr.

실리콘 소스인 실리콘 화합물과 TEOS는 동시에 공급하거나 순차적으로 공급 할 수 있다. 실리콘 화합물과 TEOS를 동시에 공급하는 경우에는 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태로 균일한 실리콘 산화막이 증착된다. 실리콘 화합물과 TEOS를 순차적으로 공급하는 경우에는 실리콘 산화막의 Si-O 결합 네트워크 위주로 된 실리콘 산화막과 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태의 실리콘 산화막의 적층막 구조로 실리콘 산화막이 증착된다. The silicon source, silicon compound, and TEOS can be supplied simultaneously or sequentially. In the case of simultaneously supplying the silicon compound and TEOS, a uniform silicon oxide film is deposited in a form in which Si-H bond is partially added to the Si-O bond network of the silicon oxide film. In the case of sequentially supplying a silicon compound and TEOS, a laminated film structure of a silicon oxide film in which a Si-H bond is partially added to a silicon oxide film mainly based on a Si-O bond network of a silicon oxide film and a Si-O bond network of a silicon oxide film. The silicon oxide film is then deposited.

이렇게 실리콘 소스로써 구조식 1 내지 3 중의 어느 하나를 가지는 실리콘 화합물을 반드시 포함하게 구성하여 공급하면, 증착되는 실리콘 산화막은 Si-O 결합 네트워크에 Si-H, Si-Cl 및 Si-F 결합 중의 적어도 어느 하나를 부분적으로 첨가한 형태로 된다. 물론, Si-H, Si-Cl 및 Si-F 결합은 구조식 1 내지 3 중의 어느 하나를 가지는 실리콘 화합물로부터 제공된다. 본 발명자들의 실험 결과, 이러한 실리콘 산화막은 유동성이 좋으며 높은 종횡비의 트렌치라도 보이드없이 갭-필하는 것이 가능하였다. When the silicon source having any one of the structural formulas 1 to 3 is formed and supplied as the silicon source, the deposited silicon oxide film is formed of at least one of Si-H, Si-Cl, and Si-F bonds in the Si-O bond network. It becomes the form which added one partially. Of course, Si-H, Si-Cl and Si-F bonds are provided from silicon compounds having any one of formulas 1-3. As a result of the experiments of the present inventors, such a silicon oxide film has good fluidity and it is possible to gap-fill voids even in a high aspect ratio trench.

특히, TEOS, 실리콘 화합물 및 반응가스의 공급 유량을 조절하여, Si-O 결합과 Si-H, Si-Cl 및 Si-F 결합의 비율을 조절하면 실리콘 산화막의 막질과 유동성을 적절히 제어할 수 있다. Si-O 결합이 상대적으로 높은 비율일수록 실리콘 산화막의 유동성은 떨어지지만 밀도가 높아 막질이 우수한 것으로 평가된다. 반대로, Si-O 결합이 상대적으로 낮은 비율일수록 실리콘 산화막의 유동성이 증가하여 갭-필에는 유리하다. 다만, 이 경우 막의 밀도가 떨어지는 문제가 있으나, 이것은 후속의 어 닐 공정 등을 통해 보완할 수 있는 것으로 평가되었다. 바람직한 어닐 공정은 H2O, N2 또는 O2 분위기에서 어닐하는 것이다. In particular, by controlling the flow rate of the TEOS, the silicon compound and the reaction gas, it is possible to appropriately control the film quality and fluidity of the silicon oxide film by adjusting the ratio of the Si-O bond and the Si-H, Si-Cl and Si-F bonds. . The higher the Si-O bond ratio, the lower the fluidity of the silicon oxide film, but the higher the density, the better the film quality. On the contrary, the relatively low ratio of Si-O bond increases the fluidity of the silicon oxide film, which is advantageous for the gap-fill. In this case, however, there is a problem that the density of the film is lowered, but this can be compensated by a subsequent annealing process. Preferred annealing is annealing in an H 2 O, N 2 or O 2 atmosphere.

제2 실시예Second embodiment

도 2는 본 발명의 일 실시예에 따른 실리콘 산화막 증착 방법의 가스 플로우 다이어그램이고, 도 3은 그에 따른 공정 단면도이다. 2 is a gas flow diagram of a silicon oxide film deposition method according to an embodiment of the present invention, Figure 3 is a cross-sectional view according to the process.

먼저, 증착 전에 반응기(2) 내부는 진공압을 유지한 후 실리콘 산화막을 증착하기 위한 웨이퍼(10)를 웨이퍼 블럭(3) 위에 로딩한다. 그런 다음, 웨이퍼(10)의 온도를 실리콘 산화막의 증착에 적합한 정도로 유지시킨다. 이것은 실리콘 소스 및 반응가스의 종류에 따라 결정되어야 한다. 웨이퍼(10)의 온도 증가는 웨이퍼 블럭(3)에 포함된 히터를 통해서 이루어지며, 웨이퍼(10)의 온도가 200 내지 600℃이고, 나아가 400 내지 600℃가 유지되도록 조절함이 바람직하다. First, before the deposition, the inside of the reactor 2 is maintained under vacuum pressure, and the wafer 10 for depositing the silicon oxide film is loaded onto the wafer block 3. Then, the temperature of the wafer 10 is maintained to an extent suitable for deposition of the silicon oxide film. This should be determined according to the type of silicon source and reactant gas. The temperature increase of the wafer 10 is achieved through a heater included in the wafer block 3, and the temperature of the wafer 10 is preferably 200 to 600 ° C., and further, 400 to 600 ° C. is maintained.

그리고 반응기(2) 내부의 압력을 실리콘 산화막의 증착에 적합한 정도로 증가시킨다. 반응기(2) 내부의 압력 증가는 가스 공급부(7)를 통해 이루어지는데, 이때 공급되는 가스로는 반응성이 없는 희석 가스, 특히 Ar, He, N2 또는 이들의 조합이 가능하다. 반응기(2) 내부의 압력은 1 내지 760 Torr, 나아가 10 내지 200 Torr 정도가 되도록 가스를 공급함이 바람직하다. Then, the pressure inside the reactor 2 is increased to an extent suitable for the deposition of the silicon oxide film. The increase in pressure inside the reactor 2 is achieved through the gas supply 7, wherein the gas supplied may be a diluent gas which is not reactive, in particular Ar, He, N 2 or a combination thereof. It is preferable to supply a gas so that the pressure inside the reactor 2 is about 1 to 760 Torr, further, about 10 to 200 Torr.

그런 다음, 도 2에 도시한 가스 플로우 다이아그램을 따라 실리콘 소스인 TEOS와 테트라에틸 실란디아민, 반응가스인 O3를 샤워헤드(4)를 통해 반응기(2) 내로 공급하여, 도 3에 도시한 바와 같이 웨이퍼(10) 상에 실리콘 산화막(40)을 증착 한다.Then, a silicon source TEOS, tetraethyl silandiamine, and reaction gas O 3 are supplied into the reactor 2 through the shower head 4 along the gas flow diagram shown in FIG. As described above, a silicon oxide film 40 is deposited on the wafer 10.

도 2를 참조하면, 제1 실리콘 소스인 TEOS는 연속적으로 반응기(2)로 공급한다. 여기서, "온"은 가스 라인(5a)의 밸브 개방 상태를 의미한다. Referring to FIG. 2, TEOS, the first silicon source, is continuously supplied to the reactor 2. Here, "on" means the valve open state of the gas line 5a.

제2 실리콘 소스인 테트라에틸 실란디아민은 t1동안 반응기(2)로 공급한다. 여기서, "온"은 가스 라인(5b)의 밸브 개방 상태를, "오프"는 가스 라인(5b)의 밸브 폐쇄 상태를 가리킨다. 그런 다음, 테트라에틸 실란디아민을 t2동안 퍼지한다. 여기서, "온"은 가스 공급부(7)의 밸브 개방 상태를, "오프"는 가스 공급부(7)의 밸브 폐쇄 상태를 가리킨다. 반응기(2) 내부를 퍼지할 때는 압력 조절을 위해 사용되고 있는 희석가스를 이용한다. 이러한 공급, 퍼지를 통해 웨이퍼(10) 상에는 테트라에틸 실란디아민의 1 원자층이 화학적 흡착되어 있는 상태가 된다. 반면, TEOS는 웨이퍼(10)에 거의 흡착이 안 된다. The second silicon source, tetraethyl silandiamine, is fed to reactor 2 for t1. Here, "on" indicates the valve open state of the gas line 5b, and "off" indicates the valve closed state of the gas line 5b. Then, tetraethyl silandiamine is purged for t 2. Here, "on" refers to the valve open state of the gas supply part 7, and "off" refers to the valve closed state of the gas supply part 7. When purging the inside of the reactor 2, a diluent gas used for pressure control is used. Through such supply and purge, one atomic layer of tetraethyl silandiamine is chemically adsorbed on the wafer 10. On the other hand, TEOS is hardly adsorbed on the wafer 10.

그런 다음, 반응가스인 O3를 t3동안 반응기(2)로 공급한다. 여기서, "온"은 가스 라인(5c)의 밸브 개방 상태를, "오프"는 가스 라인(5c)의 밸브 폐쇄 상태를 가리킨다. O3를 공급하면 웨이퍼(10) 상에 화학적 흡착되어 있는 테트라에틸 실란디아민과 O3간의 반응이 일어나 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태의 실리콘 산화막(20)이 도 3에서와 같이 먼저 웨이퍼(10) 상에 ALD 방식으로 증착된다. 이와 동시에, 연속적으로 공급되고 있는 TEOS와 O3가 반응하여 CVD 방식, 엄밀하게는 사이클릭 CVD 방식으로 실리콘 산화막의 Si-O 결합 네트워크 위주로 된 실리콘 산화막(30)이 그 위에 형성되게 된다. 그런 다음, O3를 t4동안 퍼지한다. 이 퍼지는 반응으로 인한 부산물과 미반응 O3를 제거하는 기능을 한다. Then, the reaction gas O 3 is supplied to the reactor 2 for t 3 . Here, "on" indicates the valve open state of the gas line 5c, and "off" indicates the valve closed state of the gas line 5c. When O 3 is supplied, a reaction between tetraethyl silandiamine, which is chemically adsorbed on the wafer 10, and O 3 occurs, and the silicon oxide film 20 in which Si-H bond is partially added to the Si-O bond network of the silicon oxide film 20 ) Is first deposited on the wafer 10 in an ALD fashion as shown in FIG. 3. At the same time, TEOS supplied continuously and O 3 react to form a silicon oxide film 30 mainly on the Si-O bond network of the silicon oxide film in a CVD method, strictly a cyclic CVD method. Then purge O 3 for t4. This purge serves to remove by-products and unreacted O 3 from the reaction.

여기까지, 즉 t1부터 t4까지의 단계가 하나의 사이클을 구성하며, 소정 막 두께가 얻어질 때까지 이러한 사이클을 반복함에 따라, 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태의 실리콘 산화막(20)과 실리콘 산화막의 Si-O 결합 네트워크 위주로 된 실리콘 산화막(30)의 적층막, 이른바 라미네이트(laminate) 구조의 실리콘 산화막(40)이 증착된다. 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태의 실리콘 산화막(20)은 유동성이 좋아 단차 도포성이 우수할 뿐만 아니라, 높은 종횡비의 트렌치를 갭-필하는 능력이 우수하다. Up to this point, i.e., steps t1 to t4 constitute one cycle, and the Si-H bond is partially added to the Si-O bond network of the silicon oxide film as the cycle is repeated until a predetermined film thickness is obtained. A laminate film of a silicon oxide film 20 of one type and a silicon oxide film 30 mainly based on a Si-O bonding network of the silicon oxide film, a so-called laminate structure silicon oxide film 40, is deposited. The silicon oxide film 20 in which the Si-H bond is partially added to the Si-O bond network of the silicon oxide film has excellent fluidity and excellent step coverage, and also has a high aspect ratio gap-filling ability. Do.

나아가, t1 내지 t4까지의 각 구간의 진행 시간, TEOS 공급량, 테트라에틸 실란디아민 공급량, O3 공급량, 공정 온도 및 공정 압력 등의 공정 변수를 조절하는 것에 의해, 실리콘 산화막(40) 내의 각 실리콘 산화막(20, 30)의 비율 및 증착 두께를 조절할 수 있게 되며, 이것은 곧 실리콘 산화막(40)의 유동성 및 막질 제어로 귀결된다. Further, by adjusting process variables such as the advancing time, TEOS supply amount, tetraethyl silandiamine supply amount, O 3 supply amount, process temperature and process pressure in each section from t1 to t4, each silicon oxide film in the silicon oxide film 40 is controlled. It is possible to adjust the ratio and the deposition thickness of (20, 30), which results in the control of the fluidity and film quality of the silicon oxide film 40.

한편, 도 2에는 t1 내지 t4간의 시간 비교를 위해 상대적인 스케일로 가스 펄싱(온, 오프)을 나타내었으나, 반드시 이에 한정되는 것은 아니다. 그리고, 도 3에는 웨이퍼(10)의 일부 구간 중 평평한 부위에 실리콘 산화막(40)이 증착된 단면 을 도시하였으나, 이것은 트렌치나 골의 일부를 보여주는 것일 수 있다. On the other hand, Figure 2 shows the gas pulsing (on, off) on a relative scale for the time comparison between t1 to t4, but is not necessarily limited thereto. 3 illustrates a cross section in which the silicon oxide film 40 is deposited on a flat portion of a portion of the wafer 10, this may be a part of a trench or a valley.

본 실시예에서는 TEOS는 지속적으로 공급하면서 테트라에틸 실란디아민과 O3만 펄스(pulse) 형식(온과 오프의 반복)으로 공급하는 것을 예로 들었는데, 이러한 공급 방식은 2종의 실리콘 소스를 동시에 공급하는 예에 해당하지만 TEOS와 테트라에틸 실란디아민의 흡착 성질 차이에 따라 적층막 구조의 실리콘 산화막(40)을 얻을 수 있음을 설명하였다. In this example, TEOS is supplied with only tetraethyl silandiamine and O 3 in a pulse form (repetition of on and off) while continuously supplying. Although it corresponds to an example, it was explained that the silicon oxide film 40 having a laminated film structure can be obtained according to the difference in adsorption properties of TEOS and tetraethyl silandiamine.

제3 실시예Third embodiment

도 4는 본 발명의 다른 실시예에 따른 실리콘 산화막 증착 방법의 가스 플로우 다이어그램이고, 이 때의 공정 단면도는 도 3과 동일하다. 4 is a gas flow diagram of a silicon oxide film deposition method according to another embodiment of the present invention, the process cross-sectional view at this time is the same as FIG.

실리콘 소스 및 반응가스의 공급 직전까지의 과정은 앞의 실시예와 동일하다. 본 실시예에서는 도 4에 도시한 가스 플로우 다이아그램을 따라 실리콘 소스인 TEOS와 테트라에틸 실란디아민, 반응가스인 O3를 샤워헤드(4)를 통해 반응기(2) 내로 공급한다.The procedure up to the supply of the silicon source and the reaction gas is the same as in the previous embodiment. In the present embodiment, a silicon source TEOS, tetraethyl silandiamine, and reaction gas O 3 are supplied into the reactor 2 through the shower head 4 along the gas flow diagram shown in FIG. 4.

먼저 테트라에틸 실란디아민을 t1동안 반응기(2)로 공급한다. 그런 다음, 테트라에틸 실란디아민을 t2동안 퍼지한다. 이러한 공급, 퍼지를 통해 웨이퍼(10) 상에는 테트라에틸 실란디아민의 1 원자층이 화학적 흡착되어 있는 상태가 된다. Tetraethyl silandiadiamine is first fed to reactor 2 for t1. Then, tetraethyl silandiamine is purged for t 2. Through such supply and purge, one atomic layer of tetraethyl silandiamine is chemically adsorbed on the wafer 10.

그런 다음, 반응가스인 O3를 t3동안 반응기(2)로 공급한다. O3를 공급하면 웨이퍼(10) 상에 화학적 흡착되어 있는 테트라에틸 실란디아민과 O3간의 반응이 일어나 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태 의 실리콘 산화막(20)이 도 3에서와 같이 먼저 웨이퍼(10) 상에 ALD 방식으로 증착된다. 그런 다음, O3를 t4동안 퍼지한다. 이 퍼지는 반응으로 인한 부산물과 미반응 O3를 제거하는 기능을 한다. Then, the reaction gas O 3 is supplied to the reactor 2 for t 3 . When O 3 is supplied, a reaction between tetraethyl silandiamine, which is chemically adsorbed on the wafer 10, and O 3 occurs to partially add Si-H bonds to the Si-O bond network of the silicon oxide film. ) Is first deposited on the wafer 10 in an ALD fashion as shown in FIG. 3. Then purge O 3 for t4. This purge serves to remove by-products and unreacted O 3 from the reaction.

다음으로, t5 구간에서는 TEOS와 O3를 동시에 반응기(2)로 공급한다. TEOS와 O3가 반응하여 CVD 방식, 엄밀하게는 사이클릭 CVD 방식으로 실리콘 산화막의 Si-O 결합 네트워크 위주로 된 실리콘 산화막(30)이 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태의 실리콘 산화막(20) 위에 형성되게 된다. 그런 다음, O3를 t6동안 퍼지한다. 이 퍼지는 반응으로 인한 부산물과 미반응 TEOS 및 O3를 제거하는 기능을 한다. Next, in the section t5 TEOS and O 3 are simultaneously supplied to the reactor (2). TEOS and O 3 react to form a Si-H bond in a Si-O bond network of a silicon oxide film by a silicon oxide film 30 mainly oriented in a Si-O bond network of a silicon oxide film in a CVD method, strictly a cyclic CVD method. It is formed on the silicon oxide film 20 of the added form. Then purge O 3 for t6. This purge serves to remove by-products and unreacted TEOS and O 3 from the reaction.

여기까지, 즉 t1부터 t6까지의 단계가 하나의 사이클을 구성하며, 이러한 사이클을 반복함에 따라, 도 3에서와 같이 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태의 실리콘 산화막(20)과 실리콘 산화막의 Si-O 결합 네트워크 위주로 된 실리콘 산화막(30)의 적층막 구조의 실리콘 산화막(40)이 증착된다. Up to this point, that is, the steps t1 to t6 constitute one cycle, and as the cycle is repeated, the Si-H bond is partially added to the Si-O bond network of the silicon oxide film as shown in FIG. 3. A silicon oxide film 40 having a laminated film structure of a silicon oxide film 20 and a silicon oxide film 30 mainly on the Si-O bonding network of the silicon oxide film is deposited.

본 실시예에서는 TEOS와 테트라에틸 실란디아민을 순차적으로 공급하는 것을 예로 들었으며, 이러한 방식에 의하여 적층막 구조의 실리콘 산화막(40)을 얻을 수 있음을 설명하였다. In the present embodiment, the TEOS and tetraethyl silandiamine are sequentially supplied, and it has been described that the silicon oxide film 40 having the laminated film structure can be obtained by this method.

제4 실시예Fourth embodiment

도 5는 본 발명의 또 다른 실시예에 따른 실리콘 산화막 증착 방법의 가스 플로우 다이어그램이고, 도 6은 그에 따른 공정 단면도이다. 5 is a gas flow diagram of a silicon oxide film deposition method according to another embodiment of the present invention, Figure 6 is a cross-sectional view according to the process.

실리콘 소스 및 반응가스의 공급 직전까지의 과정은 앞의 실시예들과 동일하게 하여 진행한 후에, 도 5에 도시한 가스 플로우 다이아그램을 따라 실리콘 소스인 TEOS와 테트라에틸 실란디아민, 반응가스인 O3를 샤워헤드(4)를 통해 반응기(2) 내로 공급한다.The process up until the supply of the silicon source and the reaction gas was carried out in the same manner as in the previous embodiments, followed by the silicon source TEOS, tetraethyl silandiamine, and the reaction gas O according to the gas flow diagram shown in FIG. 5. 3 is fed into the reactor 2 through the showerhead 4.

테트라에틸 실란디아민은 연속적으로 반응기(2)로 공급한다. TEOS와 O3는 t1동안 반응기(2)로 공급한다. 그런 다음, t2동안 TEOS와 O3 공급을 중지한다. TEOS와 O3가 펄스 형식으로 공급되는 것이기는 하나, 테트라에틸 실란디아민과 TEOS, O3가 동시에 공급되어 사이클릭 CVD 방식으로 증착이 이루어진다. TEOS와 O3 공급을 중지하는 t2동안에는 퍼지가 수행될 수도 있다. Tetraethyl silandiamine is fed continuously to the reactor (2). TEOS and O 3 are fed to reactor 2 for t1. Then stop TEOS and O 3 supply for t2. Although TEOS and O 3 are supplied in a pulsed form, tetraethyl silandiamine, TEOS, and O 3 are supplied simultaneously to deposit by cyclic CVD. A purge may be performed during t2 to stop TEOS and O 3 supply.

여기까지, 즉 t1부터 t2까지의 단계가 하나의 사이클을 구성하며, 이러한 사이클을 반복함에 따라, 도 6에 도시한 바와 같이, 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태로 균일한 실리콘 산화막(40')이 웨이퍼(10) 상에 증착된다. So far, i.e., the steps t1 to t2 constitute one cycle, and as the cycle is repeated, as shown in FIG. 6, the Si-H bond is partially added to the Si-O bond network of the silicon oxide film. In one form, a uniform silicon oxide film 40 'is deposited on the wafer 10.

본 실시예에서는 TEOS와 테트라에틸 실란디아민을 동시에 공급하는 것을 예로 들었으며, 이러한 방식에 의하여 균일한 실리콘 산화막(40')을 얻을 수 있음을 설명하였다. In the present embodiment, the TEOS and tetraethyl silandiamine are supplied at the same time, and it was explained that a uniform silicon oxide film 40 'can be obtained by this method.

제5 실시예Fifth Embodiment

도 7은 본 발명의 또 다른 실시예에 따른 실리콘 산화막 증착 방법의 가스 플로우 다이어그램이고, 그 때의 공정 단면도는 도 6과 동일하다. 7 is a gas flow diagram of a silicon oxide film deposition method according to another embodiment of the present invention, the process cross-sectional view at that time is the same as FIG.

실리콘 소스 및 반응가스의 공급 직전까지의 과정은 앞의 실시예들과 동일하게 하여 진행한 후에, 도 7에 도시한 가스 플로우 다이아그램을 따라 실리콘 소스인 TEOS와 테트라에틸 실란디아민, 반응가스인 O3를 샤워헤드(4)를 통해 반응기(2) 내로 공급한다.The process up to the supply of the silicon source and the reaction gas was carried out in the same manner as in the previous embodiments, and then, according to the gas flow diagram shown in FIG. 7, the silicon source TEOS, tetraethyl silandiamine, and reaction gas O 3 is fed into the reactor 2 through the showerhead 4.

O3는 연속적으로 반응기(2)로 공급한다. TEOS와 테트라에틸 실란디아민은 t1동안 반응기(2)로 공급한다. 그런 다음, t2동안 TEOS와 테트라에틸 실란디아민 공급을 중지한다. TEOS와 테트라에틸 실란디아민이 동시에 공급되어 사이클릭 CVD 방식으로 증착이 이루어진다. TEOS와 테트라에틸 실란디아민 공급을 중지하는 t2동안에는 퍼지가 수행될 수도 있다. O 3 is continuously fed to the reactor 2. TEOS and tetraethyl silandiamine are fed to reactor 2 for t1. Then, the TEOS and tetraethyl silandiadiamine feed is stopped for t2. TEOS and tetraethyl silandiamine are supplied simultaneously to deposit by cyclic CVD. Purge may be performed during t2 to stop TEOS and tetraethyl silandiamine feed.

여기까지, 즉 t1부터 t2까지의 단계가 하나의 사이클을 구성하며, 이러한 사이클을 반복함에 따라, 도 6에 도시한 바와 같이, 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태로 균일한 실리콘 산화막(40')이 웨이퍼(10) 상에 증착된다. So far, i.e., the steps t1 to t2 constitute one cycle, and as the cycle is repeated, as shown in FIG. 6, the Si-H bond is partially added to the Si-O bond network of the silicon oxide film. In one form, a uniform silicon oxide film 40 'is deposited on the wafer 10.

본 실시예에서도 TEOS와 테트라에틸 실란디아민을 동시에 공급하는 것을 예로 들었으며, 이러한 방식에 의하여 균일한 실리콘 산화막(40')을 얻을 수 있음을 설명하였다. In this embodiment, the TEOS and tetraethyl silandiamine were simultaneously supplied, and it was explained that a uniform silicon oxide film 40 'could be obtained by this method.

제6 실시예Sixth embodiment

도 8은 본 발명의 또 다른 실시예에 따른 실리콘 산화막 증착 방법의 가스 플로우 다이어그램이고, 그 때의 공정 단면도는 도 3과 동일하다. 8 is a gas flow diagram of a silicon oxide film deposition method according to another embodiment of the present invention, the process cross-sectional view at that time is the same as FIG.

실리콘 소스 및 반응가스의 공급 직전까지의 과정은 앞의 실시예들과 동일하게 하여 진행한 후에, 도 8에 도시한 가스 플로우 다이아그램을 따라 실리콘 소스인 TEOS와 테트라에틸 실란디아민, 반응가스인 O3를 샤워헤드(4)를 통해 반응기(2) 내로 공급한다.The process up until the supply of the silicon source and the reaction gas was carried out in the same manner as in the previous embodiments, followed by the silicon source TEOS, tetraethyl silandiamine, and the reaction gas O according to the gas flow diagram shown in FIG. 8. 3 is fed into the reactor 2 through the showerhead 4.

O3는 연속적으로 반응기(2)로 공급한다. 먼저 테트라에틸 실란디아민을 t1동안 반응기(2)로 공급한다. 테트라에틸 실란디아민과 O3간의 반응이 일어나 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태의 실리콘 산화막(20)이 도 3에서와 같이 웨이퍼(10) 상에 사이클릭 CVD 방식으로 증착된다. 다음, 테트라에틸 실란디아민의 공급은 중지하고 t2동안 TEOS를 반응기(2)로 공급한다. 테트라에틸 실란디아민 공급을 중지하는 동안 TEOS를 공급하기 전에 반응기(2) 내부를 퍼지하는 단계를 더 수행할 수도 있다. t2 구간에서는 TEOS와 O3가 반응하여 사이클릭 CVD 방식으로 실리콘 산화막의 Si-O 결합 네트워크 위주로 된 실리콘 산화막(30)이 실리콘 산화막의 Si-O 결합 네트워크에 Si-H 결합을 부분적으로 첨가한 형태의 실리콘 산화막(20) 위에 증착된다. 다음, TEOS의 공급은 중지하고 다시 t1동안 테트라에틸 실란디아민을 반응기(2)로 공급한다. TEOS 공급을 중지하는 동안 테트라에틸 실란디아민을 공급하기 전에 반응기(2) 내부를 퍼지하는 단계를 더 수 행할 수도 있다. O 3 is continuously fed to the reactor 2. Tetraethyl silandiadiamine is first fed to reactor 2 for t1. Reaction between tetraethyl silandiamine and O 3 occurs so that the silicon oxide film 20 in which Si-H bond is partially added to the Si-O bond network of the silicon oxide film is cyclic on the wafer 10 as shown in FIG. 3. It is deposited by CVD method. The feed of tetraethyl silandiamine is then stopped and TEOS is fed to reactor 2 for t2. The step of purging inside the reactor 2 may be further carried out before feeding TEOS while stopping the tetraethyl silandiamine feed. In the t2 section, TEOS reacts with O 3 and forms a Si-H bond partially added to the Si-O bond network of the silicon oxide film by the silicon oxide film 30 mainly based on the Si-O bond network of the silicon oxide film by cyclic CVD. Is deposited on the silicon oxide film 20. Then, the feed of TEOS is stopped and again, tetraethyl silandiamine is fed to reactor 2 for t1. The step of purging inside the reactor 2 may be further carried out before feeding the tetraethyl silandiamine, while stopping the TEOS feed.

t1부터 t2까지의 단계가 하나의 사이클을 구성하며, 이러한 사이클을 반복함에 따라, 도 3에 도시한 바와 같이, 적층막 구조의 실리콘 산화막(40)을 얻을 수 있다. Steps t1 to t2 constitute one cycle, and as such a cycle is repeated, a silicon oxide film 40 having a laminated film structure can be obtained as shown in FIG.

실험예Experimental Example

도 9는 종래 O3-TEOS 실리콘 산화막을 증착한 트렌치의 단면 SEM 사진이다. 트렌치의 탑(top) CD는 110nm이었고 바텀(bottom) CD는 100nm 정도였다. 9 is a cross-sectional SEM photograph of a trench in which a conventional O 3 -TEOS silicon oxide film is deposited. The trench top CD was 110nm and the bottom CD was 100nm.

도 9에 트렌치 길이 방향으로 오픈 부위(막으로 채워지지 않은 부분)의 길이를 측정하여 표시하였다. 약 30:1 이후로는 오픈 부위의 길이가 99nm이므로, 실리콘 산화막 증착이 거의 안 된 것을 확인할 수 있다. 즉, 30:1 이상의 종횡비를 가지는 트렌치에는 적용할 수 없는 정도의 단차 도포성을 가진다. In FIG. 9, the length of the open portion (the portion not filled with the membrane) was measured and displayed in the trench length direction. After about 30: 1, since the length of the open site is 99 nm, it can be confirmed that the deposition of the silicon oxide film is hardly performed. That is, it has a level | step difference applicability of the grade which is not applicable to the trench which has aspect ratio 30: 1 or more.

도 10은 본 발명에 따라 실리콘 산화막을 증착한 트렌치의 단면 SEM 사진이다. 이 경우도 트렌치의 탑 CD는 110nm이었고 바텀 CD는 100nm 정도였다. 실리콘 산화막 증착 방법은 제2 실시예에 따랐으며, 공정 온도는 320℃, 공정 압력은 8 Torr이었다. 10 is a cross-sectional SEM photograph of a trench in which a silicon oxide film is deposited according to the present invention. In this case, the trench top CD was 110nm and the bottom CD was about 100nm. The silicon oxide film deposition method was according to the second embodiment, and the process temperature was 320 占 폚 and the process pressure was 8 Torr.

도 10에 트렌치 길이 방향으로 오픈 부위의 길이를 측정하여 표시하였다. 약 27:1까지는 오픈 부위의 길이가 46.4nm이므로 실리콘 산화막이 이 깊이까지 어느 정도 균일한 두께로 증착이 된 것을 확인할 수 있다. 단면 SEM 사진을 첨부하지는 않지만, 27:1 이후의 깊이에도 물론 실리콘 산화막이 증착되었을 것으로 예상된다. 단차 도포성 확인을 위하여 실리콘 산화막으로 완전히 갭-필한 상태는 아니지만, 단차 도포성 확인으로부터 알 수 있는 바와 같이, 상기의 제2 실시예대로 진행한다면 당연히 보이드없이 갭-필을 진행할 수 있다. In FIG. 10, the length of the open portion was measured and displayed in the trench length direction. Since the open portion has a length of 46.4 nm until about 27: 1, it can be confirmed that the silicon oxide film is deposited to a certain uniform thickness up to this depth. Although no cross-sectional SEM photographs are attached, it is expected that a silicon oxide film would of course be deposited at depths beyond 27: 1. Although it is not completely gap-filled with the silicon oxide film to confirm the step applicability, as can be seen from the step applicability confirmation, the gap-fill can be proceeded without a void as a matter of course according to the second embodiment.

도 11은 본 발명에 따라 실리콘 산화막을 증착한 트렌치의 다른 단면 SEM 사진이다. (a)는 트렌치 상부 쪽을 보여주는 고배율의 사진이고 (b)는 트렌치 바텀까지 보여주는 전체 사진이다. 이 경우도 트렌치의 탑 CD는 110nm이었고 바텀 CD는 100nm 정도였다. 실리콘 산화막 증착 방법은 제2 실시예에 따랐으며, 공정 온도는 480℃, 공정 압력은 8 Torr이었다. 11 is another SEM image of a trench in which a silicon oxide film is deposited according to the present invention. (a) is a high magnification photograph showing the upper side of the trench and (b) is a whole photograph showing the trench bottom. In this case, the trench top CD was 110nm and the bottom CD was about 100nm. The silicon oxide film deposition method was according to the second embodiment, and the process temperature was 480 占 폚 and the process pressure was 8 Torr.

도 11에 트렌치 길이 방향으로 오픈 부위의 길이를 측정하여 표시하였다. 약 70:1까지 실리콘 산화막이 증착된 것을 확인할 수 있다. 이것은 종래 30:1 이후로는 실리콘 산화막이 증착되지 않는 도 9의 결과 대비 매우 현저히 개선된 것이다. 단차 도포성 확인을 위하여 실리콘 산화막으로 완전히 갭-필한 상태는 아니지만, 단차 도포성 확인으로부터 알 수 있는 바와 같이, 상기의 제2 실시예대로 진행한다면 당연히 보이드없이 갭-필을 진행할 수 있을 것으로 예상된다. In FIG. 11, the length of the open portion was measured and displayed in the trench length direction. It can be seen that the silicon oxide film was deposited up to about 70: 1. This is a significant improvement over the result of FIG. 9 where no silicon oxide film is deposited after 30: 1. Although it is not completely gap-filled with the silicon oxide film to confirm the step applicability, as can be seen from the step applicability confirmation, it is expected that the gap-fill can be proceeded without a void without progressing according to the second embodiment. .

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실시예들은 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명 보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다. In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications are possible by those skilled in the art within the technical idea of the present invention. Is obvious. Embodiments of the invention have been considered in all respects as illustrative and not restrictive, which include the scope of the invention as indicated by the appended claims rather than the detailed description therein, the equivalents of the claims and all modifications within the means. I want to.

도 1은 본 발명에 따른 실리콘 산화막 증착 방법을 수행하기 적합한 박막 증착 장치의 개략도이다. 1 is a schematic diagram of a thin film deposition apparatus suitable for carrying out the silicon oxide film deposition method according to the present invention.

도 2는 본 발명의 일 실시예에 따른 실리콘 산화막 증착 방법의 가스 플로우 다이어그램이다.2 is a gas flow diagram of a silicon oxide film deposition method according to an embodiment of the present invention.

도 3은 도 2에 따른 공정 단면도이다. 3 is a cross-sectional view of the process according to FIG. 2.

도 4는 본 발명의 다른 실시예에 따른 실리콘 산화막 증착 방법의 가스 플로우 다이어그램이다.4 is a gas flow diagram of a silicon oxide film deposition method according to another embodiment of the present invention.

도 5는 본 발명의 또 다른 실시예에 따른 실리콘 산화막 증착 방법의 가스 플로우 다이어그램이다.5 is a gas flow diagram of a silicon oxide film deposition method according to another embodiment of the present invention.

도 6은 도 5에 따른 공정 단면도이다. 6 is a cross-sectional view of the process according to FIG. 5.

도 7은 본 발명의 또 다른 실시예에 따른 실리콘 산화막 증착 방법의 가스 플로우 다이어그램이다.7 is a gas flow diagram of a silicon oxide film deposition method according to another embodiment of the present invention.

도 8은 본 발명의 또 다른 실시예에 따른 실리콘 산화막 증착 방법의 가스 플로우 다이어그램이다.8 is a gas flow diagram of a silicon oxide film deposition method according to another embodiment of the present invention.

도 9는 종래 O3-TEOS 실리콘 산화막을 증착한 트렌치의 단면 SEM 사진이다. 9 is a cross-sectional SEM photograph of a trench in which a conventional O 3 -TEOS silicon oxide film is deposited.

도 10은 본 발명에 따라 실리콘 산화막을 증착한 트렌치의 단면 SEM 사진이다. 10 is a cross-sectional SEM photograph of a trench in which a silicon oxide film is deposited according to the present invention.

도 11은 본 발명에 따라 실리콘 산화막을 증착한 트렌치의 다른 단면 SEM 사 진이다. 11 is another SEM image of a trench in which a silicon oxide film is deposited according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1...박막 증착 장치 2...반응기1 ... thin film deposition apparatus 2 ... reactor

3...웨이퍼 블럭 4...샤워헤드 3 ... wafer block 4 ... shower head

5a, 5b, 5c...가스 라인 6a, 6b, 6c...가스 공급 장치5a, 5b, 5c ... gas line 6a, 6b, 6c ... gas supply

7...가스 공급부 10...웨이퍼7.Gas Supply 10 ... Wafer

20, 30, 40, 40'...실리콘 산화막20, 30, 40, 40 '... silicon oxide

Claims (14)

1종 이상의 실리콘 소스 및 상기 실리콘 소스의 분해를 일으키는 반응가스를 반응기 내에 공급하여 실리콘 산화막을 증착하되,At least one silicon source and a reaction gas causing decomposition of the silicon source are supplied into the reactor to deposit a silicon oxide film, 실리콘 산화막의 Si-O 결합 네트워크에 Si-H, Si-Cl 및 Si-F 결합 중의 적어도 어느 하나가 부분적으로 첨가된 형태로 실리콘 산화막을 증착하는 것을 특징으로 하는 실리콘 산화막 증착 방법.A silicon oxide film deposition method comprising depositing a silicon oxide film in a form in which at least one of Si-H, Si-Cl, and Si-F bonds is partially added to a Si-O bond network of a silicon oxide film. 제1항에 있어서, 상기 Si-H, Si-Cl 및 Si-F 결합은 상기 실리콘 소스로부터 제공되는 것을 특징으로 하는 실리콘 산화막 증착 방법. The method of claim 1, wherein the Si—H, Si—Cl, and Si—F bonds are provided from the silicon source. 제1항에 있어서, 상기 실리콘 소스로는 TEOS(tetra ethyl ortho silicate)와 상기 Si-H, Si-Cl 및 Si-F 결합 중의 적어도 어느 하나를 분자식 내에 포함하는 실리콘 화합물의 혼합물을 사용하는 것을 특징으로 하는 실리콘 산화막 증착 방법.The method of claim 1, wherein the silicon source is a mixture of a tetra ethyl ortho silicate (TEOS) and a silicon compound containing at least one of the Si-H, Si-Cl and Si-F bonds in a molecular formula is used. A silicon oxide film deposition method. 제3항에 있어서, 상기 TEOS, 실리콘 화합물 및 반응가스의 공급 유량을 조절하여, 상기 Si-O 결합과 상기 Si-H, Si-Cl 및 Si-F 결합의 비율을 조절하는 것을 특징으로 하는 실리콘 산화막 증착 방법.4. The silicon according to claim 3, wherein a ratio of the Si—O bond and the Si—H, Si—Cl, and Si—F bonds is controlled by adjusting a supply flow rate of the TEOS, the silicon compound, and the reaction gas. Oxide film deposition method. 제3항에 있어서, 상기 실리콘 화합물은 다음 구조식 중의 어느 하나를 가지 며, 여기서 R, R', R"는 각각 H, NH2, N(CnH2n+1)2, O(CnH2n+1), OSiCnH2n+3, CnHn+1 중의 어느 하나이고, n은 0과 자연수인 것을 특징으로 하는 실리콘 산화막 증착 방법.The method of claim 3, wherein the silicon compound has any one of the following structural formula, wherein R, R ', R "are each H, NH 2 , N (C n H 2n + 1 ) 2 , O (C n H 2n + 1 ), OSiC n H 2n + 3 , CnH n + 1 , and n is 0 and a natural number.
Figure 112007054949978-PAT00006
,
Figure 112007054949978-PAT00007
,
Figure 112007054949978-PAT00008
Figure 112007054949978-PAT00006
,
Figure 112007054949978-PAT00007
,
Figure 112007054949978-PAT00008
분자에 Si-H 결합을 1개 내지 3개 포함하는 실리콘 화합물을 포함하는 실리콘 소스와 상기 실리콘 소스의 분해를 일으키는 반응가스를 반응기 내에 공급하여 실리콘 산화막을 증착하는 것을 특징으로 하는 실리콘 산화막 증착 방법.A silicon oxide film deposition method comprising depositing a silicon oxide film by supplying a silicon source comprising a silicon compound containing 1 to 3 Si—H bonds in a molecule and a reaction gas causing decomposition of the silicon source into a reactor. 제6항에 있어서, 상기 반응가스는 O3, H2O2, H20 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 실리콘 산화막 증착 방법.7. The method of claim 6 wherein the reactive gas is O 3, H 2 O 2, H 2 0 and any one of a silicon oxide film deposition process, characterized in that selected from the group consisting of. 제6항에 있어서, 상기 실리콘 화합물은 다음 구조식을 가지며, 여기서 R, R', R"는 각각 H, NH2, N(CnH2n+1)2, O(CnH2n+1), OSiCnH2n+3, CnHn+1 중의 어느 하나이며, n은 0과 자연수인 것을 특징으로 하는 실리콘 산화막 증착 방법.The method of claim 6, wherein the silicon compound has the following structural formula, wherein R, R ', R "are each H, NH 2 , N (C n H 2n + 1 ) 2 , O (C n H 2n + 1 ) , OSiC n H 2n + 3 , CnH n + 1 , n is 0 and a natural number, characterized in that the silicon oxide film deposition method.
Figure 112007054949978-PAT00009
Figure 112007054949978-PAT00009
제6항에 있어서, 상기 실리콘 화합물은 다음 구조식을 가지는 테트라에틸 실란디아민(tetraethyl silanediamine)인 것을 특징으로 하는 실리콘 산화막 증착 방법.The method of claim 6, wherein the silicon compound is tetraethyl silanediamine having the following structural formula.
Figure 112007054949978-PAT00010
Figure 112007054949978-PAT00010
제1항, 제3항 및 제6항 중 어느 하나의 항에 있어서, 상기 증착은 화학 기상 증착(CVD), 원자층 증착(ALD), 싸이클릭 CVD 및 이들의 조합 중의 어느 하나인 것을 특징으로 하는 실리콘 산화막 증착 방법.The method of claim 1, wherein the deposition is any one of chemical vapor deposition (CVD), atomic layer deposition (ALD), cyclic CVD, and combinations thereof. Silicon oxide film deposition method. 제10항에 있어서, 공정 온도는 200 내지 600℃이고, 공정 압력은 1 내지 760 Torr인 것을 특징으로 하는 실리콘 산화막 증착 방법.The method of claim 10, wherein the process temperature is 200 to 600 ° C. and the process pressure is 1 to 760 Torr. 제6항에 있어서, 상기 실리콘 소스는 TEOS를 더 포함하며, 상기 실리콘 화합물과 TEOS는 동시에 공급하거나 순차적으로 공급하는 것을 특징으로 하는 실리콘 산화막 증착 방법.The method of claim 6, wherein the silicon source further comprises TEOS, and the silicon compound and the TEOS are simultaneously or sequentially supplied. 제1항, 제3항 및 제6항 중 어느 하나의 항에 있어서, 상기 실리콘 소스는 N2, He, Ar 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나인 캐리어 가스로 운반하여 공급하는 것을 특징으로 하는 실리콘 산화막 증착 방법. 7. The method of claim 1, 3, and 6, wherein the silicon source is delivered to the carrier gas which is any one selected from the group consisting of N 2 , He, Ar, and combinations thereof. A silicon oxide film deposition method. 제1항, 제3항 및 제6항 중 어느 하나의 항에 있어서, 상기 실리콘 산화막 증착 후에 H2O, N2 또는 O2 분위기에서 어닐하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 산화막 증착 방법. The method of claim 1, further comprising annealing in an H 2 O, N 2 or O 2 atmosphere after deposition of the silicon oxide film. .
KR1020070075682A 2007-07-27 2007-07-27 Method of depositing silicon oxide layer with increased gap-fill ability KR20090011765A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070075682A KR20090011765A (en) 2007-07-27 2007-07-27 Method of depositing silicon oxide layer with increased gap-fill ability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070075682A KR20090011765A (en) 2007-07-27 2007-07-27 Method of depositing silicon oxide layer with increased gap-fill ability

Publications (1)

Publication Number Publication Date
KR20090011765A true KR20090011765A (en) 2009-02-02

Family

ID=40682851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075682A KR20090011765A (en) 2007-07-27 2007-07-27 Method of depositing silicon oxide layer with increased gap-fill ability

Country Status (1)

Country Link
KR (1) KR20090011765A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012051120A2 (en) * 2010-10-15 2012-04-19 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
KR20150101431A (en) * 2014-02-26 2015-09-03 램 리써치 코포레이션 Inhibitor plasma mediated atomic layer deposition for seamless feature fill
US9144147B2 (en) 2011-01-18 2015-09-22 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
WO2012051120A2 (en) * 2010-10-15 2012-04-19 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
WO2012051120A3 (en) * 2010-10-15 2012-06-14 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US9144147B2 (en) 2011-01-18 2015-09-22 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
KR20150101431A (en) * 2014-02-26 2015-09-03 램 리써치 코포레이션 Inhibitor plasma mediated atomic layer deposition for seamless feature fill
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition

Similar Documents

Publication Publication Date Title
US7297608B1 (en) Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
KR20090011765A (en) Method of depositing silicon oxide layer with increased gap-fill ability
US7148155B1 (en) Sequential deposition/anneal film densification method
US6624091B2 (en) Methods of forming gap fill and layers formed thereby
US10049921B2 (en) Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US7803722B2 (en) Methods for forming a dielectric layer within trenches
KR20230121715A (en) Method for forming film filled in trench without seam or void
US8728958B2 (en) Gap fill integration
US7790633B1 (en) Sequential deposition/anneal film densification method
TWI534290B (en) Conformal layers by radical-component cvd
KR101837648B1 (en) In­situ ozone cure for radical­component cvd
US6331494B1 (en) Deposition of low dielectric constant thin film without use of an oxidizer
US20150118863A1 (en) Methods and apparatus for forming flowable dielectric films having low porosity
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
US20070212850A1 (en) Gap-fill depositions in the formation of silicon containing dielectric materials
US20020076944A1 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
US20040018750A1 (en) Method for deposition of nitrogen doped silicon carbide films
WO1998008249A1 (en) Method and apparatus for depositing a planarized dielectric layer on a semiconductor substrate
JP2013515355A (en) Wet oxidation process performed on dielectric material formed from flowable CVD process
KR20150022677A (en) METHOD FOR FORMING SiOCH FILM USING ORGANOAMINOSILANE ANNEALING
TWI517298B (en) Controlled air gap formation
JP5248316B2 (en) Method for forming dielectric film and novel precursor for carrying out the method
KR20120044992A (en) Method of forming silicon oxide containing films
WO2003019619A2 (en) A low-k pre-metal dielectric semiconductor structure
US7271112B1 (en) Methods for forming high density, conformal, silica nanolaminate films via pulsed deposition layer in structures of confined geometry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application