KR0117168Y1 - 아이아이엘(i^2l)반도체장치 - Google Patents
아이아이엘(i^2l)반도체장치 Download PDFInfo
- Publication number
- KR0117168Y1 KR0117168Y1 KR2019940026100U KR19940026100U KR0117168Y1 KR 0117168 Y1 KR0117168 Y1 KR 0117168Y1 KR 2019940026100 U KR2019940026100 U KR 2019940026100U KR 19940026100 U KR19940026100 U KR 19940026100U KR 0117168 Y1 KR0117168 Y1 KR 0117168Y1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity diffusion
- diffusion region
- region
- semiconductor device
- transistor
- Prior art date
Links
- 239000012535 impurity Substances 0.000 claims abstract description 82
- 238000009792 diffusion process Methods 0.000 claims abstract description 78
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000926 separation method Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
본 고안은 I²L(Integrated Injection Logic) 반도체 장치에 관한 것으로, 특히 미세인젝터(injector) 전류로 동작 가능하며 각 다중 콜렉터 출력단에 전류이득을 균등하게 배분할 수 있는 I²L 반도체 장치에 관한 것이다. 상기와 같은 본 고안의 I²L 반도체 장치는 P형 반도체 기판의 일정영역에 형성되는 베리드층과, 상기 베리드층상의 전면에 형성되는 저농도 n형의 에피택셜층과 상기 에피택셜층상에 일방향으로 각각 분리되어 반복적으로 형성되는 제 1 p+ 불순물 확산영역과 상기 제 1 p+ 불순물 확산영역내에 각각 분리되어 형성되는 복수개의 제 1 n+ 불순물 확산영역과, 반도체 기판의 일측에 메인영역이 형성되고 그에 연결되어 2n(n = 0, 1, 2, …)번째의 제 1 p+ 불순물 확산영역 일측에 수평방향으로 분리되어 서브영역이 형성되는 제 2 n+ 불순물 확산영역과, 상기 제 2 n+ 불순물 확산영역의 타측에 메인영역이 형성되고 그에 연결되어 2n-1(n = 1, 2, 3, …)번째의 제 1 p+ 불순물 확산영역 일측에 수평방향으로 분리되어 서브영역이 형성되는 제 2 p+ 불순물 확산영역과 상기 각각의 불순물 확산영역에 형성되는 콘택홀을 포함하여 구성된다.
Description
제1도는 일반적인 I²L 반도체 장치의 회로도.
제2도 (a)는 종래의 I²L 반도체 장치의 레이아웃도.
(b)는 제2도 (a)의 A-A' 선에 따른 구조단면도.
(c)는 제2도 (a)의 하나의 셀 구성을 나타낸 회로도.
제3도 (a)는 본 고안의 I2L 반도체 장치의 레이아웃도.
(b)는 제3도 (a)의 B-B' 선에 따른 구조단면도.
(c)는 제3도 (a)의 하나의 셀 구성을 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
40a : 제 1 n+ 불순물 확산영역 40b : 제 2 n+ 불순물 확산영역
41a : 제 1 p+ 불순물 확산영역 41b : 제 2 p+ 불순물 확산영역
42 : 에피택셜층 43 : 콘택홀
44 : 베리드층 45 : P형 반도체기판
46 : npn 제1콜렉터 47 : npn 제2콜렉터
48 : npn 제3콜렉터 49 : npn 제4콜렉터
50 : npn 에미터 51 : pnp 에미터
52 : pnp 베이스 53 : npn 베이스
본 고안은 I²L(Integrated Injection Logic) 반도체 장치에 관한 것으로, 특히 미세인젝터(injector) 전류로 동작 가능하며 각 콜렉터 출력단에 전류이득을 균등하게 배분할 수 있는 I²L 반도체 장치에 관한 것이다.
일반적으로 I²L 반도체 장치는 I²L 바이포울러 LSI(Large Scale Intergrated circuit)용 논리회로로서 개발된 것이다.
이 소자의 특성은 소자분리가 일체 필요없고, 부하소자를 매우 소형으로 만들 수 있고, 마스크의 수가 적게 든다는 점이다.
현재의 I²L의 프로토타입(원형)에서는 속도가 10ns 이하, 소비전력이 1nW, 칩당의 집적도가 약 3000 게이트 이상이다.
이 논리회로는 1972년에 열린 ISSCC(International Solid State Circuit Conference)에서 서독의 IBM사와 네덜란드의 Philips사가 독자적으로 제안한 것이다. 이 논리회로에 관한 미국의 특허는 제 3736477호이다.
이하, 첨부된 도면을 참고하여 종래의 I²L 반도체 장치에 관하여 설명하면 다음과 같다.
제1도는 일반적인 I²L 반도체 장치의 회로도이고, 제2도 (a)는 종래의 I²L 반동체 장치의 레이아웃도이다.
그리고 제2도 (b)는 제2도 (a)의 A-A' 선에 따른 구조단면도이다.
그리고 제2도 (c)는 제2도 (a)의 하나의 셀 구성을 나타낸 회로도이다. 먼저, 일반적인 I²L 반도체 장치의 회로도인 제1도에서와 같이, I²L 반도체 장치는 구조상 pnp 트랜지스터와 npn 트랜지스터가 하나의 단위 셀(cell)로 묶여 있으며, 에피텍셜 영역(Epitaxial Layer)을 npn 트랜지스터의 에미터(emitter)로 하여 여러개의 콜렉터가 동시에 출력을 행하여 로직(logic)을 구현하게 된다.
전류 공급원인 인젝터를 사이에 두고 그 양쪽으로 npn 트랜지스터를 병렬로 배열하여 로직을 구현하게 되는데 이때 인젝터는 여러개의 셀에 대하여 공통으로 전류를 공급하게 된다.
그리고 그 반대쪽(인젝터에 대하여)에는 npn 트랜지스터의 에미터(베리드영역, 에피텍셜 영역)를 연결하기 위하여 n+ 의 확산영역들이 둘러 싸여 있으며 각각의 npn 트랜지스터 사이에까지 분포되어 있다.
그리고 상기와 같은 구성을 갖는 종래의 I²L 반도체 장치의 레이아웃도인 제2도(a)를 참고하여 종래의 I²L 반도체 장치에 대하여 상세히 설명하면 다음과 같다. 먼저, P형 반도체 기판(25)에 트랜지스터가 P형 반도체 기판(25)과 함께 작용하여 일으키는 PNPN 스위치 동작을 방지하고, 집적회로의 구성에 있어서 직렬저항을 줄이기 위한 베리드영역(Burried Layer)(24)과 상기 베리드영역(24)이 형성된 P형 반도체 기판(25)에 형성되는 고저항 저농도 n형의 에피텍셜층(22)과 상기 에피텍셜층(22)상에 P형과 n형의 불순물을 교대로 주입하여 형성되는 인젝터(injector)로 사용되는 pnp형의 제1트랜지스터(Q1)와 복수개의 콜렉터를 갖는 npn형의 제2트랜지스터(Q2)의 셀(cell)을 복수개 형성한다.(제2도 (a)에서는 5개의 셀).
상기 인젝터는 여러개의 셀에 공통으로 전류를 공급하게 된다.
에피텍셜층(22)이 형성된 P형 반도체 기판(25)의 일정영역에 형성되어 각 셀에 전류를 공급하기 위한 인젝터의 공통 에미터(28)로 사용되는 제 2 p+ 불순물 확산영역(21b)과 P형 반도체 기판(25)의 일정영역에 각각 분리되어 형성되는 상기 제2트랜지스터(Q2)의 복수개의 콜렉터(31)(32)(33)(34)로 사용되는 제 1 n+ 불순물 확산영역(20a)과 상기 제1 n+ 불순물 확산영역(20a)을 감싸는 형태로 형성되어 각셀의 인젝터로 사용되는 제 1 트랜지스터(Q1)의 콜렉터로 사용되는 제 1 p+ 불순물 확산영역(21a)과 (상기 제 1 p+ 불순물 확산영역(21a)의 일정영역에 각 셀의 제2트랜지스터(Q2)의 베이스(30)로 사용되는 콘택홀(23)이 형성된다.).
상기 각 셀의 제 1 p+ 불순물 확산영역(21a)과 분리되어 제1 트랜지스터(Q1)의 접지된 베이스(29)로 사용되고 각 셀의 제2 트랜지스터(Q2)의 에미터(27)로 사용하기 위하여 각 셀의 제 1 p+ 불순물 확산영역(21a) 사이사이에 형성되는 제 2 n+ 불순물 확산영역(20b)을 포함하여 구성한다.
상기와 같이 구성된 종래의 I²L 반도체 장치는 인젝터로 사용되는 제1트랜지스터(Q1)에 구동전류(제2도 (a)에서는 5개의 셀로 구성되어 있으므로 5개의 인젝터에 해당하는)를 인가하고 복수개의 콜렉터(31)(32)(33)(34)를 갖는 제2 트랜지스터(Q2)의 베이스 입력단(30)에 로직값을 입력하면 출력값을 얻게 된다.
각 출력값의 형태는 각 셀의 트랜지스터의 연결방법에 의해 결정되게 된다.
그러나 상기와 같은 종래의 I²L 반도체 장치에 있어서는 인젝터로 사용되는 제1 트랜지스터(Q1)의 전류이득이 적어서 I²L 반도체 장치의 로직 구동전류가 많이 필요하고, 종래의 I²L 반도체 장치의 레이아웃도인 제2도(a)에서와 같이, 인젝터의 공통 에미터(29)로 사용되는 제 2 p+ 불순물 확산영역(21b)과 각 셀의 제 1 p+ 불순물 확산영역(21a)의 사이사이에 형성되는 제 2 n+ 불순물 확산영역(20b)과의 간격(제2도(a)에서 a)보다 제 2 p+ 불순물 확산영역(21b)과 제 1 p+ 불순물 확산영역(21a)과의 간격(제2도 (a)에서 b)이 넓어 인젝터 주입전류가 접지로 흘러들어 전류의 손실이 많게 된다.
그리고 제2 트랜지스터(Q2)의 제 1, 2, 3, 4 콜렉터(31)(32)(33)(34)의 각각의 전류이득(βF)이 달라서 다음 로직으로 이어질 경우 정확한 로직레벨의 전환이 어려운 문제점이 있었다(βF1 ＞ βF2 ＞ βF3 ＞ βF4). 본 고안은 상기와 같은 종래의 I²L 반도체 장치의 문제점을 해결하기 위하여 안출한 것으로써, 미세인젝터 전류로 동작 가능하며 각 콜렉터 출력단에 전류이득을 균등하게 배분할 수 있는 I²L 반도체 장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 고안의 I²L 반도체 장치를 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.
제3도 (a)는 본 고안의 I²L 반도체 장치의 레이아웃도이고, (b)는 제3도 (a)의 B-B'선에 따른 구조단면도이고, (c)는 제3도 (a)의 하나의 셀 구성을 나타낸 회로도이다.
먼저, P형 반도체 기판(45)의 일정영역에 형성되는 베리드층(44)과 상기 베리드층(44상의 전면에 형성되는 저농도 n형의 에피텍셜층(42)과 상기 에피텍셜층(42)상에 일방향으로 각각 분리되어 반복적으로 형성되는 제 1 p+ 불순물 확산영역(41a)과 상기 제 1 p+ 불순물 확산영역(41a)내에 각각 분리되어 형성되는 복수개의 제 1 n+ 불순물 확산영역(40a)과 P형 반도체 기판(45)의 일측에 메인(main) 영역이 형성되고 그에 연결되어 2n(n = 0, 1, 2, …)번째의 제 1 p+ 불순물 확산영역(41a) 일측에 수평방향으로 분리되어 서브영역이 형성되는 제 2 n+ 불순물 확산영역(40b)과 상기 제 2 n+ 불순물 확산영역(40b)의 타측에 메인영역이 형성되고 그에 연결되어 2n-1(n = 1, 2, 3, …)번째의 제 1 p+ 불순물 확산영역(41a)일측에 수평방향으로 분리되어 서브 영역이 형성되는 제 2 p+ 불순물 확산영역(41b)과 상기 각각의 불순물 확산영역에 형성되는 콘택홀(43)을 포함하여 구성된다.
그리고 제 1 p+ 불순물 확산영역(41a)의 콘택홀(43)은 상기 제 1 p+ 불순물 확산영역(41a)내에 형성된 복수개의 제 1 n+ 불순물 확산영역(40a)을 양측에 두고 중앙부에 형성된다.
그리고 제 2 p+ 불순물 확산영역(41b)의 메인영역과 제 1 p+ 불순물 확산영역(41a)의 분리 간격(제3도 (a)의 b)보다 제 2 n+ 불순물 확산영역(40b)의 서브영역과 제 1 p+ 불순물 확산영역(41a)의 메인영역의 분리간격(제3 (a)의 a)이 넓게 형성되고, 제 2 p+ 불순물 확산영역(41b)의 메인영역과 제 1 p+ 불순물 확산영역(41a)의 분리간격(제3도 (a)의 b)보다 제 2 p+ 불순물 확산영역(41b)의 서브영역과 제 1 p+불순물 확산영역(41a)의 분리간격(제3도 (a)의 c)이 좁게 형성된다. 그리고 제 2 p+불순물 확산영역(41b)의 메인영역과 제 1 p+불순물 확산영역(41a)의 분리간격(제3도 (a)의 b)보다 제 2 n+불순물 확산영역(40b)의 메인영역과 제 2 p+ 불순물 확산영역(41b)의 서브영역이 분리간격(제3도 (a)의 d)이 넓게 형성된다.
상기와 같이 구성된 본 고안의 I²L 반도체 장치는 제 2 p+ 불순물 확산영역(41b)이 I²L 반도체 장치의 인젝터로 사용되는 pnp형의 제1 트랜지스터(Q1)의 공통 에미터로 동작되고, 에피텍셜층(42)이 베이스로, 제 1 p+ 불순물 확산영역(41a)이 제1 트랜지스터(Q1)의 콜렉터와 npn형의 제2트랜지스터(Q2)의 베이스로 동작된다.
그리고 제 2 n+ 불순물 확산영역(40b)이 다중 콜렉터를 갖는 npn형의 제2트랜지스터(Q2)의 에미터로 동작되고, 제 1 n+ 불순물 확산영역(40a)이 제2 트랜지스터(Q2)의 다중 콜렉터로 동작하게 된다.
상기와 같은 본 고안의 I²L 반도체 장치는 인젝터로 사용되는 제1 트랜지스터(Q1)의 pnp 에미터(51)단자로 구동전류가 인가되면 pnp 베이스(52)를 거쳐 증폭되어, 특정한 로직값을 입력하는 제2트랜지스트(Q1)의 npn 베이스(53)로 입력되게 되어, 제2 트랜지스터(Q2)의 npn 제 1, 2, 3, 4 콜렉터(46)(47)(48)(49)로 각 셀의 트랜지스터 연결방법에 의해 결정되는 로직값을 출력하게 된다.
이때 제2 트랜지스터(Q2)의 npn 에미터(50)가 접지되어 있어 제2트랜지스터(Q2)의 출력값은 npn 베이스(53)로 입력되는 전류값에 의해 변화하게 된다. 상기와 같은 본 고안의 I²L 반도체 장치는 제 2 p+ 불순물 확산영역(41b)의 메인영역과 제 1 p+ 불순물 확산영역(41a)의 분리간격(제3도 (a)의 b)보다 제 2 n+ 불순물 확산영역(40b)의 서브영역과 제 1 p+ 불순물 확산영역(41a)의 메인영역의 분리간격(제3도 (a)의 a)이 넓게 형성되어 인젝터로 사용되는 제1트랜지스터(Q1) 에미터로 주입되는 전류가 접지로 흘러드는 것을 막아 전류의 손실을 막는다. 그러므로 전류이득(βF)을 높여 I²L 반도체 장치의 로직 구동전류를 줄이는 효과가 있다.
그리고 제2트랜지스터(Q2)의 npn 베이스 콘택홀을 중앙에 위치되게 하여 npn 제1, 2, 3, 4 콜렉터(46)(47)(48)(49) 각각의 전류이득(βF)이 균일하여 다음 로직으로 이어질 때 정확한 로직레벨의 전달이 이루어지는 효과가 있다(βF1 βF2 βF3 βF4).
Claims (5)
- P형 반도체 기판의 일정영역에 형성되는 베리드층과 상기 베리드층상의 전면에 형성되는 저농도 n형의 에피텍셜층과 상기 에피텍셜층상에 일방향으로 각각 분리되어 반복적으로 형성되는 제 1 p+ 불순물 확산영역과 상기 제 1 p+ 불순물 확산영역내에 각각 분리되어 형성되는 복수개의 제 1 n+ 불순물 확산영역과 반도체 기판의 일측에 메인영역이 형성되고 그에 연결되어 2n(n = 0, 1, 2, …)번째의 제 1 p+ 불순물 확산영역 일측에 수평방향으로 분리되어 서브영역이 형성되는 제 2 n+ 불순물 확산영역과 상기 제 2 n+ 불순물 확산영역의 타측에 메인영역이 형성되고 그에 연결되어 2n-1(n = 1, 2, 3, …)번째의 제 p+ 불순물 확산영역 일측에 수평방향으로 분리되어 서브영역이 형성되는 제 2 p+ 불순물 확산영역과 상기 각각의 불순물 확산영역에 형성되는 콘택홀을 포함하여 구성됨을 특징으로 하는 I²L 반도체 장치.
- 제1항에 있어서, 제 1 p+ 불순물 확산영역의 콘택홀은 상기 제 1 p+ 불순물 확산영역내에 형성된 복수개의 제 1 n+ 불순물 확산영역을 양측에 두고 중앙부에 형성되는 것을 특징으로 하는 I²L 반도체 장치.
- 제1항에 있어서, 제 2 p+ 불순물 확산영역의 메인영역과 제 1 p+ 불순물 확산영역의 분리간격 보다 제 2 n+ 불순물 확산영역의 서브영역과 제 2 p+ 불순물 확산영역의 메인영역의 분리간격이 넓게 형성되는 것을 특징으로 하는 I²L 반도체 장치.
- 제1항에 있어서, 제 2 p+ 불순물 확산영역의 메인영역과 제 1 p+ 불순물 확산영역의 분리간격 보다 제 2 p+ 불순물 확산영역의 서브영역과 제 1 p+ 불순물 확산영역의 분리간격이 좁게 형성되는 것을 특징으로 하는 I²L 반도체 장치.
- 제1항에 있어서, 제 2 p+ 불순물 확산영역의 메인영역과 제 1 p+ 불순물 확산영역의 분리간격 보다 제 2 n+ 불순물 확산영역의 메인영역과 제 2 p+ 불순물 확산영역의 서브영역의 분리간격이 넓게 형성되는 것을 특징으로 하는 I²L 반도체 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940026100U KR0117168Y1 (ko) | 1994-10-06 | 1994-10-06 | 아이아이엘(i^2l)반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940026100U KR0117168Y1 (ko) | 1994-10-06 | 1994-10-06 | 아이아이엘(i^2l)반도체장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015648U KR960015648U (ko) | 1996-05-17 |
| KR0117168Y1 true KR0117168Y1 (ko) | 1998-04-22 |
Family
ID=19394956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019940026100U KR0117168Y1 (ko) | 1994-10-06 | 1994-10-06 | 아이아이엘(i^2l)반도체장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0117168Y1 (ko) |
-
1994
- 1994-10-06 KR KR2019940026100U patent/KR0117168Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015648U (ko) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3823353A (en) | Multilayered vertical transistor having reach-through isolating contacts | |
| US3922565A (en) | Monolithically integrable digital basic circuit | |
| US3982266A (en) | Integrated injection logic having high inverse current gain | |
| KR100334381B1 (ko) | 유도성부하소자용집적드라이버회로 | |
| US5051612A (en) | Prevention of parasitic mechanisms in junction isolated devices | |
| KR0117168Y1 (ko) | 아이아이엘(i^2l)반도체장치 | |
| Murphy et al. | Collector diffusion isolated integrated circuits | |
| US4475119A (en) | Integrated circuit power transmission array | |
| US3971060A (en) | TTL coupling transistor | |
| CA1097752A (en) | Current mirror circuit | |
| US20050056907A1 (en) | Power transistor and semiconductor integrated circuit using the same | |
| EP0037818B1 (en) | Current source having saturation protection | |
| KR0179898B1 (ko) | 반도체소자의 바디-콘택 구조 | |
| US4599635A (en) | Semiconductor integrated circuit device and method of producing same | |
| KR100271845B1 (ko) | 반도체 장치 | |
| US4979011A (en) | SCR structure for fast turn-on switching | |
| US4163244A (en) | Symmetrical integrated injection logic circuit | |
| KR100188106B1 (ko) | 집적 주입 논리 | |
| KR0169361B1 (ko) | 집적 주입 논리의 제조 방법 | |
| GB2106320A (en) | Semiconductor integrated injection logic circuit device and fabrication method thereof | |
| Hart et al. | Bipolar LSI takes a new direction with integrated injection logic | |
| JPH08222640A (ja) | 半導体集積回路装置 | |
| KR0118637Y1 (ko) | 집적주입 논리회로소자 | |
| US6933751B2 (en) | Integrated Schottky transistor logic configuration | |
| US4035828A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |