KR0116954Y1

KR0116954Y1 - Ic chip tester

Info

Publication number: KR0116954Y1
Application number: KR92000983U
Authority: KR
Inventors: 전영준
Original assignee: 이희종; 엘지산전 주식회사
Priority date: 1992-01-24
Filing date: 1992-01-24
Publication date: 1998-05-15
Also published as: KR930018542U

Abstract

본 고안에 따르면 PCB에 삽입된 IC의 불량상태를 체크하기 위하여 고안된 것으로. 종래의 그레이 코드 방식에 의해 각 회로마다 다른 종류의 함수신호를 인가한 후 각각 테스트 하였으나, 본 고안에 의하여 복수개의 입력신호를 병렬처리하여 동시에 입력시킨 후 로우상태 또는 하이상태를 IC의 불량상태를 검사한다.According to the present invention is designed to check the defective state of the IC inserted in the PCB. Each circuit was tested by applying a different function signal to each circuit by the conventional gray code method. However, according to the present invention, a plurality of input signals are processed in parallel to be input at the same time. Check it.

Description

IC chip tester

제1도는 종래 IC 칩 테스터기의 구성 블럭도1 is a block diagram of a conventional IC chip tester

제2도는 제1도에 따른 CRC 발생기의 회로도2 is a circuit diagram of a CRC generator according to FIG.

제3도는 본 고안에 따른 IC칩 테스터기의 구성 블럭도3 is a block diagram of the IC chip tester according to the present invention

제4도는 제3도에 따른 카운터부의 회로도4 is a circuit diagram of a counter unit according to FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : CPU 부2 : 제어신호 발생부3 : 오실레이터1 CPU 2 Control signal generator 3 Oscillator

4 : 클럭 발생 회로부5 : 그레이 코드 발생부4 clock generation circuit 5 gray code generating unit

6 : 테스트 신호 발생기7 : 릴레이6: test signal generator 7: relay

8 : 테스트 신호 발생부9 : 검사부8: test signal generator 9: inspection unit

14 : 병렬 신호 처리부15 : 카운터부14 parallel signal processing unit 15 counter unit

본 고안은 IC 칩 테스터기에 관한 것으로서, 특히 디지탈 IC를 포함하고 있는 PCB기판에 삽입된 IC 칩을 검사하여 불량상태를 판단하는 테스터기에 관한 것이다.The present invention relates to an IC chip tester, and more particularly, to a tester for determining a defective state by inspecting an IC chip inserted in a PCB substrate including a digital IC.

일반적으로 IC 칩 테스터기는 전자제품의 생산라인에서 대량으로 생산되는 각종 부품이 삽입된 PCB 기판을 검사하는데 유용하게 활용되고 있다.In general, IC chip testers are useful for inspecting PCB boards in which various components produced in large quantities are produced in electronic production lines.

즉 PCB 기판의 쇼트(short), 납땜불량 및 부품의 불량상태를 짧은 시간내에 판별할 수 있다.That is, short circuits, poor soldering, and defective parts of the PCB can be determined within a short time.

제1도는 종래 IC 칩 테스터기의 구성 블럭도로서, 사용자의 제어신호에 따라 어드레스 신호와 테이타 신호를 각각 출력시키기 위한 CPU(1)와 상기 CPU(1)의 어드레스 신호에 따라 제어 명령 신호를 출력하기 위한 제어신호 발생부(2)와, 오실레이터(3)의 출력신호를 상기 CPU(1)의 테이터 신호에 따라 일정 클럭 신호를 만들어 출력시키기 위한 클럭 발생부(4)와, 동시에 입력되는 제어신호 발생부(2)와 클럭발생부(4)의 출력 신호에 의해 n개의 그레이 코드 신호를 출력하기 위한 그레이코드 발생부(5)와, 테스트 신호 발생기(6)와 릴레이(7)로 이루어져 입력되는 그레이 코드 발생부(5)의 출력신호에 의해 2ⁿ개의 테스트 신호를 출력시키기 위한 테스트 신호 발생부(8)와, 입력되는 테스트 신호 발생부(8)의 소정 출력신호를 소정검사하고자 하는 IC 칩에 입력시킨 후 다시 출력시키기 위한 검사부(9)와, 버스신호 선택기(10), CRC 발생기(11)로 이루어져 입력되는 검사부(9)의 출력신호를 순환 중복 검사하여 검사된 값을 출력시키기 위한 순환 검사부(12)와, 입력되는 순환 검사부(12)의 출력 신호를 저장한 후 CPU부(1)에 출력시키기 위한 레지스터(13)로 구성되어 있다.1 is a block diagram of a conventional IC chip tester, and outputs a control command signal in accordance with an address signal of a CPU 1 and a CPU 1 for outputting an address signal and a data signal according to a control signal of a user. The control signal generator 2 and the clock generator 4 for generating and outputting a constant clock signal according to the data signal of the CPU 1 and the output signal of the oscillator 3 are simultaneously generated. Gray inputted by the gray code generator 5 for outputting n gray code signals by the output signals of the unit 2 and the clock generator 4, the test signal generator 6, and the relay 7 A test signal generator 8 for outputting 2 ⁿ test signals by the output signal of the code generator 5 and a predetermined output signal of the input test signal generator 8 to a predetermined chip After input Circulation inspection unit 12 for cyclically overlapping the output signal of the inspection unit 9 inputted by the inspection unit 9, the bus signal selector 10, and the CRC generator 11 to output the time-tested output And a register 13 for storing the output signal of the input cyclic inspection unit 12 and outputting it to the CPU unit 1.

여기서 n은 임의의 양의 정수이다.Where n is any positive integer.

이와 같이 구성된 종래기술의 동작설명을 제1도 및 제2도를 참조하여 아래에서 설명한다.The operation description of the prior art thus constructed will be described below with reference to FIGS. 1 and 2.

CPU부(1)는 어드레스 신호를 제어신호 발생부(2)에 전하고 또한 데이타 신호를 오실레이터(3)의 기본 클럭신호와 제어신호 발생부(2)의 제어 명령신호와 함께 클럭발생부(4)에 전한다.The CPU unit 1 transmits an address signal to the control signal generator 2 and transmits the data signal to the clock generator 4 together with the basic clock signal of the oscillator 3 and the control command signal of the control signal generator 2. To tell.

클럭발생부(4)는 그레이코드 발생부(5)에 소정 클럭신호를 인가시킴으로 그레이 코드신호를 발생시키는데 이 그레이 코드신호는 2진법의 형태를 써서 서로 인접한 수의 표시를 반드시 한자리만 다르도록 조립한 부호의 형태이다.The clock generator 4 generates a gray code signal by applying a predetermined clock signal to the gray code generator 5. The gray code signal is assembled in such a manner that the numbers of adjacent numbers differ by only one digit using a binary form. It is in the form of a sign.

그레이 코드 발생부(5)는 4가지의 그레이 코드신호(G1-G4)를 테스트 신호 발생기(6)에 출력시키고 이 테스트 신호 발생기(6)는 2⁴개의 함수 신호 즉 16개의 신호를 출력시킨다.The gray code generator 5 outputs four gray code signals G1-G4 to the test signal generator 6, and the test signal generator 6 outputs 2 ⁴ function signals, that is, 16 signals.

이 16개의 테스트 신호는 IC 칩의 성격에 따라 원하는 특성을 선택하여 쓸 수 있으며 릴레이(7)를 통해 검사할 IC 칩에 입력된다.These 16 test signals can be selected and used according to the characteristics of the IC chip, and are input to the IC chip to be inspected through the relay 7.

여기서 검사부(9)의 검사될 IC 칩의 출력은 미리 정해진 입력 테스트 신호에 따라 버스 신호 선택기(10)를 경유하여 CRC(Cyclical Redundancy Check) 발생기(11)에 입력된다.Here, the output of the IC chip to be inspected by the inspection unit 9 is input to the CRC (Cyclical Redundancy Check) generator 11 via the bus signal selector 10 according to a predetermined input test signal.

이 CRC 발생기(11)는 순환 중복 검사기로 IC 칩의 각 노드(node)를 순환하면서 각각 검사한다.The CRC generator 11 checks each node of the IC chip while circulating with the cyclic redundancy checker.

여기서 검사부(9)의 출력신호는 복수개의 버스 라인이기 때문에 버스신호 선택기(10)에서 원하는 테스트 신호를 전송해온 라인을 선택한다.Here, since the output signal of the inspection unit 9 is a plurality of bus lines, the bus signal selector 10 selects a line to which a desired test signal has been transmitted.

또한 제2도는 CRC 발생기(11)의 상세 회로도로서 동작설명은 다음과 같다.2 is a detailed circuit diagram of the CRC generator 11, the operation of which is as follows.

검사부(9)의 출력신호인 테스트 신호가 포함된 버스라인 신호(B/L)는 테스트용 IC(IC4-IC9)에 입력되어 코드가 테스트되고, 클럭신호 발생용 IC(IC2, IC3)에서 테스트용 IC(IC4-IC9)에 클럭신호를 각각 입력시킨다.The bus line signal B / L including the test signal, which is an output signal of the inspection unit 9, is input to the test ICs IC4-IC9, and the code is tested. The clock signals are input to the ICs IC4-IC9, respectively.

이 클럭신호 발생용 IC(IC2, IC3)는 버스 신호 선택기(10)의 IC(IC1)를 통해 테스트용 IC(IC4-IC9)중에서 하나씩 차례로 선택한다.The clock signal generation ICs IC2 and IC3 are selected one by one from the test ICs IC4-IC9 through the IC IC1 of the bus signal selector 10.

즉, 테스트용 IC(IC4-IC9)에서 테스트가 끝났다는 신호가 들어오면 클럭신호 발생용 IC(IC2, IC3)는 클럭신호의 공급을 멈추고 IC(IC1)를 통해 테스트용 IC(IC4-IC9)에서 어느 하나를 차례 차례로 선택하여 그동안 저장되어 있는 테스트 신호의 검사값을 읽어낼 준비를 하고, CRC체크신호(CRC)가 IC(IC1)와 쉬프트 레지스터용 IC(13a)에 입력되면 검사된 코드값이 쉬프트 레지스터용 IC(13a)에 차례로 입력된 후 버퍼(13b)를 통하여 CPU부(1)에 전달되게 되어 본체의 코드값과 비교한다.That is, when a test signal is received from the test IC (IC4-IC9), the clock signal generating ICs (IC2 and IC3) stop supplying the clock signal and the test IC (IC4-IC9) through the IC (IC1). Selects one from the sequence and prepares to read the test value stored in the test signal, and if the CRC check signal CRC is inputted to the IC IC1 and the shift register IC 13a, the checked code value It is sequentially input to the shift register IC 13a, and then transferred to the CPU unit 1 via the buffer 13b, and compared with the code value of the main body.

따라서 이렇게 전달된 코드값과 같으면 PCB에 삽입된 IC는 양품으로 판정되고 같지 않으면 불량품으로 판정된다.Therefore, if it is equal to the transmitted code value, the IC inserted in the PCB is judged as good quality, and if it is not equal, it is judged as defective product.

그러나 이와같은 종래의 IC 칩 테스터기는 측정하고자 하는 모든 IC에 그레이 코드를 발생시켜야 하므로 시간적으로 불필요한 동작시간이 걸리며, CRC 발생기를 통하여 소정코드를 만들고 그 값을 읽으려면 복수개의 버스 라인을 순서적으로 한번씩 선택해야 하므로 시간적인 면에서 비효율적인 단점이 있었다.However, such a conventional IC chip tester has to generate gray codes on all ICs to be measured, which takes time in unnecessary operation time. In order to make a predetermined code and read the value through a CRC generator, a plurality of bus lines must be sequentially arranged. Because it has to be selected once, it was inefficient in terms of time.

본 고안은 이와같은 단점을 개선하기 위하여 고안한 것으로서, 검사된 IC의 데이타를 한꺼번에 측정하고 카운트하는 방법을 채택하여 보다 경제적인 운영체계를 갖는 IC칩 테스터기를 제공함을 그 목적으로 한다.The present invention was devised to solve such disadvantages, and the purpose of the present invention is to provide an IC chip tester having a more economical operating system by adopting a method of measuring and counting data of the inspected IC at once.

상기의 목적을 달성하기 위하여, 본고안에 따르면 측정하는 IC칩의 클럭펄스 발생값을 설정한 후 동시에 IC칩의 입력신호를 측정하고 CPU에서 비교한다.In order to achieve the above object, according to this paper, after setting the clock pulse generation value of the IC chip to be measured, the input signal of the IC chip is measured and compared in the CPU.

이하에서 제3도 및 제4도를 참조로 하여 본고안의 구성과 동작설명을 상술한다.Hereinafter, the configuration and operation of the present invention will be described in detail with reference to FIGS. 3 and 4.

제3도는 본 고안에 따른 IC칩 테스터기의 구성 블럭도로서, 사용자의 제어신호에 따라 어드레스 신호와 데이타 신호를 각각 출력시키기 위한 CPU부(1)와, 입력되는 CPU부(1)의 어드레스 신호에 의해 제어명령신호를 출력하기 위한 제어신호 발생부(2)와, 동시에 입력되는 CPU부(1)와 제어신호 발생부(2)의 출력신호 그리고 오실레이터(3)의 출력신호에 의해 클럭신호를 만들어 출력시키기 위한 클럭발생부(4)와, 동시에 입력되는 제어신호 발생부(2)와 클럭발생부(4)의 출력신호에 의해 n개의 그레이 코드신호를 출력하기 위한 그레이 코드 발생부(5)와, 테스트 신호 발생기(6)와 릴레이(7)로 이루어져 입력되는 그레이 코드발생부(5)의 출력신호에 의해 2ⁿ개의 테스트 신호를 출력하기 위한 테스트 신호 발생부(8)와, 입력되는 테스트신호 발생부(8)의 소정출력신호를 검사하려는 IC칩에 입력한 후 다시 병렬시키기 위한 검사부(9)와, 입력되는 검사병렬 출력신호를 조건에 따라 그에 상응하는 신호로 출력시키기 위한 병렬신호 처리부(14)와, 입력되는 병렬신호 처리부(14)의 출력신호로 클럭신호를 만들어 카운트한 후 카운트 된 값을 CPU부(1)로 출력시키는 카운터부(15)로 구성되어진 것으로서 검사부(9)까지의 구성과 동작은 같으므로 검사부(9)까지의 동작 설명을 생략한다.3 is a block diagram of the IC chip tester according to the present invention, which is adapted to the CPU unit 1 for outputting an address signal and a data signal in accordance with a control signal of a user, and to the address signal of the CPU unit 1 to be input. A clock signal is generated by the control signal generator 2 for outputting the control command signal, the output signals of the CPU 1 and the control signal generator 2 and the output signals of the oscillator 3 which are simultaneously input. A gray code generator 5 for outputting n gray code signals by the output signal of the clock generator 4 and the control signal generator 2 and the clock generator 4 which are simultaneously inputted; The test signal generator 8 and the test signal generator 8 for outputting 2 ⁿ test signals by the output signal of the gray code generator 5, which is composed of a relay 7, and the test signal input The predetermined output signal of the generator 8 An inspection unit 9 for inputting to the IC chip to be inspected and then parallel again, a parallel signal processing unit 14 for outputting the inputted parallel output signal as a corresponding signal according to a condition, and an input parallel signal processing unit ( It is composed of a counter unit 15 which makes a clock signal with the output signal of 14) and counts it, and then outputs the counted value to the CPU unit 1. Since the configuration and operation to the inspection unit 9 are the same, the inspection unit 9 The description of the operation up to now is omitted.

이하에서 제3도 및 제4도를 참고로 본 고안의 동작설명을 상술한다.Hereinafter, the operation of the present invention will be described in detail with reference to FIGS. 3 and 4.

본 고안은 출력 클럭펄스가 일정한 플립플럽, 카운터 IC, 오실레이터 회로가 내장된 IC의 불량을 검사하기 위한 것으로서, 검사부(9)의 병렬출력신호는 제4도에서 상세히 보인 바와 같이 병렬신호처리부(14)의 PAL IC(16)에 동시에 입력되어 카운터용 IC(IC1-IC6)로 각각 출력된다.The present invention is for inspecting a defect of a flip-flop, a counter IC, and an IC in which an oscillator circuit is built with an output clock pulse. The parallel output signal of the inspector 9 is parallel signal processor 14 as shown in FIG. Are simultaneously input to the PAL ICs 16 and output to the counter ICs IC1-IC6, respectively.

또한 제어신호 발생부(2)의 출력신호는 카운터용 IC(IC1-IC6)에 각각 입력되고, 또한 IC(17)는 데이탄 신호(D)와 카운트 개시 신호(S)를 입력하여 제어신호(H-L, CS)를 PAL IC(16)에 입력시킨다.The output signal of the control signal generator 2 is input to the counter ICs IC1-IC6, respectively, and the IC 17 inputs a day signal D and a count start signal S to control signals ( HL and CS are inputted into the PAL IC 16.

여기서 제어신호(H-L)은 카운터용 IC(IC1-IC6)가 로우상태를 카운트 하느냐 하이상태를 카운트하느냐를 결정지으며, 다음 제어신호(CS)는 하이상태에서만 PAL IC(16)를 구동시킨다.Here, the control signal H-L determines whether the counter IC IC1-IC6 counts a low state or a high state, and the next control signal CS drives the PAL IC 16 only in the high state.

PAL IC(16)의 출력신호는 각 입력신호(T, L, S1-S6)의 조건이 모두 일치하면 입력펄스의 갯수만큼 출력되어 8비트 카운터의 클럭으로 들어가 카운트 동안의 클럭펄스수를 카운트 하게 된다.The output signal of the PAL IC 16 outputs the number of input pulses when all the conditions of each input signal (T, L, S1-S6) match and enters the 8-bit counter clock to count the number of clock pulses during the count. do.

카운트 테스트가 모두 끝나면 카운터용 IC(IC1-IC6)에 대치된 값을 차례 차례로 CPU부(1)에 전달함으로써 예상된 카운터 수와 비교하여 IC칩의 불량상태를 확인한다.After completion of the count test, the value replaced by the counter IC (IC1-IC6) is transmitted to the CPU 1 in order to check the defective state of the IC chip by comparing with the expected number of counters.

따라서 본 고안에 따르면 검사된 IC의 데이타 값을 한꺼번에 측정하고 카운트하여 원래의 카운트 값과 비교하여 IC의 불량상태를 확인하기 때문에 테스터기의 회로도 더욱 간단히 구성할 수 있고, 검사시간도 더욱 정확하면서도 단축시킬 수 있는 효과가 있다.Therefore, according to the present invention, the circuit of the tester can be configured more simply, and the test time can be more precise and shortened because the IC value is measured and counted at the same time and counted and compared with the original count value. It can be effective.

Claims

A CPU unit 1 for outputting an address signal and a data signal respectively under the control of a user,

A control signal generator (2) for outputting a control command signal according to the address signal of the CPU unit (1) input;

The control input simultaneously with the clock generator 4 for generating and outputting a predetermined clock signal by the output signals of the CPU unit 1, the control signal generator 2 and the oscillator 3 which are simultaneously input. An output signal to the gray code generator 5 for outputting n gray code signals by the signal generator 2 and the output signal of the clock generator 4, and the gray code generator 5 to be input. A test signal generator 8 for outputting 2 ⁿ test signals by

The test unit 9 for inputting the predetermined output signal of the test signal generator 8 to be input to the IC chip to be inspected and outputted in parallel again, and the parallel output signal of the test unit 9 to be inputted accordingly are adjusted accordingly. A parallel signal processor 14 for outputting a corresponding signal;

And a counting unit (15) for counting a clock signal generated as an output signal of the parallel signal processing unit (14) input and outputting a count value to the CPU unit (1).