KR0116918Y1

KR0116918Y1 - No.7 terminal board

Info

Publication number: KR0116918Y1
Application number: KR2019930029511U
Authority: KR
Inventors: 김인철; 경용현
Original assignee: 정장호; 엘지정보통신주식회사
Priority date: 1993-12-24
Filing date: 1993-12-24
Publication date: 1998-06-01
Also published as: KR950021940U

Abstract

본 고안은 전자교환기내에 No. 7 기능중 중간 레벨에서의 신호 링크 기능을 갖는 신호단말 보드를 구현하는데 관한 것으로 특히, 신호 링크 기능을 제어하기 위해 중앙제어 수단과, 신호 링크의 주요 기능을 수행하기 위한 프로그램 프로토콜을 저장하고 있는 저장수단과, 상위 계층과의 메시지 통신을 위한 상위 레벨정합 수단과, 다수의 하위 레벨 유니트들과의 메시지 송수신을 위한 신호 데이타링크 정합 수단과, 단독으로 신호 링크 기능을 갖는 복수의 No. 7 전용칩을 구비하여 상기 신호 데이타링크 정합 수단과 메시지를 송수신하며 복수의 신호 링크 기능을 수행하는 프로토콜 처리수단 및 상기 중앙제어 수단의 제어신호를 인가받아 상기 프로토콜 처리수단의 복수의 No. 7 전용칩의 동작을 제어하며 상기 프로토콜 처리수단의 동작상황을 상기 중앙제어 수단에 통보하는 통신 중재수단을 포함하는 것을 특징으로 하는 No. 7 전용칩을 구비하여 복수개의 신호링크가 가능한 신호단말 보드를 제공하여 프로그램에 의존하던 신호 링크 제어를 하드웨어적으로 구성하며 전용칩에 의해 자체 수행시킴으로서 상기 중앙제어수단의 효율을 높여 한 보드내에 여러개의 신호 링크 기능을 수용할 수 있는 효과가 있다.The present invention is designed in the electronic exchanger. The present invention relates to the implementation of a signal terminal board having a signal link function at an intermediate level among the seven functions, and in particular, a central control means for controlling a signal link function, and a storage storing a program protocol for performing the main functions of the signal link. Means, a high level matching means for message communication with a higher layer, a signal data link matching means for transmitting and receiving a message with a plurality of lower level units, and a plurality of No. 1s having a signal link function alone. 7 is provided with a dedicated chip for transmitting and receiving a message with the signal data link matching means and performing a plurality of signal link functions, and receiving a control signal from the central control means. And communication arbitration means for controlling the operation of the dedicated chip and notifying the central control means of the operation status of the protocol processing means. 7 Provides a signal terminal board capable of a plurality of signal links with a dedicated chip to configure the signal link control that was dependent on the program in hardware and is executed by a dedicated chip to increase the efficiency of the central control means. There is an effect that can accommodate the signal link function of.

Description

No. 7 Signal terminal board with multiple chip link

제1 도는 종래 신호단말 보드의 간략 블럭 구성도1 is a simplified block diagram of a conventional signal terminal board

제2 도는 본 고안에 따른 신호단말 보드의 간략 블럭 구성도2 is a simplified block diagram of a signal terminal board according to the present invention

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 중앙처리장치20 : 기억장치10: central processing unit 20: memory

30 : DMA(Direct Memory Access) 회로40, 50 : 프로토콜30: DMA (Direct Memory Access) circuit 40, 50: protocol

60 : 상위 레벨정합부70 : 신호 데이타링크 정합부60: upper level matching section 70: signal data link matching section

80 : 프로토콜 처리부80: protocol processing unit

본 고안은 전자교환기내에 No. 7 기능중 중간 레벨에서의 신호 링크 기능을 갖는 신호단말 보드를 구현하는데 관한 것으로 특히, 신호단말 보드내에 No. 7 전용칩을 탑재하여 복수개의 신호 링크 기능이 가능하도록 하기 위한 신호단말 보드에 관한 것이다.The present invention is designed in the electronic exchanger. The present invention relates to the implementation of a signal terminal board having a signal link function at an intermediate level among the seven functions. The present invention relates to a signal terminal board equipped with a dedicated chip to enable a plurality of signal link functions.

일반적으로 No. 7 기능이라는 것은 국제전신전화 자문 위원회(CCITT)의 권고안중 ISDN이나 전화망의 교환방식이나 신호방식을 규정하여 놓은 Q시리즈에 속하는 기능으로서, 데이타 링크로 입출력되는 데이타 통신은 Q. 703에 근거하여 수행되는 일반적인 통상의 기능들을 칭한다.Generally no. 7 Function is a function of Q series that defines ISDN or telephone network exchange method and signaling method among recommendations of the International Telegraph Telephone Advisory Committee (CCITT). Data communication input / output through data link is performed based on Q.703. Refers to common common functions.

상기와 같은 기능을 수행하는 신호단말 보드의 종래 기술 구성을 살펴보면, 신호 링크 기능을 제어하기 위해 중앙처리장치(10)와, 신호 링크 기능을 수행하는 1 프로토콜(40)과, 상위 계층(레벨 3)과의 통신을 위한 제 2 프로토콜 칩(50)과, 신호 링크의 주요 기능을 수행하기 위한 프로그램 프로토콜을 저장하고 있는 기억장치(20) 및 상기 기억장치(20)내에 저장되어 있는 데이타를 빠르게 억세스하기 위한 DMA(Direct Memory Access)회로(30)로 구성되며 데이타 버스와 어드레스버스 및 제어버스를 이용하여 정보를 교환하며 상위계층과의 데이타 통신은 상위와 연결된 통신 버스를 이용하여 인터페이스 한다.Looking at the prior art configuration of the signal terminal board performing the above functions, the central processing unit 10 to control the signal link function, one protocol 40 to perform the signal link function, and the upper layer (level 3 ) A second protocol chip (50) for communication with the memory device) and a memory device (20) which stores a program protocol for performing a main function of a signal link, and data stored in the memory device (20). It consists of a direct memory access (DMA) circuit 30 for exchanging information using a data bus, an address bus and a control bus, and data communication with a higher layer interfaces with a communication bus connected to the upper layer.

상기와 같이 구성되는 종래 신호단말 보드의 기능을 간략히 설명하면 다음과 같다.The function of the conventional signal terminal board constructed as described above is briefly described as follows.

기억장치(20)에는 신호 링크의 주요 기능인 신호 유니트의 한계 설정, 신호 유니트 동기, 오류 검출, 오류 정정, 초기 동기, 신호 유니트 오류 감시, 흐름 제어 및 각종 레벨 2 메시지(LSSU, FISU, MSU)의 생성중 신호 유니트의 한계 설정기능과 신호 유니트의 동기 및 오류 검출을 제외한 타 신호 링크의 주요 기능들을 수행하기 위한 신호링크 제어 프로그램(프로토콜 프로그램)이 저장되어 있으며 상기 기억장치(20)에 저장되어 있는 신호링크 제어 프로그램은 DMA회로(30)를 제어하는 중앙처리장치(10)에 의하여 고속으로 억세스되어 실행되어진다.The memory device 20 includes limit setting of signal units, signal unit synchronization, error detection, error correction, initial synchronization, signal unit error monitoring, flow control, and various level 2 messages (LSSU, FISU, MSU), which are the main functions of the signal link. The signal link control program (protocol program) for performing the main functions of other signal links except the limit setting function of the signal unit and the synchronization and error detection of the signal unit during generation is stored and stored in the storage device 20. The signal link control program is accessed and executed at high speed by the central processing unit 10 that controls the DMA circuit 30.

이때 시스템 전체의 운영을 위해서 상기 중앙처리장치(10)는 제1, 제2 프로토콜(40, 50)을 제어하여 상위 통신 버스를 통해 상위 레벨로부터 각종 타이밍의 데이타와 각종 파라미터 값을 인가받고, 상위 레벨로부터 신호 링크 활성화 메시지를 수신하면 타이밍의 데이타와 각종 파라미터 값을 이용하여 신호 링크 비가용 상태→초기 상태→검증 기간→신호 링크 가용 상태까지 수행하게 된다.In this case, the central processing unit 10 controls the first and second protocols 40 and 50 to receive data of various timings and various parameter values from an upper level through an upper communication bus to operate the entire system. When the signal link activation message is received from the level, the signal link unavailability state → initial state → verification period → signal link availability state is performed using data of timing and various parameter values.

이때 상기 제1, 제2 프로토콜(40,50)의 기능은 하이레벨 데이타 링크 제어 방식의 포맷에 맞도록 상기 기억장치(20)에 저장되어 있는 데이타를 상기 DMA회로(30)의 제어에 따라 송수신하는 역활을 수행하는데, 부가적으로 데이타 송수신시에 발생하는 오류를 감지하여 상기 중앙처리장치(10)에 경고하는 기능을 수반한다.In this case, the functions of the first and second protocols 40 and 50 transmit and receive data stored in the memory device 20 according to a format of a high level data link control method under the control of the DMA circuit 30. It additionally involves a function of detecting an error occurring during data transmission and reception and warning the central processing unit 10.

또한, 상위 레벨로부터 인가되는 신호망 관리 메시지 및 신호 메시지는 상위 레벨 통신버스를 통해 상기 제 2 프로토콜(50)의 수신단을 통해 상기 DMA회로(30)의 제어에 따라 상기 기억장치(20)에 저장되며, 상기 중앙처리장치(10)는 상기 기억장치(20)에 저장되는 메시지를 분석하여 상기 제 1 프로토콜(40)과 DMA회로(30)를 이용하여 하위 레벨로 송신하게 된다.In addition, a signal network management message and a signal message applied from a higher level are stored in the storage device 20 under a control of the DMA circuit 30 through a receiving end of the second protocol 50 through a higher level communication bus. The CPU 10 analyzes the message stored in the storage device 20 and transmits the message to a lower level using the first protocol 40 and the DMA circuit 30.

상술한 과정과 반대로 하위 레벨로 부터 인가되는 메시지는 상기 제 1 프로토콜(40)의 수신단으로 수신되어 상기 DMA회로(30)의 제어를 통하여 상기 기억장치(20)에 저장되어 지고 상기 중앙제어장치(10)는 상기 기억장치(20)에 저장되어진 메시지가 프로토콜 프로그램에 의해 오류 없이 수신되었는가를 검사히여 올바른 메시지일 경우 이를 상기 DMA회로(30)와 상기 제 1 프로토콜(40)을 제어하여 상위 레벨 통신버스를 통하여 상위 계층으로 메시지를 전달한다.In contrast to the above-described process, a message applied from a lower level is received by the receiving end of the first protocol 40 and stored in the storage device 20 under the control of the DMA circuit 30. 10) checks whether the message stored in the memory device 20 is received without error by a protocol program, and if it is a correct message, controls the DMA circuit 30 and the first protocol 40 to control higher level communication. Deliver messages to higher layers via the bus.

상기와 같은 종래의 오류 정정, 초기 동기, 신호 유니트의 오류 감시 및 흐름 제어등의 신호 링크 기능은 프로토콜 프로그램에 따라 상기 중앙처리장치(10)에 의해 실행되는데, 이러한 방식의 종래 기술을 사용하면 신호 단말 내에 여러개의 신호 링크를 수용하기에는 상기 중앙처리장치(10)의 처리 능력이 실시간에 처리하지 못하는 등의 문제점이 발생되며, 이를 해소하기 위해서는 상기 제어 프로그램이 신호 링크의 갯수 만큼 늘어나야 하는 불합리함이 내제되어 있었다.The signal link functions such as the conventional error correction, initial synchronization, error monitoring of the signal unit, and flow control are executed by the CPU 10 according to a protocol program. In order to accommodate multiple signal links in a terminal, there is a problem such that the processing power of the central processing unit 10 cannot be processed in real time. In order to solve this problem, it is unreasonable that the control program needs to be increased by the number of signal links. It was implicit.

상기와 같은 문제점을 해소하기 위한 본 고안의 목적은 종래 하위 레벨과의 메시지 송수신을 위한 프로토콜을 대신하여 한 신호 단말 내에 복수개의 No. 7 전용칩을 탑재하여 여러개의 신호 링크를 수용할 수 있도록 구현하므로서 복수개의 신호 링크 기능이 가능하도록 하기 위한 No. 7 전용칩을 구비하여 복수개의 신호링크가 가능한 신호단말 보드를 제공하는데 있다.An object of the present invention for solving the above problems is to replace a protocol for transmitting and receiving a message with a lower level of the prior art in a plurality of no. No. 7 is designed to accommodate multiple signal links by implementing a dedicated chip to accommodate multiple signal links. The present invention provides a signal terminal board having a plurality of dedicated signal links.

상기 목적을 달성하기 위한 본 고안의 특징은, 전자교환기내에 중간 레벨에서의 신호 링크 기능을 갖는 신호단말 보드에 있어서, 신호 링크 기능을 제어하기 위해 중앙제어 수단과, 신호 링크의 주요 기능을 수행하기 위한 프로그램 프로토콜을 저장하고 있는 저장수단과, 상위 계층과의 메시지 통신을 위한 상위 레벨정합 수단과, 다수의 하위 레벨 유니트들과의 메시지 송수신을 위한 신호 데이타링크 정합 수단과, 단독으로 신호 링크 기능을 갖는 복수의 No. 7 전용칩을 구비하여 상기 신호 데이타링크 정합 수단과 메시지를 송수신하며 복수의 신호 링크 기능을 수행하는 프로토콜 처리수단 및 상기 중앙제어 수단의 제어신호를 인가받아 상기 프로토콜 처리수단의 복수의 No. 7 전용칩의 동작을 제어하며 상기 프로토콜 처리수단의 동작상황을 상기 중앙제어 수단에 통보하는 통신 중재수단을 포함하여 프로그램에 의존하던 신호 링크 제어를 하드웨어적으로 구성하며 전용칩에 의해 자체 수행시킴으로서 상기 중앙제어 수단의 효율을 높여 한 보드내에 여러개의 신호 링크 기능을 수용할 수 있는데 있다.A feature of the present invention for achieving the above object is a signal terminal board having a signal link function at an intermediate level in an electronic exchange, the central control means for controlling the signal link function, and performs the main functions of the signal link. A storage means for storing a program protocol for performing the above, a high level matching means for message communication with a higher layer, a signal data link matching means for transmitting and receiving a message with a plurality of lower level units, and a signal link function alone. A plurality of No. having 7 is provided with a dedicated chip for transmitting and receiving a message with the signal data link matching means and performing a plurality of signal link functions, and receiving a control signal from the central control means. 7 Controlling the operation of the dedicated chip and including the communication mediation means for notifying the central control means of the operation status of the protocol processing means in hardware configuration of the signal link control that was dependent on the program by the dedicated chip to perform the self The efficiency of the central control means can be increased to accommodate multiple signal link functions in one board.

이하, 첨부한 도면을 참조하여 본 고안에 따른 바람직한 일 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment according to the present invention.

제2 도는 본 고안에 따른 신호단말 보드의 블럭 구성도로서, 데이타 링크로 입출력되는 데이타 통신은 국제전신전화 자문 위원회(CCITT)의 권고안중 Q. 703 규정에 근거하여 수행되는데, 신호 링크의 기능인 신호 유니트의 한계 설정, 신호 유니트의 동기, 오류 검출, 오류 정정, 초기 동기, 신호 링크의 오류 감시 및 흐름 제어와 메시지생성등을 No. 7 전용 칩에 의해 처리되므로 기존의 ROM에 프로토콜 프로그램에 의해 수행되는 것보다 더 신뢰성이 있고 효율적이며 무엇보다 중앙 처리 장치의 실시간 처리를 최소화하여 CPU의 사용 효율을 향상시켜 기존의 한 보드당 하나의 신호 링크를 구성해 사용하는 것과는 달리 전용칩을 여러개 두고 중앙 처리 장치 및 기억 장치에서 효율적으로 제어하여 여러개의 신호 링크 구성이 가능하도록 하드웨어적으로 구성되어 있다.2 is a block diagram of a signal terminal board according to the present invention, and data communication input and output through a data link is performed based on Q.703 in the Recommendation of the International Telegraph and Telephone Advisory Committee (CCITT), which is a function of a signal link. No. of limit setting of unit, signal unit synchronization, error detection, error correction, initial synchronization, signal link error monitoring and flow control and message generation. 7 is processed by a dedicated chip, so it is more reliable and efficient than that performed by the protocol program in the conventional ROM, and above all, it improves the CPU usage efficiency by minimizing the real-time processing of the central processing unit, one per board Unlike the signal link, the hardware is configured to allow multiple signal link configurations by efficiently controlling them from the central processing unit and the memory unit.

상기와 같은 개념의 본 고안의 실제 구성은 신호 링크 기능을 제어하기 위해 중엉처리장치(10)와, 신호 링크의 주요 기능을 수행하기 위한 프로그램 프로토콜을 저장하고 있는 기억장치(20)와, 상위 계층과의 메시지 통신을 위한 상위 레벨정합부(60)와, 다수의 하위 레벨 유니트들과의 메시지 송수신을 위한 신호 데이타링크 정합부(70)와, 복수의 No. 7 전용칩을 구비하여 상기 신호 데이타링크 정합부(70)와 메시지를 송수신하며 복수의 신호 링크 기능을 수행하는 프로토콜 처리부(80) 및 상기 중앙처리장치(10)의 제어신호를 인가받아 상기 프로토콜 처리부(80)내의 복수의 No. 7 전용칩의 동작을 제어하며 상기 프로토콜 처리부(80)의 동작상황을 상기 중앙처리장치(10)에 통보하는 중재부(90)로 구성되며 데이타 버스와 어드레스버스 밍 제어버스를 이용하여 정보를 교환하며 상위계층과의 데이타 통신은 상위와 연결된 통신 버스를 이용하여 인터페이스 한다.The actual configuration of the present invention of the above concept is a memory device 20 for storing the central processing unit 10, the program protocol for performing the main function of the signal link to control the signal link function, and the upper layer A high level matching unit 60 for message communication with a plurality of low level units, a signal data link matching unit 70 for transmitting and receiving a message with a plurality of low level units, and a plurality of No. 7 is provided with a dedicated chip to send and receive messages to and from the signal data link matching unit 70 and to perform a plurality of signal link functions, the protocol processing unit 80 and the control signal of the central processing unit 10 receives the protocol processing unit Plural Nos. In 80 7 consists of an arbitration unit 90 which controls the operation of the dedicated chip and notifies the central processing unit 10 of the operation status of the protocol processing unit 80, and exchanges information using a data bus and an address bus control bus. Data communication with upper layer is interfaced using communication bus connected with upper layer.

상기와 같이 구성되어 있는 본 고안에 따른 신호단말 보드의 바람직한 동작예를 상세히 설명하면 다음과 같다.Referring to the preferred operation example of the signal terminal board according to the present invention is configured as described above in detail.

롬(ROM)과 램(RAM)으로 구성되는 기억장치(20)의 롬(ROM)에는 신호 링크기능 프로그램중 극히 일부분만 실장되어 상기 중앙처리장치(10)에 의해 실행된다.Only a part of the signal link function program is mounted in the ROM of the memory device 20 including the ROM and the RAM, and is executed by the central processing unit 10.

상기 중앙처리장치(10)에 의해 상기 기억장치(20)에 상위 계층으로 부터 인가받은 각종 타이밍 데이타의 값을 신호 데이타링크 정합부(70)내의 No. 7 전용칩의 레지스터에 기억시켜 두고, 상위 계층으로 부터 신호 링크용 메시지를 수신하는 시점부터 상기 No. 7 전용칩을 활성화시키면 상기 No. 7 전용칩은 자신의 레지스터에 기억된 타이밍 데이타 및 각종 파라미터 값을 이용하여 신호 링크 비가용→초기 정렬 상태→검증 기간→신호 링크 가용상태 까지의 동작을 독자적으로 수행하며 상술한 동작에 필요한 각종 메시지들을 HDLC 기본 포멧에 맞도록 생성하여 송신한다.In the signal data link matching section 70, the value of the various timing data applied by the central processing unit 10 to the storage device 20 from the upper layer is set. 7 is stored in the register of the dedicated chip, and the above No. 7 If the dedicated chip is activated, the above No. 7 The dedicated chip independently performs the operation from signal link unavailable → initial alignment state → verification period → signal link availability state by using timing data and various parameter values stored in its own register. Are generated and transmitted according to the HDLC basic format.

또한, 초기 정렬 및 검증 기간 동안에 메시지 상에 오류가 발생하면 상기 중앙처리장치(10)로 오류 이유를 통보하며, 상기 중앙처리장치(10)는 통보받은 오류 이유를 상위 계층에 통보한다.In addition, if an error occurs in the message during the initial alignment and verification period, the central processing unit 10 is notified of the error reason, and the central processing unit 10 notifies the upper layer of the notified error reason.

링크데이타가 오류없이 신호링크 가용상태(IN SERVICE)까지 도달하면 상기 No. 7 전용칩은 링크데이타가 오류없이 신호링크 가용상태까지 도달하였음을 상기 중앙처리장치(10)에 통보한다. 이때 상기 중앙처리장치(10)는 통보받은 내용을 상위 계층으로 보고하여 상기 상위 계층으로 부터 인가되는 신호망 메시지 및 신호 메시지들을 하위 계층에 인가할 수 있음을 알려준다.If the link data reaches the signal link availability without error, the above No. The 7 dedicated chip notifies the CPU 10 that the link data has reached the signal link availability without error. At this time, the CPU 10 reports the received information to the upper layer, and informs the lower layer that the signal network message and the signal messages authorized from the upper layer can be applied.

이때, 상위 계층으로 부터 하위 계층에 인가되어야 하는 신호 메시지가 상기 상위 레벨정합부(60)를 통해 전달되면, 상기 중앙처리장치(10)는 상기 No. 7 전용칩에게 상위 계층으로 부터 메시지의 수신이 있음을 알리고 인가받은 메시지를 하위 계층으로 송신할 것을 명령한다. 상기 중앙처리장치(10)의 명령에 따라 상기 No. 7 전용칩은 상기 상위 레벨정합부(60)를 통해 전달되는 메시지를 하위 계층으로 송신하기 위하여 신호 데이타링크 정합부(70)에 메시지를 인가한다.At this time, if the signal message to be applied from the upper layer to the lower layer is transmitted through the upper level matching unit 60, the CPU 10 is the No. 7 The dedicated chip is notified that a message is received from the upper layer, and an authorized message is sent to the lower layer. According to the command of the CPU 10, the No. The 7 dedicated chip applies a message to the signal data link matching unit 70 to transmit the message transmitted through the upper level matching unit 60 to the lower layer.

상기의 동작과는 반대로 상기 하위 계층으로 부터 메시지 수신시에는 상기 No. 7 전용칩이 하위 계층으로 부터 메시지를 수신하였음을 상기 중앙처리장치(10)에 인가하고, 상기 중앙처리장치(10)는 상기 상위 레벨정합부(60)를 통해 상기 상위 계층으로 상기 No. 7 전용칩에서 인가되는 메시지를 전달한다.Contrary to the above operation, when receiving a message from the lower layer, the no. 7 to the CPU 10 that the dedicated chip has received a message from the lower layer, the CPU 10 is sent to the upper layer through the upper level matching unit 60. 7 Delivers the message authorized by the dedicated chip.

또한, 상기 No. 7 전용칩은 신호 링크의 메시지 송수신 상에서 발생하는 오류를 인식하여 상기 중앙처리장치(10)에 전달하는 기능도 가지고 있다.Further, the above No. The 7 dedicated chip also has a function of recognizing an error occurring in the transmission and reception of a message of a signal link and transmitting it to the CPU 10.

또한, 상기 중재부(90)는 하위 계층과의 데이타 통신시 상기 중앙처리장치(10)의 칩선택신호에 따라 해당 No. 7 전용칩이 버스마스터가 되어 버스를 점유할 수 있도록 하며 다른 No. 7 전용칩이 버스마스터가 되는 것을 방지하고 이에 따라 상기 중앙처리장치(10)에서 다른 칩선택신호가 인가되면 인터럽트신호를 상기 중앙처리장치(10)에 인가하여 동작의 수행을 중지시키는 기능을 수행한다.In addition, the arbitration unit 90 according to the chip selection signal of the CPU 10 when performing data communication with the lower layer. 7 Dedicated chip becomes the bus master so that it can occupy the bus. 7 prevents the dedicated chip from becoming a bus master, and accordingly, when another chip select signal is applied from the CPU 10, an interrupt signal is applied to the CPU 10 to stop the operation. do.

상기와 같이 동작하는 본 고안에 따른 신호단말 보드는 기존의 제어 프로그램에 의해 수행되는 여러가지 기능을 전용칩에 의해 자체 수행시킴으로 중앙제어장치의 실시간 처리 능력을 향상시켜 한 보드내에 여러개의 신호 링크 기능을 수용할 수 있도록하며, 기존의 신호 링크 제어 프로그램에 의해 수행되는 여러가지 기능을 하드웨어적으로 수행되므로 기존의 시스템보다 경제성 및 효율성 그리고 유지 보수 측면에서 훨씬 유리한 효과가 있다.The signal terminal board according to the present invention operating as described above improves the real-time processing capability of the central control unit by performing various functions performed by the existing control program by a dedicated chip, thereby enabling multiple signal link functions in one board. In order to be acceptable, various functions performed by the existing signal link control program are performed in hardware, which is more advantageous in terms of economy, efficiency, and maintenance than the existing system.

Claims

A signal terminal board having a signal link function at an intermediate level in an electronic exchange,

Central control means for controlling the signal link function;

Establishing means for storing a program protocol for performing a main function of the signal link;

High level matching means for message communication with a higher layer;

Signal data link matching means for transmitting and receiving messages with a plurality of lower level units;

A plurality of No. having a signal link function alone. Protocol processing means for transmitting and receiving a message with the signal data link matching means and performing a plurality of signal link functions with a dedicated chip; And

A plurality of Nos. Of the protocol processing means is received by receiving the control signal of the central control means. 7 Controlling the operation of the dedicated chip and including the communication mediation means for notifying the central control means of the operation status of the protocol processing means in hardware configuration of the signal link control that was dependent on the program by the dedicated chip to perform the self It is possible to accommodate multiple signal link functions in one board by increasing the efficiency of the central control means. 7 Signal terminal board equipped with a dedicated chip to enable a plurality of signal links.