KR0116281Y1 - 반도체 체조장치의 개량 마스크 - Google Patents
반도체 체조장치의 개량 마스크 Download PDFInfo
- Publication number
- KR0116281Y1 KR0116281Y1 KR2019930009175U KR930009175U KR0116281Y1 KR 0116281 Y1 KR0116281 Y1 KR 0116281Y1 KR 2019930009175 U KR2019930009175 U KR 2019930009175U KR 930009175 U KR930009175 U KR 930009175U KR 0116281 Y1 KR0116281 Y1 KR 0116281Y1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- patterns
- vernier
- semiconductor manufacturing
- manufacturing apparatus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
반도체 제조공정시 사용되는 마스크에 관한 것으로서, 특히 최하층 마스크의 각 모서리 양측으로 버니어를 추가 형성하여 스텝퍼의 레지스트레이션, 레티클 로테이션 및 디스토션측정이 용이토록 한 반도체 제조장치의 개량마스크에 관한 것이다.
이를 위하여 소정부분에 한쌍의 제1 및 제2패턴(3)(4)으로 이루어진 손가락 모양의 버니어(2)를 형성하고 있는 반도체 제조장치의 마스크에 있어서, 상기 제1 및 제2패턴(3)(4)의 버니어(2)를 마스크의 각 모서리 부분에 모두 형성하여 최하층에서도 마스크의 정열상태를 검출 할 수 있도록 한 것이다.
Description
제1도는 종래 하층과 상층마스크의 평면도
제2도는 종래 하층과 상층마스크의 겹친 상태도
제3도는 본 고안에 따른 개량 마스크의 평면도
제4도는 본 고안에 따른 개량 마스크의 연결상태도
제5도는 본 고안에 따른 다른 실시예의 개량 마스크 평면도
*도면의 주요 부분에 대한 부호의 설명
1 : 상층마스크 2, 2', 2a∼2h : 버니어
5 : 하층마스크 3, 4, 6, 7, 10∼12 : 제1내지 제8패턴
본 고안은 반도체 제조공정시 사용되는 마스크에 관한 것으로서, 특히 최하층 마스크의 각 모서리 양측으로 버니어(Vernier)를 추가 형성하여 스텝퍼(Stepper)의 레지스트레이션(registration), 레티클 로테이션(reticle rotation) 및 디스토션(distortion)측정이 용이토록 한 반도체 제조장치의 개양 마스크에 관한 것이다.
일반적으로 반도체 장치의 트랜지스트 등의 회로소자를 형성하기 위해 웨이퍼의 소정부분을 여러 단계로 식각하는 과정이 필요하게 되며, 이러한 식각 과정에서 마스크를 사용하게 된다.
즉, 스텁퍼는 외부조건에 의해 장비의 상태가 변할 수 있으므로 최하층에서 에러가 발생하게 되고, 또 에러 정도가 매우 약한 경우에도 심각한 공정상의 문제를 유발할 수 있을 뿐만 아니라 최하층에서는 에러 검출이 불가능하게 되어 검출방법도 상층에서 역추정하거나, 기준 레티클을 사용하여 추정하는 방법밖에 없다.
제1도는 종래 반도체 제조장치에 사용되는 마스크의 평면도로서 (가)도는 최하층에 사용되는 하층마스크(1)이며, (나)도는 상기 하층마스크(1)위로 정열되는 상층마스크(5)의 구조이다.
즉, 직사각형의 하층마스크(1)의 세 모서리의 일측에는 2개의 손가락 모양의 제1 및 제2패턴(3)(4)으로 이루어져 한쌍의 버니어(2)를 형성하고 있으며, 상기 버니어(2)의 제1 및 제2패턴(3)(4)은 서로 소정 간격을 두고 ㄴ자형을 이루고 있고, 손가락의 끝이 내측을 향하고 있다.
또한 (나)도는 상기 하층마스크(1)위에 2차적으로 정열되는 상층마스크(5)로서, 직사각형의 상층마스크(5)의 세 모서리의 일측에는 2개의 손가락 모양의 제3 및 제4패턴(6)(7)으로 이루어진 한쌍의 버니어(2')가 형성되어 있으며, 상기 버니어(2')의 제3 및 제4패턴(3)(4)은 서로 소정 간격을 두고 ㄴ자형을 이루고 있고, 손가락의 방향은 모두 외측을 향하고 있다.
이러한 하층 및 상층마스크(1)(5)를 제3도에서와 같이 상하로 적층시킬 경우 하층마스크(1)인 버니어(2)의 제1 및 제2패턴(3)(4)에 상층 마스크(5)의 버니어(2')의 제3 및 제4패턴(6)(7)이 서로 잇맞춤되어 결합된다.
즉, 제1도의 (가)와 같은 하층마스크(1)에서는 버니어(2)의 한쪽 세트를 만들어서 노광하고, 그다음(나)도와 같은 상층마스크(5)인 버니어(2')의 다른 한쪽 세트를 만들면 제2도와 같이 하층마스크(1)와 상층마스크(5)가 겹친 버니어(2)(2')의 쌍이 만들져 하층에 대해 상층이 어긋난 정도를 알수 있으며 이로써 레지스트레이션을 보정할수있도록 한 것이다.
상기와 같은 종래의 하층마스크는 하층이 완벽하다는 가정하에서 사용되므로 하층에 대한 정보는 알 수가 없다. 즉 최하층의 에러에 대해서는 어긋난 정도를 알 수 없게 되어 최하층에서 잘못된 웨이퍼는 상층에서야 평가가 가능하므로 이때의 웨이퍼는 불량 처리되어 웨이퍼의 손실외에도 공정의 손실이 많은 문제점이 발생하게 되는 것이다.
본 고안은 상기와 같은 문제점을 해결하기 위하여 웨이퍼의 최하층에서도 마스크의 어긋난 정도를 알 수 있도록 하층마스크의 모든 외각 모서리부분에 버니어 페어를 추가하여 최하층에서 마스크 정열시 에러를 쉽게 검출하고, 보정이 용이토록하는 반도체 제조장치의 개량 마스크를 제공하는데 본 고안의 목적이 있다.
본 고안은 마스크(1)의 소정 부분에 한쌍의 제1 및 제2패턴(3)(4)으로 이루어진 손가락 모양의 버니어(2)가 형성되어 있는 반도체 제조장치의 마스크에 있어서, 상기 버니어(2)를 마스크의 각 모서리 부분에 모두 형성하여 최하층에서도 마스크의 정열상태를 검출할 수 있도록 한 것이다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
제3도는 본 고안에 따른 반도체 제조장치의 개량 마스크를 도시한 것으로서 직사각형의 마스크(1) 네모서리의 양측에는 2개의 손가락모양을 한 한쌍의 제1 및 제2패턴(3)(4)으로 이루어진 다수 버니어(2a∼2h)가 형성되어 있으며, 상기 버니어(2a∼2h)인 손가락모양의 제1 및 제2패턴(3)(4)은 소정 간격을 두고 ㄴ자형을 이루고 있고, 형성 방향은 모두 손가락 끝이 외측을 향하고 시계방향 또는 반시계 방향으로 향하도록 되어있다.
즉 스텝퍼에서는 하나의 마스크(1) 주위에 동일한 마스크가 있으므로 본 고안의 개량 마스크를 반복해서 노광하면 마스크(1)의 모든 모서리 부분에 한쌍의 제1 및 제2패턴(3)(4)를 갖는 버니어(2a∼2h)가 형성되는 것이다.
상기와 같이 이루어진 개량 마스크는 제4도의 (가)와 같이 동일한 마스크(1)를 전, 후, 좌, 우로 연결할 경우 마스크(1)의 각 모서리에 패턴으로 형성된 다수의 버니어(2a∼2h)인 제3및 제4패턴(3)(4)과 (나)도의 A부 확대도와 같이 인접한 마스크에 형성되어 있는 버니어의 제3 및 제4패턴(3')(4')에 서로 잇맞춤되어 이들 버니어(2a∼2h)의 잇맞춤 상태를 읽음으로서 상, 하, 좌, 우로 정열 상태를 쉽게 검출할 수 있게 되는 것이다.
즉 마스크(1)의 가로상와 세로방향으로 향한 손가락 모양의 버니어들의 결합된 모양을 보고 X축과 Y축에 대한 에러검출이 이루어진다.
제5도는 본 고안에 따른 다른 실시예의 개량 마스크의 평면도로서, 마스크(1)의 모서리 양측 부분에 소정 크기를 갖는 사각형의 제5 및 제6패턴(9)(11)을 형성하고, 상기 제5 및 제6패턴(9)(11) 내부의 중앙 부분에 소정의 사각모양을 갖도록 제7 및 제8패턴(10)(12)을 형성하되 상기 제7 및 제8패턴(10)(12)의 크기는 서로 다르게 형성한다.
즉 마스크를 다수개 좌우로 연설시 외곽에 형성된 제5 및 제6패턴(9)(11)에 의해 일차로 정열 상태를 검출할 수 있고, 상기 제5 및 제6패턴(9)(11) 내부의 중앙에 형성되고, 크기가 서로 다른 제7 및 제8패턴(10)(12)에 의해 마스크의 정열 상태를 미세하게 보정이 가능한 것이다.
이상에서 상술한 바와 같이 본 고안은 웨이퍼의 최하층에서도 마스크의 어긋난 정도를 알 수 있도록 하기 위해 하층마스크의 모든 외각 모서리부분에 버니어를 추가하여 최하층에서 마스크 정열시 에러를 쉽게 검출하고 보정이 용이토록 함으로서 마스크의 신뢰성 향상에 기여할 수 있는 것이다.
Claims (3)
- 마스크패턴 주위의 소정 부분에 제1 및 제2패턴(3)(4)의 한 쌍으로 이루어진 손가락 모양의 버니어(2)가 형성되어 있는 반도체 제조장치의 마스크에 있어서, 상기 제1 및 제2패턴(3)(4)로 이루어진 버니어(2)를 마스크패턴의 각 모서리 부분에 모두 형성하여 최하층에서도 마스크의 정열상태를 검출할 수 있도록 한 것을 특징으로 하는 반도체 제조장치의 개량 마스크.
- 제1항에 있어서, 상기 버니어(2)는 상기 제1 및 제2패턴(3)(4)가 서로 소정 간격을 두고 ㄴ자 형으로 이루어지고, 상기 제1 및 제2패턴(3)(4)의 손가락의 방향이 상기 제1패턴(3)은 외측으로 상기 제2패턴(4)은 하나의 회전 방향으로 형성되도록 한 것을 특징으로 하는 반도체 제조장치의 개량마스크.
- 제1항에 있어서, 상기 버니어(2)는 상기 마스크패턴(1)의 모서리 양측 부분에 소정 크기를 갖는 사각형의 제5 및 제6패턴(9)(11)을 형성하고, 상기 제5 및 제6패턴(9)(11) 내부의 중앙부분에 소정의 사각형상을 갖도록 제7 및 제8패턴(10(12)을 형성하되 상기 제7 및 제8패턴(10)(12)의 크기는 서로 다르게 형성되도록 한 것을 특징으로 하는 반도체 제조장치의 개량 마스크.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019930009175U KR0116281Y1 (ko) | 1993-05-29 | 1993-05-29 | 반도체 체조장치의 개량 마스크 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019930009175U KR0116281Y1 (ko) | 1993-05-29 | 1993-05-29 | 반도체 체조장치의 개량 마스크 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940027598U KR940027598U (ko) | 1994-12-10 |
KR0116281Y1 true KR0116281Y1 (ko) | 1998-04-18 |
Family
ID=19356079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019930009175U KR0116281Y1 (ko) | 1993-05-29 | 1993-05-29 | 반도체 체조장치의 개량 마스크 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0116281Y1 (ko) |
-
1993
- 1993-05-29 KR KR2019930009175U patent/KR0116281Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940027598U (ko) | 1994-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4388386A (en) | Mask set mismatch | |
US20050094145A1 (en) | Overlay mark for aligning different layers on a semiconductor wafer | |
KR19990046917A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
KR101665569B1 (ko) | 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법 | |
US9746786B2 (en) | Overlay mask | |
TW201913865A (zh) | 對準標記及其測量方法 | |
EP1128215B1 (en) | Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy | |
JP2669391B2 (ja) | 半導体装置 | |
KR0116281Y1 (ko) | 반도체 체조장치의 개량 마스크 | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
JP2001168002A (ja) | 半導体装置およびその製造に用いるフォトマスクならびにその重ね合わせ精度向上方法 | |
KR100217898B1 (ko) | 포토마스크 | |
KR100271125B1 (ko) | 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법 | |
KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
JPS6348420B2 (ko) | ||
KR100220238B1 (ko) | 반도체 소자의 층간 중첩도 측정용 포토마스크 형성방법 | |
KR960014961B1 (ko) | 반도체 장치의 제조 방법 | |
KR20070038301A (ko) | 오버레이 측정마크 | |
KR19990034619U (ko) | 반도체 제조용 포토마스크 | |
JPH09283412A (ja) | 重ね合わせ測定誤差補正方法 | |
JP4845005B2 (ja) | 半導体装置及びその製造方法 | |
JP2513540Y2 (ja) | アライメント測定装置 | |
JPH0523490B2 (ko) | ||
KR20230003846A (ko) | 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법 | |
JPS6345818A (ja) | 半導体製造装置の位置合わせ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
B701 | Decision to grant | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20061215 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |