KR0113519Y1 - Counting device of a wafer - Google Patents
Counting device of a wafer Download PDFInfo
- Publication number
- KR0113519Y1 KR0113519Y1 KR2019940022080U KR19940022080U KR0113519Y1 KR 0113519 Y1 KR0113519 Y1 KR 0113519Y1 KR 2019940022080 U KR2019940022080 U KR 2019940022080U KR 19940022080 U KR19940022080 U KR 19940022080U KR 0113519 Y1 KR0113519 Y1 KR 0113519Y1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- completed
- counting device
- post
- reset signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
- G08B21/18—Status alarms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
Abstract
본 고안은 웨이퍼의 카운트장치에 관한 것으로 공정의 완료 여부를 확인함으로써, 정해진 작업을 하지 않고 다음 공정으로 보내거나 작업을 2회 진행하는 실수를 방지하는데 그 목적이 있다.The present invention relates to a counting device for a wafer, by checking whether the process is completed, and to prevent the mistake of sending to the next process or performing the operation twice without performing a predetermined work.
상기 목적을 달성하기 위한 본 고안의 웨이퍼의 카운트장치는 전공정이 완료된 웨이퍼수의 정보를 리셋트(0) 시키고 후공정의 시작을 알리는 리셋트 신호 발생부와, 후공정이 완료된 각각의 웨이퍼를 하나씩 체크하는 웨이퍼 카운터부와, 후공정이 완료된 웨이퍼의 갯수를 나타내는 디스플레이 소자로 이루어진다.Wafer counting device of the present invention for achieving the above object is to reset (0) the information of the number of wafers before the completion of the pre-process and the reset signal generation unit to indicate the start of the post-process, and each wafer after the post-process is completed one by one It consists of a wafer counter part to check and a display element which shows the number of the wafer which the post process completed.
Description
제1도는 종래의 웨이퍼의 카운트 구조도.1 is a count structure diagram of a conventional wafer.
제2도는 본 고안의 웨이퍼의 카운트 구조도.2 is a count structure diagram of a wafer of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
20, 21 : 스타트스위치 22 : 리셋트 신호입력단자20, 21: Start switch 22: Reset signal input terminal
23 : 디스플레이소자 24, 25 : 광스위치23: display element 24, 25: optical switch
26, 27 : 웨이퍼로딩부 28, 29 : 발광다이오드26, 27: wafer loading unit 28, 29: light emitting diode
30 : 웨이퍼 카운트신호입력단자30: wafer count signal input terminal
본 고안은 웨이퍼의 카운트장치에 관한 것으로 특히, 중전류 이온주입기에서 불순물 주입공정이 완료된 웨이퍼를 카운트하고 공정 완료 여부를 확인하는데 적당하도록 한 웨이퍼의 카운트장치에 관한 것이다.The present invention relates to a wafer counting device, and more particularly, to a wafer counting device that is suitable for counting wafers in which an impurity implantation process is completed in a medium current ion implanter and confirming the completion of the process.
제1도를 참고하여 종래의 웨이퍼의 카운트장치를 설명하면 다음과 같다.Referring to FIG. 1, a conventional counting apparatus for a wafer is described as follows.
제1도에 도시한 바와 같이 작업제어패널부(c)의 스타트스위치(1,2)를 On으로 작동시키면 웨이퍼작업부(B)에서, 리셋트(reset)신호를 발생시키는 광스위치(3,4)상에 위치한 웨이퍼 로딩(wafer loading)부(5,6)가 작업공정이 끝난 웨이퍼를 하나씩 카운트하여 카운트신호를 발생시키는 상측의 발광다이오드(7,8)까지 이동하여 중전류 이온주입기의 불순물 주입공정이 시작된다.As shown in FIG. 1, when the start switches 1 and 2 of the job control panel part c are turned on, the optical switch 3 which generates a reset signal in the wafer work part B, 4) The wafer loading part 5, 6 located on the upper part moves up to the upper light emitting diodes 7, 8, which count the wafers which have been processed, one by one, to generate a count signal. The injection process begins.
그리고, 작업공정이 완료된 각각의 웨이퍼는 상기 발광다이오드(7,8)에서 하나씩 체크되고 상기 발광다이오드(7,8)의 카운트신호는 웨이퍼 카운트신호입력(wafer count signal input)단자(9)에 인가된다.Then, each wafer whose work process is completed is checked one by one at the light emitting diodes 7 and 8 and the count signal of the light emitting diodes 7 and 8 is applied to a wafer count signal input terminal 9. do.
그리고, 디스플레이부(A)의 IC 74LS90은 상기 웨이퍼 카운트신호입력단자(9)에 인가된 카운트 신호를 받아서 카운트신호를 나타내는 디스플레이소자(10)에 인가한다.The IC 74LS90 of the display unit A receives the count signal applied to the wafer count signal input terminal 9 and applies it to the display element 10 representing the count signal.
따라서 공정이 완료된 웨이퍼는 상기 디스플레이소자(10)에 하나씩 체크되어 디스플레이된다.Therefore, the wafers in which the process is completed are checked and displayed one by one on the display element 10.
그리고, 사용자가 원했던 중전류 이온주입기의 불순물 주입공정이 완료되었을 때, 즉 모든 웨이퍼의 공정이 완료되었을 때, 상기 웨이퍼 로딩부(5,6)는 다시 하측의 광스위치(3,4)상에 위치된다.Then, when the impurity implantation process of the medium current ion implanter desired by the user is completed, that is, when all the wafer processes are completed, the wafer loading parts 5 and 6 are again placed on the lower optical switches 3 and 4. Is located.
이때, 상기 광스위치(3,4)로 부터 리셋트 신호입력(reset signal input)단자(11)에 리셋트(reset)신호가 자동적으로 입력되고, 상기 IC 74LS90은 상기 리셋트 신호 입력단자(11)에 인가된 리셋트신호에 의해 디스플레이소자(10)에 나타난 숫자를 0으로 셋팅(setting)함으로써 종래의 웨이퍼의 카운트 장치를 완성한다.At this time, a reset signal is automatically input to a reset signal input terminal 11 from the optical switches 3 and 4, and the IC 74LS90 is connected to the reset signal input terminal 11. The conventional wafer counting device is completed by setting the number displayed on the display element 10 to 0 by the reset signal applied to the?
그러나, 종래의 웨이퍼의 카운터장치는 웨이퍼의 공정이 완료되면 리셋트신호에 의해 자동적으로 0으로 셋팅되므로, 공정이 완료되었는지, 또는 공정이 시작해야하는지의 구분이 어려운 문제점이 발생하였다.However, since the conventional wafer counter apparatus is automatically set to 0 by the reset signal when the wafer process is completed, it is difficult to distinguish whether the process is completed or whether the process should start.
본 고안은 상기 문제점을 해결하기 위하여 안출한 것으로 공정이 완료된 후 임의의 리셋트신호를 가하지 않으면 공정이 완료된 웨이퍼의 숫자가 계속 디스플레이되도록 함으로써 공정의 완료판단을 정확히 할 수 있고 또한 당공정을 진행하지 않고 다음 공정으로 넘어가거나, 같은 공정을 2번하는 실수가 없도록 한 웨이퍼의 카운트 장치를 제공함에 그 목적이 있다.The present invention has been devised to solve the above problems, and if the reset signal is not applied after the process is completed, the number of wafers that have been processed can be displayed continuously so that the completion of the process can be accurately determined and the process cannot be performed. It is an object of the present invention to provide a wafer counting device in which there is no mistake of moving on to the next step or performing the same step twice.
상기 목적을 달성하기 위한 본 고안의 웨이퍼의 카운트장치는 전공정이 완료된 웨이퍼수의 정보를 리셋트시키고 후공정의 시작을 알리는 리셋트신호발생부와, 후공정이 완료된 각각의 웨이퍼를 하나씩 체크하는 웨이퍼 카운터부와, 후공정이 완료된 웨이퍼의 갯수를 나타내는 디스플레이소자로 구성됨을 특징으로 한다.Wafer counting device of the present invention for achieving the above object is a reset signal generation unit for resetting the information of the number of wafers before the pre-process is completed and the start of the post-process, and a wafer for checking each wafer after the post-process is completed one by one It is characterized in that it comprises a counter and a display element indicating the number of wafers the post-process is completed.
이하, 첨부된 도면을 참조하여 본 고안의 웨이퍼의 카운트장치를 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings illustrating a wafer counting device of the present invention.
제2도에 도시한 바와같이 작업제어패널부(C)의 스타트스위치(20,21)를 On으로 작동시키면, 첫째, 상기 스타트스위치(20,21)에서 리셋트(reset)신호가 발생되고, 발생된 리셋트신호는 리셋트 신호입력(reset signal input)단자(22)를 통해 디스플레이부(A)의 IC 74LS90에 입력되는 디스플레이소자(23)에 0을 셋팅한다.As shown in FIG. 2, when the start switches 20 and 21 of the job control panel unit C are turned on, first, a reset signal is generated from the start switches 20 and 21, The generated reset signal sets 0 to the display element 23 input to the IC 74LS90 of the display unit A through the reset signal input terminal 22.
둘째, 웨이퍼작업부(B)의 광스위치(24,25)상에 위치한 웨이퍼로딩부(26,27)가 작업공정이 끝난 웨이퍼를 하나씩 카운트신호를 발생시키는 상측의 발광다이오드(228,29)까지 이동하여 중전류 이온주입기의 불순물 주입공정이 시작된다.Secondly, up to the light emitting diodes 228 and 29 on which the wafer loading units 26 and 27 located on the optical switches 24 and 25 of the wafer work unit B generate count signals one by one. It moves to start the impurity implantation process of the medium current ion implanter.
그리고, 작업공정이 완료된 각각의 웨이퍼는 상기 발광다이오드(28,29)에서 하나씩 체크되어 웨이퍼 카운트신호입력(wafer count signal input)단자(30)에 카운트신호가 인가되고, 디스플레이부(A)의 IC 74LS90은 상기 웨이퍼 카운트 신호 입력단자(10)에 인가된 카운트 신호를 받아서, 카운트신호를 나타내는 디스플레이소자(23)에 인가된다.Then, each wafer whose work process is completed is checked one by one at the light emitting diodes 28 and 29 so that a count signal is applied to the wafer count signal input terminal 30 and the IC of the display unit A is applied. The 74LS90 receives the count signal applied to the wafer count signal input terminal 10 and is applied to the display element 23 representing the count signal.
따라서, 공정이 완료된 웨이퍼는 상기 디스플레이소자(23)에 하나씩 체크되어 디스플레이 된다.Therefore, the wafers whose processes are completed are checked and displayed one by one on the display element 23.
그리고, 사용자가 원했던 중전류 이온주입기의 불순물 주입공정이 완료되었을 때, 즉, 모든 웨이퍼의 공정이 완료되었을 때, 상기 웨이퍼 로딩부(26,27)는 다시 하측의 광스위치(24,25)상에 위치한다.Then, when the impurity implantation process of the medium current ion implanter desired by the user is completed, that is, when all the wafer processes are completed, the wafer loading units 26 and 27 are again on the lower optical switches 24 and 25. Located in
이때, 상기 스타트스위치(20,21)에서 새로운 입력신호(리셋트신호)가 들어오기전까지는 상기 디스플레이소자(23)에 공정 완료된 웨이퍼의 갯수가 디스플레이 되어 있다.In this case, until the new input signal (reset signal) is input from the start switches 20 and 21, the number of wafers processed on the display element 23 is displayed.
그리고 상기 공정 완료된 웨이퍼를 빼내고 새로이 작업할 웨이퍼를 넣은 다음 스타트스위치(20,21)를 작동시키면 리셋트 신호에 의해 상기 디스플레이 소자에는 0이 셋팅되며 상술한 일련의 공정을 다시 수행한다.Then, after removing the processed wafer, inserting a new wafer, and then operating the start switches 20 and 21, 0 is set to the display element by a reset signal, and the above-described series of processes are performed again.
그리고 본 고안의 각각의 구성요성에 대하여 부연 설명하면 디스플레이부(A)는 공정 완료된 웨이퍼를 카운트하며 숫자를 디스플레이해주는 부분이고, 웨이퍼작업부(B)는 작업할 웨이퍼를 로딩(loading)하고 작업이 끝난 웨이퍼를 언로딩(Unloading)하는 부분이며, 작업제어패널부(C)는 작업을 제어하기 위한 스위치들이 모여 있는 부분으로써, 작업의 시작(스타트스위치), 작업의 종료(COMP/MUTE 스위치), 작업의 일시정지(HOLD 스위치), 에러 소거(Error Clear 스위치)등으로 구성된다.In addition, the components of the present invention will be described in detail. The display unit A is a part that counts the processed wafers and displays a number, and the wafer working unit B loads the wafer to be worked and Unloading the finished wafer, the job control panel (C) is a part of the switch for controlling the job, the start of the work (start switch), the end of the work (COMP / MUTE switch), It consists of job pause (HOLD switch) and error clear (Error Clear switch).
이상에서 설명한 본 고안의 웨이퍼의 카운트장치는 스타트스위치가 리셋트 기능을 부가적으로 가지고 있기에 스타트스위치를 작동시켜 공정을 진행하고 공정 완료 이후에 다음 공정을 위한 스타트 스위치를 누르기전까지는 공정 완료된 웨이퍼수가 디스플레이소자상에 나타나기에 공정의 완료여부를 구분하며 작업을 2회 진행하는 실수를 방지하는 효과가 있다.In the wafer counting device of the present invention described above, since the start switch additionally has a reset function, the number of wafers that have been processed before the start switch is pressed for the next process is performed after the start switch is operated. Appears on the display device to distinguish whether or not the process is completed has the effect of preventing the mistake of performing the operation twice.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940022080U KR0113519Y1 (en) | 1994-08-30 | 1994-08-30 | Counting device of a wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940022080U KR0113519Y1 (en) | 1994-08-30 | 1994-08-30 | Counting device of a wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009271U KR960009271U (en) | 1996-03-16 |
| KR0113519Y1 true KR0113519Y1 (en) | 1998-04-16 |
Family
ID=19391899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019940022080U KR0113519Y1 (en) | 1994-08-30 | 1994-08-30 | Counting device of a wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0113519Y1 (en) |
-
1994
- 1994-08-30 KR KR2019940022080U patent/KR0113519Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009271U (en) | 1996-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4203132A (en) | Method of alignment | |
| US5864663A (en) | Selectively enabled watchdog timer circuit | |
| CA1118905A (en) | Memory programming control system | |
| US5528749A (en) | Automatic instrument turn off/on for error correction | |
| JPH0342430B2 (en) | ||
| KR0113519Y1 (en) | Counting device of a wafer | |
| US3944980A (en) | Electronic sequence control system | |
| EP0424825B1 (en) | Method for measuring DC current/voltage characteristic of semi-conductor device | |
| CN111077401B (en) | Keyboard testing method, device and storage medium | |
| US4039814A (en) | Real time programmable digital register analyser | |
| GB873572A (en) | Asynchronous counting circuits and number checking apparatus embodying such circuits | |
| KR100211651B1 (en) | Run alarm apparatus of wafer titler | |
| US6174375B1 (en) | Semiconductor device manufacturing system capable of automatic branching and merging of wafers | |
| US5130648A (en) | Instrument for checking the operational state of an ic-circuit | |
| SU382095A1 (en) | AUTOMATIC CONTROL SYSTEM OF ELECTRICAL PARAMETERS OF ELECTRONIC CIRCUITS | |
| KR0123115Y1 (en) | Automatic test device for wafer handler | |
| KR0145250B1 (en) | Error handling method of chip component mounter | |
| SU703780A1 (en) | Programme-control device | |
| US6115010A (en) | Circuit for displaying operating states of a device | |
| JPH05109596A (en) | Manufacturing and controlling method for semiconductor device | |
| KR200233843Y1 (en) | Additional Annealing Prevention Device | |
| JPH01257330A (en) | Resist coater | |
| SU926669A1 (en) | Device for testing electric wiring | |
| RU1800447C (en) | Device for checking parameters | |
| KR860000435Y1 (en) | Matrix control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 12 |
|
| EXPY | Expiration of term |