KR0108386Y1 - Wafer bonding machine - Google Patents
Wafer bonding machineInfo
- Publication number
- KR0108386Y1 KR0108386Y1 KR2019930026350U KR930026350U KR0108386Y1 KR 0108386 Y1 KR0108386 Y1 KR 0108386Y1 KR 2019930026350 U KR2019930026350 U KR 2019930026350U KR 930026350 U KR930026350 U KR 930026350U KR 0108386 Y1 KR0108386 Y1 KR 0108386Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pair
- wafer bonding
- wafer
- chucks
- bonding apparatus
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Abstract
웨이퍼의 본딩면을 관찰하면서 공정을 진행할 수 없기 때문에 웨이퍼의 본딩불량이 발생되는 것을 사전에 방지할 수 없는 불편함을 해소하기 위하여 일정량의 광원을 줌 렌즈와 제1렌즈를 통하여 다이어프램에 조사하는 텅스텐/할로겐 램프와, 상기 다이어프램에 의해 이온 투과된 광원을 적외선 렌즈에 투과시킨 후 제2렌즈, 적외선 필터, 편광 프리즘 및 λ/4 플레이트를 통하여 광량을 조정하고, 상기 λ/4 플레이트에 의해 조정된 빔을 인가 받아 디지털 미분 해석을 하는 아날라이져와, 상기 아날라이져에 의해 분석된 빔을 줌 렌즈를 통하여 화면상에 나타내는 적외선 카메라로 구성되어 두장의 웨이퍼의 밀착과정을 모니터링하는 웨이퍼 본딩 장치에 있어서; 상기 λ/4 플레이트와 아날라이져 사이에 두장의 웨이퍼 접합계면에서 보이드(void)발생을 감지하면서 웨이퍼를 밀착시키도록 하여 본딩불량을 사전에 방지하도록 하였다. 따라서 이와 같은 웨이퍼 본딩장치는 또한 실리콘-온인슐레이터 구조의 반도체 장치를 제공함에 있어서 웨이퍼 본딩에 의한 유전분리 구조 형성시 유용하게 적용된다.Tungsten which irradiates the diaphragm through the zoom lens and the first lens with a certain amount of light source in order to solve the inconvenience that cannot be prevented in advance, because the process cannot proceed while observing the bonding surface of the wafer. The halogen lamp and the light source ionically transmitted by the diaphragm are transmitted to the infrared lens, and then the amount of light is adjusted through the second lens, the infrared filter, the polarizing prism and the λ / 4 plate, and adjusted by the λ / 4 plate. Claims [1] A wafer bonding apparatus comprising: an analyzer for receiving a beam and performing digital differential analysis; and an infrared camera for displaying the beam analyzed by the analyzer on a screen through a zoom lens; Bond defects were prevented in advance by detecting the occurrence of voids at the two wafer bonding interfaces between the λ / 4 plate and the analyzer and by closely bonding the wafers. Therefore, such a wafer bonding apparatus is also usefully applied in forming a dielectric isolation structure by wafer bonding in providing a semiconductor device of a silicon-on-insulator structure.
Description
제1도는 이 고안에 따른 실리콘 직접 본딩장치의 일 실시예를 나타내는 사시도1 is a perspective view showing an embodiment of a silicon direct bonding apparatus according to the present invention
제2도는 제1도에 도시된 한 장의 척을 분리한 상태를 나타내는 평면도2 is a plan view showing a state in which the chuck of one sheet shown in FIG.
제3도는 이 고안에 따른 웨이퍼 본딩상태를 나타내는 측면도3 is a side view showing a wafer bonding state according to the present invention.
제4도는 이 고안에 따른 광학계를 이용한 웨이퍼 본딩상태를 나타내는 도면4 is a view showing a wafer bonding state using the optical system according to the present invention
제5도는 종래의 실리콘 직접 본딩장치의 일실시예를 나타내는 사시도이다5 is a perspective view showing an embodiment of a conventional silicon direct bonding apparatus.
이 고안은 웨이퍼 본딩장치에 관한 것으로서, 더욱 상세하게는 실리콘-온 인슐레이터(Silicon-On-Insulator; 이하, SOI라 약칭한다)구조의 반도체 장치를 소위 웨이퍼 본딩공정으로 형성하는 웨이퍼 본딩장치에 관한 것이다.The present invention relates to a wafer bonding apparatus, and more particularly, to a wafer bonding apparatus for forming a semiconductor device having a silicon-on-insulator structure (hereinafter referred to as SOI) in a so-called wafer bonding process. .
한편, 최근에는 다이나믹 반도체 기억장치(DRAN)의 직접도가 64M용량이상으로 높아짐에 따라, 기억 셀 단위 면적이 협소해져서 캐패시턴스 용량의 확보가 문제시 되고 있다. 이러한 것을 극복하기 위해서 SOI 구조에 의한 장치 실현이 연구 개발되고 있고, 이 구조 형성에는 많은 방법이 있으나, 특히 실리콘 직접 본딩(Silicon Direct Bonding; 이하, SDB라 약칭한다) 장치를 사용한 웨이퍼 본딩공정을 수반한 SOI반도체 장치의 제조공정이 주로 실현되고 있다.On the other hand, in recent years, as the directivity of the dynamic semiconductor memory device (DRAN) has increased to 64 M capacity or more, the storage cell unit area is narrowed, and securing the capacitance capacity has become a problem. To overcome this, device realization by SOI structure has been researched and developed, and there are many methods for forming this structure, but in particular, wafer bonding process using silicon direct bonding (hereinafter abbreviated as SDB) device is involved. A manufacturing process of an SOI semiconductor device is mainly realized.
상기 SOI 반도체 장치의 제조공정은 2장의 전 처리된 각각의 웨이퍼를 서로 본딩하여 SOI 구조가 이루어지게 할 때, SDB 장치를 사용하지만, 일반적으로 2장의 웨이퍼의 위치 정렬 오차가 크고 웨이퍼가 접촉하는 면에서 보이드(void)가 발생하여 수율 및 장치의 전기적 특성을 악화시켰다.The manufacturing process of the SOI semiconductor device uses an SDB device when bonding two pieces of pre-processed wafers to each other to form an SOI structure. However, in general, two wafers have a large position alignment error and a wafer is in contact with each other. Voids occurred in the substrate, which degraded the yield and electrical characteristics of the device.
예를 들어 미합중국 특허 제 5,102,819호에 기재된 바에 따르면 웨이퍼 2장을 80°정도의 각을 이루게 하여 어셈블링 지그에 각기 올려놓은 다음 압력을 가하는 로드를 이용하여 웨이퍼의 중심 부근에 기계적 힘을 가하여 본딩 되도록 하고 있는데, 웨이퍼 중심부에서만 힘이 가해지는 구조이므로 웨이퍼의 전 영역에 걸쳐서 균일한 본딩을 행할 수 없고 전 처리된 두자의 웨이퍼를 상하좌우로 정확히 정렬하는데 어려움이 있고, 보이드 제거에도 적합하지 못한 단점이 있다.For example, as described in US Pat. No. 5,102,819, two wafers are placed at an angle of about 80 °, each placed on an assembling jig, and then bonded by applying a mechanical force near the center of the wafer using a pressured rod. As the structure is applied only at the center of the wafer, it is not possible to perform uniform bonding over the entire area of the wafer, and it is difficult to accurately align the preprocessed two-headed wafers vertically, horizontally, and also not suitable for removing voids. have.
또한 상기 웨이퍼 본딩장치는 웨이퍼를 상하좌우로 정확히 정렬하는데 어려움이 있고, 보이드 제거에도 적합하지 못한 단점이 있다.In addition, the wafer bonding apparatus has difficulty in accurately aligning the wafer in up, down, left, and right directions, and is not suitable for removing voids.
또한 상기 웨이퍼 본딩장치는 웨이퍼를 지그에 올려 놓거나 이탈시키는 과정도 용이하지 못한 문제점이 있었다.In addition, the wafer bonding apparatus has a problem that it is not easy to put the wafer on the jig or the process of detaching.
상기한 문제점을 해결하기 위하여 본 출원인에 의하여 실용신안등록출원 제 93-6897 호(1993. 4. 28일자 출원)로 기출원된 바 있는 제5도의 종래기술을 설명하면 다음과 같다.In order to solve the above problems, the prior art of FIG. 5, which was previously filed in the Utility Model Registration Application No. 93-6897 (application dated April 28, 1993) by the present applicant, is as follows.
제5도를 참조하면, 샤프트(54)가 고정 설치된 베이스 플레이트(55)상에서 상기 샤프트(54)에 일변이 공히 맞물려 있는 한쌍의 척(56)이 초기위치로 배열되어 있다. 상기 한쌍의 척(56)의 평평한 일면의 중앙부에 0-링(58)이 가로방향으로 길게 형성되어 있으며, 그 위에 두장의 웨이퍼(도시생략됨)가 올려진다.Referring to FIG. 5, a pair of chucks 56 having one side engaged with the shaft 54 on the base plate 55 on which the shaft 54 is fixed are arranged in an initial position. A 0-ring 58 is formed to extend in the horizontal direction at the center of one flat surface of the pair of chucks 56, and two wafers (not shown) are placed thereon.
그러나, 상기 두장의 웨이퍼는 본딩될 때 정렬오차가 최소로 되어야 하므로 돌출판(59)과 삽입홀(60)에 의해 고정위치를 접하게 되지만, 샤프트(54)의 수평축 운동과 한쌍의 척(56)의 미끌림에 의해 미세한 정력오차가 발생될 수 있으며, 웨이퍼거 놓여지지 않는 한쌍의 척(56)의 표면상에 발생되는 보이드의 영향에 의해 본딩공정시 상기한 단점이 보완되었다 할지라도 웨이퍼의 본딩면을 관찰하면서 공정을 진행할 수 없기 때문에 웨이퍼의 본딩불량이 발생되는 것을 사전에 방지할 수 없다는 단점이 있다.However, since the two wafers have a minimum alignment error when bonded, they are brought into contact with a fixed position by the protrusion plate 59 and the insertion hole 60, but the horizontal axis motion of the shaft 54 and the pair of chucks 56 are fixed. Even if the above-mentioned disadvantages are compensated for in the bonding process by the influence of voids generated on the surface of the pair of chucks 56 where the wafer is not placed, a fine force error may occur due to the sliding of the wafer. Since the process cannot proceed while observing, there is a disadvantage in that it is not possible to prevent the occurrence of a defect in bonding of the wafer in advance.
따라서 이 고안은 상기한 문제들을 해결하기 위한 것으로서, 이 고안의 목적은 한쌍의 척의 평평한 일면에 웨이퍼의 최외각 주면을 수용할 수 있는 0-링과 진공형성용 홈을 마련하고, 한쌍의 척의 사각 모서리에 미끌림 방지 개스킷을 설치하여 웨이퍼 전체에 균일한 기계적 힘을 가하여 균일한 본딩을 행함과 동시에 두 웨이퍼의 정렬오차와 보이드 발생량을 최소화할 수 있는 웨이퍼 본딩 장치를 제공함에 있다.Therefore, this invention aims to solve the above problems, and the purpose of this invention is to provide a flat surface of a pair of chucks with a 0-ring and a vacuum forming groove for accommodating the outermost main surface of the wafer, and a pair of squares of chucks. An anti-slip gasket is installed at the corners to provide a uniform bonding force by applying a uniform mechanical force to the entire wafer, and at the same time provide a wafer bonding apparatus capable of minimizing alignment errors and voids of two wafers.
이 고안의 다른 목적은 웨이퍼 본딩장치를 적외선/ 자외선 광학 시스템에 적용하여 웨이퍼의 본딩과정을 관찰하면서 후속공정을 진행할 수 있는 웨이퍼 본딩장치를 제공함에 있다.Another object of the present invention is to provide a wafer bonding apparatus that can be subjected to a subsequent process while observing the bonding process of the wafer by applying the wafer bonding apparatus to the infrared / ultraviolet optical system.
상기한 목적을 달성하기 위한 이 고안에 따른 웨이퍼 본딩장치는, 웨이퍼를 올려놓을 수 있도록 평평한 표면을 갖는 한쌍의 척과, 한쌍의 척이 연동할 수 있도록 그 일변을 일축상에 연결하는 샤프트와, 상기 샤프트를 지지하고 있는 베이스 플레이트와, 상기 베이스 플레이트에 장착된 진공장치로 구성된 웨이퍼 본딩장치에 있어서, 상기 한쌍의 척은, 본딩시 한쌍의 웨이퍼를 내부로 안착할 수 있는 한쌍의 0-링과, 상기 한쌍의 0-링 표면에 형성되고 상기 베이스 플레이트에 장착된 진공장치로 연결되어 본딩시 유압에 의해 0-링의 내부를 진공상태로 만들어 주는 진공홀과, 상기 한쌍의 0-링과 인접된 평평한 표면의 외곽에서 본딩시에 한쌍의 척을 정합시켜 주는 돌출핀과 삽입홀을 구비하는 것을 특징으로 하는 웨이퍼 본딩장치를 제공한다.Wafer bonding apparatus according to the present invention for achieving the above object is a pair of chucks having a flat surface to place the wafer, a shaft connecting one side thereof on one axis so that the pair of chucks can interlock, and A wafer bonding apparatus comprising a base plate supporting a shaft and a vacuum device mounted on the base plate, wherein the pair of chucks includes: a pair of 0-rings for seating a pair of wafers inside during bonding; A vacuum hole formed on the pair of 0-ring surfaces and connected to a vacuum device mounted on the base plate to vacuum the inside of the 0-ring by hydraulic pressure during bonding, and adjacent to the pair of 0-rings. The present invention provides a wafer bonding apparatus comprising a protruding pin and an insertion hole for mating a pair of chucks during bonding on an outer surface of a flat surface.
이 고안에 따른 웨이퍼 본딩장치의 다른 특징은, 일정량의 광원을 줌렌즈와 제1 렌즈를 통하여 다이어프램에 조사하는 텅스텐/할로겐 램프와, 상기의 다이어프램에 의해 이온 투과된 광원을 적외선 렌즈에 투과시킨 후 제2렌즈, 적외선필터, 편광 프리즘 및 λ/4 플레이트 통하여 광량을 조정하고, 상기 λ플레이트에 의해 조정된 빔을 인가받아 디지탈 미분해석을 하는 아날라이져와, 상기 아날라이져에 의해 분석된 빔을 줌 렌즈를 통하여 화면상에 나타내는 적외선 카메라로 구성되어 두장의 웨이퍼를 밀착 과정을 모니터링하는 웨이퍼를 밀착하여 접착시키는 웨이퍼 본딩 지그를 배치 설치하여 두장의 웨이퍼를 접합계면에서 보이드의 발생을 감지하면서 웨이퍼를 밀착시키도록 한점이 있다.Another feature of the wafer bonding apparatus according to the present invention is a tungsten / halogen lamp for irradiating a diaphragm through a zoom lens and a first lens, and a light source ionically transmitted by the diaphragm through the infrared lens, 2) Lens, infrared filter, polarizing prism and? / 4 plate to adjust the amount of light, digitally resolved by applying the beam adjusted by the λ plate, and the lens analyzed by the analyzer It consists of an infrared camera that is displayed on the screen through the wafer bonding jig for arranging the two wafers to closely adhere the wafer to monitor the adhesion process by placing the two wafers in close contact while detecting the occurrence of voids in the bonding interface There is one point.
이하, 이 고안에 따른 웨이퍼 본딩장치의 하나의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.Hereinafter, an embodiment of a wafer bonding apparatus according to the present invention will be described in detail with reference to the accompanying drawings.
제1도는 이 고안에 따른 실리콘 직접 본딩장치의 일실시예를 나타내는 사시도이다.1 is a perspective view showing an embodiment of a silicon direct bonding apparatus according to the present invention.
제1도를 참조하며, 샤프트(13)가 고정 설치된 베이스 플레이트(10)상에 상기 샤프트(13)의 일변이 공히 맞물려 있는 한쌍의 척(11)이 초기 위치로 배열됨과 동시에 지지대(19)에 의해 안착되어 있다.Referring to FIG. 1, a pair of chucks 11 having one side of the shaft 13 engaged on the base plate 10 on which the shaft 13 is fixed is arranged at an initial position and at the support 19. It is seated by
상기 한쌍의 척(11)은 평평한 표면에 웨이퍼(14)의 최외각 주면이 안착될 수 있도록 한쌍의 0-링(도시생략)을 형성하고 있고, 또 상기 한쌍의 척(11)의 가장자리에는 탄성력을 가지고 변형될 수 있는 사각형상의 한쌍의 개스킷(12) 접착되어 있다.The pair of chucks 11 form a pair of 0-rings (not shown) to allow the outermost main surface of the wafer 14 to rest on a flat surface, and an elastic force at the edges of the pair of chucks 11. A pair of rectangular gaskets 12 that can be deformed with is bonded.
또한 상기 한쌍의 척(11)의 내부의 가장자리에는 에어라인(도시생략)이 형성되어 외부의 에어라인(16)과 연결됨과 동시에 최종적으로 베이스 플레이트(1)상에 고정 설치된 진공장치(15)에 연결되어 있다.In addition, an air line (not shown) is formed at an inner edge of the pair of chucks 11 to be connected to an external air line 16 and finally to a vacuum device 15 fixedly fixed on the base plate 1. It is connected.
제2도는 제1도에 도시된 한장의 척을 분리한 상태를 나타내는 평면도이다.FIG. 2 is a plan view showing a state in which a single chuck shown in FIG. 1 is separated.
상기한 한장의 척(21)의 구성요소를 자세히 알아보기 위하여 제2도를 참조하면, 샤프트(23)에 의해 지지되어 있는 척(21)은 빔이 투과할 수 있도록 투명한 창을 가지며, 그 중앙부에 0-링(25)이 형성되어 있으며 상기 0-링(25)의 표면에는 적어도 하나이상의 진공홀(26)이 형성되어 베이스 플레이트에 장착된 진공장치로 연결되어 있다.Referring to FIG. 2 to learn more about the components of the single chuck 21 described above, the chuck 21 supported by the shaft 23 has a transparent window through which the beam can pass, and the central portion thereof. A 0-ring 25 is formed on the surface of the 0-ring 25, and at least one vacuum hole 26 is formed and connected to the vacuum device mounted on the base plate.
또한 상기 척(21)의 소정영역에는 0-링(25)과 인접하여 돌출핀(27)과 삽입홀(28)이 각각 형성되어 있으며, 척(21)의 상단 우측부에 0-링(25)의 표면에 형성된 진공홀과 크기가 다른 또 다른 진공홀(26)이 형성되어 베이스 플레이트에 장착된 진공장치로 연결되어 있다.In addition, protruding pins 27 and insertion holes 28 are formed in the predetermined region of the chuck 21 adjacent to the 0-ring 25, respectively. Another vacuum hole 26 having a different size from the vacuum hole formed on the surface of the) is formed and connected to the vacuum apparatus mounted on the base plate.
또한 상기 척(21)의 가장자리에는 탄성 변형이 가능한 개스킷(22)이 소정 크기로 부착되어 있으며, 상기 0-링(25)의 내측에 웨이퍼(24)가 안착되어 있다.In addition, an elastically deformable gasket 22 is attached to the edge of the chuck 21, and a wafer 24 is seated inside the 0-ring 25.
상기한 구성요소에 따른 웨이퍼 본딩장치의 작용을 제1도의 사시도와 제3도의 웨이퍼 본딩상태를 나타내는 측면도를 참조하여 설명한다. 여기서는, 설명의 편의를 도모하기 위하여 제3도에 도시된 도면부호 40을 웨이퍼 본딩지그라 명명한다.The operation of the wafer bonding apparatus according to the above components will be described with reference to the perspective view of FIG. 1 and the side view showing the wafer bonding state of FIG. For convenience of explanation, the reference numeral 40 shown in FIG. 3 is referred to as a wafer bonding jig.
먼저, 웨이퍼의 제조단계에서 소정공정으로 표면 처리된 두장의 웨이퍼를 한쌍의 척(11)에 올려놓는데 이때, 상기 웨이퍼(14)는 0-링의 내측에 안착되도록 한다.First, two wafers surface-treated in a predetermined step in the manufacturing process of the wafer are placed on a pair of chucks 11, in which the wafers 14 are seated inside the zero ring.
다음 베이스 플레이트(10)의 가장자리에 배치 설치된 진공장치(15)를 가동하면, 에어라인(16)이 진공됨에 따라 상기 웨이퍼(14)는 척(11)에 흡착되어 고정된다.Next, when the vacuum apparatus 15 disposed at the edge of the base plate 10 is operated, the wafer 14 is sucked and fixed to the chuck 11 as the air line 16 is vacuumed.
그 다음 웨이퍼 본딩 지그(40)의 원형의 샤프트(33)를 접어 올려 본딩을 시작하는데, 이 상태에서 샤프트(33)를 중심으로 두장의 웨이퍼(34), 개스킷(32) 및 0-링(35)에 의해 고립된 공간이 형성된다.The circular shaft 33 of the wafer bonding jig 40 is then folded up to start bonding, in which state two wafers 34, a gasket 32 and a 0-ring 35 are centered about the shaft 33. The isolated space is formed by).
이때, 본딩은 수평으로부터 90°되는 지점에서 이루어지도록 하고, 접합계면에서 발생되는 보이드는 에어라인(36)을 통하여 외부로 배출되도록 한다.At this time, the bonding is made at a point 90 ° from the horizontal, and the voids generated at the bonding interface is discharged to the outside through the air line 36.
그 다음 본딩이 시작되고 난 후, 즉 두장의 웨이퍼의 세넛 부분이 서로 맞닿았을때 척(31)에 연결된 진공라인의 진공을 오픈시키면, 웨이퍼(34), 0-링(35) 및 개스킷(32)이 탄성 변형하여 접합부위가 확대된다. 상기 접합부위가 웨이퍼(34)의 전면으로 확대된 후, 0-링(35)과 척(31)에 연결된 진공홀에 유입되는 진공을 잠그고, 상기 0-링(35)과 척(31)에 연결된 진공홀에 유입되는 진공을 잠그고, 상기 0-링(35)의 홀에 공기를 서서히 주입하게 되면 척(31)과 웨이퍼(34)가 서로 분리되어 한쌍의 척(31)을 초기위치로 복귀시킨 후에 본딩된 웨이퍼를 다음 공정으로 이송시킨다.Then, after the bonding has started, i.e., when the vacuum of the vacuum line connected to the chuck 31 is opened when the two nut portions of the wafer touch each other, the wafer 34, the 0-ring 35 and the gasket ( 32) is elastically deformed and the joint is enlarged. After the junction is extended to the front surface of the wafer 34, the vacuum flowing into the vacuum hole connected to the 0-ring 35 and the chuck 31 is locked, and the 0-ring 35 and the chuck 31 are closed. When the vacuum flowing into the connected vacuum hole is locked and air is slowly injected into the hole of the 0-ring 35, the chuck 31 and the wafer 34 are separated from each other to return the pair of chucks 31 to their initial positions. After the bonding, the bonded wafer is transferred to the next process.
제4도를 참조하면, 상기 도면은 웨이퍼와 웨이퍼사이에 발생되는 보이드(void)량을 모니터링하기 위하여 웨이퍼 본딩 지그(40)에 공학시스템을 적용한 것이다.Referring to FIG. 4, the figure shows an application of an engineering system to the wafer bonding jig 40 to monitor the amount of voids generated between the wafer and the wafer.
상기 광학 시스템은 일정량의 광원을 줌 렌즈(42)와 제1렌즈(43)를 통하여 다이어프램(44)에 조사하는 텅스텐/ 할로겐 램프(41)와, 상기 다이어프램(44)에 의해 이온 투과된 광원을 적외선 렌즈(45)에 투과시킨 제2렌즈(46), 적외선(47), 편광(48) 및 λ/4 플레이트(49)를 통하여 광량을 조정하고, 상기 λ/4 플레이트에 조정된 빔을 인가 받아 디지탈 미분해석을 하는 아날라이져(51)와, 상기 아날라이져(51)에 의해 분석된 빔을 줌 렌즈(52)를 통하여 화면상에 나타내는 적외선 카메라(53)로 구성되어 두장의 웨이퍼(50)의 밀착 과정을 모니터링하도록 한다.The optical system uses a tungsten / halogen lamp 41 for irradiating a diaphragm 44 through a zoom lens 42 and a first lens 43 with a predetermined amount of light, and a light source ionically transmitted by the diaphragm 44. The amount of light is adjusted through the second lens 46, the infrared ray 47, the polarization 48 and the λ / 4 plate 49 transmitted through the infrared lens 45, and the adjusted beam is applied to the λ / 4 plate. Two wafers 50 comprising an analyzer 51 for receiving digitally unresolved stones and an infrared camera 53 for displaying a beam analyzed by the analyzer 51 on a screen through a zoom lens 52. Monitor close contact with
여기서 상기 모니터링 과정은 상기 λ/4 플레이트(49)와 아날라이져(51)사이에 두장의 웨이퍼(50)를 밀착하여 접착시키는 웨이퍼 본딩 지그(40)를 배치 설치하여 두장의 웨이퍼 접합계면에서 보이드의 발생을 감지하는 적외선 카메라(53)에 의해 수행된다.In this monitoring process, a wafer bonding jig 40 is disposed between the λ / 4 plate 49 and the analyzer 51 to adhere and bond the two wafers 50 to each other so that the voids at the two wafer bonding interfaces are disposed. It is performed by the infrared camera 53 which detects the occurrence.
상기 웨이퍼 본딩 지그(40)는 적외선 또는 자외선 광경로에 위치하며 빛이 차단되지 않도록 투과창이 설치된 한쌍의 척에 의해 모니터링이 가능하도록 한다.The wafer bonding jig 40 is located in the infrared or ultraviolet light path and can be monitored by a pair of chucks having a transmission window installed so that light is not blocked.
사용자가 상기한 공학 시스템에 웨이퍼 본딩 지그(40)를 적용하면, 적외선 카메라(53)를 통하여 웨이퍼의 접합상태가 좋지 않은 불량품을 쉽게 걸러낼 수 있기 때문에 후속공정에서 최소화할 수 있는 이점이 있다.When the user applies the wafer bonding jig 40 to the above-described engineering system, since the defects in which the wafer is not bonded well can be easily filtered through the infrared camera 53, there is an advantage of minimizing the subsequent process.
또한 접합공정시 웨이퍼의 접합계면에서 가스가 포획되지 않아 보이드 발생을 최소화할 수 있을 뿐만 아니라 웨이퍼 표면의 굴곡 등에 의해 기인된 미접합 부분도 진공상태로 되어 있기 때문에 후속 열처리과정에서 접합이 이루어질 수 있는 장점이 있다.In addition, since the gas is not trapped at the bonding interface of the wafer during the bonding process, the void generation can be minimized, and since the unbonded portion caused by the bending of the wafer surface is also in a vacuum state, the bonding can be performed in the subsequent heat treatment process. There is an advantage.
또한 이 고안에 따른 웨이퍼 본딩장치는 SOI 구조의 반도체 장치를 제공함에 있어서 웨이퍼 본딩에 의한 유전분리 구조 형성시 유용하게 적용된다.In addition, the wafer bonding apparatus according to the present invention is usefully applied when forming a dielectric isolation structure by wafer bonding in providing a semiconductor device having an SOI structure.
예를 들어 하나의 실리콘 기판과 표면이 산화막으로 형성된 또 다른 실리콘 기판을 서로 본딩시켜 유저막으로 분리된 활성역을 형성할 경우 이 고안에 따른 웨이퍼 본딩장치가 사용된다.For example, a wafer bonding apparatus according to the present invention is used when one silicon substrate and another silicon substrate having a surface formed of an oxide film are bonded to each other to form an active region separated by a user film.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930026350U KR0108386Y1 (en) | 1993-12-04 | 1993-12-04 | Wafer bonding machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930026350U KR0108386Y1 (en) | 1993-12-04 | 1993-12-04 | Wafer bonding machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021363U KR950021363U (en) | 1995-07-28 |
| KR0108386Y1 true KR0108386Y1 (en) | 1997-10-21 |
Family
ID=19369802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930026350U KR0108386Y1 (en) | 1993-12-04 | 1993-12-04 | Wafer bonding machine |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0108386Y1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8129201B2 (en) | 2004-01-07 | 2012-03-06 | Nikon Corporation | Stacking apparatus and method for stacking integrated circuit elements |
| KR20220093307A (en) * | 2019-05-24 | 2022-07-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Systems and methods for wafer bond monitoring |
-
1993
- 1993-12-04 KR KR2019930026350U patent/KR0108386Y1/en not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8129201B2 (en) | 2004-01-07 | 2012-03-06 | Nikon Corporation | Stacking apparatus and method for stacking integrated circuit elements |
| US8440472B2 (en) | 2004-01-07 | 2013-05-14 | Nikon Corporation | Stacking apparatus and method for stacking integrated circuit elements |
| US8735180B2 (en) | 2004-01-07 | 2014-05-27 | Nikon Corporation | Multiple-points measurement |
| US9105675B2 (en) | 2004-01-07 | 2015-08-11 | Nikon Corporation | WH (wafer-holder) process |
| KR20220093307A (en) * | 2019-05-24 | 2022-07-05 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Systems and methods for wafer bond monitoring |
| US11543363B2 (en) | 2019-05-24 | 2023-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for wafer bond monitoring |
| US11815471B2 (en) | 2019-05-24 | 2023-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for wafer bond monitoring |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021363U (en) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11355374B2 (en) | Accommodating device for retaining wafers | |
| US20240014079A1 (en) | Substrate bonding apparatus and substrate bonding method | |
| KR100362721B1 (en) | Substrate bonding apparatus | |
| JP3707990B2 (en) | Board assembly equipment | |
| TWI313368B (en) | Method of manufacturing liquid crystal display | |
| KR20180061754A (en) | Chuck module supporting substrate and probe station having the same | |
| US6309505B1 (en) | Substrate processing apparatus and method | |
| CN110398198B (en) | Jig for inspecting flexible display panel and inspection apparatus using the same | |
| JP2014013916A (en) | Alignment device and alignment method | |
| WO2020084983A1 (en) | Substrate bonding device, calculation device, substrate bonding method, and calculation method | |
| KR0108386Y1 (en) | Wafer bonding machine | |
| US7719300B2 (en) | Method for testing a semiconductor wafer and apparatus thereof | |
| KR101683094B1 (en) | Index Type Cell Inspecting Apparatus | |
| KR100720423B1 (en) | substrates bonding device for manufacturing of liquid crystal display and method thereof | |
| JPH11326857A (en) | Device for assembling substrate and its method | |
| EP0256150A1 (en) | Apparatus for bonding semiconductor wafers | |
| JPH05190406A (en) | Pasting apparatus of semiconductor substrates | |
| JP3282796B2 (en) | Aligner | |
| KR100858491B1 (en) | Apparatus and method for testing image sensor package | |
| JP6670185B2 (en) | Laminating apparatus, laminating apparatus, laminating method and laminating method | |
| KR20220006560A (en) | Bonding apparatus, bonding system and bonding method | |
| JPH02312220A (en) | Aligner | |
| KR100693918B1 (en) | Image sensor package test unit | |
| KR101390962B1 (en) | Apparatus for joining of substrate | |
| US20120184067A1 (en) | Releasing and post-releasing processes in fabrications for micromirror array devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |