JPWO2022004837A5 - 情報処理装置、情報処理方法及び情報処理プログラム - Google Patents

情報処理装置、情報処理方法及び情報処理プログラム Download PDF

Info

Publication number
JPWO2022004837A5
JPWO2022004837A5 JP2022534108A JP2022534108A JPWO2022004837A5 JP WO2022004837 A5 JPWO2022004837 A5 JP WO2022004837A5 JP 2022534108 A JP2022534108 A JP 2022534108A JP 2022534108 A JP2022534108 A JP 2022534108A JP WO2022004837 A5 JPWO2022004837 A5 JP WO2022004837A5
Authority
JP
Japan
Prior art keywords
page
data
information processing
page table
accessed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022534108A
Other languages
English (en)
Other versions
JPWO2022004837A1 (ja
JP7420251B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2021/024911 external-priority patent/WO2022004837A1/ja
Publication of JPWO2022004837A1 publication Critical patent/JPWO2022004837A1/ja
Publication of JPWO2022004837A5 publication Critical patent/JPWO2022004837A5/ja
Application granted granted Critical
Publication of JP7420251B2 publication Critical patent/JP7420251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (10)

  1. 第1の演算手段と、
    前記第1の演算手段と共通の仮想アドレス空間が割り当てられた第2の演算手段と、
    前記第1の演算手段が備えるローカルメモリに記憶された第1のページテーブルと、
    前記第2の演算手段が備えるローカルメモリに記憶された第2のページテーブルと、
    前記第2の演算手段がアクセスした前記第2のページテーブルのページの第1のビットフラグが前記第2の演算手段がアクセスしたページのデータの無効を示す場合には、前記第2の演算手段がアクセスしたページと同一のページ番号のページを含む前記第1のページテーブルの複数のページのデータを一括して前記第2のページテーブルに転送する転送指示を生成するデータ管理手段と、
    を備える情報処理装置。
  2. 前記データ管理手段は、一括して転送される前記複数のページを、前記第2の演算手段のメモリアクセスの空間的局所性に基づいて選択する、請求項1に記載された情報処理装置。
  3. 前記データ管理手段は、
    前記第2の演算手段がアクセスした前記第2のページテーブルのページの第1のビットフラグが前記第2の演算手段がアクセスした前記ページのデータの無効を示し、
    かつ、
    前記第2の演算手段がアクセスした前記ページと同一のページ番号の前記第1のページテーブルのページのデータが前記第1の演算手段によって変更されてないことを前記第1のページテーブルの第2のビットフラグが示す場合は、前記転送指示を取り消し、前記第2の演算手段がアクセスした前記ページの第1のビットフラグを前記第2の演算手段がアクセスした前記ページのデータの有効を示すように設定する、請求項1又は2に記載された情報処理装置。
  4. 前記第1の演算手段及び前記第2の演算手段は、それぞれ、アクセスした前記ページの前記第1のビットフラグがデータの有効を示す場合には前記データを用いた処理を行い、前記第1のビットフラグが前記データの無効を示す場合には前記データを用いた処理を行わない、
    請求項1乃至3のいずれかに記載された情報処理装置。
  5. 前記データ管理手段は、同一のページ番号の前記第1のページテーブルのページ及び前記第2のページテーブルのページのそれぞれの前記第1のビットフラグの有効及び無効を排他的に設定する、請求項4に記載された情報処理装置。
  6. 前記第1の演算手段及び前記第2の演算手段の一方は中央処理装置(CPU)であり、他方は画像処理装置(GPU)である、請求項1乃至5のいずれかに記載された情報処理装置。
  7. 前記第1の演算手段と前記第2の演算手段との間で転送される転送データを格納するデータ格納手段を備える、請求項1乃至6のいずれかに記載された情報処理装置。
  8. 前記データ管理手段は、前記第1の演算手段の前記ローカルメモリを制御する第1の管理手段と前記第2の演算手段の前記ローカルメモリを制御する第2の管理手段とを含み、前記データ格納手段は、前記第1の管理手段が制御する第1の格納手段と前記第2の管理手段が制御する第2の格納手段とを含み、
    前記第1の演算手段と、前記第1の管理手段と、前記第1の格納手段とを備える第1のデバイスと、
    前記第2の演算手段と、前記第2の管理手段と、前記第2の格納手段とを備える第2のデバイスと、
    を備える、請求項7に記載された情報処理装置。
  9. 共通の仮想アドレス空間が割り当てられた第1の演算手段と第2の演算手段とによって演算を行い、
    前記第1の演算手段が備えるローカルメモリに第1のページテーブルを記憶し、
    前記第2の演算手段が備えるローカルメモリに第2のページテーブルを記憶し、
    前記第2の演算手段がアクセスした前記第2のページテーブルのページの第1のビットフラグが前記第2の演算手段がアクセスしたページのデータの無効を示す場合には、前記第2の演算手段がアクセスしたページと同一のページ番号のページを含む前記第1のページテーブルの複数のページのデータを一括して前記第2のページテーブルに転送する転送指示を生成する、
    情報処理方法。
  10. 情報処理装置のコンピュータに、
    共通の仮想アドレス空間が割り当てられた第1の演算手段と第2の演算手段とによって演算を行う処理、
    前記第1の演算手段が備えるローカルメモリに第1のページテーブルを記憶する処理、
    前記第2の演算手段が備えるローカルメモリに第2のページテーブルを記憶する処理、
    前記第2の演算手段がアクセスした前記第2のページテーブルのページの第1のビットフラグが前記第2の演算手段がアクセスしたページのデータの無効を示す場合には、前記第2の演算手段がアクセスしたページと同一のページ番号のページを含む前記第1のページテーブルの複数のページのデータを一括して前記第2のページテーブルに転送する転送指示を生成する処理、
    を実行させるための情報処理プログラム
JP2022534108A 2020-07-03 2021-07-01 情報処理装置、情報処理方法及び情報処理プログラム Active JP7420251B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020115307 2020-07-03
JP2020115307 2020-07-03
PCT/JP2021/024911 WO2022004837A1 (ja) 2020-07-03 2021-07-01 情報処理装置、情報処理方法及び情報処理プログラムの記録媒体

Publications (3)

Publication Number Publication Date
JPWO2022004837A1 JPWO2022004837A1 (ja) 2022-01-06
JPWO2022004837A5 true JPWO2022004837A5 (ja) 2023-03-10
JP7420251B2 JP7420251B2 (ja) 2024-01-23

Family

ID=79316293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022534108A Active JP7420251B2 (ja) 2020-07-03 2021-07-01 情報処理装置、情報処理方法及び情報処理プログラム

Country Status (2)

Country Link
JP (1) JP7420251B2 (ja)
WO (1) WO2022004837A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437654A (en) * 1987-08-03 1989-02-08 Nec Corp Inter-processor communication memory
JP2010211506A (ja) * 2009-03-10 2010-09-24 Nec Corp 不均一メモリアクセス機構を備えるコンピュータ、コントローラ、及びデータ移動方法
CN107850968B (zh) 2015-07-29 2021-06-04 麦克赛尔株式会社 影像显示系统

Similar Documents

Publication Publication Date Title
CN103824251B (zh) 在不同高速缓存一致性域之间共享信息的技术
US9965392B2 (en) Managing coherent memory between an accelerated processing device and a central processing unit
US8982140B2 (en) Hierarchical memory addressing
CN103777926B (zh) 多线程处理单元中的高效存储器虚拟化
JP6134962B2 (ja) クロスページプリフェッチングの方法、装置、およびシステム
DE102013022712B4 (de) Virtuelle Speicherstruktur für Coprozessoren, die Speicherallokationsbegrenzungen haben
JP5697279B2 (ja) メモリアクセスを正確に予測するための、領域に基づく技術
US10684957B2 (en) Apparatus and method for neighborhood-aware virtual to physical address translations
US10055254B2 (en) Accelerated data operations in virtual environments
CN106201646A (zh) 用于安全虚拟机间共享存储器通信的技术
JP2008515069A5 (ja)
TWI646423B (zh) 針對大型共享位址空間之映射機構
TW219986B (ja)
TWI457759B (zh) 用於處理分頁錯誤的方法和裝置以及非暫時性的電腦可讀取媒體
DE102012222394A1 (de) Verfahren und Vorrichtung zum Sammelzwischenspeichern von Quelloperanden
US7350036B2 (en) Technique to perform concurrent updates to a shared data structure
DE202019005686U1 (de) Skalierbare Gesamtspeicherverschlüsselungs-Engine mit mehrfachen Schlüsseln
KR101671494B1 (ko) 공유 가상 메모리를 이용한 멀티 프로세서 및 주소 변환 테이블 생성 방법
JP2006505834A5 (ja)
WO2019147441A1 (en) Wide key hash table for a graphics processing unit
JP2003281079A5 (ja)
CN107562648A (zh) 无锁ftl访问方法与装置
CN103874988A (zh) 对高速缓存进行可编程分区
JPWO2022004837A5 (ja) 情報処理装置、情報処理方法及び情報処理プログラム
US20180165202A1 (en) Tag and data organization in large memory caches