JPWO2020213021A1 - 記録装置および記録再生装置 - Google Patents

Abstract

データの混在を抑制しつつ、データの適切な記録を行う。記録装置は、複数のセンサーから出力されるデータがそれぞれ入力されるインターフェイス部と、複数のセンサーごとに分けられたデータの一時記録領域を有するバッファメモリと、バッファメモリから転送されるデータを複数のＮＡＮＤ型フラッシュメモリ部のうちのいずれかに記録するためのコントローラとを備え、区画は、複数のセンサーのうちのいずれかに対応づけられ、コントローラは、データを出力したセンサーに対応する区画におけるブロックに、データを記録する。

Description

本願明細書に開示される技術は、記録装置および記録再生装置に関するものである。

コンピュータシステムに用いられる記録再生装置として、ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体メモリを記録素子として用いるものが普及している（たとえば、特許文献１を参照）。

ＮＡＮＤ型フラッシュメモリは、ハードディスクまたは磁気テープに比べて、高速動作が可能であり、かつ、軽量であるなどの利点を有する。

上記のコンピュータシステムの構成としては、たとえば、複数のＮＡＮＤ型フラッシュメモリと、ホスト装置と、ホスト装置からの要求に応じてＮＡＮＤ型フラッシュメモリへデータを記録し、データを再生しまたはデータを消去する動作を制御するコントローラと、ホスト装置とコントローラとの間を接続するインターフェイスと、インターフェイスとＮＡＮＤ型フラッシュメモリとの間のデータ転送を行うためのバッファメモリとがある（たとえば、特許文献１を参照）。

人工衛星においても、各種センサーから取得されるデータの記録再生装置として、近年、ＮＡＮＤ型フラッシュメモリが用いられてきている。

しかしながら、ＮＡＮＤ型フラッシュメモリへデータ転送を行うためのバッファメモリには、宇宙空間においても高い信頼性を保ち、かつ、安価であるメモリが望ましいため、たとえば、比較的容量が小さいｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ（ＳＲＡＭ）を使用せざるを得ない。

特許第４９１０３６０号公報

小容量のバッファメモリを用いる場合、データをＮＡＮＤ型フラッシュメモリへ転送する頻度が高まり、また、ＮＡＮＤ型フラッシュメモリへの書き込みもランダムなものとなってしまう。

そうすると、たとえば、ＮＡＮＤ型フラッシュメモリにおいて異なるセンサーからのデータが混在することとなり、記録されたデータを読み出す際などに不都合が生じるという問題があった。

本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、小容量のバッファメモリを用いる場合であっても、データの混在を抑制しつつ、データの適切な記録を行うことができる技術を提供することを目的とするものである。

本願明細書に開示される技術の第１の態様は、複数のセンサーから出力されるデータがそれぞれ入力されるインターフェイス部と、前記インターフェイス部に接続され、かつ、複数の前記センサーごとに分けられた前記データの一時記録領域を有するバッファメモリと、前記バッファメモリから転送される前記データを複数のＮＡＮＤ型フラッシュメモリ部のうちのいずれかに記録するためのコントローラとを備え、それぞれの前記ＮＡＮＤ型フラッシュメモリ部における消去単位をブロックとし、複数の前記ＮＡＮＤ型フラッシュメモリ部に跨って、それぞれの前記ＮＡＮＤ型フラッシュメモリ部における少なくとも１つの前記ブロックずつを合わせた記録領域を区画とし、前記区画は、複数の前記センサーのうちのいずれかに対応づけられ、前記コントローラは、前記データを出力した前記センサーに対応する前記区画における前記ブロックに、前記データを記録する。

本願明細書に開示される技術の第２の態様は、複数のセンサーから出力されるデータがそれぞれ入力されるインターフェイス部と、前記インターフェイス部に接続され、かつ、複数の前記センサーごとに分けられた前記データの一時記録領域を有するバッファメモリと、前記バッファメモリから転送される前記データを複数のＮＡＮＤ型フラッシュメモリ部のうちのいずれかに記録するためのコントローラとを備え、それぞれの前記ＮＡＮＤ型フラッシュメモリ部における消去単位をブロックとし、複数の前記ＮＡＮＤ型フラッシュメモリ部に跨って、それぞれの前記ＮＡＮＤ型フラッシュメモリ部における少なくとも１つの前記ブロックずつを合わせた記録領域を区画とし、前記区画は、複数の前記センサーのうちのいずれかに対応づけられ、同一の前記センサーに対応する少なくとも１つの前記区画に記録された前記データから、ファイルを作成しまたは作成された前記ファイルを再生するファイル処理部をさらに備え、前記コントローラは、前記データを出力した前記センサーに対応する前記区画における前記ブロックに、前記データを記録し、前記ファイル処理部は、順序リストが示す前記データの記録順序に基づいて、前記区画内に記録された前記データを読み出し、前記順序リストは、前記区画におけるいずれかの前記ＮＡＮＤ型フラッシュメモリ部における前記データの記録量がしきい値を超えた場合に前記コントローラによって作成される、前記区画内における前記データの記録順序を示すリストである。

本願明細書に開示される技術の第１の態様は、複数のセンサーから出力されるデータがそれぞれ入力されるインターフェイス部と、前記インターフェイス部に接続され、かつ、複数の前記センサーごとに分けられた前記データの一時記録領域を有するバッファメモリと、前記バッファメモリから転送される前記データを複数のＮＡＮＤ型フラッシュメモリ部のうちのいずれかに記録するためのコントローラとを備え、それぞれの前記ＮＡＮＤ型フラッシュメモリ部における消去単位をブロックとし、複数の前記ＮＡＮＤ型フラッシュメモリ部に跨って、それぞれの前記ＮＡＮＤ型フラッシュメモリ部における少なくとも１つの前記ブロックずつを合わせた記録領域を区画とし、前記区画は、複数の前記センサーのうちのいずれかに対応づけられ、前記コントローラは、前記データを出力した前記センサーに対応する前記区画における前記ブロックに、前記データを記録する。このような構成によれば、小容量のバッファメモリを用いる場合であっても、それぞれのセンサーからのデータを当該センサーに対応づけられた区画において記録するため、異なるセンサーからのデータ同士が混在することを抑制しつつ、データの適切な記録を行うことができる。

本願明細書に開示される技術の第２の態様は、複数のセンサーから出力されるデータがそれぞれ入力されるインターフェイス部と、前記インターフェイス部に接続され、かつ、複数の前記センサーごとに分けられた前記データの一時記録領域を有するバッファメモリと、前記バッファメモリから転送される前記データを複数のＮＡＮＤ型フラッシュメモリ部のうちのいずれかに記録するためのコントローラとを備え、それぞれの前記ＮＡＮＤ型フラッシュメモリ部における消去単位をブロックとし、複数の前記ＮＡＮＤ型フラッシュメモリ部に跨って、それぞれの前記ＮＡＮＤ型フラッシュメモリ部における少なくとも１つの前記ブロックずつを合わせた記録領域を区画とし、前記区画は、複数の前記センサーのうちのいずれかに対応づけられ、同一の前記センサーに対応する少なくとも１つの前記区画に記録された前記データから、ファイルを作成しまたは作成された前記ファイルを再生するファイル処理部をさらに備え、前記コントローラは、前記データを出力した前記センサーに対応する前記区画における前記ブロックに、前記データを記録し、前記ファイル処理部は、順序リストが示す前記データの記録順序に基づいて、前記区画内に記録された前記データを読み出し、前記順序リストは、前記区画におけるいずれかの前記ＮＡＮＤ型フラッシュメモリ部における前記データの記録量がしきい値を超えた場合に前記コントローラによって作成される、前記区画内における前記データの記録順序を示すリストである。このような構成によれば、小容量のバッファメモリを用いる場合であっても、それぞれのセンサーからのデータを当該センサーに対応づけられた区画において記録するため、異なるセンサーからのデータ同士が混在することを抑制しつつ、データの適切な記録を行うことができる。そして、区画内のデータを読み出す場合に、順序リストにしたがって読み出しを行うことによって、複数のＮＡＮＤ型フラッシュメモリ部に跨るランダムな書き込みが行われた場合であっても、書き込み時の時系列を維持しつつ、読み出しを行うことができる。

また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。

実施の形態に関する、記録再生装置の構成の例を概略的に示す図である。 ＮＡＮＤ型フラッシュメモリ群とコントローラとが、メモリバスを通じて接続される方法の例を示す図である。 データの書き込みを行う場合の制御方法の例を示すシーケンス図である。 １つのＮＡＮＤ型フラッシュメモリにおけるアドレス構成の例を示す図である。 それぞれのＮＡＮＤ型フラッシュメモリグループにおける区画の例を示す図である。 それぞれの区画のセンサーに対する割り当てを示す図である。 再生順リストの例を示す図である。 図７に示された再生順リストにしたがって書き込みを行い、区画（０）の書き込みが完了した状態の例を示す図である。 記録動作を示すフローチャートである。 実施の形態に関する、記録再生装置の構成の他の例を概略的に示す図である。 ＮＡＮＤ型フラッシュメモリ群とコントローラとが、メモリバスを通じて接続される方法の他の例を示す図である。

以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。

なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。

また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。

また、以下に記載される説明において、ある構成要素を「備える」、「含む」または「有する」などと記載される場合、特に断らない限りは、他の構成要素の存在を除外する排他的な表現ではない。

また、以下に記載される説明において、「第１の」または「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。

＜第１の実施の形態＞
以下、本実施の形態に関する記録装置さらには記録再生装置について説明する。なお、記録装置は、記録再生装置の記録動作を行う部分に相当するとも言える。

＜記録再生装置の構成について＞
まず、ＮＡＮＤ型フラッシュメモリなどのような不揮発性半導体メモリについて説明する。

ＮＡＮＤ型フラッシュメモリなどのような不揮発性半導体メモリに記録されているデータの消去単位、書き込み単位または読み出し単位は、コンピュータシステムの一時記録装置としてのバッファメモリに用いられるＳＲＡＭの容量またはｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ（ＤＲＡＭ）の容量に比べて大きい場合がある。

たとえば、ＮＡＮＤ型フラッシュメモリの最小の書き込み単位は４２２４バイトである。なお、この単位をページとも呼ぶ。

ＮＡＮＤ型フラッシュメモリでは、コントローラによって、４２２４バイトのデータがＮＡＮＤ型フラッシュメモリの半導体素子に内蔵されるレジスタに書き込まれる。そして、コントローラから書き込みコマンドが送信されると、半導体素子に内蔵される不揮発トランジセルにレジスタからデータが転送される。

通常、上記のデータ転送の間、コントローラは当該ＮＡＮＤ型フラッシュメモリに新たにデータを書き込むことはできない。また、コントローラは、上記の転送の間、当該ＮＡＮＤ型フラッシュメモリからデータを読み出すこともできないし、当該ＮＡＮＤ型フラッシュメモリにおけるデータを消去することもできない。

また、当該ＮＡＮＤ型フラッシュメモリは、最小の読み出し単位も４２２４バイト（ページ）に制限されている。さらに、当該ＮＡＮＤ型フラッシュメモリの最小の消去単位は、６４ページを１つの単位（以下、この単位をブロックとも呼ぶ）とする。

すなわち、コントローラが消去コマンドを送信すると、６４ページ分が一気に消去される。つまり、ブロックの中の特定のページだけを消去することはできない。

また、ＮＡＮＤ型フラッシュメモリはＤＲＡＭまたはＳＲＡＭとは異なり、データを上書きすることはできない。よって、データが記録されているブロックのデータを消去しなければ、当該ブロックに新たなデータを書き込むことはできない。

図１は、本実施の形態に関する記録再生装置の構成の例を概略的に示す図である。図１に例が示されるように、記録再生装置３０は、インターフェイス部３１と、バッファメモリ３２と、ホスト３３と、コントローラ３４と、ＮＡＮＤ型フラッシュメモリ群３５と、内部バス３６とを備える。記録再生装置３０は、たとえば、人工衛星に搭載されるものである。

上記のうち、インターフェイス部３１、ホスト３３およびコントローラ３４は、たとえば、中央演算処理装置（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ、すなわちＣＰＵ）、マイクロプロセッサ、マイクロコンピュータ、デジタルシグナルプロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ、すなわちＤＳＰ）であってもよい。または、たとえば、単一回路、複合回路、プログラム化されたプロセッサ、並列プログラム化されたプロセッサ、集積回路（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、すなわちＡＳＩＣ）、ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ（ＦＰＧＡ）またはこれらを組み合わせた回路であってもよい。

インターフェイス部３１は、外部のセンサーＡ１５１、外部のセンサーＢ１５２および外部のセンサーＣ１５３からセンサー取得データを取得する。なお、外部のセンサーの種類および数は図１に例が示された場合に限られるものではないが、ここでは、３種類の外部のセンサーを備えるものとする。

バッファメモリ３２では、ＳＲＡＭの内部メモリ（内部ＲＡＭ）、磁気抵抗メモリ（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ、すなわち、ＭＲＡＭ）の内部メモリ（内部ＲＡＭ）、または、ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ（ＦＰＧＡ）の内部メモリ（内部ＲＡＭ）などを用いて、センサーＡ用領域４０、センサーＢ用領域４１、センサーＣ用領域４２がアドレスによってそれぞれ区分けされている。

そして、バッファメモリ３２は、インターフェイス部３１に接続され、かつ、インターフェイス部３１がそれぞれのセンサーから取得したセンサー取得データを、センサーの種類に応じて分けられた一時記録領域であるセンサーＡ用領域４０、センサーＢ用領域４１またはセンサーＣ用領域４２に一時的に蓄積する。

ここで、図１におけるＮＡＮＤ型フラッシュメモリ群３５とコントローラ３４とが、メモリバス３７を通じて接続される方法について説明する。

図２は、ＮＡＮＤ型フラッシュメモリ群３５とコントローラ３４とが、メモリバス３７を通じて接続される方法の例を示す図である。

ＮＡＮＤ型フラッシュメモリ群３５は、１６個のＮＡＮＤ型フラッシュメモリを備える。そして、これらのＮＡＮＤ型フラッシュメモリが、ＮＡＮＤ型フラッシュメモリグループ（０）５０、ＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２、および、ＮＡＮＤ型フラッシュメモリグループ（３）５３の４つのグループに分けられている。そして、それぞれのグループには、ＮＡＮＤ型フラッシュメモリが４個ずつ割り当てられている。

ＮＡＮＤ型フラッシュメモリグループ（０）５０は、ＮＡＮＤ型フラッシュメモリ１００、ＮＡＮＤ型フラッシュメモリ１０１、ＮＡＮＤ型フラッシュメモリ１０２およびＮＡＮＤ型フラッシュメモリ１０３を備える。

ＮＡＮＤ型フラッシュメモリグループ（１）５１は、ＮＡＮＤ型フラッシュメモリ１０４、ＮＡＮＤ型フラッシュメモリ１０５、ＮＡＮＤ型フラッシュメモリ１０６およびＮＡＮＤ型フラッシュメモリ１０７を備える。

ＮＡＮＤ型フラッシュメモリグループ（２）５２は、ＮＡＮＤ型フラッシュメモリ１０８、ＮＡＮＤ型フラッシュメモリ１０９、ＮＡＮＤ型フラッシュメモリ１１０およびＮＡＮＤ型フラッシュメモリ１１１を備える。

ＮＡＮＤ型フラッシュメモリグループ（３）５３は、ＮＡＮＤ型フラッシュメモリ１１２、ＮＡＮＤ型フラッシュメモリ１１３、ＮＡＮＤ型フラッシュメモリ１１４およびＮＡＮＤ型フラッシュメモリ１１５を備える。

また、それぞれのＮＡＮＤ型フラッシュメモリグループにおけるＮＡＮＤ型フラッシュメモリ１つずつが接続されたメモリバスが、それぞれコントローラ３４と接続されている。

具体的には、ＮＡＮＤ型フラッシュメモリ１００、ＮＡＮＤ型フラッシュメモリ１０４、ＮＡＮＤ型フラッシュメモリ１０８およびＮＡＮＤ型フラッシュメモリ１１２に接続されたメモリバスａ６０が、他のメモリバスとは独立して、コントローラ３４と接続されている。

また、ＮＡＮＤ型フラッシュメモリ１０１、ＮＡＮＤ型フラッシュメモリ１０５、ＮＡＮＤ型フラッシュメモリ１０９およびＮＡＮＤ型フラッシュメモリ１１３に接続されたメモリバスｂ６１が、他のメモリバスとは独立して、コントローラ３４と接続されている。

また、ＮＡＮＤ型フラッシュメモリ１０２、ＮＡＮＤ型フラッシュメモリ１０６、ＮＡＮＤ型フラッシュメモリ１１０およびＮＡＮＤ型フラッシュメモリ１１４に接続されたメモリバスｃ６２が、他のメモリバスとは独立して、コントローラ３４と接続されている。

また、ＮＡＮＤ型フラッシュメモリ１０３、ＮＡＮＤ型フラッシュメモリ１０７、ＮＡＮＤ型フラッシュメモリ１１１およびＮＡＮＤ型フラッシュメモリ１１５に接続されたメモリバスｄ６３が、他のメモリバスとは独立して、コントローラ３４と接続されている。

図１のコントローラ３４は、フラッシュ制御部７０と、記録先選択部７１と、再生順リスト生成部７３と、再生設定部７４と、消去設定部７５とを備える。

また、コントローラ３４は、再生されたセンサー取得データを通信装置８０へ転送する。なお、通信装置８０は、ユーザーへセンサー取得データを送信する。

コントローラ３４におけるフラッシュ制御部７０は、メモリバスａ６０、メモリバスｂ６１、メモリバスｃ６２およびメモリバスｄ６３を介して、それぞれがＮＡＮＤ型フラッシュメモリを４個ずつ備えるＮＡＮＤ型フラッシュメモリグループ（０）５０、ＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２およびＮＡＮＤ型フラッシュメモリグループ（３）５３を、グループごとに排他的に制御可能である。すなわち、フラッシュ制御部７０は、４つのＮＡＮＤ型フラッシュメモリグループのうちの１つのグループのみを選択して、制御することができる。

図３は、データの書き込みを行う場合の制御方法の例を示すシーケンス図である。

フラッシュ制御部７０は、１つのＮＡＮＤ型フラッシュメモリグループ（図３では、ＮＡＮＤ型フラッシュメモリグループ（０）５０）を選択した後、メモリバスａ６０、メモリバスｂ６１、メモリバスｃ６２およびメモリバスｄ６３のそれぞれに、同じ値の書き込み開始用コマンドと同じ値のアドレスとを送信する。

上記のアドレスは、ブロック番号（何番目のブロックかを表す）とページ番号（ブロック内における何番目のページかを表す）とを組み合わせた値となる。すなわち、同じＮＡＮＤ型フラッシュメモリグループに属する４個のＮＡＮＤ型フラッシュメモリ（たとえば、ＮＡＮＤ型フラッシュメモリグループ（０）５０に属する、ＮＡＮＤ型フラッシュメモリ１００、ＮＡＮＤ型フラッシュメモリ１０１、ＮＡＮＤ型フラッシュメモリ１０２およびＮＡＮＤ型フラッシュメモリ１０３）は、それぞれ同じアドレス（すなわち、同じブロック番号および同じページ番号）にアクセスすることになる。

次に、フラッシュ制御部７０は、バッファメモリ３２から転送された書き込み用のデータをいずれかのフラッシュメモリグループにおける４個のＮＡＮＤ型フラッシュメモリに分散させて、それぞれのＮＡＮＤ型フラッシュメモリの同じアドレスにおいて、当該データをそれぞれ１ページ分書き込む。

４個のＮＡＮＤ型フラッシュメモリの１ページ分はそれぞれ４２２４バイトであるから、上記の場合、４２２４×４バイトのデータをバッファメモリ３２から転送して書き込むことができるが、同時にアクセスするＮＡＮＤ型フラッシュメモリが１つである場合は、バッファメモリ３２から１ページ分ずつ転送して書き込むこととなる。

そして、フラッシュ制御部７０は、データの書き込みを完了する。なお、この一連の書き込み動作を１ページの書き込みと定義する。

この後、ＮＡＮＤ型フラッシュメモリグループ（０）５０は、それぞれのＮＡＮＤ型フラッシュメモリ１００、ＮＡＮＤ型フラッシュメモリ１０１、ＮＡＮＤ型フラッシュメモリ１０２およびＮＡＮＤ型フラッシュメモリ１０３内で不揮発トランジセルにビットを書き込むために、ビジー状態となる。

この間、それぞれのＮＡＮＤ型フラッシュメモリ１００、ＮＡＮＤ型フラッシュメモリ１０１、ＮＡＮＤ型フラッシュメモリ１０２およびＮＡＮＤ型フラッシュメモリ１０３は他の動作ができない。

本実施の形態における記録再生装置３０のＮＡＮＤ型フラッシュメモリ群３５は、高速化のために、他のＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２およびＮＡＮＤ型フラッシュメモリグループ（３）５３を備えている。

ＮＡＮＤ型フラッシュメモリ群３５におけるこれらのＮＡＮＤ型フラッシュメモリグループがアイドル状態ならば、フラッシュ制御部７０は、さらにバッファメモリ３２から書き込み用のデータを転送して、これらのＮＡＮＤ型フラッシュメモリグループに当該データを書き込むことができる。

一方で、ＮＡＮＤ型フラッシュメモリ群３５がＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２およびＮＡＮＤ型フラッシュメモリグループ（３）５３を備えていない場合、次のデータの書き込みを行うためには、ＮＡＮＤ型フラッシュメモリグループ（０）５０のビジー状態が解除されるまで書き込み動作を待つ必要があり、処理を高速化することができない。

図３には、ＮＡＮＤ型フラッシュメモリグループ（０）５０の書き込み動作の時点で、ＮＡＮＤ型フラッシュメモリグループ（１）５１およびＮＡＮＤ型フラッシュメモリグループ（３）５３がアイドル状態であり、かつ、ＮＡＮＤ型フラッシュメモリグループ（２）５２が消去中である場合が示されている。

この場合、フラッシュ制御部７０は、ＮＡＮＤ型フラッシュメモリグループ（０）５０に書き込み用のデータを書き込んだ後、たとえば、ＮＡＮＤ型フラッシュメモリグループ（１）５１を選択する。そして、フラッシュ制御部７０は、メモリバスａ６０、メモリバスｂ６１、メモリバスｃ６２およびメモリバスｄ６３のそれぞれに、同じ値の書き込み開始用コマンドと同じ値のアドレスとを送信する。

そして、フラッシュ制御部７０は、ＮＡＮＤ型フラッシュメモリグループ（１）５１に属する、ＮＡＮＤ型フラッシュメモリ１０４、ＮＡＮＤ型フラッシュメモリ１０５、ＮＡＮＤ型フラッシュメモリ１０６およびＮＡＮＤ型フラッシュメモリ１０７に、バッファメモリ３２から転送された書き込み用のデータを分散させて、それぞれのＮＡＮＤ型フラッシュメモリの同じアドレスにおいて、当該データをそれぞれ１ページ分書き込む。

この後、ＮＡＮＤ型フラッシュメモリグループ（１）５１は、それぞれのＮＡＮＤ型フラッシュメモリ１０４、ＮＡＮＤ型フラッシュメモリ１０５、ＮＡＮＤ型フラッシュメモリ１０６およびＮＡＮＤ型フラッシュメモリ１０７内で不揮発トランジセルにビットを書き込むために、ビジー状態となる。

この間、それぞれのＮＡＮＤ型フラッシュメモリ１０４、ＮＡＮＤ型フラッシュメモリ１０５、ＮＡＮＤ型フラッシュメモリ１０６およびＮＡＮＤ型フラッシュメモリ１０７は他の動作ができない。

また、ＮＡＮＤ型フラッシュメモリグループ（２）５２は消去中であるため、データの書き込みはできない。

よって、フラッシュ制御部７０は、ＮＡＮＤ型フラッシュメモリグループ（１）５１にデータを書き込んだ後、ＮＡＮＤ型フラッシュメモリグループ（３）５３を選択する。そして、フラッシュ制御部７０は、上記の同様の動作によって、ＮＡＮＤ型フラッシュメモリグループ（３）５３に属する、ＮＡＮＤ型フラッシュメモリ１１２、ＮＡＮＤ型フラッシュメモリ１１３、ＮＡＮＤ型フラッシュメモリ１１４およびＮＡＮＤ型フラッシュメモリ１１５に、バッファメモリ３２から転送された書き込むデータを分散させて、それぞれのＮＡＮＤ型フラッシュメモリの同じアドレスにおいて、当該データをそれぞれ１ページ分書き込む。

したがって、ＮＡＮＤ型フラッシュメモリへの書き込み動作は、それぞれのＮＡＮＤ型フラッシュメモリグループの状態（消去中または読み出し状態など）によって、順序がランダムとなる。本実施の形態では、後述するように、ＮＡＮＤ型フラッシュメモリグループ間のアクセス順序を再生順リストとして生成する。

次に、データの読み出しを行う場合の制御方法について説明する。ＮＡＮＤ型フラッシュメモリからのデータの読み出しを行う場合、フラッシュ制御部７０は、まず１つのＮＡＮＤ型フラッシュメモリグループを選択する。その後、フラッシュ制御部７０は、メモリバスａ６０、メモリバスｂ６１、メモリバスｃ６２およびメモリバスｄ６３のそれぞれに、同じ値の読み出し開始用コマンドと同じ値のアドレスとを送信する。当該アドレスは、ブロック番号とページ番号とを組み合わせた値となる。

一定時間後、４個のＮＡＮＤ型フラッシュメモリから読み出しデータが出力される。

１個のＮＡＮＤ型フラッシュメモリの１ページは４２２４バイトであるため、４個のＮＡＮＤ型フラッシュメモリに対応する４２２４×４バイトのデータを読み出して、読み出し完了となる。なお、この一連の読み出し動作を１ページの読み出しと定義する。

次に、データの消去を行う場合の制御方法について説明する。データの消去を行う場合、フラッシュ制御部７０は、まず１つのＮＡＮＤ型フラッシュメモリグループを選択する。その後、フラッシュ制御部７０は、メモリバスａ６０、メモリバスｂ６１、メモリバスｃ６２およびメモリバスｄ６３のそれぞれに、同じ値の消去開始用コマンドと同じ値のアドレスとを送信する。当該アドレスは、ブロック番号のみからなる値となる。

一定時間後、４個のＮＡＮＤ型フラッシュメモリそれぞれにおける同一のブロック番号の記録データが消去される。

以上のように、コントローラ３４のフラッシュ制御部７０は、同じＮＡＮＤ型フラッシュメモリグループに属する４個のＮＡＮＤ型フラッシュメモリの同一アドレスに、常に並列的にアクセスを行う。

１個のＮＡＮＤ型フラッシュメモリのページ単位が４２２４バイトであるとき、並列でアクセスする場合はその並列度（すなわち、並列アクセス数）を乗じた値がページ単位となる。以下では、並列度を乗じたページ単位を単にページとも呼ぶ。同様に、並列度を乗じたブロック単位を単にブロックとも呼ぶ。

図４は、１つのＮＡＮＤ型フラッシュメモリにおけるアドレス構成の例を示す図である。また、図５は、それぞれのＮＡＮＤ型フラッシュメモリグループにおける区画の例を示す図である。

図４に例が示されるように、１個のＮＡＮＤ型フラッシュメモリには複数のブロック２０１が定義され、それぞれのブロック２０１において、複数のページ２００が定義される。図４に例が示されるように、１つのページ２００は３２バイトに対応する。

また、図５に例が示されるように、本実施の形態では、アドレス構成として、４つのＮＡＮＤ型フラッシュメモリグループそれぞれにおける同じブロック番号のブロック４つで１つの記憶領域としての区画３００を定義する。

図４に例が示されるように、１個のＮＡＮＤ型フラッシュメモリに含まれるブロック２０１の数が４０９６である場合、１個のＮＡＮＤ型フラッシュメモリにおいて１０２４の区画３００を定義することができる。

１個のＮＡＮＤ型フラッシュメモリにおける１０２４の区画３００は、センサーＡ１５１、センサーＢ１５２およびセンサーＣ１５３に応じて分けられる。

図６は、それぞれの区画のセンサーに対する割り当てを示す図である。図６に示される例では、区画（０）から区画（４９９）をセンサーＡ１５１の記録領域とし、区画（５００）から区画（９９９）をセンサーＢ１５２の記録領域とし、区画（１０００）から区画（１０２３）をセンサーＣ１５３の記録領域とする。

そして、センサーごとにこれらの区画をまとめた記録領域をパーティションと呼ぶ。図６の例では、センサーＡ１５１の記録領域である区画群をパーティション４００とし、センサーＢ１５２の記録領域である区画群をパーティション４０１とし、センサーＣ１５３の記録領域である区画群をパーティション４０２と定義する。

図１のホスト３３は、ファイル処理部３８と、再生順リスト受信部３９とを備える。また、ホスト３３は、ソフトウェアによって動作を行う。また、ホスト３３は、ユーザー操作インターフェイス９０と接続され、ユーザー操作インターフェイス９０からファイル操作の指示を受信する。ここで、ユーザー操作インターフェイス９０は、たとえば、マウス、キーボード、タッチパネル、または、各種スイッチなどの、情報を入力することができる入力装置である。

ファイル操作とは、ファイルの生成、ファイルへの記録、ファイルの再生、ファイルの消去およびファイルの分割を含むものである。なお、ファイルの再生に関しては、ファイルの先頭からの再生だけでなく、ファイルの終端まで再生したファイルに関して、一定データ量だけ巻き戻した位置からファイルを再生する操作も含まれる。

ファイルはセンサーの種類ごとに作成される。ただし、同じセンサーであっても、複数のファイルを定義することができる。

センサーＡ１５１用のファイルは、センサーＡ１５１に対応するパーティション４００における複数の区画３００を選択し、さらにそれらをつなげたものである。

同様に、センサーＢ１５２用のファイルは、センサーＢ１５２に対応するパーティション４０１における複数の区画３００を選択し、さらにそれらをつなげたものである。

同様に、センサーＣ１５３用のファイルは、センサーＣ１５３に対応するパーティション４０２における複数の区画３００を選択し、さらにそれらをつなげたものである。

本実施の形態では、まず、ユーザー操作インターフェイス９０が、ユーザーからファイル生成のコマンドを受信する。

上記のコマンドには、ファイルサイズを指定するパラメータが付加されており、ファイルの作成のためにいくつの区画３００を必要とするかが示されている。

ホスト３３のファイル処理部３８は、ユーザー操作インターフェイス９０から上記のコマンドを受信した後、利用可能な区画３００から上記のコマンドによって指定された必要とされる区画３００の数だけ指定して、それらをファイルとする。

そして、ホスト３３のファイル処理部３８は、データの記録を当該ファイルの先頭から実行するため、当該ファイルの先頭の区画３００に含まれるＮＡＮＤ型フラッシュメモリグループ（０）５０、ＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２およびＮＡＮＤ型フラッシュメモリグループ（３）５３それぞれのブロック番号を、コントローラ３４における記録先選択部７１に設定する。

このようにして、ホスト３３のファイル処理部３８は、センサーＡ１５１用のファイル、センサーＢ１５２用のファイルおよびセンサーＣ１５３用のファイルについて、それぞれの先頭の区画３００のブロック番号を記録先選択部７１に設定する。

本実施の形態では、センサーＡ１５１からのデータ、センサーＢ１５２からのデータおよびセンサーＣ１５３からのデータをそれぞれ記録するので、ホスト３３のファイル処理部３８は、センサーＡ１５１に対応するパーティション４００から選ばれた少なくとも１つの区画３００で構成されるセンサーＡ１５１用のファイルと、センサーＢ１５２に対応するパーティション４０１から選ばれた少なくとも１つの区画３００で構成されるセンサーＢ１５２用のファイルと、センサーＣ１５３に対応するパーティション４０２から選ばれた少なくとも１つの区画３００で構成されるセンサーＣ１５３用のファイルとをそれぞれ作成する。

また、本実施の形態では、センサーＡ１５１、センサーＢ１５２およびセンサーＣ１５３からストリーム状のデータ、すなわち、途切れずに次々と作成されるデータが、記録再生装置３０に入力される。

具体的には、センサーＡ１５１、センサーＢ１５２およびセンサーＣ１５３からのストリーム状のデータがインターフェイス部３１に入力される。そして、それらのデータは、それぞれのセンサーに対応するバッファメモリ３２内の領域、具体的には、センサーＡ用領域４０、センサーＢ用領域４１およびセンサーＣ用領域４２にそれぞれ蓄積される。

インターフェイス部３１は、センサーＡ１５１、センサーＢ１５２およびセンサーＣ１５３から入力されたそれぞれのデータに関して、蓄積量がページを上回っているか否かを検出することができる。

たとえば、センサーＡ１５１から入力されたデータの蓄積量がページ（すなわち、本実施の形態では３２Ｋバイト）を上回っていれば、内部バス３６を通じて、センサーＡ１５１のデータ１ページ分に相当する３２Ｋバイトのデータをコントローラ３４に転送する。

すなわち、本実施の形態によれば、バッファメモリ３２に必要とされるメモリ容量は、３２Ｋバイト×入力センサー数となり、本実施の形態の場合、９６Ｋバイトという比較的少ない容量で済むという効果が得られる。

したがって、バッファメモリ３２として、たとえば、ＳＲＡＭの内部ＲＡＭ、または、ＦＰＧＡの内部ＲＡＭなどを用いることができる。すなわち、バッファメモリ３２は、３２Ｋバイトを単位としてセンサーごとに動作するＦＩＦＯメモリとなっている。

ここで、インターフェイス部３１は、内部バス３６を通じてのデータ転送時に、センサーＡ１５１、センサーＢ１５２およびセンサーＣ１５３のうちのいずれのデータであるかを区別するための区別情報を付加する。

センサーＡ１５１、センサーＢ１５２およびセンサーＣ１５３は、インターフェイス部３１に対して同時にデータを入力することができる。そのため、これらのセンサーが同時に３２Ｋバイトを上回る場合があるが、この場合は、インターフェイス部３１は、ラウンドロビンアルゴリズムなどの調停アルゴリズムを用いて、どのセンサーのデータを先にコントローラ３４に転送するかを選択する。

なお、コントローラ３４の処理方式に応じて、コントローラ３４側からリクエストがなされてから、インターフェイス部３１が内部バス３６を介してコントローラ３４にデータを転送するようなフロー制御がなされてもよい。

また、内部バス３６を介して転送されたデータがＮＡＮＤ型フラッシュメモリに書き込まれる際に、対応するＮＡＮＤ型フラッシュメモリが再生中または消去中などである場合、すなわち、対応するＮＡＮＤ型フラッシュメモリグループにおけるＮＡＮＤ型フラッシュメモリが動作中である場合には、内部バス３６を介して転送されたデータを書き込むことができない。そのため、そのような状態であるＮＡＮＤ型フラッシュメモリグループに対応するデータは、転送順序が優先されない。

コントローラ３４の記録先選択部７１は、内部バス３６を通じてインターフェイス部３１からデータを受信すると、当該データに付加されている区別情報から、どのセンサーからのデータであるかをデコードする。

そして、当該データがセンサーＡ１５１からのデータであった場合、コントローラ３４は、センサーＡ１５１用のファイルとして記録先選択部７１に設定されている、ＮＡＮＤ型フラッシュメモリグループ（０）５０、ＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２およびＮＡＮＤ型フラッシュメモリグループ（３）５３それぞれの先頭の区画３００のブロック番号をデータの書き込み先として選択する。

なお、転送先としては、上記のうちの、アイドル状態であるＮＡＮＤ型フラッシュメモリグループを選択する。

転送順序として、どのＮＡＮＤ型フラッシュメモリグループを先に選択するかの選択アルゴリズムは、ランダムに選択するアルゴリズムまたはラウンドロビンアルゴリズムなどを採用することができる。

ただし、後述の区画３００の記録完了の条件を考慮する場合、できるだけＮＡＮＤ型フラッシュメモリグループ間で均等に記録されるアルゴリズムが採用されることが望ましい。

次に、コントローラ３４は、選択したブロック番号のページに、転送されたデータを記録する。

そして、コントローラ３４は、再生順リスト生成部７３において、センサーＡ１５１の再生順リストとして、上記のデータが記録された、ＮＡＮＤ型フラッシュメモリグループ、区画、ブロック番号およびページ番号を書き込む。

次に内部バス３６を介して転送されるデータ（同一のセンサーからのデータ）に関しても同じブロック番号が選択された場合、先にデータを書き込んだページの続きのページから、データを記録していく。

一方、内部バス３６を介して転送されるデータがセンサーＢ１５２からのデータであった場合、コントローラ３４は、センサーＢ１５２用のファイルとして記録先選択部７１に設定されている、ＮＡＮＤ型フラッシュメモリグループ（０）５０、ＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２およびＮＡＮＤ型フラッシュメモリグループ（３）５３それぞれの先頭の区画３００のブロック番号を選択する。

同様に、内部バス３６を介して転送されるデータがセンサーＣ１５３からのデータであった場合、コントローラ３４は、センサーＣ１５３用のファイルとして記録先選択部７１に設定されている、ＮＡＮＤ型フラッシュメモリグループ（０）５０、ＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２およびＮＡＮＤ型フラッシュメモリグループ（３）５３それぞれの先頭の区画３００のブロック番号を選択する。

また、再生順リストは、センサーＡ１５１の再生順リストと同様に、センサーＢ１５２およびセンサーＣ１５３に関しても、上記のデータが記録された、ＮＡＮＤ型フラッシュメモリグループ、区画、ブロック番号およびページ番号を書き込む。

このようにそれぞれのセンサーからのデータをＮＡＮＤ型フラッシュメモリに記録していくと、あるセンサーに関しては、記録先選択部７１に設定された区画Ａ内のいずれかのＮＡＮＤ型フラッシュメモリグループの４個目のブロックが最終ページまでデータが書き込まれた状態に達する。

このような状態に達した場合、コントローラ３４における再生順リスト生成部７３は、区画Ａに関しては記録完了として、再生順リストをホスト３３の再生順リスト受信部３９へ転送する。

ここで、上記では、いずれかのＮＡＮＤ型フラッシュメモリグループにおける最終ページまでデータが書き込まれた段階で、対応する区画の記録完了とされたが、記録完了とする基準は、いずれかのＮＡＮＤ型フラッシュメモリグループにおけるデータの記録量があらかじめ定められた割合を超えた場合であってもよいし、データの記録量があらかじめ定められた割合を超えたＮＡＮＤ型フラッシュメモリグループがあらかじめ定められた数以上となった場合であってもよい。

ホスト３３の再生順リスト受信部３９は、再生順リスト生成部７３から再生順リストを受信すると、対応するパーティションにおける次の区画３００のブロック番号を記録先選択部７１に設定して、次の記録に備える。

上記の動作を継続して実行していくと、センサーＡ１５１、センサーＢ１５２およびセンサーＣ１５３それぞれについて、対応するパーティションにおける区画ごとに記録完了となった再生順リストが、ホスト３３に蓄積されることになる。

図７は、再生順リストの例を示す図である。また、図８は、図７に示された再生順リストにしたがって書き込みを行い、区画（０）の書き込みが完了した状態の例を示す図である。

図８に例が示されるように、データが書き込まれた区画（０）内のすべてのページが順になって、次の区画（１）の再生順序へ続くように記録されていく。

すなわち、たとえば、区画（０）の再生順序が続いた後、別の区画（１）の再生順序に移り、再度区画（０）へ再生順序が戻ってくることはない。これを効果１とも呼ぶ。

図９は、以上の記録動作を示すフローチャートである。図９に例が示されるように、まず、ホスト３３は、ファイルに含まれる複数の区画のうちの１つの区画のすべてのブロック番号を記録先選択部７１に設定する（図９のステップＳＴ１０１）。そして、ホスト３３は、記録先選択部７１におけるページカウンタを０にする（クリアする）。

そして、ホスト３３は、インターフェイス部３１からのデータが入力されるまで待機する（図９のステップＳＴ１０２）。

次に、それぞれのセンサーから入力されたデータが蓄積され、さらに、内部バス３６を介して記録先選択部７１へ転送されると、コントローラ３４の記録先選択部７１は、転送されてきたデータに付加されている区別情報に基づいて、転送されてきたデータがセンサーＡ１５１、センサーＢ１５２およびセンサーＣ１５３のうちのいずれのデータであるかを区別する（図９のステップＳＴ１０３）。

次に、コントローラ３４の記録先選択部７１は、アイドル状態であるＮＡＮＤ型フラッシュメモリグループを選択する（図９のステップＳＴ１０４）。

そして、コントローラ３４の記録先選択部７１は、アイドル状態で、かつ、転送されてきたデータのセンサーに対応するＮＡＮＤ型フラッシュメモリグループの、ブロック番号およびページカウンタを取得する（図９のステップＳＴ１０５）。

次に、コントローラ３４のフラッシュ制御部７０は、記録先選択部７１において取得されたブロック番号およびページカウンタに基づいて、アイドル状態で、かつ、転送されてきたデータのセンサーに対応するＮＡＮＤ型フラッシュメモリグループにおいてデータの書き込みを行う（図９のステップＳＴ１０６）。

次に、コントローラ３４の再生順リスト生成部７３において、転送されてきたデータに対応するセンサーの再生順リストとして、上記のデータが記録された、ＮＡＮＤ型フラッシュメモリグループ、区画、ブロック番号およびページ番号を書き込む（図９のステップＳＴ１０７）。

そして、記録先選択部７１におけるページカウンタを１つ増やす（図９のステップＳＴ１０８）。

次に、ホスト３３は、記録先選択部７１におけるページカウンタが６４か否かを判断する（図９のステップＳＴ１０９）。

ページカウンタが６４である場合、すなわち、図９に例が示されるステップＳＴ１０９から分岐する「ＹＥＳ」に対応する場合には、図９に例が示されるステップＳＴ１１０へ進む。

一方で、ページカウンタが６４でない場合（ページカウンタが６４に達していない場合）、すなわち、図９に例が示されるステップＳＴ１０９から分岐する「ＮＯ」に対応する場合には、図９に例が示されるステップＳＴ１１１へ進む。

ステップＳＴ１１０では、データの書き込みを行っている区画３００における上記のＮＡＮＤ型フラッシュメモリグループの、ブロック４つがすべてデータ記録済みとなっているか否かが判断される。

ブロック４つがすべてデータ記録済みとなっている場合、すなわち、図９に例が示されるステップＳＴ１１０から分岐する「ＹＥＳ」に対応する場合には、図９に例が示されるステップＳＴ１１２へ進む。

一方で、ブロック４つがすべてデータ記録済みとはなっていない場合（ブロック４つのうちの１つでも、データが記録されていない状態である場合）、すなわち、図９に例が示されるステップＳＴ１１０から分岐する「ＮＯ」に対応する場合には、図９に例が示されるステップＳＴ１１１へ進む。

ステップＳＴ１１１では、上記のＮＡＮＤ型フラッシュメモリグループにおける次のブロック番号を取得して、ステップＳＴ１０２に戻る。

ステップＳＴ１１２では、再生順リスト生成部７３において生成された、転送されてきたデータに対応するセンサーの再生順リストを、ホスト３３に送信する。そして、ステップＳＴ１１３へ進む。

ステップＳＴ１１３では、記録が終了したか否かが判断される。そして、記録が終了している場合には、動作を終了する。一方で、記録が終了していない場合には、ステップＳＴ１０１に戻る。

次に、再生動作について説明を行う。再生動作では、データが記録されたファイルを再生する。

まず、ユーザー操作インターフェイス９０が、ユーザーからファイル再生のコマンドを受信する。

ホスト３３のファイル処理部３８は、ユーザー操作インターフェイス９０から上記のコマンドを受信した場合、上記のファイルに含まれる区画の再生順リストをコントローラ３４の再生設定部７４に設定する。

再生順リストは、区画３００における複数のＮＡＮＤ型フラッシュメモリグループのデータ記録の順序を示すリストであるため、当該再生順リストに基づいて再生を行うことによって、ファイルに対応する区画３００における複数のＮＡＮＤ型フラッシュメモリグループ間に跨るデータを、受信した順にしたがって再生することができる。

コントローラ３４は、再生設定部７４に再生順リストが設定されると、当該再生順リストの順にしたがって、ＮＡＮＤ型フラッシュメモリグループ、区画、ブロック番号およびページ番号を選択する。そして、コントローラ３４は、選択されたＮＡＮＤ型フラッシュメモリから記録されているデータを読み出す。

そして、コントローラ３４は、読み出されたデータを通信装置８０へ出力する。そうすることによって、ホスト３３のファイル処理部３８は、上記のファイルを再生させる。

当該区画の再生が完了したら、コントローラ３４はホスト３３に完了した旨を通知する。そして、ホスト３３のファイル処理部３８は、次の区画の再生順リストをコントローラ３４の再生設定部７４に設定する。

ホスト３３のファイル処理部３８による再生設定部７４への区画の設定は、センサーＡ１５１、センサーＢ１５２およびセンサーＣ１５３それぞれについて独立に行われるが、同時に行われてもよい。

この際、どのセンサーのデータから先に再生するかは、ラウンドロビンアルゴリズムなどの任意の優先度アルゴリズムを用いることができる。

次に、ファイル再生のうち、ファイル終端から一定データ量だけ巻き戻した位置からファイルを再生する操作について説明する。

まず、ホスト３３のファイル処理部３８が、ユーザー操作インターフェイス９０から、センサーＡ１５１用のファイル（時系列データのファイル）を、ファイル終端から３２Ｋバイトのページ×Ｎのデータ量だけ巻き戻した位置からファイル終端まで再生するコマンドを受信したものとする。

そうすると、ホスト３３のファイル処理部３８は、再生順リストの最後のページから３２Ｋバイトのページ×Ｎのデータ量だけ遡った位置を、再生の開始位置とする。そして、ホスト３３のファイル処理部３８は、その位置からの再生順リストをコントローラ３４の再生設定部７４に設定する。

そうすることで、ホスト３３のファイル処理部３８は、コントローラ３４に、ファイルの終端から３２Ｋバイトのページ×Ｎのデータ量だけ巻き戻した途中の時間位置からの再生を実行させることができる。

上記のような巻き戻し再生は、データが記録されている全ブロック分に対して記録順のソート処理をせずとも、再生順リストが示すデータの記録順序を用いることによって、データの時系列を保ちつつ、ユーザーから要求された任意の開始位置から再生することができるという効果が得られる。

次に、ファイルの分割について説明を行う。まず、ユーザー操作インターフェイス９０が、ユーザーからファイル分割のコマンド（具体的には、ファイルをファイル１とファイル２とに２分割するコマンド）を受信する。当該コマンドには、ファイル１のデータ量がパラメータとして付加されている。

ファイルのデータ単位は区画３００が最小単位であるので、ファイル１およびファイル２のデータ量のパラメータも区画単位となっている。

よって、ユーザー操作インターフェイス９０から上記の分割コマンドを受信したファイル処理部３８が、ファイル１を、分割前の元ファイルにおけるデータが記録されている区画３００のうちの先頭区画からＮ番目までの区画とし、ファイル２を、データが記録されている区画のうちの残りの区画とする。

そして、ファイル１のみを再生する場合は、再生順リストの先頭区画からＮ番目の区画までを再生設定部７４へ設定することで、ファイル１のみの再生が実行される。

また、ファイル２のみ再生する場合は、再生順リストの先頭区画からＮ＋１番目の区画から最後の区画までを再生設定部７４へ設定することで、ファイル２のみの再生が実行される。

ファイル１とファイル２とでは先にセンサーから入力されたデータはファイル１であり、後にセンサーから入力されたデータはファイル２であるが、上記の方法によれば、ファイル１とファイル２とがお互いに交じり合わない、整合がとれた再生を行うことができる。

ここで、もし区画３００の定義がされていないと、ＮＡＮＤ型フラッシュメモリグループによって書き込み済みのブロック量が異なることとなってしまう。そのため、センサーから入力された順序情報がファイル１とファイル２とで保たれない。

たとえば、ＮＡＮＤ型フラッシュメモリグループ（０）のすべてのブロックにデータが書き込まれた後に、ＮＡＮＤ型フラッシュメモリグループ（１）へ移り、さらにＮＡＮＤ型フラッシュメモリグループ（１）のすべてのブロックにデータが書き込まれた後に、ＮＡＮＤ型フラッシュメモリグループ（２）さらにはＮＡＮＤ型フラッシュメモリグループ（３）へ移る書き込み方法である場合、それぞれのＮＡＮＤ型フラッシュメモリグループにおけるブロック０からブロックＮまでをファイル１とし、それぞれのＮＡＮＤ型フラッシュメモリグループにおけるブロックＮ＋１から最後のブロックまでをファイル２とする分割を考えると、センサーから入力されたデータは、ファイル１とファイル２とに跨ったものとなる。

ＮＡＮＤ型フラッシュメモリグループ（０）およびＮＡＮＤ型フラッシュメモリグループ（１）をファイル１とし、ＮＡＮＤ型フラッシュメモリグループ（２）およびＮＡＮＤ型フラッシュメモリグループ（３）をファイル２とすればよいが、実際には、それぞれのＮＡＮＤ型フラッシュメモリグループにデータが書き込まれる順序はアルゴリズムによってばらつきが生じるため、グループ間の順序を保ったまま分割することはできない。

一方で、本実施の形態によれば、区画３００の定義を用いることによって、ファイルの分割が容易になることを示している。

次に、ファイル消去について説明する。ユーザーは消去したいファイルをファイル番号で指定して、ユーザー操作インターフェイス９０からホスト３３へコマンドを送信する。

ホスト３３は、上記のコマンドを受信すると、ファイル番号で指定されたファイルを構成する区画３００のすべてを、コントローラ３４の消去設定部７５へ設定する。コントローラ３４は、消去設定部７５に設定された区画のＮＡＮＤ型フラッシュメモリグループおよびブロックをすべて消去する。

ここで、効果１によって、同一区画内において異なるファイルのデータが混じり合わない、または、同一区画内において異なるセンサーのデータが混じり合わないように管理されているため、ファイルを消去する際に、区画内で消去することができない（消去してはいけない）データの有無をチェックする必要がなくなるという効果が得られる。

また、同一区画内において異なるファイルのデータが混じり合わない、同一区画内において異なるセンサーのデータが混じり合わない、または、分割後のファイルが同一区画内で混じり合わないことから、区画内のすべてのブロックを消去することができ、消去することができないデータが残存することによって消去が実行できず、無駄な領域が発生するということもない。

なお、ファイル消去では、分割されたファイルも消去することができる。ユーザーがユーザー操作インターフェイス９０から、分割されたファイルのファイル番号を指定し、ホスト３３が分割されたファイルに含まれる区画を消去設定部７５へ設定することで、コントローラ３４は対応する消去を実行することができる。

２つに分割される元ファイルにおける時系列が、分割された２つのファイルに跨ると、片方のファイル（たとえば、ファイル１）を消去すると、残存するファイル（たとえば、ファイル２）は、時系列の中でデータ抜けが生じたファイルとなってしまう。そうすると、時系列が重要となるファイルにおいては価値が損なわれてしまう。

一方で、本実施の形態によれば、区画を定義することによって、分割されたファイルが時系列を保つことができる。また、消去においては、分割された片方のファイルにおいて消去することができないデータが残存するか否かを検索またはチェックせずに、消去することができる効果が得られる。

＜第２の実施の形態＞
本実施の形態に関する記録装置さらには記録再生装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。

＜記録再生装置の構成について＞
第１の実施の形態ではセンサーが３種類示されていたが、センサーの種類をＭ種として、インターフェイス部３１に接続する形態であってもよい。

その場合、バッファメモリ３２は、センサーの種類の数（すなわち、Ｍ個）の記録領域を確保する。

なお、複数種のセンサーに関して同一ファイルに記録したい場合は、それらのセンサーからのデータをバッファメモリ３２の同じ領域に保存することで、同一のセンサーとして扱うことができるようにしてもよい。

＜第３の実施の形態＞
本実施の形態に関する記録装置さらには記録再生装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。

＜記録再生装置の構成について＞
第２の実施の形態に加え、記録再生装置３０は、複数のコントローラ３４を備えることもできる。

そして、複数のコントローラ３４それぞれは、インターフェイス部３１との間に内部バス３６を備える。すなわち、複数の内部バス３６がそれぞれ、複数のコントローラ３４とインターフェイス部３１との間に接続される。

このようにすることで、インターフェイス部３１は、Ｍ種のセンサーから受信したデータをセンサーごとに複数のコントローラ３４に振り分けて転送することができる。

なお、センサーに対応して固定的にコントローラを割り当ててもよいし、適当なアルゴリズムを用いて振り分けてもよい。

＜第４の実施の形態＞
本実施の形態に関する記録装置さらには記録再生装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。

＜記録再生装置の構成について＞
第３の実施の形態に加え、記録再生装置３０は、複数のインターフェイス部３１を備えていてもよい。複数のインターフェイス部３１はそれぞれ、センサーからのデータを受信する。

図１０は、本実施の形態に関する記録再生装置の構成の他の例を概略的に示す図である。図１０に例が示されるように、記録再生装置３０Ａは、インターフェイス部３１Ａ、インターフェイス部３１Ｂ・・・と、バッファメモリ３２Ａ、バッファメモリ３２Ｂ・・・と、ホスト３３Ａと、コントローラ３４Ａ、コントローラ３４Ｂ・・・と、ＮＡＮＤ型フラッシュメモリ群３５Ａ、ＮＡＮＤ型フラッシュメモリ群３５Ｂ・・・と、内部バス３６ＡＡ、内部バス３６ＡＢ・・・、内部バス３６ＢＡ、内部バス３６ＢＢ・・・とを備える。記録再生装置３０Ａは、たとえば、人工衛星に搭載されるものである。

インターフェイス部３１Ａは、外部のセンサー５１Ａ、外部のセンサー５２Ａ、外部のセンサー５３Ａ・・・外部のセンサー５ＭＡからセンサー取得データを取得する。

インターフェイス部３１Ｂは、外部のセンサー５１Ｂ、外部のセンサー５２Ｂ、外部のセンサー５３Ｂ・・・外部のセンサー５ＮＢからセンサー取得データを取得する。

バッファメモリ３２Ａでは、ＳＲＡＭの内部メモリ（内部ＲＡＭ）、磁気抵抗メモリ（ＭＲＡＭ）の内部メモリ（内部ＲＡＭ）、または、ＦＰＧＡの内部メモリ（内部ＲＡＭ）などを用いて、外部のセンサー５１Ａ、外部のセンサー５２Ａ、外部のセンサー５３Ａ・・・外部のセンサー５ＭＡそれぞれに対応する領域がアドレスによって区分けされている。

バッファメモリ３２Ｂでは、ＳＲＡＭの内部メモリ（内部ＲＡＭ）、磁気抵抗メモリ（ＭＲＡＭ）の内部メモリ（内部ＲＡＭ）、または、ＦＰＧＡの内部メモリ（内部ＲＡＭ）などを用いて、外部のセンサー５１Ｂ、外部のセンサー５２Ｂ、外部のセンサー５３Ｂ・・・外部のセンサー５ＮＢそれぞれに対応する領域がアドレスによって区分けされている。

コントローラ３４Ａは、フラッシュ制御部７０Ａと、記録先選択部７１Ａと、再生順リスト生成部７３Ａと、再生設定部７４Ａと、消去設定部７５Ａとを備える。

コントローラ３４Ｂは、フラッシュ制御部７０Ｂと、記録先選択部７１Ｂと、再生順リスト生成部７３Ｂと、再生設定部７４Ｂと、消去設定部７５Ｂとを備える。

ＮＡＮＤ型フラッシュメモリ群３５Ａとコントローラ３４Ａとが、メモリバス３７Ａを通じて接続される。

また、ＮＡＮＤ型フラッシュメモリ群３５Ｂとコントローラ３４Ｂとが、メモリバス３７Ｂを通じて接続される。

ホスト３３Ａは、ファイル処理部３８Ａと、再生順リスト受信部３９Ａとを備える。また、ホスト３３Ａは、ユーザー操作インターフェイス９０と接続され、ユーザー操作インターフェイス９０からファイル操作の指示を受信する。

複数のインターフェイス部３１Ａ、インターフェイス部３１Ｂ・・・のうちのいずれかからデータが転送されるコントローラを予備系としておき、いずれかのコントローラが故障した際に、故障したコントローラに接続されていたインターフェイス部のデータの転送先を他のコントローラに切り替えることで、故障対策の冗長構成とすることができる。

＜第５の実施の形態＞
本実施の形態に関する記録装置さらには記録再生装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。

＜記録再生装置の構成について＞
第１の実施の形態では、コントローラに接続されるＮＡＮＤ型フラッシュメモリグループの数は４つとされたが、接続されるＮＡＮＤ型フラッシュメモリグループの数は、任意に変更されてもよい。

また、区画３００に含まれるそれぞれのＮＡＮＤ型フラッシュメモリにおけるブロック数は４ブロックとされたが、任意のブロック数に変更されてもよい。

＜第６の実施の形態＞
本実施の形態に関する記録装置さらには記録再生装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。

＜記録再生装置の構成について＞
第１の実施の形態では、コントローラ３４とＮＡＮＤ型フラッシュメモリ群３５との間の接続には、メモリバスａ６０、メモリバスｂ６１、メモリバスｃ６２およびメモリバスｄ６３が用いられていたが、ＮＡＮＤ型フラッシュメモリグループをさらに追加する場合、カスケード接続によってＮＡＮＤ型フラッシュメモリグループを増やす方法の他に、メモリバスａ１６０、メモリバスｂ１６１、メモリバスｃ１６２およびメモリバスｄ１６３を用いて、メモリバスａ６０、メモリバスｂ６１、メモリバスｃ６２およびメモリバスｄ６３とは独立したバス接続によって、ＮＡＮＤ型フラッシュメモリグループを追加してもよい。

図１１は、ＮＡＮＤ型フラッシュメモリ群とコントローラとが、メモリバスを通じて接続される方法の他の例を示す図である。

図１１に例が示されるように、ＮＡＮＤ型フラッシュメモリグループ（０）、ＮＡＮＤ型フラッシュメモリグループ（１）、ＮＡＮＤ型フラッシュメモリグループ（２）およびＮＡＮＤ型フラッシュメモリグループ（３）におけるＮＡＮＤ型フラッシュメモリ１つずつが接続されたメモリバスａ６０、メモリバスｂ６１、メモリバスｃ６２およびメモリバスｄ６３が、それぞれコントローラ３４と接続されている。

また、他方で、ＮＡＮＤ型フラッシュメモリグループ（４）、ＮＡＮＤ型フラッシュメモリグループ（５）、ＮＡＮＤ型フラッシュメモリグループ（６）およびＮＡＮＤ型フラッシュメモリグループ（７）におけるＮＡＮＤ型フラッシュメモリ１つずつが接続されたメモリバスａ１６０、メモリバスｂ１６１、メモリバスｃ１６２およびメモリバスｄ１６３が、それぞれコントローラ３４と接続されている。

＜第７の実施の形態＞
本実施の形態に関する記録装置さらには記録再生装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。

＜記録再生装置の構成について＞
コントローラ３４における記録先選択部７１、消去設定部７５および再生設定部７４に、ホスト３３から区画３００を設定する場合、ＦＩＦＯ構造などの、複数の区画３００を設定可能なメモリ構造をそれぞれが有してもよい。

そして、設定された区画に対して、それぞれ記録、再生または消去などが完了した場合、それぞれからホスト３３にその旨を通知することで、ホスト３３は、新たな処理のための区画の設定をそれぞれに対して行う。

＜第８の実施の形態＞
本実施の形態に関する記録装置さらには記録再生装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。

＜記録再生装置の構成について＞
実施の形態１に示された構成において、ホスト３３は、ファイルの記録、消去または再生の処理の進捗を示すため、それぞれのファイルに記録ポインタ、消去ポインタまたは再生ポインタを保持してもよい。

記録ポインタは、コントローラ３４が次にデータを書き込む区画３００を示す番号である。

消去ポインタは、コントローラ３４が次にデータを消去する区画３００を示す番号である。

再生ポインタは、コントローラ３４が次にデータを再生する区画３００を示す番号である。

記録、再生または消去の区画３００に対する処理がホスト３３に通知されたら、処理に応じて、当該ファイルの記録ポインタ、消去ポインタまたは再生ポインタを進める。

＜第９の実施の形態＞
本実施の形態に関する記録装置さらには記録再生装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。

＜記録再生装置の構成について＞
第１の実施の形態に示された構成において、センサーごとにそのセンサーから出力されるデータ量に応じて、区画３００の大きさを変えてもよい。

すなわち、高速でデータを出力するセンサーに対しては大きな区画３００を設定し、すなわち、設定される区画３００に多数のブロックが含まれるようにし、他方で、低速でデータを出力するセンサーに対して小さな区画３００を設定する、すなわち、設定される区画３００に含まれるブロックを少なくする。

＜第１０の実施の形態＞
本実施の形態に関する記録装置さらには記録再生装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。

＜記録再生装置の構成について＞
第１の実施の形態では、ブロックの順番に区画３００を区切っていったが、任意のブロック番号を集めて１つの区画３００としてもよい。

これによって、ＮＡＮＤ型フラッシュメモリに不良ブロックが発生した場合にも、当該不良ブロックのブロック番号を除去して、有効なブロック番号のみを集めて区画３００を定義することができる。

＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。

また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。

以上に記載された実施の形態によれば、記録装置は、インターフェイス部３１と、バッファメモリ３２と、コントローラ３４とを備える。インターフェイス部３１には、複数のセンサー（たとえば、センサーＡ１５１、センサーＢ１５２およびセンサーＣ１５３）から出力されるデータがそれぞれ入力される。バッファメモリ３２は、インターフェイス部３１に接続される。また、バッファメモリ３２は、複数のセンサーごとに分けられたデータの一時記録領域を有する。ここで、一時記録領域は、たとえば、センサーＡ用領域４０、センサーＢ用領域４１およびセンサーＣ用領域４２に対応するものである。コントローラ３４は、バッファメモリ３２から転送されるデータを複数のＮＡＮＤ型フラッシュメモリ部のうちのいずれかに記録する。ここで、ＮＡＮＤ型フラッシュメモリ部は、たとえば、ＮＡＮＤ型フラッシュメモリグループ（０）５０、ＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２およびＮＡＮＤ型フラッシュメモリグループ（３）５３のうちのいずれか１つに対応するものである。ここで、ＮＡＮＤ型フラッシュメモリグループ（０）５０、ＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２およびＮＡＮＤ型フラッシュメモリグループ（３）５３における消去単位をブロック２０１とする。また、ＮＡＮＤ型フラッシュメモリグループ（０）５０、ＮＡＮＤ型フラッシュメモリグループ（１）５１、ＮＡＮＤ型フラッシュメモリグループ（２）５２およびＮＡＮＤ型フラッシュメモリグループ（３）５３に跨って、それぞれのＮＡＮＤ型フラッシュメモリグループにおける少なくとも１つのブロック２０１ずつを合わせた記録領域を区画３００とする。また、区画３００は、複数のセンサーのうちのいずれかに対応づけられる。そして、コントローラ３４は、データを出力したセンサーに対応する区画３００におけるブロック２０１に、データを記録する。

このような構成によれば、それぞれのセンサーからのデータがページ単位で転送されるＳＲＡＭなどの小容量のバッファメモリを用いる場合であっても、それぞれのセンサーからのデータを当該センサーに対応づけられた区画３００において記録するため、異なるセンサーからのデータ同士が混在することを抑制しつつ、データの適切な記録を行うことができる。また、区画３００内では異なるセンサーからのデータが混在しないので、それぞれのＮＡＮＤ型フラッシュメモリグループにおける消去単位（すなわち、ブロック２０１）ごとにデータの消去を行う場合に、ブロック２０１内に異なるセンサーからのデータが混在することに起因してブロック２０１全体が消去不可となる事態を避けることができる。したがって、不要なデータがＮＡＮＤ型フラッシュメモリ蓄積することが抑制される。また、区画３００の単位でセンサーごとのデータが記録されるため、あるセンサーからのデータを読み出したい場合に、区画３００ごとの検索で足りる。よって、検索時間の短縮が可能となる。

なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。

また、以上に記載された実施の形態によれば、バッファメモリ３２は、それぞれのセンサーごとに、書き込み単位であるページずつデータを転送する。このような構成によれば、バッファメモリ３２の容量が小さい場合であっても、それぞれのセンサーからのデータを当該センサーに対応づけられた区画３００において記録するため、異なるセンサーからのデータ同士が混在することを抑制しつつ、データの適切な記録を行うことができる。

また、以上に記載された実施の形態によれば、バッファメモリ３２は、ＳＲＡＭ、ＭＲＡＭまたはＦＰＧＡである。このような構成によれば、バッファメモリ３２の容量が小さい場合であっても、異なるセンサーからのデータ同士が混在することを抑制しつつ、データの適切な記録を行うことができる。

また、以上に記載された実施の形態によれば、ＮＡＮＤ型フラッシュメモリグループは、並列アクセスされる複数のＮＡＮＤ型フラッシュメモリ、たとえば、ＮＡＮＤ型フラッシュメモリ１００、ＮＡＮＤ型フラッシュメモリ１０１、ＮＡＮＤ型フラッシュメモリ１０２およびＮＡＮＤ型フラッシュメモリ１０３を備える。このような構成によれば、それぞれのＮＡＮＤ型フラッシュメモリグループにおいて並列アクセスされる複数のＮＡＮＤ型フラッシュメモリが備えられることによって、ＮＡＮＤ型フラッシュメモリの総容量が増加し、また、高速記録が可能となる。

また、以上に記載された実施の形態によれば、それぞれのＮＡＮＤ型フラッシュメモリグループにおいてブロック２０１に付された番号をブロック番号とする。また、区画３００は、複数のＮＡＮＤ型フラッシュメモリグループに跨って、共通のブロック番号であるブロック２０１を合わせた記録領域である。このような構成によれば、区画３００間の管理が容易となる。

また、以上に記載された実施の形態によれば、センサーごとに複数の区画３００が対応づけられる。そして、区画３００における少なくとも１つのＮＡＮＤ型フラッシュメモリグループにおけるデータの記録量がしきい値を超えた場合（たとえば、最終ページに達する、または、あらかじめ定められた割合を超えるなど）、コントローラ３４は、同一のセンサーに対応づけられている他の区画３００におけるブロック２０１に、データを記録する。このような構成によれば、同一のセンサーからのデータを、時系列を維持しつつ別の区画３００に記録することができる。また、センサーごとに対応づけられた区画３００がコントローラ３４に設定されればよいため、あらかじめ全区画３００がコントローラ３４に設定される必要はない。よって、コントローラ３４に必要とされるメモリが少なくて済む。

また、以上に記載された実施の形態によれば、区画３００におけるいずれかのＮＡＮＤ型フラッシュメモリグループにおけるデータの記録量がしきい値を超えた場合、コントローラ３４は、区画３００内におけるデータの記録順序を示す順序リストを作成する。ここで、順序リストは、たとえば、再生順リストに対応するものである。このような構成によれば、区画３００内のデータを読み出す場合、さらには、当該データから作成されたファイルを再生する場合に、再生順リストにしたがって読み出しまたは再生を行うことによって、複数のＮＡＮＤ型フラッシュメモリグループに跨るランダムな書き込みが行われた場合であっても、書き込み時の時系列を維持しつつ、読み出しまたは再生を行うことができる。

また、以上に記載された実施の形態によれば、インターフェイス部３１が、バッファメモリ３２から転送されるデータに、対応するセンサーを示す情報である区別情報を付加する。そして、コントローラ３４は、区別情報に基づいて、対応する区画３００におけるブロック２０１に、データを記録する。このような構成によれば、コントローラ３４は、いずれのセンサーからのデータであるかを確認しつつ、対応する区画３００におけるブロック２０１に、当該データを記録することができる。

また、以上に記載された実施の形態によれば、コントローラ３４は、区画３００における、アイドル状態であるＮＡＮＤ型フラッシュメモリグループのブロック２０１に、データを記録する。このような構成によれば、書き込み中または読み出し中などでビジー状態であるＮＡＮＤ型フラッシュメモリグループを避けて、データを記録することができる。

また、以上に記載された実施の形態によれば、記録装置は、ファイル処理部３８を備える。ファイル処理部３８は、同一のセンサーに対応する少なくとも１つの区画３００に記録されたデータから、ファイルを作成する。このような構成によれば、同一のセンサーに対応する複数の区画３００に跨るデータを有するファイルを作成することができる。

また、以上に記載された実施の形態によれば、ファイル処理部３８は、順序リスト（すなわち、再生順リスト）が示すデータの記録順序に基づいて、区画３００内に記録されたデータを読み出す。このような構成によれば、短い転送周期に起因してＮＡＮＤ型フラッシュメモリグループ間でランダムに記録された、複数の区画３００に跨るデータであっても、再生順リストにしたがってデータを読み出すことによって、書き込み時の時系列を維持しつつ読み出しを行うことができる。

また、以上に記載された実施の形態によれば、ファイルには、時系列データが記録される。そして、ファイル処理部３８は、順序リスト（すなわち、再生順リスト）が示すデータの記録順序に基づいて、ファイルにおける時系列データを、途中の時間位置から再生する。このような構成によれば、再生順リストを用いてファイルにおける特定のデータの記録順序を参照することができるため、ファイル内の全データを検索してから指示された再生位置を算出する必要がない。

また、以上に記載された実施の形態によれば、ファイル処理部３８は、ファイルを区画３００の単位で分割する。このような構成によれば、区画３００の単位でデータの時系列が維持されているため、分割後のそれぞれのファイルにおいても、時系列が維持される（２つのファイルに跨って、データの時系列が前後することがない）。また、分割位置のアドレスをファイル内の全ページから算出する必要がなくなるため、分割位置の算出を高速化することができる。また、区画３００の単位で分割されるため、同じブロック２０１内に複数のファイルに帰属するデータが混在しているために消去することができないという事態が生じない。

以上に記載された実施の形態によれば、記録再生装置は、複数のセンサーから出力されるデータがそれぞれ入力されるインターフェイス部３１と、インターフェイス部３１に接続され、かつ、複数のセンサーごとに分けられたデータの一時記録領域を有するバッファメモリ３２と、バッファメモリ３２から転送されるデータを複数のＮＡＮＤ型フラッシュメモリ部のうちのいずれかに記録するためのコントローラ３４と、同一のセンサーに対応する少なくとも１つの区画３００に記録されたデータから、ファイルを作成しまたは作成された前記ファイルを再生するファイル処理部３８とを備える。そして、それぞれのＮＡＮＤ型フラッシュメモリ部における消去単位をブロック２０１とし、複数のＮＡＮＤ型フラッシュメモリ部に跨って、それぞれのＮＡＮＤ型フラッシュメモリ部における少なくとも１つのブロック２０１ずつを合わせた記録領域を区画３００とし、区画３００は、複数のセンサーのうちのいずれかに対応づけられる場合に、コントローラ３４は、データを出力したセンサーに対応する区画３００におけるブロック２０１に、データを記録する。そして、ファイル処理部３８は、順序リストが示すデータの記録順序に基づいて、区画３００内に記録されたデータを読み出す。

このような構成によれば、それぞれのセンサーからのデータがページ単位で転送されるＳＲＡＭなどの小容量のバッファメモリを用いる場合であっても、それぞれのセンサーからのデータを当該センサーに対応づけられた区画３００において記録するため、異なるセンサーからのデータ同士が混在することを抑制しつつ、データの適切な記録を行うことができる。そして、区画３００内のデータを読み出す場合、さらには、当該データから作成されたファイルを再生する場合に、再生順リストにしたがって読み出しまたは再生を行うことによって、複数のＮＡＮＤ型フラッシュメモリグループに跨るランダムな書き込みが行われた場合であっても、書き込み時の時系列を維持しつつ、読み出しまたは再生を行うことができる。

なお、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。

＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。

したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。

また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。

また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。

また、以上に記載された実施の形態で記載されたそれぞれの構成要素は、ソフトウェアまたはファームウェアとしても、それと対応するハードウェアとしても想定され、その双方の概念において、それぞれの構成要素は「部」または「処理回路」（ｃｉｒｃｕｉｔｒｙ）などと称される。

３０，３０Ａ 記録再生装置、３１，３１Ａ，３１Ｂ インターフェイス部、３２，３２Ａ，３２Ｂ バッファメモリ、３３，３３Ａ ホスト、３４，３４Ａ，３４Ｂ コントローラ、３５，３５Ａ，３５Ｂ ＮＡＮＤ型フラッシュメモリ群、３６，３６ＡＡ，３６ＡＢ，３６ＢＡ，３６ＢＢ 内部バス、３７，３７Ａ，３７Ｂ，ａ１６０，ａ６０，ｂ１６１，ｂ６１，ｃ１６２，ｃ６２，ｄ１６３，ｄ６３ メモリバス、３８，３８Ａ ファイル処理部、３９，３９Ａ 再生順リスト受信部、４０ センサーＡ用領域、４１ センサーＢ用領域、４２ センサーＣ用領域、５０ ＮＡＮＤ型フラッシュメモリグループ（０）、５１Ａ，５１Ｂ，５２Ａ，５２Ｂ，５３Ａ，５３Ｂ，５ＭＡ，５ＮＢ センサー、５１ ＮＡＮＤ型フラッシュメモリグループ（１）、５２ ＮＡＮＤ型フラッシュメモリグループ（２）、５３ ＮＡＮＤ型フラッシュメモリグループ（３）、７０，７０Ａ，７０Ｂ フラッシュ制御部、７１，７１Ａ，７１Ｂ 記録先選択部、７３，７３Ａ，７３Ｂ 再生順リスト生成部、７４，７４Ａ，７４Ｂ 再生設定部、７５，７５Ａ，７５Ｂ 消去設定部、８０ 通信装置、９０ ユーザー操作インターフェイス、１００，１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１１０，１１１，１１２，１１３，１１４，１１５ ＮＡＮＤ型フラッシュメモリ、１５１ センサーＡ、１５２ センサーＢ、１５３ センサーＣ、２００ ページ、２０１ ブロック、３００ 区画、４００，４０１，４０２ パーティション。

本願明細書に開示される技術の第１の態様は、複数のセンサーから出力されるデータがそれぞれ入力されるインターフェイス部と、前記インターフェイス部に接続され、かつ、複数の前記センサーごとに分けられた前記データの一時記録領域を有するバッファメモリと、前記バッファメモリから転送される前記データを複数のＮＡＮＤ型フラッシュメモリ部のうちのいずれかに記録するためのコントローラとを備え、それぞれの前記ＮＡＮＤ型フラッシュメモリ部における消去単位をブロックとし、複数の前記ＮＡＮＤ型フラッシュメモリ部に跨って、それぞれの前記ＮＡＮＤ型フラッシュメモリ部における少なくとも１つの前記ブロックずつを合わせた記録領域を区画とし、前記区画は、複数の前記センサーのうちのいずれかに対応づけられ、前記コントローラは、前記データを出力した前記センサーに対応する前記区画における前記ブロックに、前記データを記録し、前記ＮＡＮＤ型フラッシュメモリ部は、並列アクセスされる複数のＮＡＮＤ型フラッシュメモリを備え、前記コントローラは、複数の前記ＮＡＮＤ型フラッシュメモリ部のそれぞれに対し、排他的に制御可能である。

本願明細書に開示される技術の第１の態様によれば、小容量のバッファメモリを用いる場合であっても、それぞれのセンサーからのデータを当該センサーに対応づけられた区画において記録するため、異なるセンサーからのデータ同士が混在することを抑制しつつ、データの適切な記録を行うことができる。

Claims (14)

1. 複数のセンサー（１５１−１５３）から出力されるデータがそれぞれ入力されるインターフェイス部（３１）と、
   前記インターフェイス部（３１）に接続され、かつ、複数の前記センサー（１５１−１５３）ごとに分けられた前記データの一時記録領域（４０−４２）を有するバッファメモリ（３２）と、
   前記バッファメモリ（３２）から転送される前記データを複数のＮＡＮＤ型フラッシュメモリ部（５０−５３）のうちのいずれかに記録するためのコントローラ（３４）とを備え、
   それぞれの前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）における消去単位をブロック（２０１）とし、
   複数の前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）に跨って、それぞれの前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）における少なくとも１つの前記ブロック（２０１）ずつを合わせた記録領域を区画（３００）とし、
   前記区画（３００）は、複数の前記センサー（１５１−１５３）のうちのいずれかに対応づけられ、
   前記コントローラ（３４）は、前記データを出力した前記センサー（１５１−１５３）に対応する前記区画（３００）における前記ブロック（２０１）に、前記データを記録する、
   記録装置（３０、３０Ａ）。
2. 請求項１に記載の記録装置（３０、３０Ａ）であり、
   前記バッファメモリ（３２）は、それぞれの前記センサー（１５１−１５３）ごとに、書き込み単位であるページずつ前記データを転送する、
   記録装置（３０、３０Ａ）。
3. 請求項１または２に記載の記録装置（３０、３０Ａ）であり、
   前記バッファメモリ（３２）は、ＳＲＡＭ、ＭＲＡＭまたはＦＰＧＡである、
   記録装置（３０、３０Ａ）。
4. 請求項１から３のうちのいずれか１つに記載の記録装置（３０、３０Ａ）であり、
   前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）は、並列アクセスされる複数のＮＡＮＤ型フラッシュメモリ（１００−１０３）を備える、
   記録装置（３０、３０Ａ）。
5. 請求項１から４のうちのいずれか１つに記載の記録装置（３０、３０Ａ）であり、
   それぞれの前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）において前記ブロック（２０１）に付された番号をブロック番号とし、
   前記区画（３００）は、複数の前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）に跨って、共通の前記ブロック番号である前記ブロック（２０１）を合わせた記録領域である、
   記録装置（３０、３０Ａ）。
6. 請求項１から５のうちのいずれか１つに記載の記録装置（３０、３０Ａ）であり、
   前記センサー（１５１−１５３）ごとに複数の前記区画（３００）が対応づけられ、
   前記区画（３００）における少なくとも１つの前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）における前記データの記録量がしきい値を超えた場合、前記コントローラ（３４）は、同一の前記センサー（１５１−１５３）に対応づけられている他の前記区画（３００）における前記ブロック（２０１）に、前記データを記録する、
   記録装置（３０、３０Ａ）。
7. 請求項１から６のうちのいずれか１つに記載の記録装置（３０、３０Ａ）であり、
   前記区画（３００）における少なくとも１つの前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）における前記データの記録量がしきい値を超えた場合、前記コントローラ（３４）は、前記区画（３００）内における前記データの記録順序を示す順序リストを作成する、
   記録装置（３０、３０Ａ）。
8. 請求項１から７のうちのいずれか１つに記載の記録装置（３０、３０Ａ）であり、
   前記インターフェイス部（３１）が、前記バッファメモリ（３２）から転送される前記データに、対応する前記センサーを示す情報である区別情報を付加し、
   前記コントローラ（３４）は、前記区別情報に基づいて、対応する前記区画（３００）における前記ブロック（２０１）に、前記データを記録する、
   記録装置（３０、３０Ａ）。
9. 請求項１から８のうちのいずれか１つに記載の記録装置（３０、３０Ａ）であり、
   前記コントローラ（３４）は、前記区画（３００）における、アイドル状態である前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）の前記ブロック（２０１）に、前記データを記録する、
   記録装置（３０、３０Ａ）。
10. 請求項１から９のうちのいずれか１つに記載の記録装置（３０、３０Ａ）であり、
    同一の前記センサー（１５１−１５３）に対応する少なくとも１つの前記区画（３００）に記録された前記データから、ファイルを作成するファイル処理部（３８）をさらに備える、
    記録装置（３０、３０Ａ）。
11. 請求項１０に記載の記録装置（３０、３０Ａ）であり、
    前記ファイル処理部（３８）は、順序リストが示す前記データの記録順序に基づいて、前記区画（３００）内に記録された前記データを読み出し、
    前記順序リストは、前記区画（３００）におけるいずれかの前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）における前記データの記録量がしきい値を超えた場合に前記コントローラ（３４）によって作成される、前記区画（３００）内における前記データの記録順序を示すリストである、
    記録装置（３０、３０Ａ）。
12. 請求項１１に記載の記録装置（３０、３０Ａ）であり、
    前記ファイルには、時系列データが記録され、
    前記ファイル処理部（３８）は、前記順序リストが示す前記データの記録順序に基づいて、前記ファイルにおける前記時系列データを、途中の時間位置から再生する、
    記録装置（３０、３０Ａ）。
13. 請求項１０から１２のうちのいずれか１つに記載の記録装置（３０、３０Ａ）であり、
    前記ファイル処理部（３８）は、前記ファイルを前記区画（３００）の単位で分割する、
    記録装置（３０、３０Ａ）。
14. 複数のセンサー（１５１−１５３）から出力されるデータがそれぞれ入力されるインターフェイス部（３１）と、
    前記インターフェイス部（３１）に接続され、かつ、複数の前記センサー（１５１−１５３）ごとに分けられた前記データの一時記録領域（４０−４２）を有するバッファメモリ（３２）と、
    前記バッファメモリ（３２）から転送される前記データを複数のＮＡＮＤ型フラッシュメモリ部（５０−５３）のうちのいずれかに記録するためのコントローラ（３４）とを備え、
    それぞれの前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）における消去単位をブロック（２０１）とし、
    複数の前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）に跨って、それぞれの前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）における少なくとも１つの前記ブロック（２０１）ずつを合わせた記録領域を区画（３００）とし、
    前記区画（３００）は、複数の前記センサー（１５１−１５３）のうちのいずれかに対応づけられ、
    同一の前記センサー（１５１−１５３）に対応する少なくとも１つの前記区画（３００）に記録された前記データから、ファイルを作成しまたは作成された前記ファイルを再生するファイル処理部（３８）をさらに備え、
    前記コントローラ（３４）は、前記データを出力した前記センサー（１５１−１５３）に対応する前記区画（３００）における前記ブロック（２０１）に、前記データを記録し、
    前記ファイル処理部（３８）は、順序リストが示す前記データの記録順序に基づいて、前記区画（３００）内に記録された前記データを読み出し、
    前記順序リストは、前記区画（３００）におけるいずれかの前記ＮＡＮＤ型フラッシュメモリ部（５０−５３）における前記データの記録量がしきい値を超えた場合に前記コントローラ（３４）によって作成される、前記区画（３００）内における前記データの記録順序を示すリストである、
    記録再生装置（３０、３０Ａ）。

Images