JPWO2020167331A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2020167331A5
JPWO2020167331A5 JP2021547481A JP2021547481A JPWO2020167331A5 JP WO2020167331 A5 JPWO2020167331 A5 JP WO2020167331A5 JP 2021547481 A JP2021547481 A JP 2021547481A JP 2021547481 A JP2021547481 A JP 2021547481A JP WO2020167331 A5 JPWO2020167331 A5 JP WO2020167331A5
Authority
JP
Japan
Prior art keywords
misalignment
semiconductor device
target
measuring
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021547481A
Other languages
Japanese (ja)
Other versions
JP7317131B2 (en
JP2022521490A (en
Publication date
Application filed filed Critical
Priority claimed from PCT/US2019/035282 external-priority patent/WO2020167331A1/en
Publication of JP2022521490A publication Critical patent/JP2022521490A/en
Publication of JPWO2020167331A5 publication Critical patent/JPWO2020167331A5/ja
Application granted granted Critical
Publication of JP7317131B2 publication Critical patent/JP7317131B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (20)

半導体デバイスウエハを製造するために有用な位置ずれ計測システムであって、
同一であることを意図された半導体デバイスウエハのバッチから選択された半導体デバイスの２つの層の間の少なくとも１つのターゲットにおける位置ずれを測定するように構成された光位置ずれ計測ツールと、
前記バッチから選択された半導体デバイスの２つの層の間の前記少なくとも１つのターゲットにおいて位置ずれを測定するように構成された電子ビーム位置ずれ計測ツールと、
前記光位置ずれ計測ツールおよび前記電子ビーム位置ずれ計測ツールの出力を結合して結合された位置ずれメトリックを提供するように機能する結合器と
を備えることを特徴とする、システム。 A misalignment measurement system useful for manufacturing semiconductor device wafers.
An optical misalignment measurement tool configured to measure misalignment at at least one target between two layers of semiconductor devices selected from a batch of semiconductor device wafers intended to be identical.
An electron beam misalignment measuring tool configured to measure misalignment at said at least one target between two layers of semiconductor devices selected from the batch.
The system comprises a coupler that functions to combine the outputs of the optical misalignment measurement tool and the electron beam misalignment measurement tool to provide a coupled misalignment metric. 請求項１に記載のシステムであって、前記光位置ずれ計測ツールが、スキャトロメトリ計測ツールまたはイメージング計測ツールを備えることを特徴とする、システム。 The system according to claim 1, wherein the optical position deviation measuring tool includes a scatterometry measuring tool or an imaging measuring tool . 請求項１に記載のシステムであって、前記光位置ずれ計測ツールおよび前記電子ビーム位置ずれ計測ツールが、単一の半導体デバイスの２つの層の間の位置ずれをそれぞれ測定することを特徴とする、システム。 The system according to claim 1 , wherein the optical misalignment measuring tool and the electron beam misalignment measuring tool each measure a misalignment between two layers of a single semiconductor device. ,system. 請求項１に記載のシステムであって、前記光位置ずれ計測ツールおよび前記電子ビーム位置ずれ計測ツールが、前記バッチから両方とも選択された異なる半導体デバイスウエハの２つの層の間の位置ずれをそれぞれ測定することを特徴とする、システム。 The system of claim 1 , wherein the optical misalignment measuring tool and the electron beam misalignment measuring tool each dislocate between two layers of different semiconductor device wafers both selected from the batch. A system characterized by measuring. 半導体デバイスウエハを製造するための方法であって、
同一であることを意図された半導体デバイスウエハのバッチから選択された少なくとも１つの半導体デバイスウエハでリソグラフィプロセス内の少なくとも初期ステージを実行することと、
同一であることを意図された半導体デバイスウエハの前記バッチから選択された、少なくとも１つの半導体デバイスウエハのうちの少なくとも１つの２つの層の間の少なくとも１つのターゲットにおける位置ずれを測定するために光位置ずれ計測ツールを使用すること、
同一であることを意図された半導体デバイスウエハの前記バッチから選択された、前記少なくとも１つの半導体デバイスウエハのうちの少なくとも１つの２つの層の間の前記少なくとも１つのターゲットにおける位置ずれを測定するために電子ビーム位置ずれ計測ツールを使用すること、および、
前記光位置ずれ計測ツールおよび前記電子ビーム位置ずれ計測ツールの出力を結合して結合された位置ずれメトリックを提供すること
によって、同一であることを意図された前記半導体デバイスウエハのバッチから選択された、前記少なくとも１つの半導体デバイスウエハの前記少なくとも２つの層の位置ずれをその後に測定することと、
前記リソグラフィプロセスを調整して調整されたリソグラフィプロセスを提供するために前記結合された位置ずれメトリックを使用することと
を含むことを特徴とする、方法。 A method for manufacturing semiconductor device wafers,
Performing at least the initial stage in the lithography process on at least one semiconductor device wafer selected from a batch of semiconductor device wafers intended to be identical.
Optical to measure misalignment at at least one target between at least one two layers of at least one semiconductor device wafer selected from said batch of semiconductor device wafers intended to be identical. Using a misalignment measurement tool,
To measure misalignment in the at least one target between at least one two layers of the at least one semiconductor device wafer selected from the batch of semiconductor device wafers intended to be identical. Using an electron beam misalignment measurement tool, and
Selected from a batch of the semiconductor device wafers intended to be identical by combining the outputs of the optical misalignment measurement tool and the electron beam misalignment measurement tool to provide a combined misalignment metric. Subsequent measurement of the misalignment of the at least two layers of the at least one semiconductor device wafer.
A method comprising adjusting the lithography process to use the combined misalignment metric to provide a tuned lithography process. 請求項５に記載の方法であって、前記位置ずれを測定することが、前記光位置ずれ計測ツールおよび前記電子ビーム位置ずれ計測ツールを使用して単一の半導体デバイスの２つの層の間の位置ずれを測定することを含むことを特徴とする、方法。 The method of claim 5, wherein measuring the misalignment is between two layers of a single semiconductor device using the optical misalignment measuring tool and the electron beam misalignment measuring tool. A method comprising measuring misalignment. 請求項５に記載の方法であって、前記位置ずれを測定することが、前記光位置ずれ計測ツールおよび前記電子ビーム位置ずれ計測ツールを使用して、両方とも前記バッチから選択された異なる半導体デバイスウエハの２つの層の間の位置ずれを測定することを含むことを特徴とする、方法。 The method of claim 5, wherein measuring the misalignment is a different semiconductor device selected from the batch using the optical misalignment measuring tool and the electron beam misalignment measuring tool. A method comprising measuring misalignment between two layers of a wafer. 請求項５に記載の方法であって、前記光位置ずれ計測ツールの測定パラメータおよび結果のうちの少なくとも１つを調整するために前記結合された位置ずれメトリックを使用することも含むことを特徴とする、方法。 5. The method of claim 5, comprising using the combined misalignment metric to adjust at least one of the measurement parameters and results of the optical misalignment measurement tool. how to. 請求項５に記載の方法であって、前記光位置ずれ計測ツールがスキャトロメトリ計測ツールまたはイメージング計測ツールを備えることを特徴とする、方法。 The method according to claim 5, wherein the optical position deviation measuring tool includes a scatterometry measuring tool or an imaging measuring tool . 請求項５に記載の半導体デバイスウエハを製造するための方法であって、前記少なくとも１つの半導体デバイスウエハでリソグラフィプロセス内の少なくとも初期ステージを実行することが、
同一であることを意図された半導体デバイスウエハのバッチから選択された少なくとも１つの半導体デバイスでリソグラフィプロセスを実行することと、
同一であることを意図された半導体デバイスウエハの前記バッチから選択された少なくとも１つの半導体デバイスの少なくとも２つの層のリソグラフィ後の位置ずれをその後に測定することと、
同一であることを意図された半導体デバイスウエハの前記バッチから選択された少なくとも１つの半導体デバイスでエッチングプロセスをその後に実行することと
を含むことを特徴とする、方法。 The method for manufacturing a semiconductor device wafer according to claim 5, wherein at least one initial stage in the lithography process is performed on the at least one semiconductor device wafer.
Performing a lithography process on at least one semiconductor device selected from a batch of semiconductor device wafers intended to be identical.
Subsequent measurement of post-lithographic misalignment of at least two layers of at least one semiconductor device selected from said batch of semiconductor device wafers intended to be identical.
A method comprising the subsequent execution of an etching process on at least one semiconductor device selected from said batch of semiconductor device wafers intended to be identical. 請求項１０に記載の方法であって、前記リソグラフィ後の位置ずれを測定することが、光位置ずれ計測ツールまたは電子ビーム位置ずれ計測ツールを使用して、同一であることを意図された半導体デバイスウエハの前記バッチから選択された前記少なくとも１つの半導体デバイスウエハのうちの少なくとも１つの２つの層の間の少なくとも１つのターゲットにおける位置ずれを測定することを含むことを特徴とする、方法。 The semiconductor device according to claim 10, wherein the measurement of the misalignment after lithography is the same by using an optical misalignment measuring tool or an electron beam misalignment measuring tool . A method comprising measuring misalignment at at least one target between at least one two layers of said at least one semiconductor device wafer selected from said batch of wafers. 請求項１０に記載の方法であって、前記リソグラフィ後の位置ずれを測定することが、
リソグラフィ後の光位置ずれ計測ツールを使用して、同一であることを意図された半導体デバイスウエハの前記バッチから選択された前記少なくとも１つの半導体デバイスウエハのうちの少なくとも１つの２つの層の間の少なくとも１つのターゲットにおける位置ずれを測定することと、
リソグラフィ後の電子ビーム位置ずれ計測ツールを使用して、同一であることを意図された半導体デバイスウエハの前記バッチから選択された前記少なくとも１つの半導体デバイスウエハのうちの少なくとも１つの前記２つの層の間の前記少なくとも１つのターゲットにおける位置ずれを測定することと、
前記リソグラフィ後の光位置ずれ計測ツールおよび前記リソグラフィ後の電子ビーム位置ずれ計測ツールの出力を結合して結合された位置ずれメトリックを提供することと
を含むことを特徴とする、方法。 The method according to claim 10, wherein the measurement of the positional deviation after the lithography can be performed.
Using a post-lithographic optical misalignment measurement tool, between at least one two layers of the at least one semiconductor device wafer selected from said batch of semiconductor device wafers intended to be identical. Measuring misalignment at at least one target and
At least one of the two layers of the at least one semiconductor device wafer selected from the batch of semiconductor device wafers intended to be identical using a post-lithographic electron beam misalignment measurement tool. Measuring the misalignment of the at least one target between
A method comprising combining the outputs of the post-lithographic optical misalignment measurement tool and the post-lithographic electron beam misalignment measurement tool to provide a combined misalignment metric. 半導体デバイスの製造中の位置ずれの測定において使用するためのターゲットであって、
軸に沿った第１のピッチを有する半導体デバイスの第１の層上に形成された第１の周期的構造、および、
前記半導体デバイスの第２の層上に形成されたおよび前記軸に平行な軸に沿った第２のピッチを有する第２の周期的構造
を含むターゲットであり、
前記ターゲットが、光計測に特に適した少なくとも１つの第１の領域と、電子ビーム計測に特に適した、前記少なくとも第１の領域とは別の、少なくとも１つの第２の領域とを含むことを特徴とする、ターゲット。 A target for use in measuring misalignment during manufacturing of semiconductor devices.
A first periodic structure formed on a first layer of a semiconductor device having a first pitch along the axis, and
A target comprising a second periodic structure formed on a second layer of the semiconductor device and having a second pitch along an axis parallel to the axis.
The target includes at least one first region particularly suitable for optical measurement and at least one second region separate from the at least first region particularly suitable for electron beam measurement. Characteristic target. 請求項１３に記載のターゲットであって、前記少なくとも１つの第２の領域内に前記第１の周期的構造と前記第２の周期的構造の両方が存在することを特徴とする、ターゲット。 13. The target according to claim 13, wherein both the first periodic structure and the second periodic structure are present in the at least one second region. 請求項１３に記載のターゲットであって、前記少なくとも１つの第２の領域内に第３の周期的構造および第４の周期的構造が存在することを特徴とする、ターゲット。 13. The target according to claim 13, wherein a third periodic structure and a fourth periodic structure are present in the at least one second region. 請求項１３に記載のターゲットであって、前記少なくとも１つの第２の領域内に、前記第１のおよび第２の周期的構造のうちの１つが存在し、第３の周期的構造が存在することを特徴とする、ターゲット。 The target according to claim 13, wherein one of the first and second periodic structures is present in the at least one second region, and a third periodic structure is present. A target that is characterized by doing. 請求項１３に記載のターゲットであって、前記第１のおよび第２の周期的構造のうちの少なくとも１つが複数の周期的部分構造を含むことを特徴とする、ターゲット。 13. The target according to claim 13, wherein at least one of the first and second periodic structures comprises a plurality of periodic substructures. 請求項１５に記載のターゲットであって、前記第３のおよび第４の周期的構造のうちの少なくとも１つが複数の周期的部分構造を含むことを特徴とする、ターゲット。 The target according to claim 15, wherein at least one of the third and fourth periodic structures comprises a plurality of periodic substructures. 請求項１４に記載のターゲットであって、前記少なくとも１つの第２の領域において前記第１の周期的構造および前記第２の周期的構造が重なり合っていないことを特徴とする、ターゲット。 The target according to claim 14, wherein the first periodic structure and the second periodic structure do not overlap in the at least one second region. 請求項１５に記載のターゲットであって、前記少なくとも１つの第２の領域において前記第３の周期的構造および前記第４の周期的構造が重なり合っていないことを特徴とする、ターゲット。 The target according to claim 15, wherein the third periodic structure and the fourth periodic structure do not overlap in the at least one second region.
JP2021547481A 2019-02-15 2019-06-04 Displacement measurement using combined optical and electron beam technology Active JP7317131B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962806226P 2019-02-15 2019-02-15
US62/806,226 2019-02-15
PCT/US2019/035282 WO2020167331A1 (en) 2019-02-15 2019-06-04 Misregistration measurements using combined optical and electron beam technology

Publications (3)

Publication Number Publication Date
JP2022521490A JP2022521490A (en) 2022-04-08
JPWO2020167331A5 true JPWO2020167331A5 (en) 2022-06-08
JP7317131B2 JP7317131B2 (en) 2023-07-28

Family

ID=72044211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021547481A Active JP7317131B2 (en) 2019-02-15 2019-06-04 Displacement measurement using combined optical and electron beam technology

Country Status (5)

Country Link
JP (1) JP7317131B2 (en)
KR (1) KR20210120110A (en)
CN (1) CN113366619A (en)
TW (1) TWI804708B (en)
WO (1) WO2020167331A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020263461A1 (en) 2019-06-25 2020-12-30 Kla Corporation Selection of regions of interest for measurement of misregistration and amelioration thereof
KR102630496B1 (en) 2020-04-15 2024-01-29 케이엘에이 코포레이션 Mismatch target with device scale features useful for measuring mismatch in semiconductor devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891627B1 (en) * 2000-09-20 2005-05-10 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension and overlay of a specimen
US7009704B1 (en) * 2000-10-26 2006-03-07 Kla-Tencor Technologies Corporation Overlay error detection
US6678038B2 (en) * 2001-08-03 2004-01-13 Nikon Corporation Apparatus and methods for detecting tool-induced shift in microlithography apparatus
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US6778275B2 (en) * 2002-02-20 2004-08-17 Micron Technology, Inc. Aberration mark and method for estimating overlay error and optical aberrations
US7138629B2 (en) * 2003-04-22 2006-11-21 Ebara Corporation Testing apparatus using charged particles and device manufacturing method using the testing apparatus
JPWO2004107415A1 (en) * 2003-05-28 2006-07-20 株式会社ニコン Position information measuring method and apparatus, and exposure method and apparatus
US7550361B2 (en) * 2007-01-02 2009-06-23 International Business Machines Corporation Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
JP2011155119A (en) * 2010-01-27 2011-08-11 Hitachi High-Technologies Corp Inspection apparatus and inspection method
US9093458B2 (en) * 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
US9214317B2 (en) * 2013-06-04 2015-12-15 Kla-Tencor Corporation System and method of SEM overlay metrology
WO2016202695A1 (en) * 2015-06-17 2016-12-22 Asml Netherlands B.V. Recipe selection based on inter-recipe consistency
KR102296942B1 (en) * 2017-05-05 2021-09-01 에이에스엠엘 네델란즈 비.브이. How to predict the yield of a device manufacturing process

Similar Documents

Publication Publication Date Title
US10249523B2 (en) Overlay and semiconductor process control using a wafer geometry metric
TWI587096B (en) Overlay target geometry for measuring multiple pitches
TWI752237B (en) Overlay metrology method and system
KR101367238B1 (en) Method of manufacturing semiconductor device and system for manufacturing semiconductor device
KR20190026958A (en) Method and computer program product for controlling positioning of patterns on a substrate in a manufacturing process
US11366397B2 (en) Method and apparatus for simulation of lithography overlay
JP7345572B2 (en) Methods for measuring and correcting misalignment between layers in semiconductor devices, and misalignment targets useful therein
US6803292B2 (en) Method for manufacturing a semiconductor device and semiconductor device with overlay mark
JPWO2020167331A5 (en)
CN116203808B (en) Overlay error measurement method and overlay mark
TWI405245B (en) Semiconductor-device manufacturing method and exposure method
US20200266112A1 (en) Misregistration Measurements Using Combined Optical and Electron Beam Technology
JP2022521490A (en) Misalignment measurement using combined light and electron beam technology
JPH11132716A (en) Overlapping accuracy measuring method in photolithography process and overlapping accuracy measuring mark in photolithography process
CN114144730B (en) Overlay measurement target design
JP2663623B2 (en) Method of forming resist pattern
KR20220125338A (en) How to check a multi-step process
US9978625B2 (en) Semiconductor method and associated apparatus
JP2008205312A (en) Exposure method
US20120202142A1 (en) Manufacturing method of exposure mask, shipment judgment method and manufacturing method of semiconductor device using exposure mask
CN115981114B (en) Method for determining lithography limit stress and method for improving lithography process quality
KR100594199B1 (en) Grid calibration method of exposure apparatus
JPH05217845A (en) Pattern for alignment measurement
KR101835806B1 (en) Method for detecting shape change values on the surface of wafer using a reference mirror
CN113835302A (en) Double patterning exposure method