JPWO2020164936A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2020164936A5
JPWO2020164936A5 JP2021541699A JP2021541699A JPWO2020164936A5 JP WO2020164936 A5 JPWO2020164936 A5 JP WO2020164936A5 JP 2021541699 A JP2021541699 A JP 2021541699A JP 2021541699 A JP2021541699 A JP 2021541699A JP WO2020164936 A5 JPWO2020164936 A5 JP WO2020164936A5
Authority
JP
Japan
Prior art keywords
interrupt
target
interrupt signal
bus
directed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021541699A
Other languages
English (en)
Other versions
JP2022520526A (ja
JP7398465B2 (ja
Publication date
Application filed filed Critical
Priority claimed from PCT/EP2020/052542 external-priority patent/WO2020164936A1/en
Publication of JP2022520526A publication Critical patent/JP2022520526A/ja
Publication of JPWO2020164936A5 publication Critical patent/JPWO2020164936A5/ja
Application granted granted Critical
Publication of JP7398465B2 publication Critical patent/JP7398465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (21)

  1. ゲスト・オペレーティング・システムで使用するために割り当てられたコンピュータ・システムの複数のプロセッサのうちの1つまたは複数のプロセッサを使用して実行される前記ゲスト・オペレーティング・システムに割り込み信号を提供するための方法であって、前記コンピュータ・システムが、バスおよびバス接続デバイスを介して前記複数のプロセッサに操作可能なように接続されている1つまたは複数のバス接続されたモジュールをさらに備え、前記コンピュータ・システムが、前記バス接続デバイスに操作可能なように接続されたメモリをさらに備え、
    前記複数のプロセッサの各プロセッサに、前記各プロセッサをアドレス指定するために前記バス接続デバイスによって使用される論理プロセッサIDが割り当てられており、
    前記ゲスト・オペレーティング・システムで使用するために割り当てられた前記複数のプロセッサの各プロセッサに、前記各プロセッサをアドレス指定するために前記オペレーティング・システムおよび1つまたは複数のバス接続されたモジュールによって使用される割り込みターゲットIDがさらに割り当てられており、
    前記メモリが、前記各割り込みターゲットIDに割り当てられた割り込みターゲットIDごとの有向割り込み信号ベクトルを含み、各有向割り込み信号ベクトルが、前記各バス接続されたモジュールに割り当てられたバス接続されたモジュールごとの有向割り込み信号インジケータを含み、各有向割り込み信号ベクトルが、前記各バス接続されたモジュールによって発行され、前記各割り込みターゲットIDに向けてアドレス指定された処理される割り込み信号が存在するかどうかを示し、
    前記方法が、
    前記バス接続デバイスによって、前記バス接続されたモジュールのうちの1つから割り込みターゲットIDと共に割り込み信号を受信することであって、前記割り込みターゲットIDが、前記ゲスト・オペレーティング・システムで使用するために割り当てられた前記プロセッサのうちの1つを、前記割り込み信号を処理するためのターゲット・プロセッサとして識別する、前記受信することと、
    前記バス接続デバイスによって、前記受信された割り込み信号のアドレス指定先である前記割り込みターゲットIDに割り当てられた前記有向割り込み信号ベクトルを選択することと、
    前記バス接続デバイスによって、前記選択された有向割り込み信号ベクトル内で、前記受信された割り込み信号を発行した前記バス接続されたモジュールに割り当てられた前記有向割り込み信号インジケータを選択することと、
    前記バス接続デバイスによって、前記選択された有向割り込み信号インジケータを更新し、前記各有向割り込み信号インジケータが、前記各バス接続されたモジュールによって発行され、前記各割り込みターゲットIDに向けてアドレス指定された処理される割り込み信号が存在することを示すようにすることと、
    前記バス接続デバイスによって、前記割り込み信号を前記ターゲット・プロセッサに転送することを含む、方法。
  2. 同じバス接続されたモジュールに割り当てられた前記割り込み信号インジケータが、前記各割り込み信号インジケータを含む前記有向割り込み信号ベクトル内で同じオフセットをそれぞれ含む、請求項1に記載の方法。
  3. 前記有向割り込み信号ベクトルがメモリ内の連続領域としてそれぞれ実装される、請求項1に記載の方法。
  4. 前記有向割り込み信号インジケータが単一のビットとしてそれぞれ実装される、請求項1に記載の方法。
  5. 前記方法が、前記バス接続デバイスによって、前記受信された割り込みターゲットIDに割り当てられた割り込みテーブル・エントリのコピーを、前記メモリに格納された割り込みテーブルから取り出すことをさらに含み、前記割り込みテーブル・エントリが、前記受信された割り込み信号のアドレス指定先である前記割り込みターゲットIDに割り当てられた前記有向割り込み信号ベクトルのメモリ・アドレスを示す有向割り込み信号ベクトル・アドレス・インジケータを含み、前記バス接続デバイスが、前記受信された割り込み信号のアドレス指定先である前記割り込みターゲットIDに割り当てられた前記有向割り込み信号ベクトルの前記選択のために前記各有向割り込み信号ベクトルの前記メモリ・アドレスを使用する、請求項1に記載の方法。
  6. 前記方法が、前記バス接続デバイスによって、前記メモリに格納されたデバイス・テーブルからデバイス・テーブル・エントリのコピーを取り出すことをさらに含み、前記デバイス・テーブル・エントリが、前記割り込みテーブルのメモリ・アドレスを示す割り込みテーブル・アドレス・インジケータを含み、前記バス接続デバイスが、前記割り込みテーブル・エントリの第1のコピーを前記取り出すために、前記割り込みテーブルの前記メモリ・アドレスを使用する、請求項5に記載の方法。
  7. 前記デバイス・テーブル・エントリが、前記受信された割り込み信号を発行した前記バス接続されたモジュールに割り当てられた前記有向割り込み信号インジケータのオフセットを示す有向割り込み信号オフセット・インジケータをさらに含む、請求項6に記載の方法。
  8. 前記メモリが、割り込みターゲットIDごとの有向割り込み要約インジケータと共に有向割り込み要約ベクトルをさらに含み、各有向割り込み要約インジケータが割り込みターゲットIDに割り当てられ、前記各割り込みターゲットIDに向けてアドレス指定された処理される割り込み信号が存在するかどうかを示し、
    前記方法が、
    前記バス接続デバイスによって、前記受信された割り込み信号のアドレス指定先である前記ターゲットIDに割り当てられた前記有向割り込み要約インジケータを選択することと、
    前記バス接続デバイスによって、前記選択された有向割り込み要約インジケータを更新し、前記選択された有向割り込み要約インジケータが、前記各割り込みターゲットIDに向けてアドレス指定された処理される割り込み信号が存在することを示すようにすることをさらに含む、請求項1に記載の方法。
  9. 前記有向割り込み要約ベクトルがメモリ内の連続領域として実装される、請求項8に記載の方法。
  10. 前記有向割り込み要約インジケータが単一のビットとしてそれぞれ実装される、請求項8に記載の方法。
  11. 前記割り込みテーブル・エントリが、前記有向割り込み要約ベクトルのメモリ・アドレスを示す有向割り込み要約ベクトル・アドレス・インジケータをさらに含み、前記バス接続デバイスが、前記受信された割り込み信号のアドレス指定先である前記ターゲットIDに割り当てられた前記有向割り込み要約インジケータを選択するために、前記有向割り込み要約ベクトルの前記メモリ・アドレスを使用する、請求項8に記載の方法。
  12. 前記割り込みテーブル・エントリが、前記有向割り込み要約ベクトル内の前記ターゲットIDに割り当てられた前記有向割り込み要約インジケータのオフセットを示す有向割り込み要約オフセット・インジケータをさらに含む、請求項8に記載の方法。
  13. 前記バス接続デバイスによって、前記割り込み信号と共に受信された前記ターゲット・プロセッサの前記割り込みターゲットIDを前記ターゲット・プロセッサの論理プロセッサIDに変換することと、前記割り込み信号を前記ターゲット・プロセッサに転送するときに、前記ターゲット・プロセッサの前記論理プロセッサIDを使用して、前記ターゲット・プロセッサを前記割り込み信号の前記ターゲットとしてアドレス指定することをさらに含む、請求項1に記載の方法。
  14. 前記方法が、前記バス接続デバイスによって、前記割り込みターゲットIDに割り当てられた割り込みテーブル・エントリのコピーを前記メモリに格納された割り込みテーブルから取り出すことをさらに含み、前記割り込みテーブル・エントリの前記コピーが、第1の論理プロセッサIDへの前記割り込みターゲットIDの現在のマッピングをさらに含み、前記バス接続デバイスが、前記割り込み信号と共に受信された前記ターゲット・プロセッサの前記割り込みターゲットIDを前記変換するために、前記割り込みテーブル・エントリの前記コピーを使用する、請求項13に記載の方法。
  15. 前記デバイス・テーブル・エントリの前記コピーが、前記ターゲット・プロセッサが直接アドレス指定されるかどうかを示す直接信号伝達インジケータをさらに含み、前記直接信号伝達インジケータが前記割り込み信号の直接転送を示すことが、前記ターゲット・プロセッサの論理プロセッサIDを使用して前記ターゲット・プロセッサを直接アドレス指定する前記割り込み信号の前記転送を実行するための要件であり、前記直接信号伝達インジケータが前記割り込み信号の直接転送を示していない場合、ブロードキャストを使用して前記転送が実行される、請求項に記載の方法。
  16. 前記割り込みテーブル・エントリの前記コピーが、前記割り込みターゲットIDによって識別された前記ターゲット・プロセッサが前記ゲスト・オペレーティング・システムで使用するためにスケジューリングされているかどうかを示す実行中インジケータのコピーをさらに含み、前記ターゲット・プロセッサが前記ゲスト・オペレーティング・システムで使用するためにスケジューリングされていることが、前記ターゲット・プロセッサの論理プロセッサIDを使用して前記ターゲット・プロセッサを直接アドレス指定する前記割り込み信号の前記転送を実行するためのさらなる要件であり、前記ターゲット・プロセッサが前記ゲスト・オペレーティング・システムで使用するためにスケジューリングされていない場合、処理するための前記第1のオペレーティング・システムへの前記割り込み信号がブロードキャストを使用する、請求項に記載の方法。
  17. 前記割り込みテーブル・エントリの前記コピーが、前記割り込みターゲットIDによって識別された前記ターゲット・プロセッサが割り込み信号を受信することを現在ブロックされているかどうかを示す割り込みブロッキング・インジケータをさらに含み、前記ターゲット・プロセッサがブロックされていないことが、前記ターゲット・プロセッサの論理プロセッサIDを使用して前記ターゲット・プロセッサを直接アドレス指定する前記割り込み信号の前記転送を実行するためのさらなる要件であり、前記ターゲット・プロセッサがブロックされている場合、処理するための前記第1のオペレーティング・システムへの前記割り込み信号がブロードキャストを使用する、請求項に記載の方法。
  18. 前記デバイス・テーブル・エントリが、前記ゲスト・オペレーティング・システムが割り当てられた論理パーティションを識別する論理パーティションIDをさらに含み、前記バス接続デバイスによる前記割り込み信号の前記転送が、前記割り込み信号と共に前記論理パーティションIDを転送することをさらに含む、請求項に記載の方法。
  19. 前記方法が、前記バス接続デバイスによって、前記受信された割り込み信号が割り当てられた割り込みサブクラスを識別する割り込みサブクラスIDを取り出すことをさらに含み、前記バス接続デバイスによる前記割り込み信号の前記転送が、前記割り込み信号と共に前記割り込みサブクラスIDを転送することをさらに含む、請求項に記載の方法。
  20. 請求項1~19の何れか1項に記載の方法を、コンピュータ・ハードウェアによる手段として構成した、コンピュータ・システム
  21. 請求項1~19の何れか1項に記載の方法を、コンピュータに実行させる、コンピュータ・プログラム
JP2021541699A 2019-02-14 2020-02-03 有向割り込みの仮想化のための割り込み信号伝達方法、システム、プログラム Active JP7398465B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19157104.1 2019-02-14
EP19157104 2019-02-14
PCT/EP2020/052542 WO2020164936A1 (en) 2019-02-14 2020-02-03 Interrupt signaling for directed interrupt virtualization

Publications (3)

Publication Number Publication Date
JP2022520526A JP2022520526A (ja) 2022-03-31
JPWO2020164936A5 true JPWO2020164936A5 (ja) 2022-06-07
JP7398465B2 JP7398465B2 (ja) 2023-12-14

Family

ID=65529251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021541699A Active JP7398465B2 (ja) 2019-02-14 2020-02-03 有向割り込みの仮想化のための割り込み信号伝達方法、システム、プログラム

Country Status (7)

Country Link
US (2) US10922111B2 (ja)
EP (1) EP3924824A1 (ja)
JP (1) JP7398465B2 (ja)
CN (1) CN113439261A (ja)
SG (1) SG11202105504PA (ja)
TW (1) TWI764082B (ja)
WO (1) WO2020164936A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113424150A (zh) 2019-02-14 2021-09-21 国际商业机器公司 具有运行指示符的定向中断虚拟化
TWI759677B (zh) 2019-02-14 2022-04-01 美商萬國商業機器公司 用於具有回退之經引導中斷虛擬化之方法、電腦系統及電腦程式產品
TWI764082B (zh) 2019-02-14 2022-05-11 美商萬國商業機器公司 用於經引導中斷虛擬化之中斷信號之方法、電腦系統及電腦程式產品
WO2020164820A1 (en) 2019-02-14 2020-08-20 International Business Machines Corporation Directed interrupt virtualization
WO2020164819A1 (en) 2019-02-14 2020-08-20 International Business Machines Corporation Directed interrupt for multilevel virtualization with interrupt table
BR112021016093A2 (pt) 2019-02-14 2021-10-26 International Business Machines Corporation Interrupção dirigida para virtualização de multiníveis
TWI727607B (zh) 2019-02-14 2021-05-11 美商萬國商業機器公司 用於具有中斷表之經引導中斷虛擬化之方法、電腦系統及電腦程式產品
JP7448550B2 (ja) 2019-02-14 2024-03-12 インターナショナル・ビジネス・マシーンズ・コーポレーション ブロッキング・インジケータを使用した有向割り込みの仮想化方法、システム、プログラム
KR20210066288A (ko) * 2019-11-28 2021-06-07 한국전자통신연구원 전자 장치, 인터럽트 설정 제어 방법 및 저장 매체
CN115292219B (zh) * 2022-10-10 2023-01-10 三未信安科技股份有限公司 一种在RISC-V平台中实现PCIe MSI中断的系统及方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4037723C2 (de) * 1990-11-27 1995-04-06 Siemens Ag Verfahren zum Übermitteln von an mehreren Datenschnittstellen einer prozessorgesteuerten Einrichtung vorliegenden Informationen an deren Prozessoreinrichtung
GB2339035B (en) * 1998-04-29 2002-08-07 Sgs Thomson Microelectronics A method and system for transmitting interrupts
US7620955B1 (en) 2001-06-08 2009-11-17 Vmware, Inc. High-performance virtual machine networking
US20030204655A1 (en) * 2002-04-24 2003-10-30 Schmisseur Mark A. Prioritizing vector generation in interrupt controllers
US7028302B2 (en) * 2002-04-24 2006-04-11 Hewlett-Packard Development Company, L.P. System and method for automatically tuning a multiprocessor computer system
US7281075B2 (en) 2003-04-24 2007-10-09 International Business Machines Corporation Virtualization of a global interrupt queue
US20050080982A1 (en) 2003-08-20 2005-04-14 Vasilevsky Alexander D. Virtual host bus adapter and method
US7222203B2 (en) 2003-12-08 2007-05-22 Intel Corporation Interrupt redirection for virtual partitioning
US7386640B2 (en) 2004-12-28 2008-06-10 Intel Corporation Method, apparatus and system to generate an interrupt by monitoring an external interface
US8238376B2 (en) 2005-04-13 2012-08-07 Sony Corporation Synchronized audio/video decoding for network devices
US7447820B2 (en) 2005-09-30 2008-11-04 Intel Corporation Retargeting of platform interrupts
US9032127B2 (en) * 2006-09-14 2015-05-12 Hewlett-Packard Development Company, L.P. Method of balancing I/O device interrupt service loading in a computer system
US20080162762A1 (en) * 2006-12-29 2008-07-03 Gilbert Neiger Interrupt remapping based on requestor identification
US8453143B2 (en) 2007-09-19 2013-05-28 Vmware, Inc. Reducing the latency of virtual interrupt delivery in virtual machines
JP5108975B2 (ja) 2008-04-28 2012-12-26 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 仮想割り込みモードインターフェース及び割り込みモードを仮想化するための方法
US7849247B2 (en) 2008-10-14 2010-12-07 Freescale Semiconductor, Inc. Interrupt controller for accelerated interrupt handling in a data processing system and method thereof
CN101427916B (zh) 2008-12-05 2012-02-22 张锦景 电生理数据与病理图像监测的移动网络终端装置及方法
US8635387B2 (en) * 2009-10-09 2014-01-21 Emulex Design & Manufacturing Corporation Enhanced I/O performance in a multi-processor system via interrupt affinity schemes
US8566492B2 (en) * 2009-12-31 2013-10-22 Intel Corporation Posting interrupts to virtual processors
US20110197004A1 (en) * 2010-02-05 2011-08-11 Serebrin Benjamin C Processor Configured to Virtualize Guest Local Interrupt Controller
US8381002B2 (en) 2010-06-23 2013-02-19 International Business Machines Corporation Transparently increasing power savings in a power management environment
US8478922B2 (en) * 2010-06-23 2013-07-02 International Business Machines Corporation Controlling a rate at which adapter interruption requests are processed
KR20120042354A (ko) 2010-10-25 2012-05-03 한국전자통신연구원 위성통신 시스템용 중심국의 이중모드 망동기 장치 및 그 방법
CN102184122B (zh) 2011-05-16 2014-04-23 曙光信息产业股份有限公司 一种龙芯CPU主板bios及中断的实现方法
US8495267B2 (en) 2010-11-24 2013-07-23 International Business Machines Corporation Managing shared computer memory using multiple interrupts
US8612659B1 (en) 2010-12-14 2013-12-17 Vmware, Inc. Hardware interrupt arbitration in virtualized computer systems
US8601194B2 (en) * 2011-02-08 2013-12-03 Red Hat Israel, Ltd. On-demand interrupt vector allocation based on activity detection
JP5737050B2 (ja) 2011-08-15 2015-06-17 富士通株式会社 情報処理装置、割込み制御方法および割込み制御プログラム
US8631181B2 (en) 2011-09-26 2014-01-14 Oracle International Corporation Validating message-signaled interrupts by tracking interrupt vectors assigned to devices
US8874786B2 (en) 2011-10-25 2014-10-28 Dell Products L.P. Network traffic control by association of network packets and processes
US8910158B2 (en) 2011-12-14 2014-12-09 Intel Corporation Virtualizing interrupt priority and delivery
US20140165196A1 (en) 2012-05-22 2014-06-12 Xockets IP, LLC Efficient packet handling, redirection, and inspection using offload processors
US9740549B2 (en) 2012-06-15 2017-08-22 International Business Machines Corporation Facilitating transaction completion subsequent to repeated aborts of the transaction
US9436626B2 (en) 2012-08-09 2016-09-06 Freescale Semiconductor, Inc. Processor interrupt interface with interrupt partitioning and virtualization enhancements
US9043521B2 (en) * 2012-11-13 2015-05-26 Intel Corporation Technique for communicating interrupts in a computer system
US10078603B2 (en) 2012-11-30 2018-09-18 Red Hat Israel, Ltd. MSI events using dynamic memory monitoring
EP2951705A4 (en) 2013-01-29 2016-11-02 Hewlett Packard Development Co ASSIGNING PROCESSORS TO MEMORY TOPOGRAPHY CONFIGURATION
US9235538B2 (en) 2013-02-07 2016-01-12 Red Hat Israel, Ltd. Injecting interrupts in virtualized computer systems
US9830286B2 (en) 2013-02-14 2017-11-28 Red Hat Israel, Ltd. Event signaling in virtualized systems
US9378162B2 (en) 2013-05-21 2016-06-28 Arm Limited Handling and routing interrupts to virtual processors
US9384132B2 (en) 2013-06-28 2016-07-05 Intel Corporation Emulated message signaled interrupts in a virtualization environment
JP6029550B2 (ja) 2013-07-19 2016-11-24 株式会社日立製作所 計算機の制御方法及び計算機
US9465760B2 (en) * 2013-11-18 2016-10-11 Futurewei Technologies, Inc. Method and apparatus for delivering MSI-X interrupts through non-transparent bridges to computing resources in PCI-express clusters
US9756118B2 (en) 2014-04-28 2017-09-05 Vmware, Inc. Virtual performance monitoring decoupled from hardware performance-monitoring units
US9607740B2 (en) 2014-05-06 2017-03-28 Toyota Jidosha Kabushiki Kaisha Hard-soft magnetic MnBi/SiO2/FeCo nanoparticles
US9772868B2 (en) 2014-09-16 2017-09-26 Industrial Technology Research Institute Method and system for handling interrupts in a virtualized environment
WO2016056060A1 (ja) 2014-10-07 2016-04-14 株式会社日立製作所 計算機及びベクタの設定方法
US9910699B2 (en) * 2014-10-28 2018-03-06 Intel Corporation Virtual processor direct interrupt delivery mechanism
US9697029B2 (en) 2014-10-30 2017-07-04 Red Hat Israel, Ltd. Guest idle based VM request completion processing
US9952987B2 (en) 2014-11-25 2018-04-24 Intel Corporation Posted interrupt architecture
US9910700B2 (en) 2015-08-26 2018-03-06 Netapp, Inc. Migration between CPU cores
WO2017094132A1 (ja) 2015-12-02 2017-06-08 株式会社日立製作所 計算機および計算機の制御方法
KR102509986B1 (ko) 2016-03-28 2023-03-14 삼성전자주식회사 다중 코어 프로세서 및 다중 코어 프로세서를 제어하는 방법
US10282327B2 (en) 2017-01-19 2019-05-07 International Business Machines Corporation Test pending external interruption instruction
US10210112B2 (en) 2017-06-06 2019-02-19 International Business Machines Corporation Techniques for issuing interrupts in a data processing system with multiple scopes
US20180356964A1 (en) 2017-06-07 2018-12-13 Sitting Man, Llc Methods, systems, and computer program products for intergrating configuration, monitoring, and operations
US10838760B2 (en) * 2017-11-29 2020-11-17 Nxp Usa, Inc. Systems and methods for interrupt distribution
TWI759677B (zh) 2019-02-14 2022-04-01 美商萬國商業機器公司 用於具有回退之經引導中斷虛擬化之方法、電腦系統及電腦程式產品
TWI727607B (zh) 2019-02-14 2021-05-11 美商萬國商業機器公司 用於具有中斷表之經引導中斷虛擬化之方法、電腦系統及電腦程式產品
BR112021016093A2 (pt) 2019-02-14 2021-10-26 International Business Machines Corporation Interrupção dirigida para virtualização de multiníveis
WO2020164819A1 (en) 2019-02-14 2020-08-20 International Business Machines Corporation Directed interrupt for multilevel virtualization with interrupt table
CN113424150A (zh) 2019-02-14 2021-09-21 国际商业机器公司 具有运行指示符的定向中断虚拟化
WO2020164820A1 (en) 2019-02-14 2020-08-20 International Business Machines Corporation Directed interrupt virtualization
JP7448550B2 (ja) 2019-02-14 2024-03-12 インターナショナル・ビジネス・マシーンズ・コーポレーション ブロッキング・インジケータを使用した有向割り込みの仮想化方法、システム、プログラム
TWI764082B (zh) 2019-02-14 2022-05-11 美商萬國商業機器公司 用於經引導中斷虛擬化之中斷信號之方法、電腦系統及電腦程式產品

Similar Documents

Publication Publication Date Title
US7539840B2 (en) Handling concurrent address translation cache misses and hits under those misses while maintaining command order
KR100310567B1 (ko) 공유메모리프로세싱시스템및그동작방법과,공유메모리프로세싱노드및그에대한캐시일관성제어기
US5490261A (en) Interlock for controlling processor ownership of pipelined data for a store in cache
US5875472A (en) Address conflict detection system employing address indirection for use in a high-speed multi-processor system
EP0232526A2 (en) Paged virtual cache system
EP0387644B1 (en) Multiprocessor system with global data replication and two levels of address translation units
JP2004531838A5 (ja)
JPH0640317B2 (ja) デジタルデータ処理システム
JPWO2020164936A5 (ja)
JPH11514113A (ja) 複数プロセッサ・システム内のプロセッサ間でメッセージを送信する方法および装置
US20140351471A1 (en) Handling and routing interrupts to virtual processes
US20040139246A1 (en) Data processing system providing hardware acceleration of input/outpuit (I/O) communication
JPH0644138A (ja) キャッシュ・メモリを利用したデータ処理システム
JP2004178570A (ja) マルチコア通信モジュールを組み入れたデータ通信システム及び方法
JPH11175455A (ja) コンピュータ・システムにおける通信方法及び装置
US6101551A (en) Multi-processor system for supporting multicasting communication and inter-multiprocessor communication method therefor
JPWO2020164934A5 (ja)
US20040111575A1 (en) Dynamic data routing mechanism for a high speed memory cloner
US6892283B2 (en) High speed memory cloner with extended cache coherency protocols and responses
US6665788B1 (en) Reducing latency for a relocation cache lookup and address mapping in a distributed memory system
JPH04230550A (ja) 情報処理ネツトワーク及び情報処理方法
JPWO2020164935A5 (ja)
US7543291B2 (en) Processor purging system and method
JPH07262140A (ja) 排他制御装置
CA1283219C (en) Cache-memory management unit system