JPWO2019151023A1 - Multi-layer wiring forming method, multi-layer wiring forming device and storage medium - Google Patents

Multi-layer wiring forming method, multi-layer wiring forming device and storage medium Download PDF

Info

Publication number
JPWO2019151023A1
JPWO2019151023A1 JP2019569021A JP2019569021A JPWO2019151023A1 JP WO2019151023 A1 JPWO2019151023 A1 JP WO2019151023A1 JP 2019569021 A JP2019569021 A JP 2019569021A JP 2019569021 A JP2019569021 A JP 2019569021A JP WO2019151023 A1 JPWO2019151023 A1 JP WO2019151023A1
Authority
JP
Japan
Prior art keywords
film
wafer
electroless plating
forming
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019569021A
Other languages
Japanese (ja)
Other versions
JP6910480B2 (en
Inventor
岩下　光秋
光秋 岩下
崇 田中
崇 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2019151023A1 publication Critical patent/JPWO2019151023A1/en
Application granted granted Critical
Publication of JP6910480B2 publication Critical patent/JP6910480B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Abstract

実施形態に係る多層配線の形成方法は、埋め込み型の多層配線の形成方法であって、基板の配線（５０）上に設けられる絶縁膜（６０）の所定の位置に形成され配線（５０）まで貫通するビア（７０）の内面（７０ａ）と、絶縁膜（６０）の所定の位置にビア（７０）より浅く形成されるトレンチ（７１）の内面（７１ａ）とに、バリア膜（８０）およびシード膜（８１）を順に積層する工程と、ビア（７０）およびトレンチ（７１）の内部で底部（７０ｂ、７１ｂ）の高さが揃うようにビア（７０）およびトレンチ（７１）の内面（７０ａ、７１ａ）に無電解めっき膜（８２）を形成する工程と、ビア（７０）およびトレンチ（７１）の内部を電解めっき膜（８３）で埋める工程と、を含む。The method for forming the multilayer wiring according to the embodiment is a method for forming the embedded multilayer wiring, which is formed at a predetermined position of the insulating film (60) provided on the wiring (50) of the substrate up to the wiring (50). A barrier film (80) and a barrier film (80) are formed on the inner surface (70a) of the penetrating via (70) and the inner surface (71a) of the trench (71) formed shallower than the via (70) at a predetermined position of the insulating film (60). The step of laminating the seed film (81) in order and the inner surface (70a) of the via (70) and the trench (71) so that the heights of the bottoms (70b, 71b) are aligned inside the via (70) and the trench (71). , 71a) includes a step of forming the electroless plating film (82) and a step of filling the inside of the via (70) and the trench (71) with the electrolytic plating film (83).

Description

開示の実施形態は、多層配線の形成方法、多層配線形成装置および記憶媒体に関する。 The disclosed embodiments relate to a method for forming a multilayer wiring, a multilayer wiring forming apparatus, and a storage medium.

従来、基板である半導体ウェハ（以下、ウェハと呼称する。）に多層配線を形成する手法として、配線上に設けられる絶縁膜に形成されたビアおよびトレンチの内面にそれぞれバリア層およびシード層を積層し、その後に電解めっき処理を施してビアおよびトレンチの内部を埋める方法が知られている（たとえば、特許文献１参照）。 Conventionally, as a method of forming a multilayer wiring on a semiconductor wafer (hereinafter referred to as a wafer) which is a substrate, a barrier layer and a seed layer are laminated on the inner surfaces of vias and trenches formed in an insulating film provided on the wiring, respectively. Then, a method is known in which electrolytic plating is applied to fill the inside of the via and the trench (see, for example, Patent Document 1).

特開２００１−１０２４５２号公報Japanese Unexamined Patent Publication No. 2001-102452

しかしながら、従来の多層配線の形成方法では、ビアよりもトレンチのほうが浅いため電解めっき膜で埋まりやすいことから、トレンチの上部が盛り上がるように電解めっき膜の表面に凹凸が形成される場合がある。これにより、その後のＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）処理で電解めっき膜の表面を削る際に、ＣＭＰ装置に大きな負荷がかかる恐れがある。 However, in the conventional method for forming the multilayer wiring, since the trench is shallower than the via, it is easily filled with the electrolytic plating film, so that the surface of the electrolytic plating film may be uneven so that the upper part of the trench is raised. As a result, when the surface of the electrolytic plating film is scraped by the subsequent CMP (Chemical Mechanical Polishing) treatment, a large load may be applied to the CMP apparatus.

実施形態の一態様は、上記に鑑みてなされたものであって、ビアおよびトレンチの内部を埋める際に、電解めっき膜表面への凹凸の形成を抑制することができる多層配線の形成方法、多層配線形成装置および記憶媒体を提供することを目的とする。 One aspect of the embodiment is made in view of the above, and is a method of forming a multi-layer wiring capable of suppressing the formation of irregularities on the surface of the electrolytic plating film when filling the inside of the via and the trench, the multi-layer. It is an object of the present invention to provide a wiring forming apparatus and a storage medium.

実施形態の一態様に係る多層配線の形成方法は、埋め込み型の多層配線の形成方法であって、基板の配線上に設けられる絶縁膜の所定の位置に形成され前記配線まで貫通するビアの内面と、前記絶縁膜の所定の位置に前記ビアより浅く形成されるトレンチの内面とに、バリア膜およびシード膜を順に積層する工程と、前記ビアおよび前記トレンチの内部で底部の高さが揃うように前記ビアおよび前記トレンチの内面に無電解めっき膜を形成する工程と、前記ビアおよび前記トレンチの内部を電解めっき膜で埋める工程と、を含む。 The method for forming the multilayer wiring according to one aspect of the embodiment is a method for forming the embedded multilayer wiring, which is an inner surface of a via formed at a predetermined position of an insulating film provided on the wiring of the substrate and penetrating to the wiring. And the step of laminating the barrier film and the seed film in order on the inner surface of the trench formed shallower than the via at a predetermined position of the insulating film, and so that the heights of the bottoms are aligned inside the via and the trench. Including a step of forming an electrolytically-free plating film on the inner surface of the via and the trench, and a step of filling the inside of the via and the trench with the electrolytic plating film.

実施形態の一態様によれば、ビアおよびトレンチの内部を埋める際に、電解めっき膜表面への凹凸の形成を抑制することができる。 According to one aspect of the embodiment, it is possible to suppress the formation of irregularities on the surface of the electrolytic plating film when filling the inside of the via and the trench.

図１は、実施形態に係る多層配線形成システムの概略構成を示す模式図である。FIG. 1 is a schematic diagram showing a schematic configuration of a multilayer wiring formation system according to an embodiment. 図２は、実施形態に係る無電解めっき処理ユニットの構成を示す断面図である。FIG. 2 is a cross-sectional view showing the configuration of the electroless plating processing unit according to the embodiment. 図３は、実施形態に係る電解めっき処理ユニットの構成を示す断面図である。FIG. 3 is a cross-sectional view showing the configuration of the electrolytic plating processing unit according to the embodiment. 図４は、実施形態に係る熱処理ユニットの構成を示す断面図である。FIG. 4 is a cross-sectional view showing the configuration of the heat treatment unit according to the embodiment. 図５Ａは、実施形態に係る多層配線の形成処理を説明するための模式図（１）である。FIG. 5A is a schematic view (1) for explaining the formation process of the multilayer wiring according to the embodiment. 図５Ｂは、実施形態に係る多層配線の形成処理を説明するための模式図（２）である。FIG. 5B is a schematic view (2) for explaining the formation process of the multilayer wiring according to the embodiment. 図５Ｃは、実施形態に係る多層配線の形成処理を説明するための模式図（３）である。FIG. 5C is a schematic view (3) for explaining the formation process of the multilayer wiring according to the embodiment. 図５Ｄは、実施形態に係る多層配線の形成処理を説明するための模式図（４）である。FIG. 5D is a schematic view (4) for explaining the formation process of the multilayer wiring according to the embodiment. 図５Ｅは、実施形態に係る多層配線の形成処理を説明するための模式図（５）である。FIG. 5E is a schematic view (5) for explaining the formation process of the multilayer wiring according to the embodiment. 図６は、実施形態に係る多層配線の形成処理における処理手順を示すフローチャートである。FIG. 6 is a flowchart showing a processing procedure in the processing for forming the multilayer wiring according to the embodiment.

以下、添付図面を参照して、本願の開示する多層配線の形成方法、多層配線形成装置および記憶媒体の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。また、図面は模式的なものであり、各要素の寸法の関係、各要素の比率などは、現実と異なる場合があることに留意する必要がある。さらに、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。 Hereinafter, embodiments of the multilayer wiring forming method, the multilayer wiring forming apparatus, and the storage medium disclosed in the present application will be described in detail with reference to the accompanying drawings. The present invention is not limited to the embodiments shown below. In addition, it should be noted that the drawings are schematic, and the relationship between the dimensions of each element, the ratio of each element, and the like may differ from the reality. Further, there may be a portion where the relations and ratios of the dimensions of the drawings are different from each other.

＜多層配線形成システムの概要＞
まずは、図１を参照しながら、実施形態に係る多層配線形成システム１の概略構成について説明する。図１は、実施形態に係る多層配線形成システム１の概略構成を示す図である。以下では、位置関係を明確にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を規定し、Ｚ軸正方向を鉛直上向き方向とする。<Overview of multi-layer wiring formation system>
First, a schematic configuration of the multilayer wiring formation system 1 according to the embodiment will be described with reference to FIG. FIG. 1 is a diagram showing a schematic configuration of a multilayer wiring formation system 1 according to an embodiment. In the following, in order to clarify the positional relationship, the X-axis, Y-axis, and Z-axis that are orthogonal to each other are defined, and the positive direction of the Z-axis is defined as the vertically upward direction.

図１に示すように、多層配線形成システム１は、搬入出ステーション２と、処理ステーション３とを備える。搬入出ステーション２と処理ステーション３とは隣接して設けられる。 As shown in FIG. 1, the multilayer wiring forming system 1 includes a loading / unloading station 2 and a processing station 3. The loading / unloading station 2 and the processing station 3 are provided adjacent to each other.

搬入出ステーション２は、キャリア載置部１１と、搬送部１２とを備える。キャリア載置部１１には、複数枚の半導体ウェハＷ（以下、ウェハＷと呼称する。）を水平状態で収容する複数のキャリアＣが載置される。 The loading / unloading station 2 includes a carrier mounting section 11 and a transport section 12. A plurality of carriers C for accommodating a plurality of semiconductor wafers W (hereinafter, referred to as wafers W) in a horizontal state are mounted on the carrier mounting portion 11.

搬送部１２は、キャリア載置部１１に隣接して設けられ、内部に基板搬送装置１３と、受渡部１４とを備える。基板搬送装置１３は、ウェハＷを保持するウェハ保持機構を備える。また、基板搬送装置１３は、水平方向および鉛直方向への移動ならびに鉛直軸を中心とする旋回が可能であり、ウェハ保持機構を用いてキャリアＣと受渡部１４との間でウェハＷの搬送を行う。 The transport section 12 is provided adjacent to the carrier mounting section 11, and includes a substrate transport device 13 and a delivery section 14 inside. The substrate transfer device 13 includes a wafer holding mechanism for holding the wafer W. Further, the substrate transfer device 13 can move in the horizontal direction and the vertical direction and can rotate around the vertical axis, and transfers the wafer W between the carrier C and the delivery portion 14 by using the wafer holding mechanism. Do.

処理ステーション３は、搬送部１２に隣接して設けられる。処理ステーション３は、搬送部１５と、単分子膜形成処理ユニット１６と、触媒付与処理ユニット１７と、複数の無電解めっき処理ユニット１８と、複数の電解めっき処理ユニット１９と、複数の熱処理ユニット２０とを備える。 The processing station 3 is provided adjacent to the transport unit 12. The processing station 3 includes a transport unit 15, a monolayer film forming processing unit 16, a catalyst applying processing unit 17, a plurality of electroless plating processing units 18, a plurality of electrolytic plating processing units 19, and a plurality of heat treatment units 20. And.

単分子膜形成処理ユニット１６、触媒付与処理ユニット１７および複数の熱処理ユニット２０と、複数の無電解めっき処理ユニット１８および複数の電解めっき処理ユニット１９とは、搬送部１５の両側に並べて設けられる。なお、図１に示す単分子膜形成処理ユニット１６、触媒付与処理ユニット１７、無電解めっき処理ユニット１８、電解めっき処理ユニット１９および熱処理ユニット２０の配置や個数は一例であり、図示のものに限定されない。 The monolayer film forming treatment unit 16, the catalyst applying treatment unit 17, and the plurality of heat treatment units 20, and the plurality of electroless plating treatment units 18 and the plurality of electrolytic plating treatment units 19 are provided side by side on both sides of the transport unit 15. The arrangement and number of the monolayer film forming treatment unit 16, the catalyst applying treatment unit 17, the electroless plating treatment unit 18, the electrolytic plating treatment unit 19, and the heat treatment unit 20 shown in FIG. 1 are examples and are limited to those shown in the drawings. Not done.

搬送部１５は、内部に基板搬送装置２１を備える。基板搬送装置２１は、ウェハＷを保持するウェハ保持機構を備える。また、基板搬送装置２１は、水平方向および鉛直方向への移動ならびに鉛直軸を中心とする旋回が可能であり、ウェハ保持機構を用いて受渡部１４と、単分子膜形成処理ユニット１６と、触媒付与処理ユニット１７と、無電解めっき処理ユニット１８と、電解めっき処理ユニット１９と、熱処理ユニット２０との間でウェハＷの搬送を行う。 The transport unit 15 includes a substrate transport device 21 inside. The substrate transfer device 21 includes a wafer holding mechanism for holding the wafer W. Further, the substrate transfer device 21 can move in the horizontal direction and the vertical direction and swivel around the vertical axis, and uses the wafer holding mechanism to provide the delivery unit 14, the monomolecular film forming processing unit 16, and the catalyst. The wafer W is transferred between the application processing unit 17, the electroless plating processing unit 18, the electrolytic plating processing unit 19, and the heat treatment unit 20.

単分子膜形成処理ユニット１６は、基板搬送装置２１によって搬送されるウェハＷに対して所定の単分子膜形成処理を行う。単分子膜形成処理ユニット１６は、たとえば、加熱部を有する真空チャンバである。 The monolayer film forming processing unit 16 performs a predetermined monolayer film forming process on the wafer W transported by the substrate transfer device 21. The monolayer film forming treatment unit 16 is, for example, a vacuum chamber having a heating unit.

触媒付与処理ユニット１７は、基板搬送装置２１によって搬送されるウェハＷに対して所定の触媒付与処理を行う。触媒付与処理ユニット１７は、たとえば、ノズルにより各種処理液を吹き付けることができる装置である。 The catalyst application processing unit 17 performs a predetermined catalyst application process on the wafer W transferred by the substrate transfer device 21. The catalyst applying treatment unit 17 is, for example, a device capable of spraying various treatment liquids by a nozzle.

無電解めっき処理ユニット１８は、基板搬送装置２１によって搬送されるウェハＷに対して所定のバリア膜形成処理、シード膜形成処理および無電解めっき処理を行う。無電解めっき処理ユニット１８の構成例については後述する。 The electroless plating treatment unit 18 performs a predetermined barrier film forming treatment, seed film forming treatment, and electroless plating treatment on the wafer W transported by the substrate transfer device 21. A configuration example of the electroless plating unit 18 will be described later.

電解めっき処理ユニット１９は、基板搬送装置２１によって搬送されるウェハＷに対して所定の洗浄処理および電解めっき処理を行う。電解めっき処理ユニット１９の構成例については後述する。 The electrolytic plating processing unit 19 performs a predetermined cleaning treatment and electrolytic plating treatment on the wafer W transported by the substrate transfer device 21. A configuration example of the electroplating unit 19 will be described later.

熱処理ユニット２０は、基板搬送装置２１によって搬送されるウェハＷに対して所定の熱処理を行う。熱処理ユニット２０の構成例については後述する。 The heat treatment unit 20 performs a predetermined heat treatment on the wafer W transported by the substrate transfer device 21. A configuration example of the heat treatment unit 20 will be described later.

実施形態では、上述の基板搬送装置２１に加え、無電解めっき処理ユニット１８と電解めっき処理ユニット１９との間で直接ウェハＷを搬送することができる基板搬送装置２２を備える。すなわち、基板搬送装置２２は、水平方向および鉛直方向への移動ならびに鉛直軸を中心とする旋回が可能であり、ウェハ保持機構を用いて無電解めっき処理ユニット１８と電解めっき処理ユニット１９との間でウェハＷの搬送を行う。 In the embodiment, in addition to the above-mentioned substrate transfer device 21, a substrate transfer device 22 capable of directly transferring the wafer W between the electroless plating processing unit 18 and the electrolytic plating processing unit 19 is provided. That is, the substrate transfer device 22 can move in the horizontal and vertical directions and swivel around the vertical axis, and is between the electroless plating processing unit 18 and the electrolytic plating processing unit 19 by using a wafer holding mechanism. The wafer W is transferred in.

また、多層配線形成システム１は、制御装置４を備える。制御装置４は、たとえばコンピュータであり、制御部２３と記憶部２４とを備える。 Further, the multilayer wiring forming system 1 includes a control device 4. The control device 4 is, for example, a computer, and includes a control unit 23 and a storage unit 24.

制御部２３は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、入出力ポートなどを有するマイクロコンピュータや各種の回路を含む。 The control unit 23 includes a microcomputer having a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), an input / output port, and various circuits.

かかるマイクロコンピュータのＣＰＵは、ＲＯＭに記憶されているプログラムを読み出して実行することにより、搬送部１２や搬送部１５、単分子膜形成処理ユニット１６、触媒付与処理ユニット１７、無電解めっき処理ユニット１８、電解めっき処理ユニット１９、熱処理ユニット２０などの制御を実現する。 The CPU of such a microcomputer reads and executes a program stored in the ROM, thereby performing a transport unit 12, a transport unit 15, a monomolecular film forming processing unit 16, a catalyst applying processing unit 17, and an electroless plating processing unit 18. , The electroplating processing unit 19, the heat treatment unit 20, and the like are controlled.

なお、かかるプログラムは、コンピュータによって読み取り可能な記憶媒体に記録されていたものであって、その記憶媒体から制御装置４の記憶部２４にインストールされたものであってもよい。コンピュータによって読み取り可能な記憶媒体としては、たとえばハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルディスク（ＭＯ）、メモリカードなどがある。 The program may be recorded on a storage medium readable by a computer, and may be installed from the storage medium in the storage unit 24 of the control device 4. Examples of storage media that can be read by a computer include a hard disk (HD), a flexible disk (FD), a compact disk (CD), a magnet optical disk (MO), and a memory card.

記憶部２４は、たとえば、ＲＡＭ、フラッシュメモリ（Flash Memory）などの半導体メモリ素子、または、ハードディスク、光ディスクなどの記憶装置によって実現される。 The storage unit 24 is realized by, for example, a semiconductor memory element such as a RAM or a flash memory, or a storage device such as a hard disk or an optical disk.

上記のように構成された多層配線形成システム１では、まず、搬入出ステーション２の基板搬送装置１３が、キャリア載置部１１に載置されたキャリアＣからウェハＷを取り出し、取り出したウェハＷを受渡部１４に載置する。受渡部１４に載置されたウェハＷは、処理ステーション３の基板搬送装置２１によって受渡部１４から取り出されて、単分子膜形成処理ユニット１６へ搬入される。 In the multilayer wiring forming system 1 configured as described above, first, the substrate transfer device 13 of the loading / unloading station 2 takes out the wafer W from the carrier C mounted on the carrier mounting portion 11, and takes out the wafer W. It is placed on the delivery unit 14. The wafer W placed on the delivery section 14 is taken out from the delivery section 14 by the substrate transfer device 21 of the processing station 3 and carried into the monolayer film forming processing unit 16.

単分子膜形成処理ユニット１６へ搬入されたウェハＷは、単分子膜形成処理ユニット１６によって所定の単分子膜形成処理が施された後、基板搬送装置２１によって単分子膜形成処理ユニット１６から搬出され、触媒付与処理ユニット１７へ搬入される。 The wafer W carried into the monolayer forming processing unit 16 is carried out from the monolayer forming processing unit 16 by the substrate transfer device 21 after being subjected to a predetermined monolayer forming treatment by the monolayer forming processing unit 16. Then, it is carried into the catalyst application processing unit 17.

触媒付与処理ユニット１７へ搬入されたウェハＷは、触媒付与処理ユニット１７によって所定の触媒付与処理が施された後、基板搬送装置２１によって触媒付与処理ユニット１７から搬出され、無電解めっき処理ユニット１８へ搬入される。 The wafer W carried into the catalyst-imparting processing unit 17 is subjected to a predetermined catalyst-imparting treatment by the catalyst-imparting processing unit 17, and then carried out from the catalyst-imparting processing unit 17 by the substrate transfer device 21, and the electroless plating processing unit 18 is used. Will be delivered to.

無電解めっき処理ユニット１８へ搬入されたウェハＷは、無電解めっき処理ユニット１８によって所定のバリア膜形成処理が施された後、基板搬送装置２１によって無電解めっき処理ユニット１８から搬出され、熱処理ユニット２０へ搬入される。 The wafer W carried into the electroless plating treatment unit 18 is subjected to a predetermined barrier film forming treatment by the electroless plating treatment unit 18, and then carried out from the electroless plating treatment unit 18 by the substrate transfer device 21 to be a heat treatment unit. It is carried into 20.

熱処理ユニット２０へ搬入されたウェハＷは、熱処理ユニット２０によって所定の焼きしめ処理が施された後、基板搬送装置２１によって熱処理ユニット２０から搬出され、無電解めっき処理ユニット１８へ搬入される。 The wafer W carried into the heat treatment unit 20 is subjected to a predetermined baking process by the heat treatment unit 20, then carried out from the heat treatment unit 20 by the substrate transfer device 21 and carried into the electroless plating treatment unit 18.

無電解めっき処理ユニット１８へ搬入されたウェハＷは、無電解めっき処理ユニット１８によって所定のシード膜形成処理および無電解めっき処理が施された後、基板搬送装置２２によって無電解めっき処理ユニット１８から搬出され、電解めっき処理ユニット１９へ搬入される。 The wafer W carried into the electroless plating unit 18 is subjected to a predetermined seed film forming treatment and electroless plating treatment by the electroless plating treatment unit 18, and then from the electroless plating treatment unit 18 by the substrate transfer device 22. It is carried out and carried into the electrolytic plating processing unit 19.

電解めっき処理ユニット１９へ搬入されたウェハＷは、電解めっき処理ユニット１９によって所定の洗浄処理および電解めっき処理が施された後、基板搬送装置２１によって電解めっき処理ユニット１９から搬出され、熱処理ユニット２０へ搬入される。 The wafer W carried into the electrolytic plating treatment unit 19 is subjected to a predetermined cleaning treatment and electrolytic plating treatment by the electrolytic plating treatment unit 19, and then carried out from the electrolytic plating treatment unit 19 by the substrate transfer device 21 and is carried out from the electrolytic plating treatment unit 19 to be carried out by the heat treatment unit 20. Will be delivered to.

熱処理ユニット２０へ搬入されたウェハＷは、熱処理ユニット２０によって所定の熱処理が施された後、基板搬送装置２１によって熱処理ユニット２０から搬出され、受渡部１４に載置される。そして、受渡部１４に載置された処理済のウェハＷは、基板搬送装置１３によってキャリア載置部１１のキャリアＣへ戻される。 The wafer W carried into the heat treatment unit 20 is subjected to a predetermined heat treatment by the heat treatment unit 20, then carried out from the heat treatment unit 20 by the substrate transfer device 21 and placed on the delivery unit 14. Then, the processed wafer W placed on the delivery section 14 is returned to the carrier C of the carrier mounting section 11 by the substrate transfer device 13.

＜無電解めっき処理ユニットの概要＞
次に、図２を参照しながら、無電解めっき処理ユニット１８の概略構成について説明する。図２は、実施形態に係る無電解めっき処理ユニット１８の構成を示す断面図である。無電解めっき処理ユニット１８は、たとえば、ウェハＷを１枚ずつ処理する枚葉式の処理ユニットとして構成される。<Overview of electroless plating unit>
Next, the schematic configuration of the electroless plating treatment unit 18 will be described with reference to FIG. FIG. 2 is a cross-sectional view showing the configuration of the electroless plating unit 18 according to the embodiment. The electroless plating processing unit 18 is configured as, for example, a single-wafer type processing unit that processes wafers W one by one.

無電解めっき処理ユニット１８は、図２に示すように、筐体３０と、基板回転保持機構３１と、処理液供給機構３２と、カップ３３と、液排出機構３４〜３６とを備える。 As shown in FIG. 2, the electroless plating processing unit 18 includes a housing 30, a substrate rotation holding mechanism 31, a processing liquid supply mechanism 32, a cup 33, and liquid discharge mechanisms 34 to 36.

基板回転保持機構３１は、筐体３０の内部でウェハＷを回転保持する。基板回転保持機構３１は、回転軸３１ａと、ターンテーブル３１ｂと、ウェハチャック３１ｃと、図示しない回転機構とを有する。 The substrate rotation holding mechanism 31 rotates and holds the wafer W inside the housing 30. The substrate rotation holding mechanism 31 includes a rotation shaft 31a, a turntable 31b, a wafer chuck 31c, and a rotation mechanism (not shown).

回転軸３１ａは、中空円筒状であり、筐体３０内で上下に伸延する。ターンテーブル３１ｂは、回転軸３１ａの上端部に取り付けられる。ウェハチャック３１ｃは、ターンテーブル３１ｂの上面外周部に設けられ、ウェハＷを支持する。 The rotating shaft 31a has a hollow cylindrical shape and extends vertically in the housing 30. The turntable 31b is attached to the upper end of the rotating shaft 31a. The wafer chuck 31c is provided on the outer peripheral portion of the upper surface of the turntable 31b and supports the wafer W.

そして、基板回転保持機構３１は、制御装置４の制御部２３により制御され、回転機構によって回転軸３１ａが回転駆動される。これにより、ウェハチャック３１ｃに支持されたウェハＷを回転させることができる。 The substrate rotation holding mechanism 31 is controlled by the control unit 23 of the control device 4, and the rotation shaft 31a is rotationally driven by the rotation mechanism. As a result, the wafer W supported by the wafer chuck 31c can be rotated.

処理液供給機構３２は、基板回転保持機構３１に保持されるウェハＷの表面に所定の処理液を供給する。処理液供給機構３２は、ウェハＷの表面に対して第１処理液を供給する第１処理液供給機構３２ａと、ウェハＷの表面に第２処理液を供給する第２処理液供給機構３２ｂと、ウェハＷの表面に第３処理液を供給する第３処理液供給機構３２ｃとを含む。 The processing liquid supply mechanism 32 supplies a predetermined processing liquid to the surface of the wafer W held by the substrate rotation holding mechanism 31. The treatment liquid supply mechanism 32 includes a first treatment liquid supply mechanism 32a that supplies the first treatment liquid to the surface of the wafer W, and a second treatment liquid supply mechanism 32b that supplies the second treatment liquid to the surface of the wafer W. A third processing liquid supply mechanism 32c that supplies the third processing liquid to the surface of the wafer W is included.

かかる第１処理液は、たとえば、Ｃｏ−Ｗ−Ｂを含むバリア膜８０（図５Ｂ参照）を形成するためのめっき液である。また、第２処理液は、たとえば、シード膜８１（図５Ｃ参照）を形成するためのめっき液である。また、第３処理液は、たとえば、無電解めっき液である。 The first treatment liquid is, for example, a plating liquid for forming a barrier film 80 (see FIG. 5B) containing Co-WB. The second treatment liquid is, for example, a plating liquid for forming the seed film 81 (see FIG. 5C). The third treatment liquid is, for example, an electroless plating liquid.

また、処理液供給機構３２はノズルヘッド３２ｄを有し、かかるノズルヘッド３２ｄにノズル３２ｅ、３２ｆ、３２ｇが取り付けられる。かかるノズル３２ｅ、３２ｆ、３２ｇは、それぞれ第１処理液供給機構３２ａ、第２処理液供給機構３２ｂおよび第３処理液供給機構３２ｃに対応するノズルである。 Further, the processing liquid supply mechanism 32 has a nozzle head 32d, and nozzles 32e, 32f, and 32g are attached to the nozzle head 32d. The nozzles 32e, 32f, and 32g are nozzles corresponding to the first treatment liquid supply mechanism 32a, the second treatment liquid supply mechanism 32b, and the third treatment liquid supply mechanism 32c, respectively.

ノズルヘッド３２ｄは、アーム３２ｈの先端部に取り付けられる。かかるアーム３２ｈは、上下方向に移動可能となっており、かつ、図示しない回転機構により回転駆動される支持軸３２ｉに固定され、回転可能となっている。 The nozzle head 32d is attached to the tip of the arm 32h. The arm 32h is movable in the vertical direction and is fixed to a support shaft 32i that is rotationally driven by a rotation mechanism (not shown) so that the arm 32h can rotate.

このような構成により、処理液供給機構３２は、所定の処理液をノズル３２ｅ、３２ｆ、３２ｇを介してウェハＷ表面の任意の箇所に所望の高さから吐出することができる。 With such a configuration, the processing liquid supply mechanism 32 can discharge a predetermined processing liquid from a desired height to an arbitrary position on the surface of the wafer W via the nozzles 32e, 32f, 32g.

カップ３３は、ウェハＷから飛散した処理液を受ける。カップ３３は、３つの排出口３３ａ〜３３ｃを有し、図示しない昇降機構により上下方向に駆動可能に構成される。３つの排出口３３ａ〜３３ｃは、それぞれ液排出機構３４〜３６に接続されている。 The cup 33 receives the processing liquid scattered from the wafer W. The cup 33 has three discharge ports 33a to 33c, and is configured to be driveable in the vertical direction by an elevating mechanism (not shown). The three discharge ports 33a to 33c are connected to the liquid discharge mechanisms 34 to 36, respectively.

液排出機構３４〜３６は、排出口３３ａ〜３３ｃに集められた処理液を排出する。液排出機構３４は、流路切換器３４ａにより切り換えられる回収流路３４ｂおよび廃棄流路３４ｃを有する。回収流路３４ｂは、たとえば、第１処理液を回収して再利用するための流路であり、廃棄流路３４ｃは、第１処理液を廃棄するための流路である。 The liquid discharge mechanisms 34 to 36 discharge the treatment liquid collected in the discharge ports 33a to 33c. The liquid discharge mechanism 34 has a recovery flow path 34b and a waste flow path 34c that are switched by the flow path switcher 34a. The recovery flow path 34b is, for example, a flow path for collecting and reusing the first treatment liquid, and the waste flow path 34c is a flow path for discarding the first treatment liquid.

液排出機構３５は、流路切換器３５ａにより切り換えられる回収流路３５ｂおよび廃棄流路３５ｃを有する。回収流路３５ｂは、たとえば、第２処理液を回収して再利用するための流路であり、廃棄流路３５ｃは、第２処理液を廃棄するための流路である。 The liquid discharge mechanism 35 has a recovery flow path 35b and a waste flow path 35c that are switched by the flow path switcher 35a. The recovery flow path 35b is, for example, a flow path for collecting and reusing the second treatment liquid, and the waste flow path 35c is a flow path for discarding the second treatment liquid.

液排出機構３６は、流路切換器３６ａにより切り換えられる回収流路３６ｂおよび廃棄流路３６ｃを有する。回収流路３６ｂは、たとえば、第３処理液を回収して再利用するための流路であり、廃棄流路３６ｃは、第３処理液を廃棄するための流路である。 The liquid discharge mechanism 36 has a recovery flow path 36b and a waste flow path 36c that are switched by the flow path switcher 36a. The recovery flow path 36b is, for example, a flow path for collecting and reusing the third treatment liquid, and the waste flow path 36c is a flow path for discarding the third treatment liquid.

また、回収流路３６ｂの出口側には、第３処理液が無電解めっき液である場合に、かかる無電解めっき液を冷却する冷却バッファ３６ｄが設けられる。 Further, on the outlet side of the recovery flow path 36b, a cooling buffer 36d for cooling the electroless plating solution when the third treatment liquid is an electroless plating solution is provided.

なお、実施形態ではノズル３２ｅ、３２ｆ、３２ｇを用いてウェハＷ上に処理液が供給されるが、ウェハＷ上に処理液を供給する手段はノズルに限られず、他の種々の手段を用いることができる。 In the embodiment, the processing liquid is supplied onto the wafer W using the nozzles 32e, 32f, and 32g. However, the means for supplying the processing liquid onto the wafer W is not limited to the nozzle, and various other means may be used. Can be done.

＜電解めっき処理ユニットの概要＞
次に、図３を参照しながら、電解めっき処理ユニット１９の概略構成について説明する。図３は、実施形態に係る電解めっき処理ユニット１９の構成を示す断面図である。電解めっき処理ユニット１９は、たとえば、ウェハＷを１枚ずつ処理する枚葉式の処理ユニットとして構成される。<Overview of electroplating unit>
Next, the schematic configuration of the electrolytic plating processing unit 19 will be described with reference to FIG. FIG. 3 is a cross-sectional view showing the configuration of the electrolytic plating processing unit 19 according to the embodiment. The electroplating processing unit 19 is configured as, for example, a single-wafer type processing unit that processes wafers W one by one.

電解めっき処理ユニット１９は、基板保持部４０と、電解処理部４１と、電圧印加部４２と、処理液供給機構４３とを備える。 The electroplating processing unit 19 includes a substrate holding unit 40, an electrolytic processing unit 41, a voltage applying unit 42, and a processing liquid supply mechanism 43.

基板保持部４０は、ウェハＷを保持する機能を有する。基板保持部４０は、ウェハチャック４０ａと、駆動機構４０ｂとを有する。 The substrate holding portion 40 has a function of holding the wafer W. The substrate holding portion 40 has a wafer chuck 40a and a drive mechanism 40b.

ウェハチャック４０ａは、たとえば、ウェハＷを保持して回転させるスピンチャックである。ウェハチャック４０ａは、略円板状であり、平面視においてウェハＷの径より大きい径であり水平方向に延びる上面４０ｃを有する。かかる上面４０ｃには、たとえば、ウェハＷを吸引する吸引口（図示せず）が設けられており、かかる吸引口からの吸引により、ウェハＷをウェハチャック４０ａの上面４０ｃに保持することができる。 The wafer chuck 40a is, for example, a spin chuck that holds and rotates the wafer W. The wafer chuck 40a has a substantially disk shape, has a diameter larger than the diameter of the wafer W in a plan view, and has an upper surface 40c extending in the horizontal direction. For example, a suction port (not shown) for sucking the wafer W is provided on the upper surface 40c, and the wafer W can be held on the upper surface 40c of the wafer chuck 40a by suction from the suction port.

基板保持部４０には、また、モータなどを備えた駆動機構４０ｂが設けられており、ウェハチャック４０ａを所定の速度で回転させることができる。また、駆動機構４０ｂには、シリンダなどの昇降駆動部（図示せず）が設けられており、ウェハチャック４０ａを鉛直方向に移動させることができる。 The substrate holding portion 40 is also provided with a drive mechanism 40b provided with a motor or the like, and the wafer chuck 40a can be rotated at a predetermined speed. Further, the drive mechanism 40b is provided with an elevating drive unit (not shown) such as a cylinder, and the wafer chuck 40a can be moved in the vertical direction.

ここまで説明した基板保持部４０の上方には、ウェハチャック４０ａの上面４０ｃに向かい合って、電解処理部４１が設けられる。電解処理部４１は、基体４１ａと、直接電極４１ｂと、接触端子４１ｃと、移動機構４１ｄとを有する。 Above the substrate holding portion 40 described so far, the electrolytic processing portion 41 is provided so as to face the upper surface 40c of the wafer chuck 40a. The electrolysis processing unit 41 has a substrate 41a, a direct electrode 41b, a contact terminal 41c, and a moving mechanism 41d.

基体４１ａは、絶縁性材料で構成される。基体４１ａは、略円板状であり、平面視においてウェハＷの径より大きい径である下面４１ｅと、かかる下面４１ｅの反対側に設けられる上面４１ｆとを有する。 The substrate 41a is made of an insulating material. The substrate 41a has a substantially disk shape and has a lower surface 41e having a diameter larger than the diameter of the wafer W in a plan view and an upper surface 41f provided on the opposite side of the lower surface 41e.

直接電極４１ｂは、導電性材料で構成され、基体４１ａの下面４１ｅに設けられる。直接電極４１ｂは、基板保持部４０に保持されるウェハＷと略平行に向かい合うように配置される。そして、電解めっき処理を行う際、直接電極４１ｂは、ウェハＷ上に液盛りされる電解めっき液と直接接触する。 The direct electrode 41b is made of a conductive material and is provided on the lower surface 41e of the substrate 41a. The direct electrode 41b is arranged so as to face substantially parallel to the wafer W held by the substrate holding portion 40. Then, when the electrolytic plating process is performed, the direct electrode 41b comes into direct contact with the electrolytic plating solution to be liquid-filled on the wafer W.

接触端子４１ｃは、基体４１ａの縁部において、下面４１ｅから突出して設けられる。接触端子４１ｃは弾性を有する導電体で構成され、下面４１ｅの中心部に向かって屈曲している。 The contact terminal 41c is provided at the edge of the substrate 41a so as to project from the lower surface 41e. The contact terminal 41c is made of an elastic conductor and is bent toward the center of the lower surface 41e.

接触端子４１ｃは、基体４１ａに２本以上、たとえば、基体４１ａに３２本設けられ、平面視で基体４１ａの同心円上に均等間隔に配置される。そして、すべての接触端子４１ｃの先端部は、かかる先端部で構成される仮想面が、基板保持部４０に保持されるウェハＷの表面と略平行になるように配置される。 Two or more contact terminals 41c are provided on the base 41a, for example, 32 on the base 41a, and are arranged at equal intervals on concentric circles of the base 41a in a plan view. The tip portions of all the contact terminals 41c are arranged so that the virtual surface formed by the tip portions is substantially parallel to the surface of the wafer W held by the substrate holding portion 40.

かかる接触端子４１ｃは、電解めっき処理を行う際、ウェハＷの外周部に接触し、かかるウェハＷに電圧を印加する。なお、接触端子４１ｃの数や形状は上記の実施形態に限られることはない。 The contact terminal 41c contacts the outer peripheral portion of the wafer W when performing the electrolytic plating process, and applies a voltage to the wafer W. The number and shape of the contact terminals 41c are not limited to the above embodiments.

直接電極４１ｂと接触端子４１ｃとは、電圧印加部４２に接続されており、それぞれ接触する電解めっき液とウェハＷとに所定の電圧を印加することができる。 The direct electrode 41b and the contact terminal 41c are connected to the voltage application unit 42, and a predetermined voltage can be applied to the electrolytic plating solution and the wafer W that are in contact with each other.

基体４１ａの上面４１ｆ側には、移動機構４１ｄが設けられる。移動機構４１ｄは、たとえば、シリンダなどの昇降駆動部（図示せず）を有する。そして、かかる昇降駆動部により、移動機構４１ｄは電解処理部４１全体を鉛直方向に移動させることができる。 A moving mechanism 41d is provided on the upper surface 41f side of the substrate 41a. The moving mechanism 41d has, for example, an elevating drive unit (not shown) such as a cylinder. Then, the moving mechanism 41d can move the entire electrolytic processing unit 41 in the vertical direction by the elevating drive unit.

電圧印加部４２は、直流電源４２ａと、スイッチ４２ｂ、４２ｃと、負荷抵抗４２ｄとを有し、電解処理部４１の直接電極４１ｂと接触端子４１ｃとに接続される。具体的には、直流電源４２ａの正極側が、スイッチ４２ｂを介して直接電極４１ｂに接続されるとともに、直流電源４２ａの負極側が、スイッチ４２ｃと負荷抵抗４２ｄとを介して複数の接触端子４１ｃに接続される。なお、直流電源４２ａの負極側は接地される。 The voltage application unit 42 has a DC power supply 42a, switches 42b and 42c, and a load resistance 42d, and is connected to the direct electrode 41b and the contact terminal 41c of the electrolytic processing unit 41. Specifically, the positive electrode side of the DC power supply 42a is directly connected to the electrode 41b via the switch 42b, and the negative electrode side of the DC power supply 42a is connected to the plurality of contact terminals 41c via the switch 42c and the load resistor 42d. Will be done. The negative electrode side of the DC power supply 42a is grounded.

そして、スイッチ４２ｂ、４２ｃを同時にオン状態またはオフ状態に切り替えることにより、電圧印加部４２は、直接電極４１ｂと接触端子４１ｃとにパルス状の電圧を印加することができる。 Then, by switching the switches 42b and 42c to the on state or the off state at the same time, the voltage application unit 42 can directly apply the pulsed voltage to the electrode 41b and the contact terminal 41c.

基板保持部４０と電解処理部４１との間には、処理液供給機構４３が設けられる。かかる処理液供給機構４３は、ノズル４３ａ、４３ｂと、移動機構４３ｃとを有する。ノズル４３ａは、ウェハＷ上にＤＨＦ（Diluted HydroFluoric acid：希フッ酸）などの洗浄液を供給する。ノズル４３ｂは、ウェハＷ上に電解めっき液を供給する。 A processing liquid supply mechanism 43 is provided between the substrate holding unit 40 and the electrolytic processing unit 41. The processing liquid supply mechanism 43 has nozzles 43a and 43b and a moving mechanism 43c. The nozzle 43a supplies a cleaning liquid such as DHF (Diluted HydroFluoric acid) onto the wafer W. The nozzle 43b supplies the electrolytic plating solution onto the wafer W.

移動機構４３ｃは、ノズル４３ａ、４３ｂを水平方向および鉛直方向に移動させることができる。すなわち、ノズル４３ａ、４３ｂは、基板保持部４０に対して進退自在に構成される。 The moving mechanism 43c can move the nozzles 43a and 43b in the horizontal direction and the vertical direction. That is, the nozzles 43a and 43b are configured to freely advance and retreat with respect to the substrate holding portion 40.

また、ノズル４３ａは、洗浄液を貯留する図示しない洗浄液供給源と連通し、かかる洗浄液供給源からノズル４３ａに洗浄液が供給可能に構成される。ノズル４３ｂは、電解めっき液を貯留する図示しないめっき液供給源と連通し、かかるめっき液供給源からノズル４３ｂに電解めっき液が供給可能に構成される。 Further, the nozzle 43a communicates with a cleaning liquid supply source (not shown) for storing the cleaning liquid, and the cleaning liquid can be supplied to the nozzle 43a from the cleaning liquid supply source. The nozzle 43b communicates with a plating solution supply source (not shown) for storing the electrolytic plating solution, and the electrolytic plating solution can be supplied to the nozzle 43b from the plating solution supply source.

なお、実施形態ではノズル４３ａ、４３ｂを用いてウェハＷ上に処理液が供給されるが、ウェハＷ上に処理液を供給する手段はノズルに限られず、他の種々の手段を用いることができる。 In the embodiment, the processing liquid is supplied onto the wafer W using the nozzles 43a and 43b, but the means for supplying the processing liquid onto the wafer W is not limited to the nozzle, and various other means can be used. ..

＜熱処理ユニットの概要＞
次に、図４を参照しながら、熱処理ユニット２０の概略構成について説明する。図４は、実施形態に係る熱処理ユニット２０の構成を示す断面図である。熱処理ユニット２０は、たとえば、ウェハＷを１枚ずつ処理する枚葉式の処理ユニットとして構成される。<Overview of heat treatment unit>
Next, the schematic configuration of the heat treatment unit 20 will be described with reference to FIG. FIG. 4 is a cross-sectional view showing the configuration of the heat treatment unit 20 according to the embodiment. The heat treatment unit 20 is configured as, for example, a single-wafer type processing unit that processes wafers W one by one.

図４に示すように、熱処理ユニット２０は、密閉可能である筐体２０ａと、かかる筐体２０ａの内部に配置されたホットプレート２０ｂとを備える。また、筐体２０ａには、ウェハＷを搬入出するための搬送口（図示せず）が設けられるとともに、筐体２０ａ内に所定の雰囲気ガスを供給するガス供給口２０ｃと、筐体２０ａ内から雰囲気ガスを排出するガス排出口２０ｄとが設けられる。 As shown in FIG. 4, the heat treatment unit 20 includes a hermetically sealed housing 20a and a hot plate 20b arranged inside the housing 20a. Further, the housing 20a is provided with a transport port (not shown) for loading and unloading the wafer W, and a gas supply port 20c for supplying a predetermined atmospheric gas into the housing 20a and the inside of the housing 20a. A gas discharge port 20d for discharging atmospheric gas from the wafer is provided.

そして、ウェハＷを搬送口から搬入してホットプレート２０ｂに載置し、それぞれの熱処理に対応する雰囲気ガスを供給しながらホットプレート２０ｂを所定の温度に昇温することにより、ウェハＷに所定の熱処理を行うことができる。 Then, the wafer W is carried in from the transfer port and placed on the hot plate 20b, and the temperature of the hot plate 20b is raised to a predetermined temperature while supplying the atmospheric gas corresponding to each heat treatment, whereby the wafer W is designated. Heat treatment can be performed.

＜多層配線の形成処理の詳細＞
つづいて、図５Ａ〜図５Ｅを参照しながら、実施形態に係る多層配線の形成処理の詳細について説明する。図５Ａ〜図５Ｅは、実施形態に係る多層配線の形成処理を説明するための模式図（１）〜（５）である。<Details of multi-layer wiring formation processing>
Subsequently, the details of the multi-layer wiring forming process according to the embodiment will be described with reference to FIGS. 5A to 5E. 5A to 5E are schematic views (1) to (5) for explaining the process of forming the multilayer wiring according to the embodiment.

なお、図５Ａ〜図５Ｅに示すウェハＷには図示しない素子がすでに形成されている。そして、かかる素子形成後の配線形成工程（いわゆるＢＥＯＬ（Back End of Line））において、配線５０上の絶縁膜６０に形成されたビア７０およびトレンチ７１を金属配線で埋める各種処理について以下に説明する。 An element (not shown) is already formed on the wafer W shown in FIGS. 5A to 5E. Then, in the wiring forming step (so-called BEOL (Back End of Line)) after the element formation, various processes for filling the via 70 and the trench 71 formed in the insulating film 60 on the wiring 50 with the metal wiring will be described below. ..

図５Ａに示すように、ウェハＷには配線５０が形成されるとともに、かかる配線５０上に絶縁膜６０が設けられる。配線５０は、たとえば、Ｃｕ、Ｃｏ、ＮｉまたはＲｕを含む導電性の材料である。 As shown in FIG. 5A, the wiring 50 is formed on the wafer W, and the insulating film 60 is provided on the wiring 50. The wiring 50 is a conductive material containing, for example, Cu, Co, Ni or Ru.

絶縁膜６０は、たとえば、酸化膜６１と窒化膜６２とを有する。そして、配線５０上に窒化膜６２が所定の厚さで形成され、かかる窒化膜６２上に酸化膜６１が所定の厚さで形成される。窒化膜６２は、たとえば、配線５０がＣｕなどの酸化膜６１内を拡散する元素で構成される場合に、かかる元素が酸化膜６１内に拡散しないためのバリア膜として機能する。 The insulating film 60 has, for example, an oxide film 61 and a nitride film 62. Then, the nitride film 62 is formed on the wiring 50 with a predetermined thickness, and the oxide film 61 is formed on the nitride film 62 with a predetermined thickness. The nitride film 62 functions as a barrier film for preventing such elements from diffusing into the oxide film 61, for example, when the wiring 50 is composed of an element such as Cu that diffuses in the oxide film 61.

また、ウェハＷには、絶縁膜６０における所定の位置に、ビア７０およびトレンチ７１が形成される。ビア７０は、絶縁膜６０の上面６３から配線５０まで貫通するように形成される。また、トレンチ７１は、絶縁膜６０の上面６３から絶縁膜６０を貫通しない深さで形成される。すなわち、トレンチ７１は、ビア７０より浅く形成される。 Further, on the wafer W, a via 70 and a trench 71 are formed at predetermined positions on the insulating film 60. The via 70 is formed so as to penetrate from the upper surface 63 of the insulating film 60 to the wiring 50. Further, the trench 71 is formed at a depth that does not penetrate the insulating film 60 from the upper surface 63 of the insulating film 60. That is, the trench 71 is formed shallower than the via 70.

なお、ビア７０には、多層配線構造において積層された複数の配線５０の間を垂直方向に接続する金属配線が形成され、トレンチ７１には、多層配線構造において複数のビア７０などを水平方向に接続する金属配線が形成される。また、ビア７０およびトレンチ７１は、それぞれ内面７０ａ、７１ａを有する。 The via 70 is formed with metal wiring that vertically connects the plurality of wirings 50 laminated in the multilayer wiring structure, and the trench 71 is formed with the plurality of vias 70 and the like in the multilayer wiring structure in the horizontal direction. The metal wiring to be connected is formed. Further, the via 70 and the trench 71 have inner surfaces 70a and 71a, respectively.

ここで、ウェハＷの絶縁膜６０にビア７０およびトレンチ７１を形成する方法としては、従来公知の方法から適宜採用することができる。具体的には、たとえば、ドライエッチング技術として、フッ素系または塩素系ガスなどを用いた汎用的技術を適用することができる。 Here, as a method for forming the via 70 and the trench 71 in the insulating film 60 of the wafer W, a conventionally known method can be appropriately adopted. Specifically, for example, as a dry etching technique, a general-purpose technique using a fluorine-based gas or a chlorine-based gas can be applied.

特に、アスペクト比（径に対する深さの比率）の大きなビア７０を形成する手法として、高速な深掘エッチングが可能なＩＣＰ−ＲＩＥ（Inductively Coupled Plasma Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング）の技術を採用することができる。 In particular, as a method for forming via 70 having a large aspect ratio (ratio of depth to diameter), ICP-RIE (Inductively Coupled Plasma Reactive Ion Etching) capable of high-speed deep etching is possible. Technology can be adopted.

たとえば、六フッ化硫黄（ＳＦ６）を用いたエッチングステップとＣ４Ｆ８などのガスを用いた保護ステップとを繰り返しながら行う、いわゆるボッシュプロセスを好適に採用することができる。For example, it carried out by repeating a protection step using an etching step and a gas such as C 4 F 8 using sulfur hexafluoride (SF 6), the so-called Bosch process can be suitably employed.

図５Ａに示すように、配線５０上の絶縁膜６０にビア７０およびトレンチ７１が形成されたウェハＷは、上述の単分子膜形成処理ユニット１６に搬入され、所定の単分子膜形成処理が行われる。かかる単分子膜形成処理は、真空チャンバ内でシランカップリング剤などのカップリング剤を気化させて吸着させる。 As shown in FIG. 5A, the wafer W in which the via 70 and the trench 71 are formed in the insulating film 60 on the wiring 50 is carried into the monolayer film forming processing unit 16 described above, and a predetermined monolayer film forming process is performed. Beer. In such a monolayer forming treatment, a coupling agent such as a silane coupling agent is vaporized and adsorbed in the vacuum chamber.

これにより、ビア７０の内面７０ａ、トレンチ７１の内面７１ａおよび絶縁膜６０の上面６３に図示しない密着膜が形成される。かかる密着膜は、後述する触媒吸着膜と、ウェハＷの表面との密着性を向上させるものである。 As a result, an adhesive film (not shown) is formed on the inner surface 70a of the via 70, the inner surface 71a of the trench 71, and the upper surface 63 of the insulating film 60. Such an adhesion film improves the adhesion between the catalyst adsorption film described later and the surface of the wafer W.

かかる密着膜が形成されたウェハＷは、上述の触媒付与処理ユニット１７に搬入され、所定の触媒付与処理が行われる。かかる触媒付与処理は、たとえば、まずウェハＷに対して塩化スズ溶液を吹き付けてスズイオンをウェハＷ表面に吸着させ、次にウェハＷに塩化パラジウム水溶液を吹き付けてスズイオンをＰｄイオンと置換してＰｄイオンを吸着させ、最後にウェハＷに水酸化ナトリウムを吹き付けて余分なスズイオンを取り除くことにより行われる。 The wafer W on which such an adhesive film is formed is carried into the catalyst application processing unit 17 described above, and a predetermined catalyst application process is performed. In such a catalyst application treatment, for example, first, a tin chloride solution is sprayed on the wafer W to adsorb tin ions on the surface of the wafer W, and then a palladium chloride aqueous solution is sprayed on the wafer W to replace the tin ions with Pd ions and Pd ions. Is adsorbed, and finally, sodium hydroxide is sprayed onto the wafer W to remove excess tin ions.

これにより、ビア７０の内面７０ａ、トレンチ７１の内面７１ａおよび絶縁膜６０の上面６３に形成された密着膜上に、触媒となるＰｄイオンを含んだ図示しない触媒吸着膜が形成される。 As a result, a catalyst adsorption film (not shown) containing Pd ions serving as a catalyst is formed on the adhesion film formed on the inner surface 70a of the via 70, the inner surface 71a of the trench 71, and the upper surface 63 of the insulating film 60.

つづいて、触媒吸着膜が形成されたウェハＷは、上述の無電解めっき処理ユニット１８に搬入され、まず所定のバリア膜形成処理が行われる。かかるバリア膜形成処理は、たとえば、無電解めっき処理ユニット１８の第１処理液供給機構３２ａを用いて、第１処理液であるＣｏ−Ｗ−Ｂを含むめっき液がウェハＷ上に吐出される。 Subsequently, the wafer W on which the catalyst adsorption film is formed is carried into the electroless plating treatment unit 18 described above, and a predetermined barrier film formation treatment is first performed. In such a barrier film forming treatment, for example, a plating liquid containing Co-WB, which is the first treatment liquid, is discharged onto the wafer W by using the first treatment liquid supply mechanism 32a of the electroless plating treatment unit 18. ..

これにより、図５Ｂに示すように、上述の触媒吸着膜を触媒にして、ビア７０の内面７０ａ、トレンチ７１の内面７１ａおよび絶縁膜６０の上面６３に形成された触媒吸着膜上にＣｏ−Ｗ−Ｂ合金であるバリア膜８０が形成される。 As a result, as shown in FIG. 5B, using the above-mentioned catalyst adsorption film as a catalyst, Co-W is formed on the inner surface 70a of the via 70, the inner surface 71a of the trench 71, and the upper surface 63 of the insulating film 60. A barrier film 80 which is a −B alloy is formed.

すなわち、ここまで説明した密着膜および触媒吸着膜は、バリア膜８０をウェハＷ上に無電解めっき処理で形成するために設けられた膜である。なお、実施形態ではバリア膜８０を無電解めっき処理で形成した例について示したが、バリア膜８０をＰＶＤ（Physical Vapor Deposition）法やＣＶＤ（Chemical Vapor Deposition）法などのドライプロセスで形成してもよい。 That is, the adhesion film and the catalyst adsorption film described so far are films provided for forming the barrier film 80 on the wafer W by electroless plating. In the embodiment, an example in which the barrier film 80 is formed by electroless plating is shown, but even if the barrier film 80 is formed by a dry process such as PVD (Physical Vapor Deposition) method or CVD (Chemical Vapor Deposition) method. Good.

また、実施形態ではバリア膜８０がＣｏ−Ｗ−Ｂ合金で構成される例について示したが、バリア膜８０はＣｏ−Ｗ−Ｂ合金に限られず、後述する無電解めっき膜８２（図５Ｄ参照）や電解めっき膜８３（図５Ｅ参照）に含まれる元素が酸化膜６１内に拡散することを防ぐことができる材料で構成されていればよい。 Further, in the embodiment, an example in which the barrier film 80 is composed of a Co-WB alloy has been shown, but the barrier film 80 is not limited to the Co-WB alloy, and the electroless plating film 82 described later (see FIG. 5D). ) And the elements contained in the electroless plating film 83 (see FIG. 5E) may be made of a material that can prevent the elements from diffusing into the oxide film 61.

つづいて、バリア膜８０が形成されたウェハＷは、上述の熱処理ユニット２０に搬入され、所定の焼きしめ処理が行われる。かかる焼きしめ処理は、たとえば、不活性ガス雰囲気中でウェハＷが載置されたホットプレート２０ｂを加熱することにより、ウェハＷを所定の温度（たとえば、１５０℃〜２００℃）に昇温して行われる。 Subsequently, the wafer W on which the barrier film 80 is formed is carried into the heat treatment unit 20 described above, and a predetermined baking process is performed. In such a baking process, for example, the wafer W is heated to a predetermined temperature (for example, 150 ° C. to 200 ° C.) by heating the hot plate 20b on which the wafer W is placed in an inert gas atmosphere. Will be done.

このようにバリア膜８０の焼きしめ処理を行うことにより、バリア膜８０内の水分を外方へ放出することができるとともに、バリア膜８０内の金属間結合を高めることができる。 By performing the baking treatment of the barrier film 80 in this way, the moisture in the barrier film 80 can be released to the outside, and the metal-to-metal bond in the barrier film 80 can be enhanced.

つづいて、バリア膜８０が焼きしめ処理されたウェハＷは、無電解めっき処理ユニット１８に搬入され、所定のシード膜形成処理が行われる。かかるシード膜形成処理は、たとえば、無電解めっき処理ユニット１８の第２処理液供給機構３２ｂを用いて、第２処理液であるめっき液がウェハＷ上に吐出される。 Subsequently, the wafer W on which the barrier film 80 has been baked is carried into the electroless plating processing unit 18 to perform a predetermined seed film forming process. In such a seed film forming treatment, for example, the plating liquid which is the second treatment liquid is discharged onto the wafer W by using the second treatment liquid supply mechanism 32b of the electroless plating treatment unit 18.

これにより、図５Ｃに示すように、バリア膜８０を触媒にして、ビア７０の内面７０ａ、トレンチ７１の内面７１ａおよび絶縁膜６０の上面６３に形成されたバリア膜８０上に、シード膜８１が形成される。シード膜８１は、後述する無電解めっき膜８２（図５Ｄ参照）を形成する際の触媒として機能する材料で構成される。 As a result, as shown in FIG. 5C, the seed film 81 is formed on the barrier film 80 formed on the inner surface 70a of the via 70, the inner surface 71a of the trench 71, and the upper surface 63 of the insulating film 60 using the barrier film 80 as a catalyst. It is formed. The seed film 81 is composed of a material that functions as a catalyst for forming the electroless plating film 82 (see FIG. 5D) described later.

たとえば、無電解めっき膜８２がＣｕまたはＣｕ合金である場合、シード膜８１はＣｕを含むとよく、無電解めっき膜８２がＣｏまたはＣｏ合金である場合、シード膜８１はＣｏを含むとよい。 For example, when the electroless plating film 82 is Cu or a Cu alloy, the seed film 81 may contain Cu, and when the electroless plating film 82 is a Co or Co alloy, the seed film 81 may contain Co.

つづいて、シード膜８１が形成されたウェハＷには、所定の無電解めっき処理が行われる。かかる無電解めっき処理は、たとえば、無電解めっき処理ユニット１８の第３処理液供給機構３２ｃを用いて、第３処理液である無電解めっき液がウェハＷ上に吐出される。 Subsequently, the wafer W on which the seed film 81 is formed is subjected to a predetermined electroless plating treatment. In such electroless plating treatment, for example, the electroless plating liquid which is the third treatment liquid is discharged onto the wafer W by using the third treatment liquid supply mechanism 32c of the electroless plating treatment unit 18.

これにより、図５Ｄに示すように、シード膜８１を触媒にして、ビア７０の内面７０ａ、トレンチ７１の内面７１ａおよび絶縁膜６０の上面６３に形成されたシード膜８１上に無電解めっき膜８２が形成される。 As a result, as shown in FIG. 5D, the electroless plating film 82 is formed on the seed film 81 formed on the inner surface 70a of the via 70, the inner surface 71a of the trench 71, and the upper surface 63 of the insulating film 60 using the seed film 81 as a catalyst. Is formed.

たとえば、Ｃｕを含んだ無電解めっき液を用いることによりＣｕを含んだ無電解めっき膜８２を形成することができ、Ｃｏを含んだ無電解めっき液を用いることによりＣｏを含んだ無電解めっき膜８２を形成することができる。 For example, an electroless plating film 82 containing Cu can be formed by using an electroless plating solution containing Cu, and an electroless plating film containing Co can be used by using an electroless plating solution containing Co. 82 can be formed.

ここで、実施形態では、第３処理液である無電解めっき液に所定の添加剤を添加することにより、ビア７０のほうに無電解めっき膜８２を選択的に成長させることができる。これにより、実施形態では、無電解めっき膜８２が形成されたビア７０の底部７０ｂと、無電解めっき膜８２が形成されたトレンチ７１の底部７１ｂとの高さが揃うように無電解めっき膜８２を形成する。 Here, in the embodiment, the electroless plating film 82 can be selectively grown on the via 70 by adding a predetermined additive to the electroless plating solution which is the third treatment liquid. As a result, in the embodiment, the electroless plating film 82 is aligned with the bottom 70b of the via 70 on which the electroless plating film 82 is formed and the bottom 71b of the trench 71 on which the electroless plating film 82 is formed. To form.

つづいて、無電解めっき膜８２が形成されたウェハＷは、上述の電解めっき処理ユニット１９に搬入され、まず所定の洗浄処理が行われる。かかる洗浄処理は、たとえば、処理液供給機構４３のノズル４３ａを用いて、洗浄液であるＤＨＦがウェハＷ上に吐出される。 Subsequently, the wafer W on which the electroless plating film 82 is formed is carried into the above-mentioned electroplating processing unit 19 and first subjected to a predetermined cleaning treatment. In such a cleaning process, for example, the cleaning liquid DHF is discharged onto the wafer W by using the nozzle 43a of the processing liquid supply mechanism 43.

これにより、無電解めっき膜８２の表面に形成された自然酸化膜や付着物などが除去されることから、無電解めっき膜８２の表面を清浄な状態にすることができる。したがって、実施形態によれば、後述する電解めっき処理の際に、電解めっき膜８３を良好に形成することができる。 As a result, the natural oxide film and deposits formed on the surface of the electroless plating film 82 are removed, so that the surface of the electroless plating film 82 can be made clean. Therefore, according to the embodiment, the electrolytic plating film 83 can be satisfactorily formed at the time of the electrolytic plating treatment described later.

つづいて、洗浄処理されたウェハＷに、所定の電解めっき処理が行われる。かかる電解めっき処理は、たとえば、まず図３に示した電解めっき処理ユニット１９における処理液供給機構４３のノズル４３ｂを用いて、電解めっき液をウェハＷ上に液盛りする。 Subsequently, a predetermined electrolytic plating process is performed on the washed wafer W. In such an electrolytic plating treatment, for example, first, the electrolytic plating liquid is liquid-filled on the wafer W by using the nozzle 43b of the treatment liquid supply mechanism 43 in the electrolytic plating treatment unit 19 shown in FIG.

次に、移動機構４１ｄにより電解処理部４１全体を基板保持部４０に保持されたウェハＷに近づけて、接触端子４１ｃの先端部をウェハＷの外周部に接触させる。またその際、ウェハＷに液盛りされた電解めっき液に直接電極４１ｂを直接接触させる。 Next, the moving mechanism 41d brings the entire electrolytic processing unit 41 closer to the wafer W held by the substrate holding unit 40, and brings the tip end portion of the contact terminal 41c into contact with the outer peripheral portion of the wafer W. At that time, the electrode 41b is brought into direct contact with the electrolytic plating solution loaded on the wafer W.

そして、電圧印加部４２のスイッチ４２ｂとスイッチ４２ｃとを同時にオフ状態からオン状態に変更することにより、直接電極４１ｂを陽極とし、ウェハＷを陰極とするようにウェハＷと電解めっき液とに電圧を印加して、直接電極４１ｂとウェハＷとの間に電流を流す。 Then, by changing the switch 42b and the switch 42c of the voltage applying unit 42 from the off state to the on state at the same time, the voltage is applied to the wafer W and the electrolytic plating solution so that the electrode 41b is the anode and the wafer W is the cathode. Is applied to directly pass a current between the electrode 41b and the wafer W.

これにより、ウェハＷの表面に金属イオンが還元されて、図５Ｅに示すように、無電解めっき膜８２を触媒にして無電解めっき膜８２の表面に電解めっき膜８３が析出し、ビア７０およびトレンチ７１の内部が電解めっき膜８３で埋まる。 As a result, metal ions are reduced on the surface of the wafer W, and as shown in FIG. 5E, the electroplating film 83 is deposited on the surface of the electroless plating film 82 using the electroless plating film 82 as a catalyst, and the via 70 and The inside of the trench 71 is filled with the electroplating film 83.

たとえば、Ｃｕを含んだ電解めっき液を用いることによりＣｕを含んだ電解めっき膜８３を形成することができ、Ｃｏを含んだ電解めっき液を用いることによりＣｏを含んだ電解めっき膜８３を形成することができる。 For example, an electrolytic plating film 83 containing Cu can be formed by using an electrolytic plating solution containing Cu, and an electrolytic plating film 83 containing Co can be formed by using an electrolytic plating solution containing Co. be able to.

ここで、実施形態では、無電解めっき膜８２が形成されたビア７０の底部７０ｂと、無電解めっき膜８２が形成されたトレンチ７１の底部７１ｂとの高さが揃うように無電解めっき膜８２が形成されていることから、ビア７０とトレンチ７１とが同程度の高さになるように電解めっき膜８３で埋めることができる。 Here, in the embodiment, the electroless plating film 82 is aligned with the bottom 70b of the via 70 on which the electroless plating film 82 is formed and the bottom 71b of the trench 71 on which the electroless plating film 82 is formed. Is formed, the via 70 and the trench 71 can be filled with the electroplating film 83 so as to have the same height.

したがって、実施形態によれば、ビア７０およびトレンチ７１の内部を埋める際に、電解めっき膜８３表面への凹凸の形成を抑制することができる。このため、その後のＣＭＰ処理で電解めっき膜８３の表面を削る際に、ＣＭＰ装置の負荷を低減することができる。 Therefore, according to the embodiment, it is possible to suppress the formation of irregularities on the surface of the electrolytic plating film 83 when filling the insides of the via 70 and the trench 71. Therefore, the load on the CMP apparatus can be reduced when the surface of the electrolytic plating film 83 is scraped by the subsequent CMP treatment.

つづいて、電解めっき膜８３が形成されたウェハＷは、上述の熱処理ユニット２０に搬入され、所定の熱処理が行われる。かかる熱処理は、たとえば、窒素ガスと水素ガスとを所定の割合で混合したフォーミングガス雰囲気中でウェハＷが載置されたホットプレート２０ｂを加熱することにより、ウェハＷを所定の温度（たとえば、４００℃）に昇温して行われる。 Subsequently, the wafer W on which the electrolytic plating film 83 is formed is carried into the heat treatment unit 20 described above, and a predetermined heat treatment is performed. In such a heat treatment, for example, the wafer W is heated to a predetermined temperature (for example, 400) by heating the hot plate 20b on which the wafer W is placed in a forming gas atmosphere in which nitrogen gas and hydrogen gas are mixed at a predetermined ratio. The temperature is raised to (° C.).

このように、無電解めっき膜８２および電解めっき膜８３に対して熱処理を行うことにより、無電解めっき膜８２および電解めっき膜８３を結晶化させることができることから、ビア７０およびトレンチ７１内部に形成された金属配線の電気抵抗を低減することができる。 Since the electroless plating film 82 and the electrolytic plating film 83 can be crystallized by performing the heat treatment on the electroless plating film 82 and the electrolytic plating film 83 in this way, they are formed inside the via 70 and the trench 71. It is possible to reduce the electrical resistance of the metal wiring.

なお、ここまで説明した実施形態にかかる多層配線の形成処理は、無電解めっき膜８２の形成と電解めっき膜８３の形成とがインラインで行われるとよい。すなわち、実施形態では、無電解めっき処理ユニット１８と電解めっき処理ユニット１９とが同じ多層配線形成システム１内に設けられているとよい。 In the multi-layer wiring forming process according to the embodiment described so far, it is preferable that the electroless plating film 82 and the electrolytic plating film 83 are formed in-line. That is, in the embodiment, it is preferable that the electroless plating treatment unit 18 and the electrolytic plating treatment unit 19 are provided in the same multilayer wiring formation system 1.

これにより、無電解めっき膜８２を形成した後電解めっき膜８３を形成するまでの時間のバラツキを低減することができることから、複数のウェハＷそれぞれにおいて無電解めっき膜８２表面に形成される自然酸化膜の成長のバラツキを低減することができる。したがって、実施形態によれば、複数のウェハＷそれぞれでバラツキの少ない電解めっき膜８３を無電解めっき膜８２表面に形成することができる。 As a result, it is possible to reduce the variation in the time from the formation of the electroless plating film 82 to the formation of the electrolytic plating film 83. Therefore, natural oxidation formed on the surface of the electroless plating film 82 on each of the plurality of wafers W. It is possible to reduce the variation in the growth of the film. Therefore, according to the embodiment, it is possible to form the electrolytic plating film 83 with less variation on each of the plurality of wafers W on the surface of the electroless plating film 82.

また、実施形態では、ウェハＷを無電解めっき処理ユニット１８から電解めっき処理ユニット１９へ搬送可能な基板搬送装置２２が、無電解めっき膜８２の酸化を抑制するように構成されるとよい。たとえば、基板搬送装置２２は、窒素ガスなどの不活性ガスを噴き出してウェハＷを保持するベルヌーイチャックであるとよい。 Further, in the embodiment, the substrate transfer device 22 capable of transferring the wafer W from the electroless plating processing unit 18 to the electrolytic plating processing unit 19 may be configured so as to suppress the oxidation of the electroless plating film 82. For example, the substrate transfer device 22 may be a Bernoulli chuck that ejects an inert gas such as nitrogen gas to hold the wafer W.

これにより、複数のウェハＷそれぞれにおいて無電解めっき膜８２表面に形成される自然酸化膜の成長のバラツキをさらに低減することができる。したがって、実施形態によれば、複数のウェハＷそれぞれでさらにバラツキの少ない電解めっき膜８３を無電解めっき膜８２表面に形成することができる。 As a result, it is possible to further reduce the variation in the growth of the natural oxide film formed on the surface of the electroless plating film 82 on each of the plurality of wafers W. Therefore, according to the embodiment, the electrolytic plating film 83 having less variation can be formed on the surface of the electroless plating film 82 on each of the plurality of wafers W.

また、実施形態では、基板搬送装置２２のみならず、基板搬送装置２１も不活性ガスを噴き出してウェハＷを保持するベルヌーイチャックで構成されていてもよい。さらに、実施形態では、搬送部１５全体が不活性ガス雰囲気であってもよい。 Further, in the embodiment, not only the substrate transfer device 22 but also the substrate transfer device 21 may be configured by a Bernoulli chuck that ejects an inert gas to hold the wafer W. Further, in the embodiment, the entire transport unit 15 may have an inert gas atmosphere.

＜多層配線の形成処理の詳細＞
つづいて、図６を参照しながら、実施形態に係る多層配線の形成処理の詳細について説明する。図６は、実施形態に係る多層配線の形成処理における処理手順を示すフローチャートである。<Details of multi-layer wiring formation processing>
Subsequently, the details of the multilayer wiring forming process according to the embodiment will be described with reference to FIG. FIG. 6 is a flowchart showing a processing procedure in the processing for forming the multilayer wiring according to the embodiment.

なお、図６に示す多層配線の形成処理は、実施形態に係る記憶媒体から記憶部２４にインストールされたプログラムを制御部２３が読み出すとともに、読み出した命令に基づいて制御部２３が搬送部１５や単分子膜形成処理ユニット１６、触媒付与処理ユニット１７、無電解めっき処理ユニット１８、電解めっき処理ユニット１９、熱処理ユニット２０などを制御することにより実行される。 In the multi-layer wiring forming process shown in FIG. 6, the control unit 23 reads out the program installed in the storage unit 24 from the storage medium according to the embodiment, and the control unit 23 reads the read command to the transport unit 15 and the transfer unit 15. It is executed by controlling the monomolecular film forming treatment unit 16, the catalyst applying treatment unit 17, the electroless plating treatment unit 18, the electrolytic plating treatment unit 19, the heat treatment unit 20, and the like.

まず、キャリアＣから、基板搬送装置１３と、受渡部１４と、基板搬送装置２１とを経由して、配線５０上の絶縁膜６０にビア７０が形成されたウェハＷを単分子膜形成処理ユニット１６の内部に搬送する。 First, from the carrier C, the wafer W in which the via 70 is formed on the insulating film 60 on the wiring 50 via the substrate transfer device 13, the delivery unit 14, and the substrate transfer device 21 is formed into a monolayer film forming processing unit. Transport to the inside of 16.

つづいて、制御部２３は、単分子膜形成処理ユニット１６を制御して、ウェハＷに対して単分子膜形成処理を行い、ビア７０の内面７０ａ、トレンチ７１の内面７１ａおよび絶縁膜６０の上面６３に密着膜を形成する（ステップＳ１０１）。かかる密着膜形成処理は、たとえば、真空チャンバ内でシランカップリング剤などのカップリング剤を気化させて吸着させることにより行われる。 Subsequently, the control unit 23 controls the monolayer film forming processing unit 16 to perform the monolayer film forming process on the wafer W, and performs the monolayer film forming process on the wafer W, the inner surface 70a of the via 70, the inner surface 71a of the trench 71, and the upper surface of the insulating film 60. An adhesive film is formed on 63 (step S101). Such an adhesive film forming treatment is performed, for example, by vaporizing and adsorbing a coupling agent such as a silane coupling agent in a vacuum chamber.

次に、制御部２３は、基板搬送装置２１を制御して、ウェハＷを単分子膜形成処理ユニット１６から触媒付与処理ユニット１７に搬送する。そして、制御部２３は、触媒付与処理ユニット１７を制御して、ウェハＷに対して触媒付与処理を行い、ビア７０の内面７０ａ、トレンチ７１の内面７１ａおよび絶縁膜６０の上面６３に形成された密着膜上に、触媒となるＰｄイオンを含んだ触媒吸着膜を形成する（ステップＳ１０２）。 Next, the control unit 23 controls the substrate transfer device 21 to transfer the wafer W from the monolayer film forming processing unit 16 to the catalyst applying processing unit 17. Then, the control unit 23 controls the catalyst application processing unit 17 to perform the catalyst application processing on the wafer W, and is formed on the inner surface 70a of the via 70, the inner surface 71a of the trench 71, and the upper surface 63 of the insulating film 60. A catalyst adsorption film containing Pd ions serving as a catalyst is formed on the adhesive film (step S102).

かかる触媒付与処理は、たとえば、まずウェハＷに対して塩化スズ溶液を吹き付けてスズイオンをウェハＷ表面に吸着させ、次にウェハＷに塩化パラジウム水溶液を吹き付けてスズイオンをＰｄイオンと置換してＰｄイオンを吸着させ、最後にウェハＷに水酸化ナトリウムを吹き付けて余分なスズイオンを取り除くことにより行われる。 In such a catalyst application treatment, for example, first, a tin chloride solution is sprayed on the wafer W to adsorb tin ions on the surface of the wafer W, and then a palladium chloride aqueous solution is sprayed on the wafer W to replace the tin ions with Pd ions and Pd ions. Is adsorbed, and finally, sodium hydroxide is sprayed onto the wafer W to remove excess tin ions.

次に、制御部２３は、基板搬送装置２１を制御して、ウェハＷを触媒付与処理ユニット１７から無電解めっき処理ユニット１８に搬送する。そして、制御部２３は、無電解めっき処理ユニット１８を制御して、ウェハＷに対してバリア膜形成処理を行い、ビア７０の内面７０ａ、トレンチ７１の内面７１ａおよび絶縁膜６０の上面６３に形成された触媒吸着膜上にＣｏ−Ｗ−Ｂ合金であるバリア膜８０を形成する（ステップＳ１０３）。 Next, the control unit 23 controls the substrate transfer device 21 to transfer the wafer W from the catalyst application processing unit 17 to the electroless plating processing unit 18. Then, the control unit 23 controls the electroless plating unit 18 to perform a barrier film forming process on the wafer W, and forms the inner surface 70a of the via 70, the inner surface 71a of the trench 71, and the upper surface 63 of the insulating film 60. A barrier film 80, which is a Co-WB alloy, is formed on the catalyst adsorption film (step S103).

かかるバリア膜形成処理は、たとえば、無電解めっき処理ユニット１８の第１処理液供給機構３２ａを用いて、第１処理液であるＣｏ−Ｗ−Ｂを含むめっき液をウェハＷ上に吐出することにより行われる。 In such a barrier film forming treatment, for example, the plating liquid containing Co-WB, which is the first treatment liquid, is discharged onto the wafer W by using the first treatment liquid supply mechanism 32a of the electroless plating treatment unit 18. Is done by.

次に、制御部２３は、基板搬送装置２１を制御して、ウェハＷを無電解めっき処理ユニット１８から熱処理ユニット２０に搬送する。そして、制御部２３は、熱処理ユニット２０を制御して、ウェハＷに対して焼きしめ処理を行い、バリア膜８０を焼きしめる（ステップＳ１０４）。 Next, the control unit 23 controls the substrate transfer device 21 to transfer the wafer W from the electroless plating processing unit 18 to the heat treatment unit 20. Then, the control unit 23 controls the heat treatment unit 20 to perform a baking process on the wafer W to bake the barrier film 80 (step S104).

かかる焼きしめ処理は、たとえば、不活性ガス雰囲気中でウェハＷが載置されたホットプレート２０ｂを加熱して、ウェハＷを所定の温度に昇温することにより行われる。 Such a baking process is performed, for example, by heating the hot plate 20b on which the wafer W is placed in an inert gas atmosphere to raise the temperature of the wafer W to a predetermined temperature.

次に、制御部２３は、基板搬送装置２１を制御して、ウェハＷを熱処理ユニット２０から無電解めっき処理ユニット１８に搬送する。そして、制御部２３は、無電解めっき処理ユニット１８を制御して、ウェハＷに対してシード膜形成処理を行い、ビア７０の内面７０ａ、トレンチ７１の内面７１ａおよび絶縁膜６０の上面６３に形成されたバリア膜８０上に、シード膜８１を形成する（ステップＳ１０５）。 Next, the control unit 23 controls the substrate transfer device 21 to transfer the wafer W from the heat treatment unit 20 to the electroless plating processing unit 18. Then, the control unit 23 controls the electroless plating processing unit 18 to perform a seed film forming process on the wafer W, and forms the inner surface 70a of the via 70, the inner surface 71a of the trench 71, and the upper surface 63 of the insulating film 60. A seed film 81 is formed on the barrier film 80 (step S105).

かかるシード膜形成処理は、たとえば、無電解めっき処理ユニット１８の第２処理液供給機構３２ｂを用いて、第２処理液であるめっき液をウェハＷ上に吐出することにより行われる。 Such a seed film forming treatment is performed, for example, by discharging the plating liquid, which is the second treatment liquid, onto the wafer W by using the second treatment liquid supply mechanism 32b of the electroless plating treatment unit 18.

次に、制御部２３は、無電解めっき処理ユニット１８を制御して、ウェハＷに対して無電解めっき処理を行い、ビア７０およびトレンチ７１の内部で底部７０ｂ、７１ｂの高さが揃うように無電解めっき膜８２を形成する（ステップＳ１０６）。 Next, the control unit 23 controls the electroless plating unit 18 to perform electroless plating on the wafer W so that the heights of the bottoms 70b and 71b are aligned inside the via 70 and the trench 71. The electroless plating film 82 is formed (step S106).

かかる無電解めっき処理は、たとえば、無電解めっき処理ユニット１８の第３処理液供給機構３２ｃを用いて、第３処理液である所定の添加剤が添加された無電解めっき液をウェハＷ上に吐出することにより行われる。 In such electroless plating treatment, for example, the electroless plating liquid to which a predetermined additive, which is the third treatment liquid, is added is applied onto the wafer W by using the third treatment liquid supply mechanism 32c of the electroless plating treatment unit 18. It is performed by discharging.

次に、制御部２３は、基板搬送装置２２を制御して、ウェハＷを無電解めっき処理ユニット１８から電解めっき処理ユニット１９に搬送する。そして、制御部２３は、電解めっき処理ユニット１９を制御して、ウェハＷに対して洗浄処理を行い、ウェハＷを洗浄する（ステップＳ１０７）。 Next, the control unit 23 controls the substrate transfer device 22 to transfer the wafer W from the electroless plating processing unit 18 to the electrolytic plating processing unit 19. Then, the control unit 23 controls the electrolytic plating processing unit 19 to perform a cleaning process on the wafer W to clean the wafer W (step S107).

かかる洗浄処理は、たとえば、ウェハＷ上にＤＨＦを吐出して、かかるＤＨＦで無電解めっき膜８２の表面に形成される自然酸化膜や付着物などを除去することにより行われる。 Such a cleaning treatment is performed by, for example, discharging DHF onto the wafer W to remove natural oxide films and deposits formed on the surface of the electroless plating film 82 by the DHF.

次に、制御部２３は、電解めっき処理ユニット１９を制御して、ウェハＷに対して電解めっき処理を行い、ビア７０およびトレンチ７１の内部を電解めっき膜８３で埋める（ステップＳ１０８）。 Next, the control unit 23 controls the electroplating unit 19 to perform electroplating on the wafer W, and fills the insides of the via 70 and the trench 71 with the electroplating film 83 (step S108).

かかる電解めっき処理は、たとえば、ウェハＷ上に電解めっき液を液盛りし、接触端子４１ｃの先端部をウェハＷの外周部に接触させるとともに電解めっき液に直接電極４１ｂを直接接触させる。 In such an electrolytic plating process, for example, an electrolytic plating solution is liquid-filled on the wafer W, the tip end portion of the contact terminal 41c is brought into contact with the outer peripheral portion of the wafer W, and the electrode 41b is directly brought into contact with the electrolytic plating solution.

そして、直接電極４１ｂを陽極とし、ウェハＷを陰極とするようにウェハＷと電解めっき液とに電圧を印加して、直接電極４１ｂとウェハＷとの間に電流を流すことにより行われる。 Then, a voltage is applied to the wafer W and the electrolytic plating solution so that the direct electrode 41b is used as an anode and the wafer W is used as a cathode, and a current is passed directly between the electrode 41b and the wafer W.

次に、制御部２３は、基板搬送装置２１を制御して、ウェハＷを電解めっき処理ユニット１９から熱処理ユニット２０に搬送する。そして、制御部２３は、熱処理ユニット２０を制御して、ウェハＷに対して熱処理を行い、無電解めっき膜８２および電解めっき膜８３を熱処理する（ステップＳ１０９）。 Next, the control unit 23 controls the substrate transfer device 21 to transfer the wafer W from the electroplating processing unit 19 to the heat treatment unit 20. Then, the control unit 23 controls the heat treatment unit 20 to heat-treat the wafer W and heat-treat the electroless plating film 82 and the electrolytic plating film 83 (step S109).

かかる熱処理は、たとえば、不活性ガス雰囲気中でウェハＷが載置されたホットプレート２０ｂを加熱して、ウェハＷを所定の温度に昇温することにより行われる。かかる熱処理が完了すると、ウェハＷに対しての多層配線の形成処理が完了する。 Such heat treatment is performed, for example, by heating the hot plate 20b on which the wafer W is placed in an inert gas atmosphere to raise the temperature of the wafer W to a predetermined temperature. When the heat treatment is completed, the process of forming the multilayer wiring for the wafer W is completed.

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。たとえば、上述の実施形態では、電解めっき液をウェハＷ上に液盛りして電解めっき処理を行った例について示したが、電解めっき処理はかかる例に限られない。たとえば、電解めっき液が貯められた電解槽内にウェハＷを浸漬させることにより電解めっき処理を行ってもよい。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention. For example, in the above-described embodiment, an example in which the electrolytic plating solution is liquid-filled on the wafer W and the electrolytic plating process is performed is shown, but the electrolytic plating process is not limited to such an example. For example, the electrolytic plating process may be performed by immersing the wafer W in an electrolytic cell in which the electrolytic plating solution is stored.

実施形態に係る多層配線の形成方法は、埋め込み型の多層配線の形成方法であって、基板（ウェハＷ）の配線５０上に設けられる絶縁膜６０の所定の位置に形成され配線５０まで貫通するビア７０の内面７０ａと、絶縁膜６０の所定の位置にビア７０より浅く形成されるトレンチ７１の内面７１ａとに、バリア膜８０およびシード膜８１を順に積層する工程（ステップＳ１０３、Ｓ１０５）と、ビア７０およびトレンチ７１の内部で底部７０ｂ、７１ｂの高さが揃うようにビア７０およびトレンチ７１の内面７０ａ、７１ａに無電解めっき膜８２を形成する工程（ステップＳ１０６）と、ビア７０およびトレンチ７１の内部を電解めっき膜８３で埋める工程（ステップＳ１０８）と、を含む。これにより、ビア７０およびトレンチ７１の内部を埋める際に、電解めっき膜８３表面への凹凸の形成を抑制することができる。 The method for forming the multilayer wiring according to the embodiment is a method for forming the embedded multilayer wiring, which is formed at a predetermined position of the insulating film 60 provided on the wiring 50 of the substrate (wafer W) and penetrates to the wiring 50. A step of laminating the barrier film 80 and the seed film 81 in this order on the inner surface 70a of the via 70 and the inner surface 71a of the trench 71 formed shallower than the via 70 at a predetermined position of the insulating film 60 (steps S103 and S105). A step of forming an electroless plating film 82 on the inner surfaces 70a and 71a of the via 70 and the trench 71 so that the heights of the bottoms 70b and 71b are aligned inside the via 70 and the trench 71 (step S106), and a step of forming the electroless plating film 82 on the via 70 and the trench 71. The inside of the above is filled with the electrolytic plating film 83 (step S108). As a result, when filling the insides of the via 70 and the trench 71, it is possible to suppress the formation of irregularities on the surface of the electrolytic plating film 83.

また、実施形態に係る多層配線の形成方法は、無電解めっき膜８２を形成する工程（ステップＳ１０６）と電解めっき膜８３で埋める工程（ステップＳ１０８）との間に、無電解めっき膜８２の表面を洗浄する工程（ステップＳ１０７）を含む。これにより、電解めっき処理の際に、電解めっき膜８３を良好に形成することができる。 Further, in the method for forming the multilayer wiring according to the embodiment, the surface of the electroless plating film 82 is formed between the step of forming the electroless plating film 82 (step S106) and the step of filling with the electrolytic plating film 83 (step S108). (Step S107) is included. As a result, the electrolytic plating film 83 can be satisfactorily formed during the electrolytic plating treatment.

また、実施形態に係る多層配線形成装置は、無電解めっき膜８２を形成可能な無電解めっき処理部（無電解めっき処理ユニット１８）と、電解めっき膜８３を形成可能な電解めっき処理部（電解めっき処理ユニット１９）と、基板（ウェハＷ）を無電解めっき処理部（無電解めっき処理ユニット１８）から電解めっき処理部（電解めっき処理ユニット１９）へ搬送可能な搬送部（基板搬送装置２２）と、上述の多層配線の形成方法が行われるように無電解めっき処理部（無電解めっき処理ユニット１８）と電解めっき処理部（電解めっき処理ユニット１９）と搬送部（基板搬送装置２２）とを制御する制御部２３と、を備える。これにより、複数のウェハＷそれぞれでバラツキの少ない電解めっき膜８３を形成することができる。 Further, the multilayer wiring forming apparatus according to the embodiment includes an electroless plating treatment unit (electroless plating treatment unit 18) capable of forming an electroless plating film 82 and an electroless plating treatment unit (electrolytic plating treatment unit 18) capable of forming an electroless plating film 83. The plating unit 19) and the transfer unit (substrate transfer device 22) capable of transferring the substrate (wafer W) from the electroless plating process unit (electroless plating process unit 18) to the electroless plating process unit (electroplating process unit 19). The electroless plating processing unit (electroless plating processing unit 18), the electroless plating processing unit (electroplating processing unit 19), and the transfer unit (board transfer device 22) are provided so that the above-mentioned method for forming the multilayer wiring is performed. A control unit 23 for controlling is provided. As a result, the electrolytic plating film 83 with little variation can be formed on each of the plurality of wafers W.

また、実施形態に係る多層配線形成装置において、搬送部（基板搬送装置２２）は、無電解めっき処理部（無電解めっき処理ユニット１８）で形成された無電解めっき膜８２の酸化を抑制するように構成される。これにより、複数のウェハＷそれぞれでさらにバラツキの少ない電解めっき膜８３を形成することができる。 Further, in the multilayer wiring forming apparatus according to the embodiment, the conveying portion (board conveying device 22) suppresses the oxidation of the electroless plating film 82 formed by the electroless plating processing portion (electroless plating processing unit 18). It is composed of. As a result, the electrolytic plating film 83 with less variation can be formed on each of the plurality of wafers W.

また、実施形態に係る記憶媒体は、コンピュータ上で動作し、多層配線形成システム１を制御するプログラムが記憶されたコンピュータ読取可能な記憶媒体であって、プログラムは、実行時に、上記に記載の多層配線の形成方法が行われるように、コンピュータに多層配線形成システム１を制御させる。これにより、ビア７０およびトレンチ７１の内部を埋める際に、電解めっき膜８３表面への凹凸の形成を抑制することができる。 Further, the storage medium according to the embodiment is a computer-readable storage medium in which a program that operates on a computer and controls the multi-layer wiring formation system 1 is stored, and the program is a multi-layer described above at the time of execution. A computer is made to control the multilayer wiring forming system 1 so that the wiring forming method is performed. As a result, when filling the insides of the via 70 and the trench 71, it is possible to suppress the formation of irregularities on the surface of the electrolytic plating film 83.

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。 Further effects and variations can be easily derived by those skilled in the art. For this reason, the broader aspects of the invention are not limited to the particular details and representative embodiments expressed and described as described above. Thus, various modifications can be made without departing from the spirit or scope of the general concept of the invention as defined by the appended claims and their equivalents.

Ｗ ウェハ
１ 多層配線形成システム
１８ 無電解めっき処理ユニット
１９ 電解めっき処理ユニット
２０ 熱処理ユニット
２２ 基板搬送装置
２３ 制御部
５０ 配線
６０ 絶縁膜
７０ ビア
７０ａ 内面
７０ｂ 底部
７１ トレンチ
７１ａ 内面
７１ｂ 底部
８０ バリア膜
８１ シード膜
８２ 無電解めっき膜
８３ 電解めっき膜W Wafer 1 Multi-layer wiring formation system 18 Electroless plating unit 19 Electroplating unit 20 Heat treatment unit 22 Substrate transfer device 23 Control unit 50 Wiring 60 Insulation film 70 Via 70a Inner surface 70b Bottom 71 Trench 71a Inner surface 71b Bottom 80 Barrier film 81 Seed Film 82 Electroless plating film 83 Electroplating film

Claims (5)

埋め込み型の多層配線の形成方法であって、
基板の配線上に設けられる絶縁膜の所定の位置に形成され前記配線まで貫通するビアの内面と、前記絶縁膜の所定の位置に前記ビアより浅く形成されるトレンチの内面とに、バリア膜およびシード膜を順に積層する工程と、
前記ビアおよび前記トレンチの内部で底部の高さが揃うように前記ビアおよび前記トレンチの内面に無電解めっき膜を形成する工程と、
前記ビアおよび前記トレンチの内部を電解めっき膜で埋める工程と、
を含む多層配線の形成方法。It is a method of forming embedded multi-layer wiring.
A barrier film and an inner surface of a via formed at a predetermined position of an insulating film provided on the wiring of the substrate and penetrating to the wiring, and an inner surface of a trench formed shallower than the via at a predetermined position of the insulating film, The process of laminating seed films in order and
A step of forming an electroless plating film on the inner surface of the via and the trench so that the heights of the bottoms are aligned inside the via and the trench.
The step of filling the inside of the via and the trench with an electrolytic plating film, and
A method for forming a multi-layer wiring including. 前記無電解めっき膜を形成する工程と前記電解めっき膜で埋める工程との間に、前記無電解めっき膜の表面を洗浄する工程を含む請求項１に記載の多層配線の形成方法。 The method for forming a multilayer wiring according to claim 1, further comprising a step of cleaning the surface of the electroless plating film between the step of forming the electroless plating film and the step of filling with the electroless plating film. 前記無電解めっき膜を形成可能な無電解めっき処理部と、
前記電解めっき膜を形成可能な電解めっき処理部と、
前記基板を前記無電解めっき処理部から前記電解めっき処理部へ搬送可能な搬送部と、
請求項１または２に記載の多層配線の形成方法が行われるように前記無電解めっき処理部と前記電解めっき処理部と前記搬送部とを制御する制御部と、
を備える多層配線形成装置。An electroless plating treatment unit capable of forming the electroless plating film and
An electrolytic plating treatment unit capable of forming the electrolytic plating film and
A transport unit capable of transporting the substrate from the electroless plating processing unit to the electrolytic plating processing unit, and a transport unit.
A control unit that controls the electroless plating processing unit, the electrolytic plating processing unit, and the transport unit so that the method for forming the multilayer wiring according to claim 1 or 2 is performed.
A multi-layer wiring forming device including. 前記搬送部は、前記無電解めっき処理部で形成された前記無電解めっき膜の酸化を抑制するように構成される請求項３に記載の多層配線形成装置。 The multilayer wiring forming apparatus according to claim 3, wherein the transport unit is configured to suppress oxidation of the electroless plating film formed by the electroless plating processing unit. コンピュータ上で動作し、多層配線形成システムを制御するプログラムが記憶されたコンピュータ読取可能な記憶媒体であって、
前記プログラムは、実行時に、請求項１または２に記載の多層配線の形成方法が行われるように、コンピュータに前記多層配線形成システムを制御させること
を特徴とする記憶媒体。A computer-readable storage medium that stores programs that run on a computer and control a multi-layer wiring formation system.
A storage medium, wherein the program causes a computer to control the multilayer wiring forming system so that the method for forming the multilayer wiring according to claim 1 or 2 is performed at the time of execution.
JP2019569021A 2018-02-05 2019-01-21 Multi-layer wiring forming method, multi-layer wiring forming device and storage medium Active JP6910480B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018018473 2018-02-05
JP2018018473 2018-02-05
PCT/JP2019/001710 WO2019151023A1 (en) 2018-02-05 2019-01-21 Multilayer wiring forming method, multilayer wiring forming device, and storage medium

Publications (2)

Publication Number Publication Date
JPWO2019151023A1 true JPWO2019151023A1 (en) 2021-01-28
JP6910480B2 JP6910480B2 (en) 2021-07-28

Family

ID=67479249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019569021A Active JP6910480B2 (en) 2018-02-05 2019-01-21 Multi-layer wiring forming method, multi-layer wiring forming device and storage medium

Country Status (3)

Country Link
JP (1) JP6910480B2 (en)
TW (1) TWI799498B (en)
WO (1) WO2019151023A1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122644A (en) * 1993-10-26 1995-05-12 Nec Corp Semiconductor device and fabrication thereof
JP2000150647A (en) * 1998-11-11 2000-05-30 Sony Corp Wiring structure and its manufacture
JP2002285343A (en) * 2000-12-11 2002-10-03 Ebara Corp Electroless plating apparatus
JP2003069085A (en) * 2001-08-27 2003-03-07 Sony Corp Multilayered wiring structure or electrode lead-out structure, electric circuit device, and their manufacturing methods
JP2006303062A (en) * 2005-04-19 2006-11-02 Sony Corp Manufacturing method of semiconductor device
JP2007533134A (en) * 2004-04-08 2007-11-15 マイクロン テクノロジー， インク． Semiconductor processing method and semiconductor structure for forming electrical connections
JP2016156039A (en) * 2015-02-23 2016-09-01 東京エレクトロン株式会社 Semiconductor device, plating treatment method, plating treatment system and storage medium
JP2016207720A (en) * 2015-04-16 2016-12-08 東京エレクトロン株式会社 Plating treatment method, storage medium and plating treatment method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122644A (en) * 1993-10-26 1995-05-12 Nec Corp Semiconductor device and fabrication thereof
JP2000150647A (en) * 1998-11-11 2000-05-30 Sony Corp Wiring structure and its manufacture
JP2002285343A (en) * 2000-12-11 2002-10-03 Ebara Corp Electroless plating apparatus
JP2003069085A (en) * 2001-08-27 2003-03-07 Sony Corp Multilayered wiring structure or electrode lead-out structure, electric circuit device, and their manufacturing methods
JP2007533134A (en) * 2004-04-08 2007-11-15 マイクロン テクノロジー， インク． Semiconductor processing method and semiconductor structure for forming electrical connections
JP2006303062A (en) * 2005-04-19 2006-11-02 Sony Corp Manufacturing method of semiconductor device
JP2016156039A (en) * 2015-02-23 2016-09-01 東京エレクトロン株式会社 Semiconductor device, plating treatment method, plating treatment system and storage medium
JP2016207720A (en) * 2015-04-16 2016-12-08 東京エレクトロン株式会社 Plating treatment method, storage medium and plating treatment method

Also Published As

Publication number Publication date
JP6910480B2 (en) 2021-07-28
TW201935586A (en) 2019-09-01
TWI799498B (en) 2023-04-21
WO2019151023A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
US7341633B2 (en) Apparatus for electroless deposition
US10030308B2 (en) Plating method, plating system and storage medium
KR101826302B1 (en) Plating method, plating system, and storage medium
JP6903171B2 (en) Multi-layer wiring formation method and storage medium
KR20160102895A (en) Catalyst layer forming method, catalyst layer forming system and recording medium
JP6910528B2 (en) Multi-layer wiring formation method and storage medium
JP6910480B2 (en) Multi-layer wiring forming method, multi-layer wiring forming device and storage medium
US10903081B2 (en) Substrate processing method
US20170167029A1 (en) Substrate processing apparatus, substrate processing method and recording medium
WO2021177047A1 (en) Substrate treatment device and substrate treatment method
JP2006120870A (en) Wire formation method and device thereof
CN110429041B (en) Substrate processing apparatus, substrate processing system, and substrate processing method
JP2000256897A (en) Device and method for plating substrate
CN110491799B (en) Substrate processing apparatus and substrate processing method
KR20160006597A (en) Pre-treatment method of plating, plating system, and recording medium
WO2024009762A1 (en) Substrate liquid processing method and substrate liquid processing device
KR20230136183A (en) Plating processing method and plating processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210706

R150 Certificate of patent or registration of utility model

Ref document number: 6910480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150