JPWO2019138778A1 - 磁気抵抗効果素子及び磁気メモリ - Google Patents
磁気抵抗効果素子及び磁気メモリ Download PDFInfo
- Publication number
- JPWO2019138778A1 JPWO2019138778A1 JP2019564353A JP2019564353A JPWO2019138778A1 JP WO2019138778 A1 JPWO2019138778 A1 JP WO2019138778A1 JP 2019564353 A JP2019564353 A JP 2019564353A JP 2019564353 A JP2019564353 A JP 2019564353A JP WO2019138778 A1 JPWO2019138778 A1 JP WO2019138778A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- adjacent
- barrier layer
- recording layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 224
- 230000015654 memory Effects 0.000 title claims description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 117
- 230000005415 magnetization Effects 0.000 claims abstract description 62
- 239000000956 alloy Substances 0.000 claims description 21
- 229910045601 alloy Inorganic materials 0.000 claims description 21
- 238000003780 insertion Methods 0.000 claims description 14
- 230000037431 insertion Effects 0.000 claims description 14
- 230000000694 effects Effects 0.000 claims description 9
- 229910001385 heavy metal Inorganic materials 0.000 claims description 9
- 239000000696 magnetic material Substances 0.000 claims description 8
- 229910052748 manganese Inorganic materials 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 27
- 229910019236 CoFeB Inorganic materials 0.000 description 23
- 230000005294 ferromagnetic effect Effects 0.000 description 14
- 229910052733 gallium Inorganic materials 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910052723 transition metal Inorganic materials 0.000 description 6
- 229910018979 CoPt Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052742 iron Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910002441 CoNi Inorganic materials 0.000 description 3
- 229910018936 CoPd Inorganic materials 0.000 description 3
- 230000005355 Hall effect Effects 0.000 description 3
- 229910018657 Mn—Al Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000035699 permeability Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000005293 ferrimagnetic effect Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
Abstract
高い熱安定性指数Δと低い書き込み電流ＩCの特性を両立させるＸタイプの３端子型ＳＴＴ−ＭＲＡＭ（スピン軌道トルク磁化反転素子）を提供する。磁気抵抗効果素子は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）の構成を備える。
Description
本発明は、磁気抵抗効果素子、及び、該磁気抵抗効果素子を備えた磁気メモリに関する。特に、スピン軌道トルク磁化反転素子に関する。
ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；磁気メモリ）は、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ；磁気トンネル接合）を利用した不揮発性メモリである。
待機時に電力を消費せず、高速動作性及び高書き込み耐性を有し、また、１０ｎｍ以下まで微細化可能であるＭＲＡＭは、次世代の論理集積回路として注目されている。
待機時に電力を消費せず、高速動作性及び高書き込み耐性を有し、また、１０ｎｍ以下まで微細化可能であるＭＲＡＭは、次世代の論理集積回路として注目されている。
ＭＲＡＭの磁性層（記録層）に記録されたビット情報は、障壁層を通りＴＭＲ（Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ；トンネル磁気抵抗）効果を用いて読み出される。
一方、磁性層（記録層）への書き込みには、磁場を用いる方法と電流を用いる方法があり、後者の書き込み方法を用いるＭＲＡＭには、スピン移行トルクを用いて磁性層（記録層）へビット情報を書き込む２端子型と、スピン軌道トルク（Ｓｐｉｎ−ｏｒｂｉｔ−ｔｏｒｑｕｅ；ＳＯＴ）誘起磁化反転等を用いて磁性層（記録層）へビット情報を書き込む３端子型がある。２端子型ＳＴＴ−ＭＲＡＭと比較し、書き込み電流と読み出し電流の経路が異なる３端子型ＳＴＴ−ＭＲＡＭ（スピン軌道トルク磁化反転素子、ＳＯＴ素子ともいう。）は、電圧動作マージンを広くとれるために、特に高速動作が要求されるメモリにより適していることが知られている。
一方、磁性層（記録層）への書き込みには、磁場を用いる方法と電流を用いる方法があり、後者の書き込み方法を用いるＭＲＡＭには、スピン移行トルクを用いて磁性層（記録層）へビット情報を書き込む２端子型と、スピン軌道トルク（Ｓｐｉｎ−ｏｒｂｉｔ−ｔｏｒｑｕｅ；ＳＯＴ）誘起磁化反転等を用いて磁性層（記録層）へビット情報を書き込む３端子型がある。２端子型ＳＴＴ−ＭＲＡＭと比較し、書き込み電流と読み出し電流の経路が異なる３端子型ＳＴＴ−ＭＲＡＭ（スピン軌道トルク磁化反転素子、ＳＯＴ素子ともいう。）は、電圧動作マージンを広くとれるために、特に高速動作が要求されるメモリにより適していることが知られている。
ＳＯＴ素子は、ワイヤ状に形成された重金属などで形成されるチャネル層の上に磁気トンネル接合が形成された構造を有し、チャネル層に電流を流すことで磁気トンネル接合の記録層の磁化を反転させることで情報の書き込みを行う。読み出しに際しては、チャネル層の片側から磁気トンネル接合を通して読み出し用の電流を流す。
さらにＳＯＴを用いた３端子型ＭＲＡＭには、磁化容易軸の方向によりＺタイプ、Ｙタイプ、Ｘタイプがある。
Ｚタイプの３端子型ＭＲＡＭは、磁化が基板垂直方向（Ｚ軸方向）を向くものであり、２０１１年に動作が実証された（非特許文献１等参照）。Ｚタイプは、原理的にはナノ秒付近の高速領域でも低速領域と同程度の低い電流で磁化反転（書き込み）が可能であるものの、磁化反転させるために外部磁界を要するという不利な点がある。
Ｙタイプの３端子型ＭＲＡＭは、磁化が基板面内で電流と直交する方向（Ｙ軸方向）を向くものであり、２０１２年に動作が実証された（特許文献２等参照）。Ｙタイプは、高速領域では磁化反転に要する電流が著しく増大するという課題や、セル面積が大きくなるという課題があるものの、低速領域では小さな電流で磁化を反転させられるものである。
Ｘタイプの３端子型ＳＴＴ−ＭＲＡＭは、磁化が電流と平行方向（Ｘ軸方向）を向くものであり、２０１４年に動作が実証された（非特許文献３、特許文献１等参照）。Ｘタイプは、１ナノ秒レベルでの高速な磁化反転を低電流で実現できるものである。
Ｚタイプの３端子型ＭＲＡＭは、磁化が基板垂直方向（Ｚ軸方向）を向くものであり、２０１１年に動作が実証された（非特許文献１等参照）。Ｚタイプは、原理的にはナノ秒付近の高速領域でも低速領域と同程度の低い電流で磁化反転（書き込み）が可能であるものの、磁化反転させるために外部磁界を要するという不利な点がある。
Ｙタイプの３端子型ＭＲＡＭは、磁化が基板面内で電流と直交する方向（Ｙ軸方向）を向くものであり、２０１２年に動作が実証された（特許文献２等参照）。Ｙタイプは、高速領域では磁化反転に要する電流が著しく増大するという課題や、セル面積が大きくなるという課題があるものの、低速領域では小さな電流で磁化を反転させられるものである。
Ｘタイプの３端子型ＳＴＴ−ＭＲＡＭは、磁化が電流と平行方向（Ｘ軸方向）を向くものであり、２０１４年に動作が実証された（非特許文献３、特許文献１等参照）。Ｘタイプは、１ナノ秒レベルでの高速な磁化反転を低電流で実現できるものである。
Ioan Mihai Miron et. al．， "Perpendicular switching of a single ferromagnetic layer induced by in-plane current injection", Nature 476, 189-193 (2011)
Luqiao Liu et. al．， "Spin-Torque Switching with the Giant Spin Hall Effect of Tantalum", Scientce 336, 555-558 (2012)
S. Fukami, et. al．， "A spin-orbit torque switching scheme with collinear magnetic easy axis and current configuration", Nature Nanotechnology 11, 621-625 (2016)
M. Takikawa et al．， "In-plane current-induced magnetization switching in CoGa/MnGa/MgO films" Applied Physics Express, 10, 073004 (2017).
ところで、磁気抵抗効果素子であるＭＲＡＭで応用上重要となる特性は、（ｉ）熱安定性指数Δが大きいこと、（ｉｉ）書き込み電流ＩCが小さいこと、（ｉｉｉ）磁気抵抗効果素子のトンネル磁気抵抗比（ＴＭＲ比）が大きいこと、（ｉｖ）素子サイズが小さいことである。（ｉ）は磁気メモリの不揮発性のため、（ｉｉ）は高速での書き込みに対応し、また消費電力を下げるため、（ｉｉｉ）は高速での読み出しに対応するため、（ｉｖ）はセル面積を小さくして大容量化するために要求される特性である。
特許文献１に開示されたＸタイプの３端子型ＳＴＴ−ＭＲＡＭにおいては、従来のＺタイプやＹタイプに比べ（ｉｉ）や（ｉｉｉ）の特性の改良が進み、低電流動作や高速動作が可能となっているものの、（ｉ）の熱安定性指数Δの特性に関してさらなる改良が求められている。特許文献２ならびに非特許文献３で示されているＣｏＦｅＢ／ＭｇＯを用いた場合、セルの面積を大きくすることなく、熱安定性指数Δを大きくするためには磁性層のＣｏＦｅＢ膜厚を増加させることが有効である。しかしながら、熱安定性指数Δを大きくするためにＣｏＦｅＢ膜厚を増加させると、膜面垂直方向の実効的な反磁界ＨK effの絶対値が増加し、結果的に書き込み電流ＩCが増加してしまうという課題があった。
特許文献１に開示されたＸタイプの３端子型ＳＴＴ−ＭＲＡＭにおいては、従来のＺタイプやＹタイプに比べ（ｉｉ）や（ｉｉｉ）の特性の改良が進み、低電流動作や高速動作が可能となっているものの、（ｉ）の熱安定性指数Δの特性に関してさらなる改良が求められている。特許文献２ならびに非特許文献３で示されているＣｏＦｅＢ／ＭｇＯを用いた場合、セルの面積を大きくすることなく、熱安定性指数Δを大きくするためには磁性層のＣｏＦｅＢ膜厚を増加させることが有効である。しかしながら、熱安定性指数Δを大きくするためにＣｏＦｅＢ膜厚を増加させると、膜面垂直方向の実効的な反磁界ＨK effの絶対値が増加し、結果的に書き込み電流ＩCが増加してしまうという課題があった。
本発明は、上記実情に鑑み、高い熱安定性指数Δと低い書き込み電流ＩCの特性を両立させる３端子型ＳＴＴ−ＭＲＡＭ（スピン軌道トルク磁化反転素子）を見出し、完成させるに至ったものである。
上記課題を解決するために、本発明の磁気抵抗効果素子は、チャネル層と、前記チャネル層に隣接して設けられ、強磁性体を含む記録層と、前記記録層の前記チャネル層とは反対側に隣接して設けられ、絶縁体から構成される障壁層と、を備え、前記記録層は、磁気特性の異なる膜からなる少なくとも２以上の磁性層を有し、前記２以上の磁性層は、前記障壁層と隣接して設けられる１つの障壁層隣接磁性層と、前記障壁層と隣接しない１以上の障壁層非隣接磁性層を含み、前記記録層の磁化方向は、前記チャネル層に導入される電流の方向の成分を有し、可変であり、前記チャネル層に前記記録層と略平行方向の電流を導入することで、前記記録層の磁化方向が反転する。
前記記録層に含まれる少なくとも１以上の前記障壁層非隣接磁性層は、垂直磁気異方性を有し面内磁化容易軸となる磁気材料膜で構成されることが望ましい。
前記障壁層非隣接磁性層は、少なくともＣｏを含む膜、少なくともＣｏを含む積層膜、又は、少なくともＣｏ又はＭｎを含む合金膜であり、前記積層膜は２層以上の積層構造を有することが望ましい。
前記障壁層隣接磁性層は、少なくともＦｅを含み、前記障壁層は少なくともＯを含むことが望ましい。
前記記録層を構成する前記２以上の磁性層間に非磁性挿入層が挿入されてもよい。
前記チャネル層は重金属を有してもよい。
前記チャネル層に電流を導入することで、前記チャネル層の膜面垂直方向から前記記録層に対して加わる縦有効磁界によって、前記記録層の磁化方向が反転してもよい。
前記記録層の磁化容易軸は、前記電流の方向に対し±２５°以内の方向であることが望ましい。
前記チャネル層は、導入される前記電流の方向に延伸された形状を有し、前記記録層は、記録層面内において実質的に２回対称性の形状を有し、その長手方向が前記電流の方向の成分を有してもよい。
前記チャネル層に導入する電流のパルス幅が０．３〜１０ナノ秒であることが望ましい。
また、本発明の磁気メモリは、上述の磁気抵抗効果素子を備える。
本発明によれば、高い熱安定性指数Δを有し、かつ、低い書き込み電流ＩCでビット情報を書き込むことが可能な、磁気抵抗効果素子及び磁気メモリを提供することができる。
以下、図面を参照しながら、本発明の磁気抵抗効果素子及び磁気メモリについて、詳細を説明する。
なお、図は一例に過ぎず、また、符号を付して説明するが、本発明を何ら限定するものではない。
なお、図は一例に過ぎず、また、符号を付して説明するが、本発明を何ら限定するものではない。
（実施の形態１）
図１に、本発明の実施の形態１の基本構成を示す。該磁気抵抗効果素子の基本構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）が順に隣接して配置されたものであり、障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）は記録層（Ａ１）を構成する。
図１に、本発明の実施の形態１の基本構成を示す。該磁気抵抗効果素子の基本構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）が順に隣接して配置されたものであり、障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）は記録層（Ａ１）を構成する。
チャネル層（１）は、磁気トンネル接合の記録層を反転させるのに十分なスピン流を発生させるだけの特性を備える材料であればよく、なかでも重金属を有することが望ましい。チャネル層に書き込み電流ＩCを導入するとスピン流が発生し、隣接する記録層（Ａ１）の磁化方向が反転し、磁気抵抗効果素子への書き込みが行われる。このため、スピン軌道相互作用の大きい重金属、たとえば、Ｔａ、Ｗ、Ｈｆ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、あるいはこれらの合金から構成されることが望ましい。これらの重金属層に適宜遷移金属を添加した材料であってもよく、重金属を導電性材料等にドープしたものでものでもよい。また、電気材料特性を改善する等の目的で、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｇａ、Ｇｅ等を添加してもよい。さらに、非特許文献４に記載のＣｏ−Ｇａなども候補となる。
チャネル層（１）の形状は、書き込み電流ＩCを流せるものであり、かつ、記録層（Ａ１）に対し効率的に磁化反転できる形状であれば、特に限定されないが、書き込み電流ＩCの方向に延伸された平面形状が望ましい。電流は、チャネル層に記録層と略平行方向で導入される。電流の方向をＸ軸とすると、チャネル層の厚さは０．５ｎｍ〜２０ｎｍ、好ましくは、１ｎｍ〜１０ｎｍであり、Ｘ軸方向の長さは６０ｎｍ〜２６０ｎｍ、好ましくは、１００ｎｍ〜１５０ｎｍであり、Ｙ軸方向の幅は２０ｎｍ〜１５０ｎｍ、好ましくは、６０ｎｍ〜１２０ｎｍである。
チャネル層（１）の形状は、書き込み電流ＩCを流せるものであり、かつ、記録層（Ａ１）に対し効率的に磁化反転できる形状であれば、特に限定されないが、書き込み電流ＩCの方向に延伸された平面形状が望ましい。電流は、チャネル層に記録層と略平行方向で導入される。電流の方向をＸ軸とすると、チャネル層の厚さは０．５ｎｍ〜２０ｎｍ、好ましくは、１ｎｍ〜１０ｎｍであり、Ｘ軸方向の長さは６０ｎｍ〜２６０ｎｍ、好ましくは、１００ｎｍ〜１５０ｎｍであり、Ｙ軸方向の幅は２０ｎｍ〜１５０ｎｍ、好ましくは、６０ｎｍ〜１２０ｎｍである。
記録層（Ａ１）は、磁気特性の異なる膜からなる少なくとも２以上の磁性層を備える。２以上の磁性層は、障壁層（３）と隣接して設けられる１つの障壁層隣接磁性層（２ａ）と、障壁層（３）と隣接しない１以上の障壁層非隣接磁性層（２ｂ）を含む。
ここで、磁気特性の異なる膜とは、各種磁気異方性や飽和磁化等の特性が異なる合金膜や積層膜をいう。一般的には材料や組成、隣接材料を変えることで、磁気特性の異なる膜を容易に作製することができる。
ここで、磁気特性の異なる膜とは、各種磁気異方性や飽和磁化等の特性が異なる合金膜や積層膜をいう。一般的には材料や組成、隣接材料を変えることで、磁気特性の異なる膜を容易に作製することができる。
障壁層（３）と隣接する障壁層隣接磁性層（２ａ）は、ＴＭＲ比を大きくするため、少なくともＦｅを含む材料を使用することが望ましい。具体例としては、Ｆｅ−Ｂ、Ｃｏ−Ｆｅ−Ｂ等の合金が挙げられる。また、電気材料特性を改善する目的で、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｇａ、Ｇｅ等を添加してもよい。
障壁層隣接磁性層（２ａ）の膜厚は、ウェハ内の膜厚ばらつきを吸収できるように適宜調整され、典型的には０．５ｎｍ以上であり、より好ましくは１．４ｎｍ以上である。
詳述すると、障壁層隣接磁性層（２ａ）の膜厚は、ウェハ内の膜厚ばらつき並びに素子形状に加工した際の膜面垂直方向の反磁界係数の減少を考慮して、面内容易軸となる範囲で可能な限り薄く調整される。障壁層隣接磁性層（２ａ）にＣｏＦｅＢ、障壁層（３）にＭｇＯを用いる場合には、１．０ｎｍ〜２．５ｎｍ程度である。面内容易軸となる範囲で可能な限り膜厚が薄く調整される理由は、膜厚の増加に伴い垂直方向の実効的な異方性磁界の絶対値が増加し、書き込み電流が増大するためである。
障壁層隣接磁性層（２ａ）の膜厚は、ウェハ内の膜厚ばらつきを吸収できるように適宜調整され、典型的には０．５ｎｍ以上であり、より好ましくは１．４ｎｍ以上である。
詳述すると、障壁層隣接磁性層（２ａ）の膜厚は、ウェハ内の膜厚ばらつき並びに素子形状に加工した際の膜面垂直方向の反磁界係数の減少を考慮して、面内容易軸となる範囲で可能な限り薄く調整される。障壁層隣接磁性層（２ａ）にＣｏＦｅＢ、障壁層（３）にＭｇＯを用いる場合には、１．０ｎｍ〜２．５ｎｍ程度である。面内容易軸となる範囲で可能な限り膜厚が薄く調整される理由は、膜厚の増加に伴い垂直方向の実効的な異方性磁界の絶対値が増加し、書き込み電流が増大するためである。
障壁層（３）と隣接しない障壁層非隣接磁性層（２ｂ）は、垂直磁気異方性を有し面内磁化容易軸となる磁気材料膜で構成されることが好ましい。ここで、垂直磁気異方性を有し面内磁化容易軸となる磁気材料膜とは、垂直方向に磁界を印加しながら、磁化を測定した場合に、磁化が飽和する磁界が磁気材料の自発磁化よりも小さくなる材料をいう。
具体例としては、少なくともＣｏを含む膜、少なくともＣｏを含む積層膜、少なくともＣｏ又はＭｎを含む合金膜等であり、Ｃｏ膜、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜、ＣｏＰｔ合金膜、ＣｏＰｄ合金膜、ＣｏＮｉ合金膜、Ｍｎ−Ａｌ、Ｍｎ−Ｇａ、Ｍｎ−Ｇｅ等のＭｎ系規則合金等が挙げられる。該積層膜は２層以上の積層構造を有するが、垂直磁気異方性を有し、膜厚、成膜条件、組成等により面内磁化容易軸を有するように調整できる材料であればよい。Ｃｏ膜、ＣｏＰｔ合金膜、Ｃｏ／Ｐｔ積層膜、ＣｏＰｄ合金膜、Ｃｏ／Ｐｄ積層膜、ＣｏＮｉ合金膜、Ｃｏ／Ｎｉ積層膜等では、各層材料に適宜別の一種以上の元素を添加することで磁気特性を調整してもよいし、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｇａ、Ｇｅ等の一種以上の元素を添加することで電気材料特性等を改善してもよい。
詳述すると、障壁層非隣接磁性層（２ｂ）の膜厚は、チャネル層（１）の材料と障壁層非隣接磁性層（２ｂ）の材料の間で発生する界面磁気異方性を利用する場合には、垂直方向の実効的な反磁界の絶対値を増加させないように適宜調整される。たとえば、チャネル層（１）の材料にＰｔを用いて、障壁層非隣接磁性層（２ｂ）にＣｏを用いる場合である。この場合には、Ｃｏ膜厚が薄い場合（たとえば〜１ｎｍ）にはチャネル層（１）の材料Ｐｔとの界面での垂直磁気異方性により垂直容易軸となり、Ｃｏ膜厚が厚くなると垂直磁気異方性を有しつつ面内容易軸となるが、面内容易軸となった以降は、実効的な反磁界の絶対値を増加させすぎないように適宜膜厚が調整される。一方、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜等の場合には、ＣｏとＰｔ、Ｐｄ又はＮｉとの間の界面異方性により垂直磁気異方性を有するが、各層の膜厚を垂直方向の実効的な反磁界の絶対値が一定になるように適宜調整し、積層回数を増やし、所望の熱安定性指数Δが得られるように積層回数を適宜調整してもよい。また、バルクの垂直磁気異方性を有するＣｏＰｔ合金膜等を用いる場合には、面内磁化膜で垂直方向の実効的な反磁界の絶対値が障壁層隣接磁性層（２ａ）と比べて大きくならないように組成や成膜条件を適宜調整して、所望の熱安定性指数Δが得られるように適宜膜厚が調整される。
また、素子のサイズが変わった場合には、垂直方向の反磁界係数が変化するために、障壁層隣接磁性層（２ａ）と障壁層非隣接磁性層（２ｂ）の膜厚や組成、成膜条件は適宜調整される。
以上、障壁層非隣接磁性層（２ｂ）の膜厚は、所望の熱安定性指数Δが得られるように適宜調整されるが、膜面垂直方向の実効的な反磁界を一定にして厚くする場合には、極端に熱安定性指数Δが大きくならないように設計される。このような観点から、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜等、ＣｏＰｔ合金膜等を用いる場合には、膜厚は典型的には１ｎｍ〜１０ｎｍであり、より好ましくは１ｎｍ〜６ｎｍである。障壁層非隣接磁性層を追加して積層した場合には、膜厚の合計は典型的には４０ｎｍ以下であり、より好ましくは２４ｎｍ以下に調整される。また、自発酸化の小さいＭｎ−Ａｌ、Ｍｎ−Ｇａ、Ｍｎ−Ｇｅ等のＭｎ系規則合金を用いる場合には、障壁層非隣接磁性層（２ｂ）の膜厚は典型的には９０ｎｍ以下であり、より好ましくは５４ｎｍ以下である。
具体例としては、少なくともＣｏを含む膜、少なくともＣｏを含む積層膜、少なくともＣｏ又はＭｎを含む合金膜等であり、Ｃｏ膜、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜、ＣｏＰｔ合金膜、ＣｏＰｄ合金膜、ＣｏＮｉ合金膜、Ｍｎ−Ａｌ、Ｍｎ−Ｇａ、Ｍｎ−Ｇｅ等のＭｎ系規則合金等が挙げられる。該積層膜は２層以上の積層構造を有するが、垂直磁気異方性を有し、膜厚、成膜条件、組成等により面内磁化容易軸を有するように調整できる材料であればよい。Ｃｏ膜、ＣｏＰｔ合金膜、Ｃｏ／Ｐｔ積層膜、ＣｏＰｄ合金膜、Ｃｏ／Ｐｄ積層膜、ＣｏＮｉ合金膜、Ｃｏ／Ｎｉ積層膜等では、各層材料に適宜別の一種以上の元素を添加することで磁気特性を調整してもよいし、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｇａ、Ｇｅ等の一種以上の元素を添加することで電気材料特性等を改善してもよい。
詳述すると、障壁層非隣接磁性層（２ｂ）の膜厚は、チャネル層（１）の材料と障壁層非隣接磁性層（２ｂ）の材料の間で発生する界面磁気異方性を利用する場合には、垂直方向の実効的な反磁界の絶対値を増加させないように適宜調整される。たとえば、チャネル層（１）の材料にＰｔを用いて、障壁層非隣接磁性層（２ｂ）にＣｏを用いる場合である。この場合には、Ｃｏ膜厚が薄い場合（たとえば〜１ｎｍ）にはチャネル層（１）の材料Ｐｔとの界面での垂直磁気異方性により垂直容易軸となり、Ｃｏ膜厚が厚くなると垂直磁気異方性を有しつつ面内容易軸となるが、面内容易軸となった以降は、実効的な反磁界の絶対値を増加させすぎないように適宜膜厚が調整される。一方、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜等の場合には、ＣｏとＰｔ、Ｐｄ又はＮｉとの間の界面異方性により垂直磁気異方性を有するが、各層の膜厚を垂直方向の実効的な反磁界の絶対値が一定になるように適宜調整し、積層回数を増やし、所望の熱安定性指数Δが得られるように積層回数を適宜調整してもよい。また、バルクの垂直磁気異方性を有するＣｏＰｔ合金膜等を用いる場合には、面内磁化膜で垂直方向の実効的な反磁界の絶対値が障壁層隣接磁性層（２ａ）と比べて大きくならないように組成や成膜条件を適宜調整して、所望の熱安定性指数Δが得られるように適宜膜厚が調整される。
また、素子のサイズが変わった場合には、垂直方向の反磁界係数が変化するために、障壁層隣接磁性層（２ａ）と障壁層非隣接磁性層（２ｂ）の膜厚や組成、成膜条件は適宜調整される。
以上、障壁層非隣接磁性層（２ｂ）の膜厚は、所望の熱安定性指数Δが得られるように適宜調整されるが、膜面垂直方向の実効的な反磁界を一定にして厚くする場合には、極端に熱安定性指数Δが大きくならないように設計される。このような観点から、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜等、ＣｏＰｔ合金膜等を用いる場合には、膜厚は典型的には１ｎｍ〜１０ｎｍであり、より好ましくは１ｎｍ〜６ｎｍである。障壁層非隣接磁性層を追加して積層した場合には、膜厚の合計は典型的には４０ｎｍ以下であり、より好ましくは２４ｎｍ以下に調整される。また、自発酸化の小さいＭｎ−Ａｌ、Ｍｎ−Ｇａ、Ｍｎ−Ｇｅ等のＭｎ系規則合金を用いる場合には、障壁層非隣接磁性層（２ｂ）の膜厚は典型的には９０ｎｍ以下であり、より好ましくは５４ｎｍ以下である。
障壁層（３）は、少なくともＯを含む。具体例としては、ＭｇＯ、Ａｌ2Ｏ3、ＡｌＮ等が挙げられる。
障壁層（３）の膜厚は、０．１ｎｍ〜５ｎｍ、さらには０．５ｎｍ〜２ｎｍであることが望ましい。０．１ｎｍより小さいと原子サイズとの関係で連続的な膜の形成が困難になる。一方、５ｎｍより大きいと成膜時間が長くなるために、１枚のウェハを作製する時間が延びることで、コストが高くなる。
障壁層（３）の膜厚は、０．１ｎｍ〜５ｎｍ、さらには０．５ｎｍ〜２ｎｍであることが望ましい。０．１ｎｍより小さいと原子サイズとの関係で連続的な膜の形成が困難になる。一方、５ｎｍより大きいと成膜時間が長くなるために、１枚のウェハを作製する時間が延びることで、コストが高くなる。
ところで、記録層（Ａ１）を、１つの磁性層のみではなく、磁気特性の異なる膜からなる少なくとも２以上の磁性層を有するように構成するのは、以下の理由による。
まず、障壁層隣接磁性層（２ａ）と障壁層（３）の界面には、界面磁気異方性が発生している。このため、面内磁化容易軸を有する記録層（Ａ１）の書き込み電流ＩCを小さくするためには、障壁層隣接磁性層（２ａ）を薄膜化することで膜面垂直方向の実効的な反磁界ＨK effの絶対値を低減すればよい。
しかしながら、障壁層隣接磁性層（２ａ）を薄膜化すると、熱安定性指数Δの減少も引き起こす。つまり、障壁層と隣接する１つの磁性層のみの構成では、書き込み電流ＩCを小さくすることと、熱安定性指数Δを高くすることは、トレードオフの関係にある。
しかしながら、障壁層隣接磁性層（２ａ）を薄膜化すると、熱安定性指数Δの減少も引き起こす。つまり、障壁層と隣接する１つの磁性層のみの構成では、書き込み電流ＩCを小さくすることと、熱安定性指数Δを高くすることは、トレードオフの関係にある。
そこで、垂直磁気異方性を有し面内磁化容易軸となる磁気材料膜で構成される障壁層非隣接磁性層（２ｂ）を、障壁層隣接磁性層（２ａ）とチャネル層（１）の間に積層することにより、膜面垂直方向の実効的な反磁界ＨK effの絶対値を増加させることなく、記録層の磁性層全体（合計）の膜厚を増やして熱安定性指数Δを増加させている。
なお、実際の磁気抵抗効果素子としては、実施の形態１の基本構成中の障壁層（３）の障壁層隣接磁性層（２ａ）とは反対側に参照層を隣接して設けた構成が例示される。
（実施の形態２）
図２に、本発明の実施の形態２の基本構成を示す。磁気抵抗効果素子の構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／追加障壁層非隣接磁性層（２ｃ）／障壁層隣接磁性層（２ａ）／障壁層（３）が順に隣接して配置されたものであり、障壁層非隣接磁性層（２ｂ）／追加障壁層非隣接磁性層（２ｃ）／障壁層隣接磁性層（２ａ）は記録層（Ａ１）を構成する。実施の形態２の詳細は、以下の点を除き、実施の形態１と同様である。
図２に、本発明の実施の形態２の基本構成を示す。磁気抵抗効果素子の構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／追加障壁層非隣接磁性層（２ｃ）／障壁層隣接磁性層（２ａ）／障壁層（３）が順に隣接して配置されたものであり、障壁層非隣接磁性層（２ｂ）／追加障壁層非隣接磁性層（２ｃ）／障壁層隣接磁性層（２ａ）は記録層（Ａ１）を構成する。実施の形態２の詳細は、以下の点を除き、実施の形態１と同様である。
追加障壁層非隣接磁性層（２ｃ）の構成及び特徴は、障壁層非隣接磁性層（２ｂ）と同様である。膜面垂直方向の実効的な反磁界ＨK effの絶対値を増加させることなく記録層の磁性層全体（合計）の膜厚を増やして熱安定性指数Δを増加させるために、追加障壁層非隣接磁性層（２ｃ）が追加して挿入される。
図２では、障壁層非隣接磁性層を２つ（２ｂ、２ｃ）積層した例を示したが、３つ以上積層してもよい。その場合、記録層内の障壁層非隣接磁性層の膜厚の合計は、素子サイズに応じて所望の熱安定性指数Δが得られるように設定される。
図２では、障壁層非隣接磁性層を２つ（２ｂ、２ｃ）積層した例を示したが、３つ以上積層してもよい。その場合、記録層内の障壁層非隣接磁性層の膜厚の合計は、素子サイズに応じて所望の熱安定性指数Δが得られるように設定される。
（実施の形態３）
図３に、本発明の実施の形態３の基本構成を示す。磁気抵抗効果素子の構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／非磁性挿入層（２ｄ）／障壁層隣接磁性層（２ａ）／障壁層（３）が順に隣接して配置されたものであり、障壁層非隣接磁性層（２ｂ）／非磁性挿入層（２ｄ）／障壁層隣接磁性層（２ａ）は記録層（Ａ１）を構成する。実施の形態３の詳細は、以下の点を除き、実施の形態１と同様である。
図３に、本発明の実施の形態３の基本構成を示す。磁気抵抗効果素子の構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／非磁性挿入層（２ｄ）／障壁層隣接磁性層（２ａ）／障壁層（３）が順に隣接して配置されたものであり、障壁層非隣接磁性層（２ｂ）／非磁性挿入層（２ｄ）／障壁層隣接磁性層（２ａ）は記録層（Ａ１）を構成する。実施の形態３の詳細は、以下の点を除き、実施の形態１と同様である。
非磁性挿入層（２ｄ）は、障壁層隣接磁性層（２ａ）と障壁層非隣接磁性層（２ｂ）の間に結晶の不連続性を設けるために挿入される。たとえば、障壁層非隣接磁性層（２ｂ）にＣｏ、チャネル層（１）にＰｔを用いる場合、Ｃｏは面心立方格子ないしは六方最密構造からなり、その（１１１）面もしくは（００２）面が膜面に平行に配向する。しかし、この場合、障壁層（３）と障壁層隣接磁性層（２ａ）の材料にそれぞれＭｇＯとＣｏＦｅＢが用いられる一般的な構成では、トンネル磁気抵抗比を高めるためにＣｏＦｅＢの体心立方格子の（００１）面を膜面に平行に配向させる必要があり、結晶学的な対称性が整合しない。そのために、結晶の不連続性を設けるために、非磁性挿入層（２ｄ）が設けられる。非磁性挿入層（２ｄ）としては、好ましくはＴａ、Ｗ、Ｍｏ、Ｎｂ等である。また、磁性を有する材料であっても結晶の不連続性を設けることができれば、使用可能である。たとえば、ＦｅにＺｒやＴａを添加した合金等を用いることができる。
非磁性挿入層（２ｄ）の膜厚は、０．１ｎｍ〜０．５ｎｍである。非磁性挿入層（２ｄ）の膜厚が０．５ｎｍより大きいと、障壁層隣接磁性層（２ａ）と障壁層非隣接磁性層（２ｂ）の磁気的な結合が弱くなり、熱安定性が低下する。
また、障壁層隣接磁性層（２ａ）の膜厚は、非磁性挿入層（２ｄ）の材料に依存して障壁層（３）との間で界面磁気異方性が変化するため、ウェハ内の膜厚ばらつきを吸収できるように適宜調整される。
非磁性挿入層（２ｄ）の膜厚は、０．１ｎｍ〜０．５ｎｍである。非磁性挿入層（２ｄ）の膜厚が０．５ｎｍより大きいと、障壁層隣接磁性層（２ａ）と障壁層非隣接磁性層（２ｂ）の磁気的な結合が弱くなり、熱安定性が低下する。
また、障壁層隣接磁性層（２ａ）の膜厚は、非磁性挿入層（２ｄ）の材料に依存して障壁層（３）との間で界面磁気異方性が変化するため、ウェハ内の膜厚ばらつきを吸収できるように適宜調整される。
（実施の形態４）
図４に、本発明の実施の形態４の基本構成を示す。磁気抵抗効果素子の構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）／参照層（４）が順に隣接して配置されたものである。実施の形態４の詳細は、以下の点を除き、実施の形態１と同様である。
図４に、本発明の実施の形態４の基本構成を示す。磁気抵抗効果素子の構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）／参照層（４）が順に隣接して配置されたものである。実施の形態４の詳細は、以下の点を除き、実施の形態１と同様である。
参照層（４）は、障壁層（３）の障壁層隣接磁性層（２ａ）とは反対側に隣接して積層される。参照層（４）の磁化方向は、２回対称の形状の長手方向に実質的に固定されていてもよい。
長手方向に実質的に固定された参照層（４）の磁化方向と、可変で電流の方向の成分を有する記録層（Ａ１）の磁化方向に基づき、ビット情報が読み出される。
長手方向に実質的に固定された参照層（４）の磁化方向と、可変で電流の方向の成分を有する記録層（Ａ１）の磁化方向に基づき、ビット情報が読み出される。
参照層（４）は、磁化方向が長手方向に固定される材料であれば特に制限はないが、好ましくはＣｏ、Ｆｅ、Ｎｉ、Ｍｎ等の強磁性遷移金属元素を少なくとも１つ含んだ材料で構成される。より好適には、前記遷移金属にＢ等の元素を添加されたものが用いられる。
（実施の形態５）
図５に、本発明の実施の形態５の基本構成を示す。磁気抵抗効果素子の構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）／強磁性層（４ｃ）／結合層（４ｂ）／強磁性層（４ａ）が順に隣接して配置されたものであり、積層フェリ構造の「強磁性層（４ｃ）／結合層（４ｂ）／強磁性層（４ａ）」は参照層（Ｂ１）を構成する。実施の形態５の詳細は、以下の点を除き、実施の形態４と同様である。
図５に、本発明の実施の形態５の基本構成を示す。磁気抵抗効果素子の構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）／強磁性層（４ｃ）／結合層（４ｂ）／強磁性層（４ａ）が順に隣接して配置されたものであり、積層フェリ構造の「強磁性層（４ｃ）／結合層（４ｂ）／強磁性層（４ａ）」は参照層（Ｂ１）を構成する。実施の形態５の詳細は、以下の点を除き、実施の形態４と同様である。
強磁性層（４ａ）と強磁性層（４ｃ）には、Ｆｅ、Ｃｏ、Ｎｉ等の強磁性遷移金属元素を含む材料を使用することが望ましい。結合層（４ｂ）には、Ｒｕ、Ｉｒ等を含む材料を使用することが望ましい。
強磁性層（４ａ）と強磁性層（４ｃ）は、結合層（４ｂ）によって磁気的に結合し、参照層（Ｂ１）の磁化を安定させる。
強磁性層（４ａ）と強磁性層（４ｃ）は、結合層（４ｂ）によって磁気的に結合し、参照層（Ｂ１）の磁化を安定させる。
（実施の形態６）
図６に、本発明の実施の形態６の基本構成を示す。磁気抵抗効果素子の構成は、補助磁性層（５ａ）／チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）／参照層（４）が順に隣接して配置されたものである。実施の形態６の詳細は、以下の点を除き、実施の形態４と同様である。
図６に、本発明の実施の形態６の基本構成を示す。磁気抵抗効果素子の構成は、補助磁性層（５ａ）／チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）／参照層（４）が順に隣接して配置されたものである。実施の形態６の詳細は、以下の点を除き、実施の形態４と同様である。
補助磁性層（５ａ）は、チャネル層（１）の記録層（Ａ１）とは反対側に隣接して設けられ、Ｚ軸方向に固定された磁界を有し、その磁界は記録層（Ａ１）に安定的に印加される。補助磁性層（５ａ）は、Ｚ軸方向に固定された磁界を有する材料であれば制限はないが、Ｆｅ、Ｃｏ、Ｎｉ等の強磁性遷移金属元素を含む材料を使用することが望ましい。たとえば、垂直磁気異方性を有し、垂直磁化容易軸となるように成膜条件、組成、膜厚が適宜調整されたＣｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜、ＣｏＰｔ合金膜、ＣｏＰｄ合金膜、ＣｏＮｉ合金膜、Ｃｏ膜、Ｍｎ−Ａｌ、Ｍｎ−Ｇａ、Ｍｎ−Ｇｅ等のＭｎ系規則合金等が候補となり得る。
補助磁性層（５ａ）を備えた場合、磁気抵抗効果素子自体が垂直磁界を印加することができるため、書き込み動作において外部磁界Ｈ0を印加しなくてもよい。
補助磁性層（５ａ）を備えた場合、磁気抵抗効果素子自体が垂直磁界を印加することができるため、書き込み動作において外部磁界Ｈ0を印加しなくてもよい。
（実施の形態７）
図７に、本発明の実施の形態７の基本構成を示す。磁気抵抗効果素子の構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）／参照層（４）／導電層（６）／補助磁性層（５ｂ）が順に隣接して配置されたものである。実施の形態７の詳細は、以下の点を除き、実施の形態４と同様である。
図７に、本発明の実施の形態７の基本構成を示す。磁気抵抗効果素子の構成は、チャネル層（１）／障壁層非隣接磁性層（２ｂ）／障壁層隣接磁性層（２ａ）／障壁層（３）／参照層（４）／導電層（６）／補助磁性層（５ｂ）が順に隣接して配置されたものである。実施の形態７の詳細は、以下の点を除き、実施の形態４と同様である。
導電層（６）は参照層（Ｂ１）の障壁層（３）とは反対側に隣接して設けられ、補助磁性層（５ｂ）は導電層（６）の参照層（Ｂ１）とは反対側に隣接して設けられる。導電層（６）は、導電性の非磁性体を含み、補助磁性層（５ｂ）と参照層（Ｂ１）との交換結合を防止するために挿入される。補助磁性層（５ｂ）は、Ｚ軸方向に固定された磁界を有し、その磁界は記録層（Ａ１）に安定的に印加される。補助磁性層（５ｂ）は、Ｚ軸方向に固定された磁界を有する材料であれば制限はないが、Ｆｅ、Ｃｏ、Ｎｉ等の強磁性遷移金属元素を含む材料を使用することが望ましい。
補助磁性層（５ｂ）を備えた場合、磁気抵抗効果素子自体が垂直磁界を印加することができるため、書き込み動作において外部磁界Ｈ0を印加しなくてもよい。
補助磁性層（５ｂ）を備えた場合、磁気抵抗効果素子自体が垂直磁界を印加することができるため、書き込み動作において外部磁界Ｈ0を印加しなくてもよい。
（実施の形態８）
図８Ａ、図８Ｂ、図８Ｃに、実施の形態８として、チャネル層（１）の形状を書き込み電流ＩCの方向（Ｘ軸方向）に延伸された平面形状とした場合の、非磁性挿入層（２ｄ）を備える実施の形態３、及び、参照層（４）を備える実施の形態４の両要素を含む磁気抵抗効果素子の正面図、側面図、上面図を示す。
図８Ａ、図８Ｂ、図８Ｃに、実施の形態８として、チャネル層（１）の形状を書き込み電流ＩCの方向（Ｘ軸方向）に延伸された平面形状とした場合の、非磁性挿入層（２ｄ）を備える実施の形態３、及び、参照層（４）を備える実施の形態４の両要素を含む磁気抵抗効果素子の正面図、側面図、上面図を示す。
図８Ａ、図８Ｂ、図８Ｃにおける各層の一例は、チャネル層（１）：Ｐｔ（膜厚５ｎｍ）、障壁層非隣接磁性層（２ｂ）：Ｃｏ（膜厚２．１ｎｍ）、非磁性挿入層（２ｄ）：Ｔａ（膜厚０．２ｎｍ）、障壁層隣接磁性層（２ａ）：ＣｏＦｅＢ（膜厚１．４ｎｍ）、障壁層（３）：ＭｇＯ（膜厚１．４ｎｍ）、参照層（４）：ＣｏＦｅＢ（膜厚２．０ｎｍ）である。
図８Ａ、図８Ｂには、磁気抵抗効果素子の記録層（Ａ１）に対して、Ｚ軸方向に外部磁界Ｈ0が印加され、縦有効磁界が加えられている例が示されているが、前述したように補助磁性層（５ａ、５ｂ）が備えられた場合や、後述するように記録層（Ａ１）の磁化容易軸にＹ軸成分が含まれている場合は、外部磁界Ｈ0を印加しなくてもよい。
外部磁界Ｈ0が印加される場合、外部磁界Ｈ0の強度は１ｍＴ〜５００ｍＴ程度であり、５ｍＴ〜２００ｍＴ程度がより望ましい。
外部磁界Ｈ0が印加される場合、外部磁界Ｈ0の強度は１ｍＴ〜５００ｍＴ程度であり、５ｍＴ〜２００ｍＴ程度がより望ましい。
さらに、図８Ｄ、図８Ｅ、図８Ｆに、積層フェリ構造の参照層（Ｂ１）を備える実施の形態５のチャネル層（１）の形状を、書き込み電流ＩCの方向（Ｘ軸方向）に延伸された平面形状とした場合の、磁気抵抗効果素子の正面図、側面図、上面図を示す。
図８Ｇ、図８Ｈに、チャネル層（１）にＸ軸方向で電流を導入し、磁化方向がＹ軸方向である場合の、磁気抵抗効果素子（Ｙタイプ）の側面図を示す。
（実施の形態９）
図９Ａ〜図９Ｄに、実施の形態９として、実施の形態８の磁気抵抗効果素子においてデータ”１”を書き込む前後の状態、データ”０”を書き込む前後の状態を示す。
図９Ａ〜図９Ｄに、実施の形態９として、実施の形態８の磁気抵抗効果素子においてデータ”１”を書き込む前後の状態、データ”０”を書き込む前後の状態を示す。
図９Ａは、データ”０”が記録された磁気抵抗効果素子の状態である。記録層（Ａ１）の磁化方向が−Ｘ軸方向であり外部磁界Ｈ0が−Ｚ軸方向に印加された状態で、チャネル層（１）にパルス状の書き込み電流ＩCを−Ｘ軸方向に導入すると、チャネル層（１）を構成する重金属が有するスピンホール効果等により、スピン流Ｊｓが＋Ｚ軸方向に発生する。スピンが偏在するスピン流Ｊｓにより、記録層（Ａ１）にスピン軌道トルクが作用し、その結果、図９Ｂに示すように、記録層（Ａ１）の磁化方向が反転し、データ”１”が書き込まれる。
図９Ｃは、データ”１”が記録された磁気抵抗効果素子の状態である。記録層（Ａ１）の磁化方向が＋Ｘ軸方向であり外部磁界Ｈ0が−Ｚ軸方向に印加された状態で、チャネル層（１）にパルス状の書き込み電流ＩCをＸ軸方向に導入すると、チャネル層（１）を構成する重金属が有するスピンホール効果等により、スピン流Ｊｓが−Ｚ軸方向に発生する。スピンが偏在するスピン流Ｊｓにより、記録層（Ａ１）にスピン軌道トルクが作用し、その結果、図９Ｄに示すように、記録層（Ａ１）の磁化方向が反転し、データ”０”が書き込まれる。
書き込み電流ＩCのパルス幅は、書き込みに要する時間以上に設定され、各層の組成や膜厚、電流値や印加される磁界の強度等の条件によって変動する。具体例としては、３０ナノ秒未満、たとえば０．１ナノ秒〜１０ナノ秒、より好ましくは、０．３ナノ秒〜１０ナノ秒である。
実施の形態９の図９Ａにおいては、記録層（Ａ１）の磁化方向を−Ｘ軸方向に、外部磁界Ｈ0を−Ｚ軸方向に、書き込み電流ＩCを−Ｘ軸方向に構成したが、たとえば外部磁界Ｈ0と電流方向の関係が逆になってもよい。スピン流を発生させる材料のスピンホール角の符号に依存して適宜決定される。また、記録層（Ａ１）の磁化方向が−Ｘ軸方向のときをデータ”０”、Ｘ軸方向のときをデータ”１”としたが、逆であってもよい。
（実施の形態１０）
図１０に、記録層（Ａ１）の形状の実施の形態１０を示す。
記録層（Ａ１）の面内磁化容易軸は、チャネル層（１）への書き込み電流ＩCによりスピン軌道トルクが作用するＸ軸成分を有するものであればよいため、厳密にＸ軸方向である必要はなく、また、その形状も任意である。ただし、記録層（Ａ１）の面内（層内、Ｘ−Ｙ軸方向）の不均一性の範囲において、実質的に２回対称性を有していることが望ましい。
図１０に、記録層（Ａ１）の形状の実施の形態１０を示す。
記録層（Ａ１）の面内磁化容易軸は、チャネル層（１）への書き込み電流ＩCによりスピン軌道トルクが作用するＸ軸成分を有するものであればよいため、厳密にＸ軸方向である必要はなく、また、その形状も任意である。ただし、記録層（Ａ１）の面内（層内、Ｘ−Ｙ軸方向）の不均一性の範囲において、実質的に２回対称性を有していることが望ましい。
（実施の形態１１）
図１１に、記録層（Ａ１）の磁化容易軸が、厳密にＸ軸方向ではなく、Ｘ軸成分を有する実施の形態１１を示す。
チャネル層（１）の平面形状が矩形であり、記録層（Ａ１）、障壁層（３）、参照層（４）の平面形状が楕円であり、記録層の磁化容易軸がチャネル層（１）の電流の方向（Ｘ軸方向）に対してＸ−Ｙ軸方向に角度θを以って配置されたものである。
図１１に、記録層（Ａ１）の磁化容易軸が、厳密にＸ軸方向ではなく、Ｘ軸成分を有する実施の形態１１を示す。
チャネル層（１）の平面形状が矩形であり、記録層（Ａ１）、障壁層（３）、参照層（４）の平面形状が楕円であり、記録層の磁化容易軸がチャネル層（１）の電流の方向（Ｘ軸方向）に対してＸ−Ｙ軸方向に角度θを以って配置されたものである。
記録層（Ａ１）の磁化容易軸はＸ軸成分とＹ軸成分を有する。Ｙ軸成分を持たせることによって外部磁界Ｈ0、あるいは補助磁性層（５ａ、５ｂ）によるＺ軸方向の磁界を印加しなくても記録層（Ａ１）の磁化方向が反転可能である。
上記角度θは、Ｘ軸方向を０°としたとき、±３°〜±４５°、好ましくは、±３°〜±２５°となるように設定する。
なお、上記角度θは、外部磁界Ｈ0、あるいは補助磁性層（５ａ、５ｂ）によるＺ軸方向の磁界が印加されていない場合に好ましい値である。Ｚ軸方向の磁界を別途印加している場合は、たとえば０°〜±３°の範囲においても、書き込み動作は可能となる。
なお、上記角度θは、外部磁界Ｈ0、あるいは補助磁性層（５ａ、５ｂ）によるＺ軸方向の磁界が印加されていない場合に好ましい値である。Ｚ軸方向の磁界を別途印加している場合は、たとえば０°〜±３°の範囲においても、書き込み動作は可能となる。
（実施の形態１２）
図１２Ａに、実施の形態１２の一例として、１ビット分の磁気メモリセルの回路構成を示す。1ビット分の磁気メモリセル回路は、実施の形態８に示した磁気抵抗効果素子と、第１のビット線（ＢＬ１）、第２のビット線（ＢＬ２）、ワード線（ＷＬ）、グラウンド線（ＧＮＤ）、第１トランジスタ（Ｔｒ１）、第２トランジスタ（Ｔｒ２）、第１端子（Ｔ１）、第２端子（Ｔ２）、第３端子（Ｔ３）を備える。
図１２Ａに、実施の形態１２の一例として、１ビット分の磁気メモリセルの回路構成を示す。1ビット分の磁気メモリセル回路は、実施の形態８に示した磁気抵抗効果素子と、第１のビット線（ＢＬ１）、第２のビット線（ＢＬ２）、ワード線（ＷＬ）、グラウンド線（ＧＮＤ）、第１トランジスタ（Ｔｒ１）、第２トランジスタ（Ｔｒ２）、第１端子（Ｔ１）、第２端子（Ｔ２）、第３端子（Ｔ３）を備える。
磁気メモリセル回路にデータを書き込む場合は、第１のビット線（ＢＬ１）と第２のビット線（ＢＬ２）のレベル設定に差を設ける。これにより、チャネル層（１）に書き込み電流ＩCが導入され、記録層（Ａ１）の磁化方向が反転してデータが書き込まれる。
磁気メモリセル回路からデータを読み出す場合は、ワード線（ＷＬ）をアクティブレベルにしたあと、第１トランジスタ（Ｔｒ１）及び第２トランジスタ（Ｔｒ２）をＯＮにし、第１のビット線（ＢＬ１）及び第２のビット線（ＢＬ２）の両方をＨｉｇｈレベルに設定するか、片方をＨｉｇｈレベルに設定にして他方を開放する。これにより、チャネル層（１）→記録層（Ａ１）→障壁層（３）→参照層（Ｂ１）→第３端子（Ｔ３）→グラウンド線（ＧＮＤ）に読み出し電流が流れ、経路の抵抗値から記録データが読み出される。
図１２Ｂに、実施の形態１２の他の一例を示す。チャネル層（１）の一端部に接続される第１端子（Ｔ１）、他端部に接続される第２端子（Ｔ２）、及び、参照層（Ｂ１）に接続される第３端子（Ｔ３）のいずれもが基板側に設けられている。全ての端子を基板側に設けることによって、磁気抵抗効果素子の上部に配線が不要となり、セルサイズを小さくすることができる。
図１２Ｃに、実施の形態１２の他の一例を示す。第１端子（Ｔ１）及び第２端子（Ｔ２）は基板とは反対側に設けられ、第３端子（Ｔ３）は基板側に設けられている。入力信号が磁気抵抗効果素子の上部から供給される場合に、効率的にレイアウトすることができる。
実施の形態１２の磁気メモリセル回路構成は一例であり、書き込み時にはチャネル層に書き込み電流ＩCが導入され、読み出し時には障壁層（３）を挟む記録層（Ａ１）と参照層（Ｂ１）の磁気抵抗を読み取れる回路構成であればよい。
（実施の形態１３）
図１３に、実施の形態１３として、実施の形態１２の磁気メモリセルを複数個備える磁気メモリを示す。
磁気メモリは、メモリセルアレイ、Ｘドライバ、Ｙドライバ、コントローラを備える。メモリセルアレイは、アレイ状に配置された磁気メモリセルを有する。Ｘドライバは複数のワード線（ＷＬ）に接続され、Ｙドライバは複数のビット線（ＢＬ）に接続され、読み出し手段及び書き出し手段として機能する。
図１３に、実施の形態１３として、実施の形態１２の磁気メモリセルを複数個備える磁気メモリを示す。
磁気メモリは、メモリセルアレイ、Ｘドライバ、Ｙドライバ、コントローラを備える。メモリセルアレイは、アレイ状に配置された磁気メモリセルを有する。Ｘドライバは複数のワード線（ＷＬ）に接続され、Ｙドライバは複数のビット線（ＢＬ）に接続され、読み出し手段及び書き出し手段として機能する。
（実施の形態１４）
図１４に、実施の形態１４の熱安定性及び書き込み電流に関するデータを、従来例と比較して示す。（ａ）は従来例の磁気抵抗効果素子の構成、（ｂ）は実施の形態１４の構成を表した図であり、（ｃ）は記録層中の磁性層の膜厚の合計と飽和磁化の関係を示したグラフ、（ｄ）は記録層中の磁性層の膜厚の合計と膜面垂直方向の実効的な反磁界の関係を示したグラフである。
図１４に、実施の形態１４の熱安定性及び書き込み電流に関するデータを、従来例と比較して示す。（ａ）は従来例の磁気抵抗効果素子の構成、（ｂ）は実施の形態１４の構成を表した図であり、（ｃ）は記録層中の磁性層の膜厚の合計と飽和磁化の関係を示したグラフ、（ｄ）は記録層中の磁性層の膜厚の合計と膜面垂直方向の実効的な反磁界の関係を示したグラフである。
従来例の磁気抵抗効果素子の基本構成は、チャネル層（１）：Ｔａ、障壁層隣接磁性層（２ａ）：ＣｏＦｅＢ、障壁層（３）：ＭｇＯである。
一方、実施の形態１４の磁気抵抗効果素子の構成は、チャネル層（１）：Ｐｔ（５ｎｍ）、障壁層非隣接磁性層（２ｂ）：Ｃｏ（２．１ｎｍ）、非磁性挿入層（２ｄ）：Ｔａ（０．２ｎｍ）、障壁層隣接磁性層（２ａ）：ＣｏＦｅＢ（１．４ｎｍ）、障壁層（３）：ＭｇＯである。ここで実施の形態１４では、Ｃｏ層の有効的な膜厚が、非磁性挿入層（２ｄ）であるＴａとの相互拡散により０．７ｎｍ程度減少している。
一方、実施の形態１４の磁気抵抗効果素子の構成は、チャネル層（１）：Ｐｔ（５ｎｍ）、障壁層非隣接磁性層（２ｂ）：Ｃｏ（２．１ｎｍ）、非磁性挿入層（２ｄ）：Ｔａ（０．２ｎｍ）、障壁層隣接磁性層（２ａ）：ＣｏＦｅＢ（１．４ｎｍ）、障壁層（３）：ＭｇＯである。ここで実施の形態１４では、Ｃｏ層の有効的な膜厚が、非磁性挿入層（２ｄ）であるＴａとの相互拡散により０．７ｎｍ程度減少している。
従来例の磁気抵抗効果素子の基本構成でＣｏＦｅＢの膜厚ｔFMを１．４ｎｍ〜２．５ｎｍとしたとき、及び、実施の形態１４の磁気抵抗効果素子の磁化曲線から、飽和磁化Ｍｓ（Ｔ）を求めたのが（ｃ）に示すグラフである。
従来例においてＣｏＦｅＢの膜厚が増えると、飽和磁化Ｍｓはほぼ一定値を示し、その値は約１．５Ｔである。面内容易軸の材料を用いる場合には、熱安定性指数Δは飽和磁化の２乗と磁性層の膜厚に比例するために、ＣｏＦｅＢの膜厚が増えると、熱安定性も増加する。
一方、実施の形態１４ではＣｏＦｅＢは１．４ｎｍであり、記録層中の磁性層の有効的な膜厚の合計は２．９ｎｍである。この系において飽和磁化Ｍｓは約１．７Ｔであった。ＣｏＦｅＢの膜厚（１．４ｎｍ）で比較すると、飽和磁化Ｍｓは従来例の約１．１３倍であり、同じ膜厚の従来例と比較した場合に熱安定性も１．３倍程度に増加していると考えられる。
よって、実施の形態１４において障壁層隣接磁性層（２ａ）のＣｏＦｅＢの膜厚を１．４ｎｍと面内容易軸を有するように最小限にした場合であっても、障壁層非隣接磁性層（２ｂ）を挿入することにより、ＣｏＦｅＢの膜厚を増やしたものよりも１．３倍程度大きな熱安定性が得られることが分かる。
従来例においてＣｏＦｅＢの膜厚が増えると、飽和磁化Ｍｓはほぼ一定値を示し、その値は約１．５Ｔである。面内容易軸の材料を用いる場合には、熱安定性指数Δは飽和磁化の２乗と磁性層の膜厚に比例するために、ＣｏＦｅＢの膜厚が増えると、熱安定性も増加する。
一方、実施の形態１４ではＣｏＦｅＢは１．４ｎｍであり、記録層中の磁性層の有効的な膜厚の合計は２．９ｎｍである。この系において飽和磁化Ｍｓは約１．７Ｔであった。ＣｏＦｅＢの膜厚（１．４ｎｍ）で比較すると、飽和磁化Ｍｓは従来例の約１．１３倍であり、同じ膜厚の従来例と比較した場合に熱安定性も１．３倍程度に増加していると考えられる。
よって、実施の形態１４において障壁層隣接磁性層（２ａ）のＣｏＦｅＢの膜厚を１．４ｎｍと面内容易軸を有するように最小限にした場合であっても、障壁層非隣接磁性層（２ｂ）を挿入することにより、ＣｏＦｅＢの膜厚を増やしたものよりも１．３倍程度大きな熱安定性が得られることが分かる。
さらに、従来例の磁気抵抗効果素子の基本構成でＣｏＦｅＢの膜厚ｔFMを１．４ｎｍ〜２．５ｎｍとしたとき、及び、実施の形態１４の磁気抵抗効果素子の記録層の磁化曲線から、膜面垂直方向の実効的な反磁界ＨK effと真空透磁率μ0の積μ0ＨK eff（Ｔ）を求めたのが（ｄ）に示すグラフである。
従来例においてＣｏＦｅＢの膜厚が増えると、膜面垂直方向の実効的な反磁界ＨK effと真空透磁率μ0の積μ0ＨK eff（Ｔ）は減少し、その絶対値は増加することが分かる。膜面垂直方向の実効的な反磁界ＨK effの絶対値と書き込み電流ＩCの値は正の相関があるため、ＣｏＦｅＢの膜厚が増えると、書き込み電流ＩCも増加する。
一方、実施の形態１４では、記録層中の有効な磁性層の膜厚の合計が２．９ｎｍとなっても、膜面垂直方向の実効的な反磁界ＨK effと真空透磁率μ0の積μ0ＨK eff（Ｔ）の絶対値は１５０ｍＴ程度となり、従来例のＣｏＦｅＢの膜厚が１．４ｎｍ〜１．６ｎｍの場合の値（１００ｍＴ程度）とほぼ同等である。
よって、実施の形態１４においてＣｏＦｅＢの障壁層隣接磁性層（２ａ）に障壁層非隣接磁性層（２ｂ）が挿入され磁性層の膜厚の合計が２．９ｎｍに増加しても、従来例においてＣｏＦｅＢの膜厚を２．９ｎｍにした場合に比べると、８割程度低い書き込み電流で動作できると考えられる。
従来例においてＣｏＦｅＢの膜厚が増えると、膜面垂直方向の実効的な反磁界ＨK effと真空透磁率μ0の積μ0ＨK eff（Ｔ）は減少し、その絶対値は増加することが分かる。膜面垂直方向の実効的な反磁界ＨK effの絶対値と書き込み電流ＩCの値は正の相関があるため、ＣｏＦｅＢの膜厚が増えると、書き込み電流ＩCも増加する。
一方、実施の形態１４では、記録層中の有効な磁性層の膜厚の合計が２．９ｎｍとなっても、膜面垂直方向の実効的な反磁界ＨK effと真空透磁率μ0の積μ0ＨK eff（Ｔ）の絶対値は１５０ｍＴ程度となり、従来例のＣｏＦｅＢの膜厚が１．４ｎｍ〜１．６ｎｍの場合の値（１００ｍＴ程度）とほぼ同等である。
よって、実施の形態１４においてＣｏＦｅＢの障壁層隣接磁性層（２ａ）に障壁層非隣接磁性層（２ｂ）が挿入され磁性層の膜厚の合計が２．９ｎｍに増加しても、従来例においてＣｏＦｅＢの膜厚を２．９ｎｍにした場合に比べると、８割程度低い書き込み電流で動作できると考えられる。
以上より、実施の形態１４の磁気抵抗効果素子は、従来例と比較し、高い熱安定性指数Δと低い書き込み電流ＩCの特性を両立するものである。
なお、各実施の形態において示した層構成は順に隣接して配置していればよく、積層方法、積層順序、上下左右の向き等限定されない。
１ チャネル層
２ａ 障壁層隣接磁性層
２ｂ 障壁層非隣接磁性層
２ｃ 追加障壁層非隣接磁性層
２ｄ 非磁性挿入層
３ 障壁層
４ 参照層
４ａ、４ｃ 強磁性層
４ｂ 結合層
５ａ、５ｂ 補助磁性層
６ 導電層
Ａ１ 記録層
Ｂ１ 参照層
ＢＬ１ 第１のビット線
ＢＬ２ 第２のビット線
ＧＮＤ グラウンド線
Ｔ１ 第１端子
Ｔ２ 第２端子
Ｔ３ 第３端子
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
ＷＬ ワード線
２ａ 障壁層隣接磁性層
２ｂ 障壁層非隣接磁性層
２ｃ 追加障壁層非隣接磁性層
２ｄ 非磁性挿入層
３ 障壁層
４ 参照層
４ａ、４ｃ 強磁性層
４ｂ 結合層
５ａ、５ｂ 補助磁性層
６ 導電層
Ａ１ 記録層
Ｂ１ 参照層
ＢＬ１ 第１のビット線
ＢＬ２ 第２のビット線
ＧＮＤ グラウンド線
Ｔ１ 第１端子
Ｔ２ 第２端子
Ｔ３ 第３端子
Ｔｒ１ 第１トランジスタ
Ｔｒ２ 第２トランジスタ
ＷＬ ワード線
Claims (11)
- チャネル層と、
前記チャネル層に隣接して設けられ、強磁性体を含む記録層と、
前記記録層の前記チャネル層とは反対側に隣接して設けられ、絶縁体から構成される障壁層と、を備え、
前記記録層は、磁気特性の異なる膜からなる少なくとも２以上の磁性層を有し、
前記２以上の磁性層は、前記障壁層と隣接して設けられる１つの障壁層隣接磁性層と、前記障壁層と隣接しない１以上の障壁層非隣接磁性層を含み、
前記記録層の磁化方向は、前記チャネル層に導入される電流の方向の成分を有し、可変であり、
前記チャネル層に前記記録層と略平行方向の電流を導入することで、前記記録層の磁化方向が反転する、磁気抵抗効果素子。 - 前記記録層に含まれる少なくとも１以上の前記障壁層非隣接磁性層は、垂直磁気異方性を有し面内磁化容易軸となる磁気材料膜で構成される、請求項１に記載の磁気抵抗効果素子。
- 前記障壁層非隣接磁性層は、少なくともＣｏを含む膜、少なくともＣｏを含む積層膜、又は、少なくともＣｏ又はＭｎを含む合金膜であり、前記積層膜は２層以上の積層構造を有する、請求項１又は２に記載の磁気抵抗効果素子。
- 前記障壁層隣接磁性層は、少なくともＦｅを含み、
前記障壁層は少なくともＯを含む、請求項１〜３のいずれか一項に記載の磁気抵抗効果素子。 - 前記記録層を構成する前記２以上の磁性層間に非磁性挿入層が挿入される、請求項１に記載の磁気抵抗効果素子。
- 前記チャネル層は重金属を有する、請求項１に記載の磁気抵抗効果素子。
- 前記チャネル層に電流を導入することで、前記チャネル層の膜面垂直方向から前記記録層に対して加わる縦有効磁界によって、前記記録層の磁化方向が反転する、請求項１に記載の磁気抵抗効果素子。
- 前記記録層の磁化容易軸は、前記電流の方向に対し±２５°以内の方向である、請求項１に記載の磁気抵抗効果素子。
- 前記チャネル層は、導入される前記電流の方向に延伸された形状を有し、
前記記録層は、記録層面内において実質的に２回対称性の形状を有し、その長手方向が前記電流の方向の成分を有する、請求項１に記載の磁気抵抗効果素子。 - 前記チャネル層に導入する電流のパルス幅が０．３〜１０ナノ秒である、請求項１に記載の磁気抵抗効果素子。
- 請求項１〜１０のいずれか一項に記載の磁気抵抗効果素子を備える、磁気メモリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018002111 | 2018-01-10 | ||
| JP2018002111 | 2018-01-10 | ||
| PCT/JP2018/046036 WO2019138778A1 (ja) | 2018-01-10 | 2018-12-14 | 磁気抵抗効果素子及び磁気メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019138778A1 true JPWO2019138778A1 (ja) | 2021-01-14 |
| JP7347799B2 JP7347799B2 (ja) | 2023-09-20 |
Family
ID=67219683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019564353A Active JP7347799B2 (ja) | 2018-01-10 | 2018-12-14 | 磁気抵抗効果素子及び磁気メモリ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11690299B2 (ja) |
| JP (1) | JP7347799B2 (ja) |
| KR (1) | KR20200099583A (ja) |
| WO (1) | WO2019138778A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021009607A1 (ja) * | 2019-07-12 | 2021-01-21 | ||
| CN115039235A (zh) * | 2020-03-13 | 2022-09-09 | Tdk株式会社 | 磁化旋转元件、磁阻效应元件、磁记录阵列、高频器件及磁化旋转元件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140312441A1 (en) * | 2013-04-17 | 2014-10-23 | T3Memory, Inc. | Novel spin hall effect magnetic-ram |
| WO2016021468A1 (ja) * | 2014-08-08 | 2016-02-11 | 国立大学法人東北大学 | 磁気抵抗効果素子、及び磁気メモリ装置 |
| JP2017059690A (ja) * | 2015-09-16 | 2017-03-23 | 株式会社東芝 | 磁気素子及び記憶装置 |
| JP2017059679A (ja) * | 2015-09-16 | 2017-03-23 | 株式会社東芝 | 磁気メモリ |
| JP2018026481A (ja) * | 2016-08-10 | 2018-02-15 | Tdk株式会社 | 磁気抵抗効果素子、熱履歴センサおよびスピングラス利用型磁気メモリ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3863484B2 (ja) * | 2002-11-22 | 2006-12-27 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| FR2966636B1 (fr) | 2010-10-26 | 2012-12-14 | Centre Nat Rech Scient | Element magnetique inscriptible |
| KR102078850B1 (ko) * | 2013-03-15 | 2020-02-18 | 삼성전자 주식회사 | 자기 메모리 소자 및 이에 대한 정보 쓰기 방법 |
| US20150091110A1 (en) | 2013-09-27 | 2015-04-02 | Charles C. Kuo | Perpendicular Spin Transfer Torque Memory (STTM) Device with Coupled Free Magnetic Layers |
| JP6448282B2 (ja) * | 2014-10-01 | 2019-01-09 | 株式会社東芝 | 磁気ヘッド、磁気ヘッドアセンブリ、磁気記録再生装置、および磁気ヘッドの製造方法 |
| US20170330070A1 (en) * | 2016-02-28 | 2017-11-16 | Purdue Research Foundation | Spin orbit torque based electronic neuron |
| US10121961B2 (en) * | 2017-02-01 | 2018-11-06 | Samsung Electronics Co., Ltd. | Magnetic devices including magnetic junctions having tilted easy axes and enhanced damping programmable using spin orbit torque |
| US10354709B2 (en) * | 2017-06-19 | 2019-07-16 | Regents Of The University Of Minnesota | Composite free magnetic layers |
| KR102142091B1 (ko) * | 2017-11-30 | 2020-08-06 | 한국과학기술연구원 | 스핀 궤도 토크 자성 메모리 |
-
2018
- 2018-12-14 JP JP2019564353A patent/JP7347799B2/ja active Active
- 2018-12-14 WO PCT/JP2018/046036 patent/WO2019138778A1/ja active Application Filing
- 2018-12-14 KR KR1020207021142A patent/KR20200099583A/ko not_active Application Discontinuation
- 2018-12-14 US US16/768,564 patent/US11690299B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140312441A1 (en) * | 2013-04-17 | 2014-10-23 | T3Memory, Inc. | Novel spin hall effect magnetic-ram |
| WO2016021468A1 (ja) * | 2014-08-08 | 2016-02-11 | 国立大学法人東北大学 | 磁気抵抗効果素子、及び磁気メモリ装置 |
| JP2017059690A (ja) * | 2015-09-16 | 2017-03-23 | 株式会社東芝 | 磁気素子及び記憶装置 |
| JP2017059679A (ja) * | 2015-09-16 | 2017-03-23 | 株式会社東芝 | 磁気メモリ |
| JP2018026481A (ja) * | 2016-08-10 | 2018-02-15 | Tdk株式会社 | 磁気抵抗効果素子、熱履歴センサおよびスピングラス利用型磁気メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7347799B2 (ja) | 2023-09-20 |
| WO2019138778A1 (ja) | 2019-07-18 |
| KR20200099583A (ko) | 2020-08-24 |
| US20210005808A1 (en) | 2021-01-07 |
| US11690299B2 (en) | 2023-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101683440B1 (ko) | 자기 메모리 소자 | |
| US10475474B2 (en) | Storage element | |
| US11776726B2 (en) | Dipole-coupled spin-orbit torque structure | |
| CN106887247B (zh) | 信息存储元件和存储装置 | |
| KR20170040334A (ko) | 자기 저항 효과 소자 및 자기 메모리 장치 | |
| JP5987613B2 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
| KR101983077B1 (ko) | 기억 소자의 제조 방법 | |
| KR101891829B1 (ko) | 기억 소자 및 메모리 장치 | |
| WO2014050379A1 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
| KR20160134598A (ko) | 자기 메모리 소자 | |
| JP7267623B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| US10177197B2 (en) | Magnetic junctions having elongated free layers | |
| WO2013080436A1 (ja) | 記憶素子、記憶装置 | |
| JP7169683B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| TWI422083B (zh) | Magnetic memory lattice and magnetic random access memory | |
| JP7347799B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| EP1793385A1 (en) | Spin transfer magnetic memory | |
| JP2012054439A (ja) | 記憶素子及び記憶装置 | |
| CN110366756A (zh) | 磁存储器、半导体装置、电子设备和读取磁存储器的方法 | |
| WO2013080437A1 (ja) | 記憶素子、記憶装置 | |
| JP2003174214A (ja) | 磁気抵抗効果膜、その製造方法およびそれを用いたメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A5211 Effective date: 20200528 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230831 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7347799 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |