JPWO2018056089A1 - Conductive film, touch panel, photomask, imprint template, laminate for forming conductive film, method for producing conductive film, and method for producing electronic device - Google Patents
Conductive film, touch panel, photomask, imprint template, laminate for forming conductive film, method for producing conductive film, and method for producing electronic device Download PDFInfo
- Publication number
- JPWO2018056089A1 JPWO2018056089A1 JP2018540967A JP2018540967A JPWO2018056089A1 JP WO2018056089 A1 JPWO2018056089 A1 JP WO2018056089A1 JP 2018540967 A JP2018540967 A JP 2018540967A JP 2018540967 A JP2018540967 A JP 2018540967A JP WO2018056089 A1 JPWO2018056089 A1 JP WO2018056089A1
- Authority
- JP
- Japan
- Prior art keywords
- conductor wiring
- conductive film
- side end
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
- H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
Abstract
導体配線が視認されにくい導電性フィルム、タッチパネル、フォトマスク、インプリントテンプレート、導電性フィルム形成用積層体、導電性フィルムの製造方法、および電子デバイスの製造方法を提供する。導電性フィルムは基材と基材の少なくとも一方の面に設けられる導体配線とを有する。導体配線は長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上である。かつ導体配線の両方の側端面はそれぞれパワースペクトルＰ（ｆ）は下記数式を満たす。Provided are a conductive film, a touch panel, a photomask, an imprint template, a laminate for forming a conductive film, a method for manufacturing a conductive film, and a method for manufacturing an electronic device. The conductive film has a base material and a conductor wiring provided on at least one surface of the base material. In the conductor wiring, the line edge roughness of both side end faces in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values. In addition, the power spectrum P (f) of each side end face of the conductor wiring satisfies the following formula.
Description
本発明は、導体配線を有する導電性フィルム、導電性フィルムを備えるタッチパネル、導電性フィルムの製造に利用されるフォトマスク、インプリントテンプレートおよび導電性フィルム形成用積層体、導電性フィルムの製造方法、ならびに電子デバイスの製造方法に関し、特に、導体配線の２次元的なパターンを制御した導電性フィルム、導電性フィルムを備えるタッチパネル、導電性フィルムの製造に利用されるフォトマスク、インプリントテンプレートおよび導電性フィルム形成用積層体、導電性フィルムの製造方法、ならびに電子デバイスの製造方法に関する。 The present invention relates to a conductive film having conductive wiring, a touch panel provided with a conductive film, a photomask used for manufacturing a conductive film, an imprint template and a laminate for forming a conductive film, a method for manufacturing a conductive film, In particular, the present invention relates to a method for manufacturing an electronic device, and in particular, a conductive film in which a two-dimensional pattern of conductor wiring is controlled, a touch panel provided with a conductive film, a photomask used for manufacturing a conductive film, an imprint template, and conductivity. The present invention relates to a film-forming laminate, a method for producing a conductive film, and a method for producing an electronic device.
近年、携帯電話およびタブレット端末のような各種電子機器の入力装置としてタッチパネルが著しく普及してきている。
タッチパネルは、抵抗膜方式、静電容量方式、赤外線走査方式、再帰反射方式、および表面弾性波方式等の様々な方式が存在する。タッチパネルは、一般的には電極部材として、ガラス板またはポリエチレンテレフタレートフィルム等からなる基材に透明導電膜を形成したものが使用されている。しかし、ＩＴＯ（Indium Tin Oxide）膜からなる透明導電膜は、インジウムというレアメタルが使用されるために高価である点、およびタッチパネルの大面積化を図るには、表面抵抗率等の抵抗が高い点で、低コスト化および大面積化への要求に対応することが難しい。In recent years, touch panels have become very popular as input devices for various electronic devices such as mobile phones and tablet terminals.
There are various types of touch panels such as a resistive film method, a capacitance method, an infrared scanning method, a retroreflection method, and a surface acoustic wave method. The touch panel generally uses a transparent conductive film formed on a substrate made of a glass plate or a polyethylene terephthalate film as an electrode member. However, the transparent conductive film made of ITO (Indium Tin Oxide) is expensive because a rare metal called indium is used, and has a high resistance such as surface resistivity to increase the area of the touch panel. Therefore, it is difficult to meet the demand for cost reduction and area increase.
そこで、ＩＴＯ薄膜の透明導電膜に代えて、透明基材に金属細線からなる金属メッシュを金属配線として形成したタッチパネル用電極部材が使用されるようになってきた。金属細線パターンにおいて、特に銅細線パターンは、低抵抗性、屈曲性および価格の観点から特に好ましいとされている。 Therefore, instead of the transparent conductive film of the ITO thin film, an electrode member for a touch panel in which a metal mesh made of fine metal wires is formed as a metal wiring on a transparent base material has been used. Among metal thin wire patterns, a copper thin wire pattern is particularly preferable from the viewpoints of low resistance, flexibility and cost.
しかし、メッシュからなる銅層をタッチパネル用電極部材に使用すると、外光が入射した際に、銅層からの反射光、または散乱光により、使用者が銅層を視認できてしまう、いわゆる、骨見えの問題が発生する。現在、最も普及している静電容量方式のタッチパネルに関して、透明基材の表裏の両方に、金属細線が特定のパターン状に形成されているものについては、透明基材の表裏の両方の金属配線に対して、骨見えの問題が生じる。
上述の骨見えに対し、金属配線の表面に黒化処理を施す方法、および金属配線に視認性改善層設ける方法等が知られている。However, when a copper layer made of mesh is used for an electrode member for a touch panel, when external light is incident, the user can visually recognize the copper layer by reflected light or scattered light from the copper layer, so-called bone Visual problems occur. Currently, the most popular capacitive touch panel has thin metal wires in a specific pattern on both the front and back sides of the transparent substrate. On the other hand, the problem of bone appearance arises.
For the above-mentioned bone appearance, a method of blackening the surface of the metal wiring and a method of providing a visibility improving layer on the metal wiring are known.
また、視認性に関しては、視認性改善層を導入した場合においても、入射光の方向と、配線のなす角度の関係によって、筋状の光が発生する方向、すなわち、明らかに視認できる方向と、筋状の光が発生しない方向、すなわち、明らかに視認できない方向が存在する。これは配線からの光の散乱指向性に起因する。つまり視認のしやすさに関して、配線配置角度の角度依存性が大きいという問題がある。
例えば、金属細線を用い略菱形形状を有する複数のＹ電極パターンと、複数のＸ電極パターンとを形成したタッチパネルでは、タッチパネルを視認する際、エッジラフネスが光の波長よりも十分に小さければ、周囲からの指向性の高い光によって、筋状の光の反射が発生することがある。この筋状の光の反射の発生する方向から配線を観察すると、配線の存在を観察者に視認しやすくさせる。しかしながら、観察者の観察方向によっては筋状の光が視認されることはない。つまり、ある角度で極めて視認しやすく、ある角度で視認できない。つまり、視認性の配線角度の角度依存性が大きくなる。
散乱指向性をなくし、筋状の光を見えにくくする技術として、例えば、表面を荒らす等の方法が考えられる。しかしながら、こうした技術は、高さ方向を含む３次元的パターン形成と制御が必要となり、製造上のプロセス難易度が上がることから現実的に適切に制御することが難しい。As for visibility, even when a visibility improving layer is introduced, the direction in which streak of light is generated depending on the relationship between the direction of incident light and the angle formed by the wiring, that is, the direction that can be clearly seen, There are directions in which no streak of light is generated, that is, directions that are not clearly visible. This is due to the directivity of light scattering from the wiring. That is, there is a problem that the angle dependency of the wiring arrangement angle is large with respect to ease of visual recognition.
For example, in a touch panel in which a plurality of Y electrode patterns having a substantially rhombus shape using a thin metal wire and a plurality of X electrode patterns are formed, if the edge roughness is sufficiently smaller than the wavelength of light when the touch panel is viewed, Reflection of streak-like light may occur due to light having high directivity. When the wiring is observed from the direction in which the streak of light is reflected, the presence of the wiring is easily recognized by the observer. However, the streak of light is not visually recognized depending on the observation direction of the observer. That is, it is very easy to visually recognize at a certain angle and cannot be visually recognized at a certain angle. That is, the dependency of visibility on the wiring angle is increased.
As a technique for eliminating the scattering directivity and making it difficult to see the streak of light, for example, a method of roughening the surface can be considered. However, such a technique requires formation and control of a three-dimensional pattern including the height direction, and increases the difficulty of the manufacturing process, so that it is difficult to control appropriately in practice.
配線に関し、例えば、特許文献１には、貼合わせ適性に優れた透明導電性フィルムとして、フィルム基材と、フィルム基材の片面に形成された透明導電膜からなる透明電極パターンと、透明電極パターンが形成されたフィルム基材上の周縁部に引き回されて透明電極パターンの端部と接続される、透明導電膜より低抵抗の材料からなる厚膜回路パターンとを備え、厚膜回路パターンが０．０５〜１００μｍの膜厚で、なおかつ少なくとも一方のラインエッジをギザキザ形状に形成されている透明導電性フィルムが記載されている。特許文献１では、ギザキザ形状の凸部ピークから隣の凸部ピークまでの距離が１０〜６００μｍである。 Regarding wiring, for example, in Patent Document 1, as a transparent conductive film excellent in bonding suitability, a transparent electrode pattern including a film substrate, a transparent conductive film formed on one side of the film substrate, and a transparent electrode pattern A thick film circuit pattern made of a material having a resistance lower than that of the transparent conductive film, which is routed to the peripheral portion on the film substrate on which the film is formed and connected to the end of the transparent electrode pattern. A transparent conductive film having a film thickness of 0.05 to 100 μm and at least one line edge formed in a jagged shape is described. In Patent Document 1, the distance from the convex peak having a jagged shape to the adjacent convex peak is 10 to 600 μm.
特許文献２には、基板上に導電性膜を形成するステップ、導電性膜上にエッチングレジストパターンを形成するステップ、およびエッチングレジストパターンを利用して導電性膜をオーバーエッチングすることによって、エッチングレジストパターンの幅より小さい線幅を有する第１導電性パターンを形成するステップを含み、エッチングレジストパターンのラインエッジラフネス（ＬＥＲ）は、形成しようとする第１導電性パターンの線幅の１／２以下に調節されるタッチスクリーンの製造方法が記載されている。 In Patent Document 2, an etching resist is formed by forming a conductive film on a substrate, forming an etching resist pattern on the conductive film, and overetching the conductive film using the etching resist pattern. Forming a first conductive pattern having a line width smaller than the pattern width, wherein the line edge roughness (LER) of the etching resist pattern is ½ or less of the line width of the first conductive pattern to be formed A touch screen manufacturing method is described.
上述のように骨見えに対して、視認性の配線角度の角度依存性を減らすことが困難である。
また、特許文献１および特許文献２では、配線に関し、形状を規定しているが、上述の骨見えに対することは考慮したものではなく、視認性の改善に有効ではない。なお、特許文献１では、ギザキザ形状の凸部ピークから隣の凸部ピークまでの距離を１０〜６００μｍとしているが、視認性の観点からは有効な形状ではない。As described above, it is difficult to reduce the dependency of visibility on the wiring angle with respect to bone appearance.
Moreover, in patent document 1 and patent document 2, although the shape is prescribed | regulated regarding wiring, it does not consider to the above-mentioned bone appearance, and is not effective for the improvement of visibility. In Patent Document 1, although the distance from the convex peak of the jagged shape to the adjacent convex peak is 10 to 600 μm, it is not an effective shape from the viewpoint of visibility.
本発明の目的は、前述の従来技術に基づく問題点を解消し、導体配線が視認されにくい導電性フィルム、タッチパネル、フォトマスク、インプリントテンプレート、導電性フィルム形成用積層体、導電性フィルムの製造方法、および電子デバイスの製造方法を提供することにある。 The object of the present invention is to solve the problems based on the above-mentioned prior art, and to produce a conductive film, a touch panel, a photomask, an imprint template, a laminate for forming a conductive film, and a conductive film in which conductor wiring is difficult to be visually recognized. It is to provide a method and a method of manufacturing an electronic device.
上述の目的を達成するために、本発明は、基材と、基材の少なくとも一方の面に設けられる導体配線とを有し、導体配線は、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ導体配線の両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすことを特徴とする導電性フィルムを提供するものである。
導体配線は、金属層を有することが好ましい。
導体配線は、視認抑制層を有することが好ましい。
本発明の導電性フィルムを有することを特徴とするタッチパネルを提供するものである。The conductor wiring preferably has a metal layer.
The conductor wiring preferably has a visual suppression layer.
The present invention provides a touch panel having the conductive film of the present invention.
また、本発明は、基材と、基材の少なくとも一方の面に設けられる導体配線とを有する導電性フィルムの製造に用いられるフォトマスクであって、導体配線に対応する開口部を有し、開口部は、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ開口部の両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすことを特徴とするフォトマスクを提供するものである。
また、本発明は、基材と、基材の少なくとも一方の面に設けられる導体配線とを有する導電性フィルムの製造に用いられるインプリントテンプレートであって、導体配線に対応するパターン部を有し、パターン部は、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつパターン部の両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすことを特徴とするインプリントテンプレートを提供するものである。
また、本発明は、基材と、基材の少なくとも一方の面に設けられる導体配線とを有する導電性フィルムの製造に用いられる導電性フィルム形成用積層体であって、基材上に設けられ、導体配線となる導体層と、導体層上に設けられ、導体配線に対応する導体配線形成用部材とを有し、導体配線形成用部材は、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすことを特徴とする導電性フィルム形成用積層体を提供するものである。
本発明は、基材と、基材の少なくとも一方の面に設けられる導体配線とを有する導電性フィルムの製造方法であって、導体配線に対応する開口部が、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ開口部の両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすフォトマスクを用いたリソグラフィー法で、導体配線を形成することを特徴とする導電性フィルムの製造方法を提供するものである。
また、本発明は、基材と、基材の少なくとも一方の面に設けられる導体配線とを有する導電性フィルムの製造方法であって、導体配線に対応するパターン部が、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつパターン部の両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすインプリントテンプレートを用いたリソグラフィー法で、導体配線を形成することを特徴とする導電性フィルムの製造方法を提供するものである。
また、本発明は、基材と、基材の少なくとも一方の面に設けられる導体配線とを有する導電性フィルムを備える電子デバイスの製造方法であって、導体配線に対応する開口部が、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ開口部の両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすフォトマスクを用いたリソグラフィー法で、導体配線を形成することを特徴とする電子デバイスの製造方法を提供するものである。
また、本発明は、基材と、基材の少なくとも一方の面に設けられる導体配線とを有する導電性フィルムを備える電子デバイスの製造方法であって、導体配線に対応するパターン部が、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつパターン部の両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすインプリントテンプレートを用いたリソグラフィー法で、導体配線を形成することを特徴とする電子デバイスの製造方法を提供するものである。
本発明によれば、導体配線が視認されにくい導電性フィルムおよび導電性フィルムを備えるタッチパネルを得ることができる。
また、導体配線が視認されにくい導電性フィルムの製造に利用されるフォトマスク、インプリントテンプレートおよび導電性フィルム形成用積層体を得ることができる。
さらには、導体配線が視認されにくい導電性フィルム、および導電性フィルムを備える電子デバイスを製造することができる。ADVANTAGE OF THE INVENTION According to this invention, a touchscreen provided with the conductive film and conductive film with which a conductor wiring is hard to be visually recognized can be obtained.
In addition, a photomask, an imprint template, and a laminate for forming a conductive film, which are used for manufacturing a conductive film in which conductor wiring is difficult to be visually recognized, can be obtained.
Furthermore, it is possible to manufacture a conductive film in which the conductor wiring is hardly visible and an electronic device including the conductive film.
以下に、添付の図面に示す好適実施形態に基づいて、本発明の導電性フィルム、タッチパネル、フォトマスク、インプリントテンプレート、導電性フィルム形成用積層体、導電性フィルムの製造方法、および電子デバイスの製造方法を詳細に説明する。
なお、以下において数値範囲を示す「〜」とは両側に記載された数値を含む。例えば、εが数値α〜数値βとは、εの範囲は数値αと数値βを含む範囲であり、数学記号で示せばα≦ε≦βである。
「具体的な数値で表された角度」、「平行」、「垂直」および「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。
また、「同一」および「全部」等は、該当する技術分野で一般的に許容される誤差範囲を含む。
透明とは、光透過率が、波長３８０〜７８０ｎｍの可視光波長域において、８０％以上のことであり、好ましくは９０％以上、より好ましくは９５％以上のことである。
光透過率は、例えば、ＪＩＳ（日本工業規格） Ｋ ７３７５：２００８に規定される「プラスチック--全光線透過率および全光線反射率の求め方」を用いて測定されるものである。Hereinafter, based on preferred embodiments shown in the accompanying drawings, the conductive film, touch panel, photomask, imprint template, laminate for forming a conductive film, method for producing a conductive film, and electronic device of the present invention are described. The manufacturing method will be described in detail.
In the following, “to” indicating a numerical range includes numerical values written on both sides. For example, when ε is a numerical value α to a numerical value β, the range of ε is a range including the numerical value α and the numerical value β, and expressed by mathematical symbols, α ≦ ε ≦ β.
Unless otherwise specified, angles such as “an angle represented by a specific numerical value”, “parallel”, “vertical”, and “orthogonal” include an error range generally allowed in the corresponding technical field.
Further, “same” and “all” and the like include an error range that is generally allowed in the corresponding technical field.
The term “transparent” means that the light transmittance is 80% or more, preferably 90% or more, and more preferably 95% or more in the visible light wavelength range of 380 to 780 nm.
The light transmittance is measured using, for example, “Plastic—How to obtain total light transmittance and total light reflectance” defined in JIS (Japanese Industrial Standard) K 7375: 2008.
図１は本発明の実施形態の導電性フィルムを有する表示装置を示す模式図である。
図１に示すように、導電性フィルム１０は、表示装置２０の表示ユニット２２上に、例えば、透明層１８を介して設けられる。
導電性フィルム１０には、表面１０ａに保護層１２が設けられている。導電性フィルム１０はコントローラ１４に接続されている。
導電性フィルム１０および保護層１２でタッチセンサー１３が構成され、導電性フィルム１０、保護層１２およびコントローラ１４により、タッチパネル１６が構成される。タッチパネル１６と表示装置２０で、電子デバイスである表示機器２４が構成される。なお、電子デバイスは上述の表示機器２４に限定されるものではない。
保護層１２の表面１２ａが、表示ユニット２２の表示領域（図示せず）に表示された表示物の視認面となる。また、保護層１２の表面１２ａが、タッチパネル１６のタッチ面となる。FIG. 1 is a schematic view showing a display device having a conductive film according to an embodiment of the present invention.
As shown in FIG. 1, the conductive film 10 is provided on the display unit 22 of the display device 20 via, for example, a transparent layer 18.
The conductive film 10 has a protective layer 12 on the surface 10a. The conductive film 10 is connected to the controller 14.
The touch sensor 13 is configured by the conductive film 10 and the protective layer 12, and the touch panel 16 is configured by the conductive film 10, the protective layer 12, and the controller 14. The touch panel 16 and the display device 20 constitute a display device 24 that is an electronic device. The electronic device is not limited to the display device 24 described above.
The surface 12 a of the protective layer 12 serves as a viewing surface for a display object displayed in the display area (not shown) of the display unit 22. Further, the surface 12 a of the protective layer 12 becomes a touch surface of the touch panel 16.
コントローラ１４は静電容量式のタッチセンサーまたは抵抗膜式のタッチセンサーの検出に利用される公知のもので構成される。タッチセンサー１３では、保護層１２の表面１２ａに対する指等の接触により、静電容量式であれば、静電容量が変化した位置がコントローラ１４で検出される。抵抗膜式であれば、抵抗が変化した位置がコントローラ１４で検出される。
上述のようにタッチパネル１６は導電性フィルム１０を含むものであり、導電性フィルム１０をタッチパネル用電極部材として用いることができる。
導電性フィルム１０を含むタッチパネル１６は、抵抗膜方式、電磁誘導方式および静電容量方式等のいずれの方式であってもよい。なかでも、抵抗膜方式または静電容量方式のタッチパネルが好ましく、静電容量方式のタッチパネルがより好ましい。The controller 14 is composed of a publicly known one used for detection of a capacitive touch sensor or a resistive touch sensor. In the touch sensor 13, the position at which the electrostatic capacitance is changed is detected by the controller 14 in the case of the electrostatic capacitance type by contact of the finger or the like with the surface 12 a of the protective layer 12. In the case of the resistance film type, the controller 14 detects the position where the resistance has changed.
As described above, the touch panel 16 includes the conductive film 10, and the conductive film 10 can be used as an electrode member for a touch panel.
The touch panel 16 including the conductive film 10 may be any system such as a resistance film system, an electromagnetic induction system, and a capacitance system. Among these, a resistive touch panel or a capacitive touch panel is preferable, and a capacitive touch panel is more preferable.
保護層１２は、導電性フィルム１０を保護するためのものである。保護層１２は、その構成は、特に限定されるものではない。例えば、ガラス、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、またはポリメタクリル酸メチル樹脂（ＰＭＭＡ)等のアクリル樹脂が用いられる。保護層１２の表面１２ａは、上述のようにタッチ面となるため、必要に応じて表面１２ａにハードコート層を設けてもよい。 The protective layer 12 is for protecting the conductive film 10. The configuration of the protective layer 12 is not particularly limited. For example, an acrylic resin such as glass, polycarbonate (PC), polyethylene terephthalate (PET), or polymethyl methacrylate resin (PMMA) is used. Since the surface 12a of the protective layer 12 serves as a touch surface as described above, a hard coat layer may be provided on the surface 12a as necessary.
透明層１８は、光学的に透明であり、電気的に絶縁性を有するものであり、かつ安定して導電性フィルム１０を固定することができれば、その構成は、特に限定されるものではない。透明層１８としては、例えば、光学的に透明な粘着剤（ＯＣＡ、Optical Clear Adhesive）およびＵＶ（Ultra Violet）硬化樹脂等の光学的に透明な樹脂（ＯＣＲ、Optical Clear Resin）を用いることができる。また、透明層１８は部分的に中空でもよい。
なお、透明層１８を設けることなく、表示ユニット２２上に隙間をあけて導電性フィルム１０を離間して設ける構成でもよい。この隙間のことをエアギャップともいう。The configuration of the transparent layer 18 is not particularly limited as long as it is optically transparent and electrically insulative, and can stably fix the conductive film 10. As the transparent layer 18, for example, optically transparent adhesive (OCA, Optical Clear Adhesive) and optically transparent resin (OCR, Optical Clear Resin) such as UV (Ultra Violet) cured resin can be used. . Further, the transparent layer 18 may be partially hollow.
Note that the conductive film 10 may be provided separately on the display unit 22 with a gap without providing the transparent layer 18. This gap is also called an air gap.
表示装置２０は、表示領域（図示せず）を備える表示ユニット２２を有するものであり、例えば、液晶表示装置である。この場合、表示ユニット２２は、液晶表示セルである。なお、表示装置は、液晶表示装置に限定されるものではなく、有機ＥＬ（Organic electro luminescence）表示装置でもよく、この場合、表示ユニットは、有機ＥＬ（Organic electro luminescence）素子である。
本発明の電子デバイスは、導電性フィルム１０またはタッチパネル１６を有するものであり、導電性フィルム１０またはタッチパネル１６を有すれば、特に限定されるものではない。電子デバイスとしては、例えば、上述の表示機器２４が挙げられる。電子デバイスとして、具体的には、携帯電話、スマートフォン、携帯情報端末、カーナビゲーションシステム、およびタブレット端末等が挙げられる。The display device 20 includes a display unit 22 having a display area (not shown), and is, for example, a liquid crystal display device. In this case, the display unit 22 is a liquid crystal display cell. The display device is not limited to a liquid crystal display device, and may be an organic EL (Organic electroluminescence) display device. In this case, the display unit is an organic EL (Organic electroluminescence) element.
The electronic device of the present invention has the conductive film 10 or the touch panel 16, and is not particularly limited as long as the conductive device has the conductive film 10 or the touch panel 16. Examples of the electronic device include the display device 24 described above. Specific examples of the electronic device include a mobile phone, a smartphone, a portable information terminal, a car navigation system, and a tablet terminal.
導電性フィルム１０は、例えば、静電容量式のタッチセンサーに利用されるものである。基材と、基材の少なくとも一方の面に設けられる導体配線とを有する。導体配線は、後述のように、両方の側端面がラインエッジラフネスの規定とパワースペクトルの規定を満たすものである。
図２は本発明の実施形態の導電性フィルムを用いたタッチセンサーを示す模式的平面図であり、図３は本発明の実施形態の導電性フィルムの構成の第１の例を示す模式的断面図である。The conductive film 10 is used for, for example, a capacitive touch sensor. It has a base material and conductor wiring provided on at least one surface of the base material. As will be described later, in the conductor wiring, both side end surfaces satisfy the definition of line edge roughness and the specification of power spectrum.
FIG. 2 is a schematic plan view showing a touch sensor using the conductive film of the embodiment of the present invention, and FIG. 3 is a schematic cross section showing a first example of the configuration of the conductive film of the embodiment of the present invention. FIG.
導電性フィルム１０では、基材に、例えば、透明基板３０を用いる。導電性フィルム１０は、具体的には、図２に示すように、基材である透明基板３０の表面３０ａ上にそれぞれ第１の方向Ｄ１に沿って延びると共に第１の方向Ｄ１に直交する第２の方向Ｄ２に並列配置された複数の第１の検出電極３２が形成され、複数の第１の検出電極３２に電気的に接続された複数の第１の周辺配線３３が互いに近接して配列されている。複数の第１の周辺配線３３は透明基板３０の一辺３０ｃにて１つの端子３９にまとめられている。複数の第１の周辺配線３３をまとめて第１の周辺配線部５０という。 In the conductive film 10, for example, a transparent substrate 30 is used as a base material. Specifically, as shown in FIG. 2, the conductive film 10 extends along the first direction D1 on the surface 30a of the transparent substrate 30 as a base material, and is orthogonal to the first direction D1. A plurality of first detection electrodes 32 arranged in parallel in two directions D2 are formed, and a plurality of first peripheral wirings 33 electrically connected to the plurality of first detection electrodes 32 are arranged close to each other. Has been. The plurality of first peripheral wirings 33 are grouped into one terminal 39 on one side 30 c of the transparent substrate 30. The plurality of first peripheral wirings 33 are collectively referred to as a first peripheral wiring unit 50.
透明基板３０の裏面３０ｂ（図３参照）上には、それぞれ第２の方向Ｄ２に沿って延び、かつ第１の方向Ｄ１に並列配置された複数の第２の検出電極３４が形成され、複数の第２の検出電極３４に電気的に接続された複数の第２の周辺配線３５が互いに近接して配列されている。複数の第２の周辺配線３５は透明基板３０の一辺３０ｃにて１つの端子３９にまとめられている。複数の第２の周辺配線３５をまとめて第２の周辺配線部５２という。
第２の検出電極３４は第１の検出電極３２に対して少なくとも一部を重ねて離間して層状に配置されている。より具体的には、透明基板３０の一方の面に対して垂直な方向Ｄｎ（図３参照）から見た際に、第２の検出電極３４は第１の検出電極３２に対して少なくとも一部を重ねて配置されている。第１の検出電極３２と第２の検出電極３４を重ねた積層方向は上述の垂直な方向Ｄｎ（図３参照）と同じ方向である。複数の第１の検出電極３２と複数の第２の検出電極３４とでセンサー部３６が構成される。A plurality of second detection electrodes 34 extending along the second direction D2 and arranged in parallel in the first direction D1 are formed on the back surface 30b (see FIG. 3) of the transparent substrate 30. A plurality of second peripheral wirings 35 electrically connected to the second detection electrode 34 are arranged close to each other. The plurality of second peripheral wirings 35 are grouped into one terminal 39 on one side 30 c of the transparent substrate 30. The plurality of second peripheral wirings 35 are collectively referred to as a second peripheral wiring part 52.
The second detection electrode 34 is arranged in a layered manner so as to be at least partially overlapped and spaced apart from the first detection electrode 32. More specifically, the second detection electrode 34 is at least a part of the first detection electrode 32 when viewed from the direction Dn (see FIG. 3) perpendicular to the one surface of the transparent substrate 30. Are arranged in layers. The stacking direction in which the first detection electrode 32 and the second detection electrode 34 are overlapped is the same as the perpendicular direction Dn (see FIG. 3) described above. A plurality of first detection electrodes 32 and a plurality of second detection electrodes 34 constitute a sensor unit 36.
図２および図３に示すように、１つの透明基板３０の表面３０ａに第１の検出電極３２を設け、裏面３０ｂに第２の検出電極３４を設けることにより、透明基板３０が収縮しても第１の検出電極３２と第２の検出電極３４との位置関係のズレを小さくすることができる。 2 and 3, even if the transparent substrate 30 contracts by providing the first detection electrode 32 on the front surface 30a of one transparent substrate 30 and providing the second detection electrode 34 on the back surface 30b. Deviations in the positional relationship between the first detection electrode 32 and the second detection electrode 34 can be reduced.
第１の検出電極３２および第２の検出電極３４は、いずれも導体配線４０で構成されており、開口部を備えるメッシュパターンを有する。第１の検出電極３２および第２の検出電極３４のメッシュパターンについては、後に詳細に説明する。
第１の周辺配線３３および第２の周辺配線３５は、導体配線４０で形成されてもよく、また導体配線４０とは線幅および厚み等が異なる導電配線で構成されていてもよい。第１の周辺配線３３および第２の周辺配線３５は、例えば、帯状の導体で形成されていてもよい。導電性フィルム１０の各構成部材については、後に詳細に説明する。
導電性フィルム１０は、静電容量式タッチセンサーに限定されるものではなく、抵抗膜式タッチセンサーでもよい。抵抗膜式タッチセンサーでも複数の第１の検出電極３２と複数の第２の検出電極３４でセンサー部３６が構成される。Each of the first detection electrode 32 and the second detection electrode 34 is composed of a conductor wiring 40 and has a mesh pattern having an opening. The mesh pattern of the first detection electrode 32 and the second detection electrode 34 will be described in detail later.
The first peripheral wiring 33 and the second peripheral wiring 35 may be formed of a conductor wiring 40, or may be configured of a conductive wiring having a line width, a thickness, or the like different from that of the conductor wiring 40. The first peripheral wiring 33 and the second peripheral wiring 35 may be formed of, for example, a strip-shaped conductor. Each component of the conductive film 10 will be described in detail later.
The conductive film 10 is not limited to the capacitive touch sensor, but may be a resistive touch sensor. Even in the resistive touch sensor, a plurality of first detection electrodes 32 and a plurality of second detection electrodes 34 constitute a sensor unit 36.
導電性フィルム１０では、透明基板３０において、複数の第１の検出電極３２と複数の第２の検出電極３４とが平面視で重なって配置される領域がセンサー部３６である。センサー部３６は、静電容量式タッチセンサーにおいて、指等の接触、すなわち、タッチの検出が可能な領域である。表示装置２０の表示ユニット２２の表示領域上にセンサー部３６を重ねて、導電性フィルム１０が表示装置２０上に配置されている。このため、センサー部３６は可視領域でもある。表示領域上に画像が表示されれば、センサー部３６は画像表示領域となる。
透明基板３０において、第１の周辺配線部５０および第２の周辺配線部５２が形成されている領域には、例えば、遮光機能を有する装飾板(図示せず)が設けられる。装飾板で第１の周辺配線部５０および第２の周辺配線部５２を覆うことにより第１の周辺配線部５０および第２の周辺配線部５２が不可視とされる。In the conductive film 10, in the transparent substrate 30, a region where the plurality of first detection electrodes 32 and the plurality of second detection electrodes 34 are arranged to overlap in a plan view is the sensor unit 36. The sensor unit 36 is an area where a touch of a finger or the like, that is, a touch can be detected in the capacitive touch sensor. The conductive film 10 is disposed on the display device 20 so that the sensor unit 36 is overlaid on the display area of the display unit 22 of the display device 20. For this reason, the sensor part 36 is also a visible region. If an image is displayed on the display area, the sensor unit 36 becomes an image display area.
In the transparent substrate 30, for example, a decorative plate (not shown) having a light shielding function is provided in a region where the first peripheral wiring portion 50 and the second peripheral wiring portion 52 are formed. The first peripheral wiring portion 50 and the second peripheral wiring portion 52 are made invisible by covering the first peripheral wiring portion 50 and the second peripheral wiring portion 52 with the decorative plate.
装飾板は、タッチパネルの技術分野において加飾層と呼ばれるものである。装飾板としては、第１の周辺配線部５０および第２の周辺配線部５２を不可視とすることができれば、その構成は特に限定されるものではなく、公知の加飾層を用いることができる。装飾板の形成には、スクリーン印刷法、グラビア印刷法およびオフセット印刷法等の各種の印刷法、転写法、ならびに蒸着法を用いることができる。
不可視とは、第１の周辺配線部５０および第２の周辺配線部５２を視認できないことをいい、１０人の観察者が見た場合、１人も視認できないことを不可視という。The decorative plate is called a decorative layer in the technical field of touch panels. As a decorative board, if the 1st peripheral wiring part 50 and the 2nd peripheral wiring part 52 can be made invisible, the structure will not be specifically limited, A well-known decoration layer can be used. Various printing methods such as a screen printing method, a gravure printing method and an offset printing method, a transfer method, and a vapor deposition method can be used for forming the decorative plate.
The term “invisible” means that the first peripheral wiring portion 50 and the second peripheral wiring portion 52 cannot be visually recognized. When 10 observers see, it means that no one can visually recognize.
次に、第１の検出電極３２および第２の検出電極３４の導体配線の配線パターンについて説明する。
図４は本発明の実施形態の導電性フィルムの導体配線の配線パターンの一例を示す模式図である。
例えば、第１の検出電極３２および第２の検出電極３４は、いずれも配線パターンが開口部を備えるメッシュパターンである。具体的には、図４に示す配線パターン６０のように、例えば、格子状のパターンである。導体配線４０により、四角形状のセル６１が構成されており、セル６１が多数組み合わされて格子状のパターンが構成される。Next, the wiring pattern of the conductor wiring of the first detection electrode 32 and the second detection electrode 34 will be described.
FIG. 4 is a schematic view showing an example of a wiring pattern of conductor wiring of the conductive film according to the embodiment of the present invention.
For example, each of the first detection electrode 32 and the second detection electrode 34 is a mesh pattern in which the wiring pattern includes an opening. Specifically, it is a lattice pattern, for example, like the wiring pattern 60 shown in FIG. The conductor wiring 40 forms a rectangular cell 61, and a large number of cells 61 are combined to form a lattice pattern.
配線パターン６０のセル６１の一辺の長さＰが短すぎると、開口率および透過率が低下し、それに伴って、透明性が劣化するという問題がある。反対に、セル６１の一辺の長さＰが長すぎると、導体配線４０が視認されやすくなる可能性がある。
配線パターン６０のセル６１の一辺の長さＰは特に限定されるものではないが、視認性の観点から、一辺の長さＰは５０〜５００μｍであることが好ましく、７５〜２５０μｍであることがさらに好ましい。セル６１の一辺の長さＰが上述の範囲である場合には、さらに透明性も良好に保つことが可能であり、表示装置の前面にとりつけた際に、違和感なく表示を視認することができる。
可視光透過率の点から、導体配線４０より形成される配線パターン６０の開口率は８５％以上であることが好ましく、９０％以上であることがさらに好ましく、９５％以上であることが最も好ましい。開口率とは、導体配線４０を除いた透光性部分が全体に占める割合であり、例えば、線幅６μｍ、セル６１の一辺の長さＰが２４０μｍの正方形の格子状の開口率は９５％である。If the length P of one side of the cell 61 of the wiring pattern 60 is too short, there is a problem that the aperture ratio and the transmittance are lowered, and accordingly, the transparency is deteriorated. On the other hand, if the length P of one side of the cell 61 is too long, the conductor wiring 40 may be easily visible.
The length P of one side of the cell 61 of the wiring pattern 60 is not particularly limited, but from the viewpoint of visibility, the length P of one side is preferably 50 to 500 μm, and preferably 75 to 250 μm. Further preferred. When the length P of one side of the cell 61 is in the above-described range, it is possible to keep the transparency better, and when the cell 61 is attached to the front surface of the display device, the display can be visually recognized without a sense of incongruity. .
From the viewpoint of visible light transmittance, the opening ratio of the wiring pattern 60 formed from the conductor wiring 40 is preferably 85% or more, more preferably 90% or more, and most preferably 95% or more. . The aperture ratio is the proportion of the entire light-transmitting portion excluding the conductor wiring 40. For example, the aperture ratio of a square lattice having a line width of 6 μm and a length of one side P of the cell 61 of 240 μm is 95%. It is.
図５は本発明の実施形態の導電性フィルムの導体配線を示す模式的斜視図である。図５において、図３に示す導電性フィルム１０と同一構成物には同一符号を付して、その詳細な説明は省略する。 FIG. 5 is a schematic perspective view showing conductor wiring of the conductive film of the embodiment of the present invention. 5, the same components as those of the conductive film 10 shown in FIG. 3 are denoted by the same reference numerals, and detailed description thereof is omitted.
図５に示すように、導体配線４０は、長手方向ＤＬと直交する方向Ｄｗの両方の側端面４０ｃ、４０ｄのラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上である。かつ導体配線４０の両方の側端面４０ｃ、４０ｄは、それぞれパワースペクトルＰ（ｆ）について下記数式（１）を満たす。なお、σは標準偏差を表し、下記数式（１）のｆは空間周波数を表し、単位はμｍ−１である。
導体配線４０の長手方向ＤＬとは、導体配線４０が延びる方向のことである、図４に示す配線パターン６０の導体配線４０では、長手方向ＤＬはセル６１の辺に平行な方向である。As shown in FIG. 5, the conductor wire 40 in the longitudinal direction D L perpendicular to the direction Dw of both side end surfaces 40c, line edge roughness and 40d is 0.7μm or more in each 3σ value. And both the side end surfaces 40c and 40d of the conductor wiring 40 satisfy | fill following numerical formula (1) about the power spectrum P (f), respectively. In addition, (sigma) represents a standard deviation, f of following Numerical formula (1) represents a spatial frequency, and a unit is (micro | micron | mu) -1 .
The longitudinal direction D L of the conductor wires 40 is that the direction in which the conductor wiring 40 extends, the conductor wiring 40 of the wiring pattern 60 shown in FIG. 4, the longitudinal direction D L is in a direction parallel to the edges of the cells 61 .
ラインエッジラフネスは、図５に示すように、導体配線４０の表面４０ａに対して垂直な方向から観察した場合の側端面４０ｃ、４０ｄでの方向Ｄｗの凹凸を表す。なお、導体配線４０の表面４０ａが平面でない場合には、透明基板３０の表面３０ａに対して垂直な方向から導体配線４０を観察した場合とする。
下記数式（１）は、ラインエッジラフネスの空間周波数の分布を表している、下記数式（１）の分母の単位は無次元であり、分子の単位はμｍ−１である。
下記数式（１）では０．２μｍ−１超としており、ある程度以上の周期の凹凸が存在することを表している。なお、下記数式（１）では０．２μｍ−１超としているが、０．２μｍ−１とは、目安の周期としては５μｍ程度である。
パワースペクトルＰ（ｆ）は側端面４０ｃ、４０ｄのラインエッジラフネスのパワースペクトルである。As shown in FIG. 5, the line edge roughness represents irregularities in the direction Dw on the side end faces 40c and 40d when observed from a direction perpendicular to the surface 40a of the conductor wiring 40. When the surface 40a of the conductor wiring 40 is not flat, it is assumed that the conductor wiring 40 is observed from a direction perpendicular to the surface 30a of the transparent substrate 30.
The following mathematical formula (1) represents the spatial frequency distribution of the line edge roughness, the denominator unit of the following mathematical formula (1) is dimensionless, and the numerator unit is μm −1 .
In the following numerical formula (1), it is set to be more than 0.2 μm −1 , which indicates that there are irregularities with a period of a certain degree or more. Note that although the following formula (1) in 0.2 [mu] m -1 greater, and 0.2 [mu] m -1, as the period of thumb is about 5 [mu] m.
The power spectrum P (f) is a line edge roughness power spectrum of the side end faces 40c and 40d.
ラインエッジラフネスおよびパワースペクトルについては、導体配線４０の両方の側端面４０ｃ、４０ｄのうち、側端面４０ｃまたは側端面４０ｄのいずれかだけが、満足するだけでは効果が得られない。
ラインエッジラフネスの値およびパワースペクトルＰ（ｆ）の数式（１）が、上述の条件を満たさない場合、導体配線の視認性の角度依存を改善する効果が弱い。Regarding the line edge roughness and power spectrum, an effect cannot be obtained if only one of the side end face 40c or the side end face 40d out of the side end faces 40c, 40d of the conductor wiring 40 is satisfied.
When the value of the line edge roughness and the formula (1) of the power spectrum P (f) do not satisfy the above-described conditions, the effect of improving the angle dependency of the visibility of the conductor wiring is weak.
なお、上述のようにラインエッジラフネスは３σ値で０．７μｍ以上であるが、その上限値は、導体配線４０が断線しない、または必要な導電率が得られる限りにおいては特に限定されるものではない。
ラインエッジラフネスが大きすぎると、場合によっては、導体配線４０の左端と右端が交差してしまう。これは導体配線４０が断線することを意味し、導電性フィルム１０として機能しなくなる。また、仮に導体配線４０が断線しなかったとしても、導体配線４０に部分的に極端に細い部分ができてしまう場合があり、このことで極端に抵抗が高くなる場合がある。このようなことを回避するように設計されれば、上述のラインエッジラフネスについて、上限値は特に限定されるものではない。As described above, the line edge roughness is 0.7 μm or more as a 3σ value, but the upper limit is not particularly limited as long as the conductor wiring 40 is not disconnected or a necessary conductivity is obtained. Absent.
If the line edge roughness is too large, the left end and the right end of the conductor wiring 40 may cross in some cases. This means that the conductor wiring 40 is disconnected and does not function as the conductive film 10. Even if the conductor wiring 40 is not disconnected, there may be a case where a part of the conductor wiring 40 is extremely thin, and the resistance may be extremely increased. If it is designed to avoid this, the upper limit value is not particularly limited for the above-described line edge roughness.
ラインエッジラフネスについては、配線パターン形成後に、ＳＥＭ（走査電子顕微鏡）を用いて、導体配線４０の表面４０ａ側から、導体配線４０の上方のＳＥＭ（走査電子顕微鏡）像を取得し、ＳＥＭ像に画像処理を施し、導体配線４０の両方の側端面４０ｃ、４０ｄのラインエッジを抽出することで、両方の側端面４０ｃ、４０ｄの配線の長さ方向の位置とラフネスの大きさの関係を表す関数を抽出することができる。両方の側端面４０ｃ、４０ｄの関数から、例えば、Jornal of Micro/Nanolithography, MEMS, and MOEMS 11(1),013004に記載されている定義に従って各側端面４０ｃ、４０ｄのラインエッジラフネスを求めることができる。さらに、抽出した両方の側端面４０ｃ、４０ｄの関数に対し、フーリエ変換を施すことで、各側端面４０ｃ、４０ｄのパワースペクトルを取得することができる。これにより、上述の数式（１）の値を求めることができる。
図５に示す導体配線４０の側端面４０ｃ、４０ｄの縁４０ｅについて、表面粗さはあってもなくてもよい。側端面４０ｃ、４０ｄの縁４０ｅの表面粗さが、視認性に与える影響は小さい。
Jornal of Micro/Nanolithography, MEMS, and MOEMS 11(1),013004に記載されている定義は、下記ＬＥＲ（ラインエッジラフネス）の３σの式で表される。Regarding the line edge roughness, an SEM (scanning electron microscope) image above the conductor wiring 40 is obtained from the surface 40a side of the conductor wiring 40 using the SEM (scanning electron microscope) after the wiring pattern is formed. By performing image processing and extracting line edges of both side end faces 40c and 40d of the conductor wiring 40, a function representing the relationship between the length direction position of both the side end faces 40c and 40d and the magnitude of the roughness Can be extracted. From the functions of both side end faces 40c, 40d, for example, the line edge roughness of each side end face 40c, 40d can be obtained according to the definition described in Journal of Micro / Nanolithography, MEMS, and MOEMS 11 (1), 013004. it can. Furthermore, the power spectrum of each side end surface 40c, 40d is acquirable by performing a Fourier transform with respect to the function of both the extracted side end surfaces 40c, 40d. Thereby, the value of the above-mentioned numerical formula (1) can be obtained.
The edge 40e of the side end faces 40c and 40d of the conductor wiring 40 shown in FIG. 5 may or may not have a surface roughness. The influence of the surface roughness of the edge 40e of the side end faces 40c, 40d on the visibility is small.
The definition described in Jornal of Micro / Nanolithography, MEMS, and MOEMS 11 (1), 013004 is expressed by the following 3σ equation of LER (line edge roughness).
上記ＬＥＲの式において、Ｎは、測定点の数であり、Ｘｉは、導体配線に沿った位置である。また、下記式に示すように、<Ｚ（Ｘｉ）>は平均値（適切な座標の選択によって０に設定することができる。）である。In the above LER equation, N is the number of measurement points, and X i is a position along the conductor wiring. Further, as shown in the following equation, <Z (X i )> is an average value (can be set to 0 by selecting appropriate coordinates).
導電性フィルム１０では、導体配線４０について、上述のようにラインエッジラフネスおよびパワースペクトルを規定して、２次元的なパターンを制御することにより、筋状の光の反射を抑制し、導体配線４０について、観察方向による視認性の相違を小さくすることができる。すなわち、導体配線４０について、視認性を低減することができる。
導電性フィルム１０を有するタッチパネル１６、および電子デバイスについても、上述のように、導体配線４０について、視認性を低減することができる。In the conductive film 10, the line wiring roughness and power spectrum are defined as described above for the conductor wiring 40 to control the two-dimensional pattern, thereby suppressing the reflection of streak-like light. The difference in visibility depending on the observation direction can be reduced. That is, the visibility of the conductor wiring 40 can be reduced.
Also about the touch panel 16 which has the electroconductive film 10, and an electronic device, visibility can be reduced about the conductor wiring 40 as mentioned above.
導電性フィルム１０は、図２および図３に示すものに、特に限定されるものではなく、例えば、図６に示す導電性フィルム１０のように１つの透明基板３０、３１に１つの検出電極を設ける構成でもよい。導電性フィルム１０は、１つの透明基板３０の表面３０ａに第１の検出電極３２が設けられ、透明基板３０の裏面３０ｂに、接着層５６を介して表面３１ａに第２の検出電極３４が設けられた透明基板３１が積層された構成でもよい。なお、透明基板３１は透明基板３０と同じ構成である。接着層５６は、上述の透明層１８と同じものを用いることができる。図６でも、第１の検出電極３２と第２の検出電極３４を重ねた積層方向は垂直な方向Ｄｎと同じ方向である。
また、導電性フィルム１０では、第１の検出電極３２と第２の検出電極３４の２つの検出電極を設ける構成としたが、これに限定されるものではない。例えば、図７に示すように、１つの透明基板３０の表面３０ａに第１の検出電極３２を設ける構成でもよい。The conductive film 10 is not particularly limited to those shown in FIGS. 2 and 3. For example, one detection electrode is provided on one transparent substrate 30, 31 like the conductive film 10 shown in FIG. 6. The structure provided may be sufficient. In the conductive film 10, the first detection electrode 32 is provided on the front surface 30 a of one transparent substrate 30, and the second detection electrode 34 is provided on the front surface 31 a via the adhesive layer 56 on the back surface 30 b of the transparent substrate 30. Alternatively, the transparent substrate 31 may be stacked. The transparent substrate 31 has the same configuration as the transparent substrate 30. The adhesive layer 56 can be the same as the transparent layer 18 described above. Also in FIG. 6, the stacking direction in which the first detection electrode 32 and the second detection electrode 34 are overlapped is the same direction as the perpendicular direction Dn.
In addition, although the conductive film 10 is configured to include the two detection electrodes of the first detection electrode 32 and the second detection electrode 34, the present invention is not limited to this. For example, as shown in FIG. 7, the first detection electrode 32 may be provided on the surface 30 a of one transparent substrate 30.
また、導電性フィルム１０は、検出電極と電気的に絶縁されたダミー電極を有する構成でもよい。この場合、図８に示すように、複数の第１の検出電極３２の第２の方向Ｄ２における間に、第１の検出電極３２と電気的に絶縁されたダミー電極６４を有する構成でもよい。
第１の検出電極３２とダミー電極６４とは隙間６５を設けて配置されている。ダミー電極６４は、隙間６５により第１の検出電極３２と電気的に絶縁され、検出電極としては機能しない。
ダミー電極６４は、隙間６５により第１の検出電極３２と電気的に絶縁されている以外は、第１の検出電極３２と同じメッシュパターンである。ダミー電極６４は、メッシュパターンを作製した後、第１の検出電極３２を作製する際に、第１の検出電極３２間にあるメッシュパターンを全部取り除くことなく、隙間６５となるメッシュパターンの領域だけを取り除くことにより形成することができる。
なお、図８では、第１の検出電極３２を例にして説明したが、第２の検出電極３４についても、第１の検出電極３２と同様に、上述のダミー電極６４を設ける構成とする。Moreover, the structure which has the dummy electrode electrically insulated from the detection electrode may be sufficient as the electroconductive film 10. FIG. In this case, as shown in FIG. 8, a configuration may be adopted in which a dummy electrode 64 electrically insulated from the first detection electrode 32 is provided between the plurality of first detection electrodes 32 in the second direction D2.
The first detection electrode 32 and the dummy electrode 64 are arranged with a gap 65 therebetween. The dummy electrode 64 is electrically insulated from the first detection electrode 32 by the gap 65 and does not function as a detection electrode.
The dummy electrode 64 has the same mesh pattern as the first detection electrode 32 except that the dummy electrode 64 is electrically insulated from the first detection electrode 32 by the gap 65. When the first detection electrode 32 is manufactured after the mesh pattern is formed, the dummy electrode 64 is not removed entirely from the mesh pattern between the first detection electrodes 32, and only the region of the mesh pattern that becomes the gap 65 is obtained. It can be formed by removing.
In FIG. 8, the first detection electrode 32 has been described as an example, but the second detection electrode 34 is also provided with the above-described dummy electrode 64 in the same manner as the first detection electrode 32.
また、導体配線４０単層に限定されるものではなく、導体配線４０は、少なくとも導電性を確保するために金属層を有するものであればよい。図９に示す導電性フィルム１０のように、導体配線４１としては、金属層４３に加えて、視認抑制層４５を有する構成であることが好ましい。視認抑制層４５は金属層４３の表面４３ａに形成されている。
なお、図９に示す導電性フィルム１０において、図３に示す導電性フィルム１０と同一構成物には同一符号を付して、その詳細な説明は省略する。
視認抑制層４５は、金属層４３を見えにくくして、結果として導体配線４１を見えにくくするものである。視認抑制層４５は、金属層４３を見えにくくすることができれば、特に限定されるものではなく、例えば、金属層４３を黒化処理して形成したものでもよい。視認抑制層４５は、導体配線４０の反射率を小さくすることができれば、特に限定されるものではなく、ＣｕＯ、ＡｇＯ、Ｐｄまたはカーボン等で構成され、これ以外にも窒化物で構成される。Moreover, it is not limited to the conductor wiring 40 single layer, The conductor wiring 40 should just have a metal layer in order to ensure electroconductivity at least. Like the conductive film 10 shown in FIG. 9, the conductor wiring 41 preferably has a visual suppression layer 45 in addition to the metal layer 43. The visual suppression layer 45 is formed on the surface 43 a of the metal layer 43.
In addition, in the conductive film 10 shown in FIG. 9, the same code | symbol is attached | subjected to the same structure as the conductive film 10 shown in FIG. 3, and the detailed description is abbreviate | omitted.
The visual suppression layer 45 makes the metal layer 43 difficult to see and consequently makes the conductor wiring 41 hard to see. The visual suppression layer 45 is not particularly limited as long as the metal layer 43 can be made difficult to see. For example, the visual suppression layer 45 may be formed by blackening the metal layer 43. The visual suppression layer 45 is not particularly limited as long as the reflectance of the conductor wiring 40 can be reduced, and is made of CuO, AgO, Pd, carbon, or the like, and is made of nitride other than this.
以下、導電性フィルム１０の各部材について説明する。
まず、第１の検出電極３２と第２の検出電極３４の導体配線４０について説明する。
導体配線４０の線幅ｗは、特に限定されるものではないが、第１の検出電極３２および第２の検出電極３４として適用される場合には、視認性がより抑制される理由から、導体配線４０の線幅ｗが５μｍ以下であり、かつ導体配線４０のピッチが３０〜５００μｍであることが好ましい。また、導体配線４０の線幅ｗは、視認性と抵抗率の観点から、０．５μｍ〜５μｍであることがより好ましく、０．８μｍ〜４μｍであることが更に好ましく、１μｍ〜３μｍであることが特に好ましい。導体配線のピッチとは、例えば、上述のセル６１の一辺の長さＰである。導体配線のピッチは視認性の観点から５０μｍ〜５００μｍがより好ましく、７５μｍ〜２５０μｍがさらに好ましい。
導体配線４０が周辺配線として適用される場合には、導体配線４０の線幅ｗは５００μｍ以下が好ましく、１００μｍ以下がより好ましく、５０μｍ以下が特に好ましい。線幅ｗが上述の範囲であれば、低抵抗の周辺配線を比較的容易に形成できる。Hereinafter, each member of the conductive film 10 will be described.
First, the conductor wiring 40 of the first detection electrode 32 and the second detection electrode 34 will be described.
The line width w of the conductor wiring 40 is not particularly limited. However, when it is applied as the first detection electrode 32 and the second detection electrode 34, the conductor width 40 is reduced because the visibility is further suppressed. It is preferable that the line width w of the wiring 40 is 5 μm or less, and the pitch of the conductor wiring 40 is 30 to 500 μm. Further, the line width w of the conductor wiring 40 is more preferably 0.5 μm to 5 μm, further preferably 0.8 μm to 4 μm, from the viewpoint of visibility and resistivity, and is 1 μm to 3 μm. Is particularly preferred. The pitch of the conductor wiring is, for example, the length P of one side of the cell 61 described above. The pitch of the conductor wiring is more preferably 50 μm to 500 μm, and further preferably 75 μm to 250 μm from the viewpoint of visibility.
When the conductor wiring 40 is applied as a peripheral wiring, the line width w of the conductor wiring 40 is preferably 500 μm or less, more preferably 100 μm or less, and particularly preferably 50 μm or less. If the line width w is in the above range, a low resistance peripheral wiring can be formed relatively easily.
導体配線４０が周辺配線として適用される場合、第１の検出電極３２および第２の検出電極３４と同じくメッシュパターンとすることもでき、その場合、線幅ｗは特に限定されるものではないが、５０μｍ以下が好ましく、１５μｍ以下がより好ましく、１０μｍ以下がさらに好ましく、９μｍ以下が特に好ましく、７μｍ以下が最も好ましく、０．５μｍ以上が好ましく、１．０μｍ以上がより好ましい。線幅ｗが上述の範囲であれば、低抵抗の周辺配線を比較的容易に形成できる。周辺配線をメッシュパターンとすることで、第１の検出電極３２および第２の検出電極３４を形成する際に、キセノンフラッシュランプからのパルス光を照射する工程において、検出電極と周辺配線の照射による低抵抗化の均一性を高めることができる他、粘着剤層を貼合した場合に、第１の検出電極３２および第２の検出電極３４と周辺配線のピール強度を一定にでき、面内分布が小さくできる点で好ましい。 When the conductor wiring 40 is applied as a peripheral wiring, it can be a mesh pattern as in the case of the first detection electrode 32 and the second detection electrode 34. In this case, the line width w is not particularly limited. 50 μm or less, preferably 15 μm or less, more preferably 10 μm or less, particularly preferably 9 μm or less, most preferably 7 μm or less, preferably 0.5 μm or more, and more preferably 1.0 μm or more. If the line width w is in the above range, a low resistance peripheral wiring can be formed relatively easily. By forming the peripheral wiring in a mesh pattern, when the first detection electrode 32 and the second detection electrode 34 are formed, in the step of irradiating the pulsed light from the xenon flash lamp, the detection electrode and the peripheral wiring are irradiated. In addition to increasing the uniformity of resistance reduction, when the adhesive layer is bonded, the peel strength of the first detection electrode 32 and the second detection electrode 34 and the peripheral wiring can be made constant, and the in-plane distribution can be achieved. Is preferable in that it can be reduced.
導体配線４０の厚みｔは、特に限定されるものではないが、１〜２００μｍが好ましく、５０μｍ以下であることがより好ましく、２０μｍ以下であることがさらに好ましく、０．０１〜９μｍであることが特に好ましく、０．０５〜５μｍであることが最も好ましい。厚みｔが上述の範囲であれば、低抵抗で、かつ耐久性に優れた検出電極を比較的容易に形成できる。
導体配線４０の線幅ｗおよび導体配線４０の厚みｔは、導体配線４０を含む導電性フィルム１０の断面画像を取得し、断面画像をパーソナルコンピュータに取り見込み、モニタに表示し、モニタ上で上述の導体配線４０の線幅ｗを規定する２箇所に、それぞれ水平線をひき、水平線間の長さを求める。これにより、導体配線４０の線幅ｗを得ることができる。また、導体配線４０の厚みｔを規定する２箇所に、それぞれ水平線をひき、水平線間の長さを求める。これにより、導体配線４０の厚みｔを得ることができる。The thickness t of the conductor wiring 40 is not particularly limited, but is preferably 1 to 200 μm, more preferably 50 μm or less, further preferably 20 μm or less, and 0.01 to 9 μm. Particularly preferred is 0.05 to 5 μm. When the thickness t is in the above range, a detection electrode having low resistance and excellent durability can be formed relatively easily.
The line width w of the conductor wiring 40 and the thickness t of the conductor wiring 40 are obtained by obtaining a cross-sectional image of the conductive film 10 including the conductor wiring 40, taking the cross-sectional image on a personal computer and displaying it on a monitor. A horizontal line is drawn at each of two locations defining the line width w of the conductor wiring 40 to obtain the length between the horizontal lines. Thereby, the line width w of the conductor wiring 40 can be obtained. Also, horizontal lines are drawn at two locations that define the thickness t of the conductor wiring 40, and the length between the horizontal lines is obtained. Thereby, the thickness t of the conductor wiring 40 can be obtained.
＜基材＞
基材は、導体配線を支持することができれば、その種類は特に限定されるものではく、透明基板であることが好ましい。透明とは、上述の通りであるため、その詳細な説明は省略する。
基材の厚みは、用途に応じて適宜設定することができるため特に限定されないが、通常、１０〜５０００μｍであることが好ましく、２５〜２５０μｍであることがより好ましく、５０〜１５０μｍであることがさらに好ましい。
また、基材の形状は特に限定されず、例えば、ロールの形で供給されるもの、巻き取れるほどには曲がらないが負荷をかけることによって湾曲するもの、曲がらないもののいずれであってもよい。
また、基材の構成は、単一の層からなる構成に限られるものではなく、複数の層が積層された構成を有していてもよい。複数の層が積層された構成を有する場合は、同一組成の層が積層されてもよく、また、異なった組成を有する複数の層が積層されてもよい。<Base material>
The type of the substrate is not particularly limited as long as it can support the conductor wiring, and is preferably a transparent substrate. Since transparent is as described above, a detailed description thereof is omitted.
The thickness of the substrate is not particularly limited because it can be appropriately set depending on the application, but is usually preferably 10 to 5000 μm, more preferably 25 to 250 μm, and more preferably 50 to 150 μm. Further preferred.
The shape of the substrate is not particularly limited, and may be, for example, one supplied in the form of a roll, one that does not bend enough to be wound, but one that is bent by applying a load, or one that does not bend.
Moreover, the structure of a base material is not restricted to the structure which consists of a single layer, You may have the structure by which the several layer was laminated | stacked. When it has the structure by which the several layer was laminated | stacked, the layer of the same composition may be laminated | stacked, and the several layer which has a different composition may be laminated | stacked.
＜透明基板＞
基材として透明基板が用いられる。上述の透明基板３０と透明基板３１は同じであるため、透明基板３０についてだけ説明する。透明基板３０は、第１の検出電極３２、第１の周辺配線３３、第２の検出電極３４および第２の周辺配線３５を支持するものである。
透明基板３０の材料としては、例えば、透明樹脂材料および透明無機材料等が挙げられる。
透明樹脂材料としては、具体的には、例えば、トリアセチルセルロース等のアセチルセルロース系樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート等のポリエステル系樹脂、ポリエチレン（ＰＥ）、ポリメチルペンテン、シクロオレフィンポリマー、シクロオレフィンコポリマー等のオレフィン系樹脂、ポリメチルメタクリレート等のアクリル系樹脂、ポリウレタン系樹脂、ポリエーテルサルホン、ポリカーボネート、ポリスルホン、ポリエーテル、ポリエーテルケトン、アクロニトリル、メタクリロニトリル等が挙げられる。
透明無機材料としては、具体的には、例えば、ソーダ硝子、カリ硝子、および鉛ガラス等の硝子、透光性圧電セラミックス（ＰＬＺＴ（チタン酸ジルコン酸ランタン鉛））等のセラミックス、石英、蛍石、ならびにサファイア等が挙げられる。<Transparent substrate>
A transparent substrate is used as the base material. Since the transparent substrate 30 and the transparent substrate 31 are the same, only the transparent substrate 30 will be described. The transparent substrate 30 supports the first detection electrode 32, the first peripheral wiring 33, the second detection electrode 34, and the second peripheral wiring 35.
Examples of the material of the transparent substrate 30 include a transparent resin material and a transparent inorganic material.
Specific examples of the transparent resin material include acetyl cellulose resins such as triacetyl cellulose, polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate, polyethylene (PE), polymethylpentene, and cycloolefin polymers. Olefin resin such as cycloolefin copolymer, acrylic resin such as polymethyl methacrylate, polyurethane resin, polyether sulfone, polycarbonate, polysulfone, polyether, polyether ketone, acrylonitrile, methacrylonitrile and the like.
Specific examples of the transparent inorganic material include glass such as soda glass, potassium glass, and lead glass, ceramics such as translucent piezoelectric ceramics (PLZT (lead lanthanum zirconate titanate zirconate)), quartz, and fluorite. And sapphire.
透明基板３０の好適態様の１つとしては、大気圧プラズマ処理、コロナ放電処理、および紫外線照射処理からなる群から選択される少なくとも１つの処理が施された処理済基板が挙げられる。上述の処理が施されることにより、処理された透明基板３０の面にはＯＨ基等の親水性基が導入され、第１の検出電極３２、第１の周辺配線３３、第２の検出電極３４、および第２の周辺配線３５と、透明基板３０との密着性がより向上する。
上述の処理の中でも、第１の検出電極３２、第１の周辺配線３３、第２の検出電極３４、および第２の周辺配線３５と、透明基板３０との密着性がより向上する点で、大気圧プラズマ処理が好ましい。One preferred embodiment of the transparent substrate 30 includes a treated substrate that has been subjected to at least one treatment selected from the group consisting of atmospheric pressure plasma treatment, corona discharge treatment, and ultraviolet irradiation treatment. By performing the above-described processing, a hydrophilic group such as an OH group is introduced to the surface of the processed transparent substrate 30, and the first detection electrode 32, the first peripheral wiring 33, and the second detection electrode are introduced. The adhesion between the transparent substrate 30 and the 34 and the second peripheral wiring 35 is further improved.
Among the above-described processes, the adhesion between the first detection electrode 32, the first peripheral wiring 33, the second detection electrode 34, the second peripheral wiring 35, and the transparent substrate 30 is further improved. Atmospheric pressure plasma treatment is preferred.
透明基板３０の他の好適態様としては、第１の検出電極３２、第１の周辺配線３３、第２の検出電極３４、および第２の周辺配線３５が設けられる面上に高分子を含む下塗り層を有することが好ましい。この下塗り層上に、第１の検出電極３２、第１の周辺配線３３、第２の検出電極３４、および第２の周辺配線３５を形成するための感光性層が形成されることにより、第１の検出電極３２、第１の周辺配線３３、第２の検出電極３４、および第２の周辺配線３５と、透明基板３０との密着性がより向上する。
下塗り層の形成方法は特に限定されるものではないが、例えば、高分子を含む下塗り層形成用組成物を基板上に塗布して、必要に応じて加熱処理を施す方法が挙げられる。下塗り層形成用組成物には、必要に応じて、溶媒が含まれていてもよい。溶媒の種類は特に限定されるものではないが、後述する感光性層形成用組成物で使用される溶媒が例示される。また、高分子を含む下塗り層形成用組成物として、高分子の微粒子を含むラテックスを使用してもよい。
下塗り層の厚みは特に限定されるものではないが、第１の検出電極３２、第１の周辺配線３３、第２の検出電極３４、および第２の周辺配線３５と、透明基板３０との密着性がより優れる点で、０．０２〜０．３μｍが好ましく、０．０３〜０．２μｍがより好ましい。
なお、必要に応じて、導電性フィルム１０は、透明基板３０と第１の検出電極３２と第２の検出電極３４との間に他の層として、上述の下塗り層以外に、例えば、アンチハレーション層を備えていてもよい。As another preferred embodiment of the transparent substrate 30, an undercoat containing a polymer is provided on the surface on which the first detection electrode 32, the first peripheral wiring 33, the second detection electrode 34, and the second peripheral wiring 35 are provided. It is preferable to have a layer. By forming a photosensitive layer for forming the first detection electrode 32, the first peripheral wiring 33, the second detection electrode 34, and the second peripheral wiring 35 on the undercoat layer, The adhesion between the first detection electrode 32, the first peripheral wiring 33, the second detection electrode 34, the second peripheral wiring 35, and the transparent substrate 30 is further improved.
A method for forming the undercoat layer is not particularly limited, and examples thereof include a method in which a composition for forming an undercoat layer containing a polymer is applied on a substrate and heat-treated as necessary. The undercoat layer forming composition may contain a solvent, if necessary. Although the kind of solvent is not specifically limited, The solvent used with the composition for photosensitive layer formation mentioned later is illustrated. Moreover, latex containing polymer fine particles may be used as the composition for forming an undercoat layer containing polymer.
The thickness of the undercoat layer is not particularly limited, but the first detection electrode 32, the first peripheral wiring 33, the second detection electrode 34, the second peripheral wiring 35 and the transparent substrate 30 are in close contact with each other. In terms of more excellent properties, 0.02 to 0.3 μm is preferable, and 0.03 to 0.2 μm is more preferable.
If necessary, the conductive film 10 may be, for example, antihalation other than the above-described undercoat layer as another layer between the transparent substrate 30, the first detection electrode 32, and the second detection electrode 34. A layer may be provided.
＜導体配線＞
導体配線４０は、電気導電性を有するものであり、例えば、金属、または合金で構成される。導体配線４０は、例えば、銅線または銀線で構成することができる。導体配線４０としては、上述のように、少なくとも導電性を確保するために金属層を有していればよい。<Conductor wiring>
The conductor wiring 40 has electrical conductivity and is made of, for example, a metal or an alloy. The conductor wiring 40 can be composed of, for example, a copper wire or a silver wire. As described above, the conductor wiring 40 may have a metal layer in order to ensure at least conductivity.
＜金属層＞
金属層に含まれる金属は特に限定されないが、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）およびパラジウム（Ｐｄ）からなる群から選択される少なくとも１種の金属を含有していることが好ましく、ＣｕおよびＡｌのうち、少なくとも一方を含有していることがより好ましく、Ｃｕを含有していることが更に好ましい。
また、金属層がＣｕを含有している場合、その含有量（原子組成比）は、コスト、加工性、抵抗率等の観点から、８０原子％以上であることが好ましく、９０原子％以上であることがより好ましい。
また、金属層がＡｌを含有している場合、その含有量（原子組成比）は、コスト、作製容易性、抵抗率等の観点から、８０原子％以上であることが好ましく、９０原子％以上であることがより好ましい。なお、上述の金属以外に、鉄（Ｆｅ）、クロム（Ｃｒ）、チタン（Ｔｉ）等が数質量％程度含有されていてもよい。
金属層の厚みは、パターニング時の加工性、表面抵抗等の観点から、０．０５〜３μｍであることが好ましく、０．１５〜２μｍであることがより好ましい。
金属層は、２つ以上の金属層が積層されたものであってもよく、例えば、Ｃｕを８０原子％以上含有する金属層と、Ａｌを８０質量％含有する金属層とが積層された構造であってもよい。<Metal layer>
The metal contained in the metal layer is not particularly limited, but at least one selected from the group consisting of copper (Cu), aluminum (Al), gold (Au), silver (Ag), nickel (Ni), and palladium (Pd). It preferably contains a seed metal, more preferably contains at least one of Cu and Al, and more preferably contains Cu.
Further, when the metal layer contains Cu, the content (atomic composition ratio) is preferably 80 atomic% or more from the viewpoint of cost, workability, resistivity, etc., and is 90 atomic% or more. More preferably.
Further, when the metal layer contains Al, the content (atomic composition ratio) is preferably 80 atomic% or more, and 90 atomic% or more from the viewpoints of cost, ease of production, resistivity, and the like. It is more preferable that In addition to the above-described metals, iron (Fe), chromium (Cr), titanium (Ti), or the like may be contained in an amount of several mass%.
The thickness of the metal layer is preferably 0.05 to 3 μm, more preferably 0.15 to 2 μm, from the viewpoints of workability during patterning, surface resistance, and the like.
The metal layer may be a laminate of two or more metal layers, for example, a structure in which a metal layer containing 80 atomic% or more of Cu and a metal layer containing 80 mass% of Al are laminated. It may be.
また、導体配線４０は、メッシュパターンの形成に好適な、金属銀およびゼラチン等の高分子バインダーが含有されたものでもよい。導体配線４０は、上述の金属または合金で構成されるものに限定されるものではなく、例えば、金属酸化物粒子、銀ペーストまたは銅ペースト等の金属ペースト、および銀ナノワイヤまたは銅ナノワイヤ等の金属ナノワイヤ粒子を含むものであってもよい。 The conductor wiring 40 may contain a polymer binder such as metallic silver and gelatin, which is suitable for forming a mesh pattern. The conductor wiring 40 is not limited to the above-described metal or alloy, and for example, metal oxide particles, metal paste such as silver paste or copper paste, and metal nanowire such as silver nanowire or copper nanowire. It may contain particles.
導体配線における金属層の形成方法は特に限定されるものではなく、例えば、基材上の全面に金属層を形成した後に、パターニングにより配線形状とすることができる。
基板上に金属層を形成する方法としては、例えば、真空成膜法である。より具体的には、電子線蒸着法、抵抗加熱蒸着法、レーザーアブレーション法、スパッタリング法、およびイオンビームスパッタ法等により、基板上に金属層を形成することができる。なお、これらの方法を２以上組み合わせて基板上に金属層を形成してもよく、電解めっき、または無電解めっき等の液相プロセスを組み合わせて基板上に金属層を形成してもよい。
また、基材上に形成した金属層をパターニングする方法としては、例えば、フォトリソグラフィー法、および電子線リソグラフィー法等が挙げられる。The method for forming the metal layer in the conductor wiring is not particularly limited. For example, after forming the metal layer on the entire surface of the substrate, the wiring shape can be obtained by patterning.
As a method of forming the metal layer on the substrate, for example, a vacuum film forming method is used. More specifically, the metal layer can be formed on the substrate by electron beam evaporation, resistance heating evaporation, laser ablation, sputtering, ion beam sputtering, or the like. Two or more of these methods may be combined to form a metal layer on the substrate, or a metal layer may be formed on the substrate by combining liquid phase processes such as electrolytic plating or electroless plating.
Examples of the method for patterning the metal layer formed on the substrate include a photolithography method and an electron beam lithography method.
第１の検出電極３２と第２の検出電極３４のメッシュパターンは、特に限定されるものではないが、正三角形、二等辺三角形、直角三角形等の三角形、正方形、長方形、菱形、平行四辺形、台形等の四角形、六角形、八角形等の多角形、円、楕円、もしくは星形等、またはこれらを組み合わせた幾何学図形であることが好ましい。メッシュパターンとは、導体配線により格子状に構成されたセルが多数組み合わされてなるものである。具体的には、図５に示すように、透明基板の同じ面上に形成された、交差する導体配線４０により構成される複数の正方形状の格子が多数組み合わされたパターンを意図する。メッシュパターンとしては、相似形、合同な形状の格子が組み合わされた構成でもよく、異なる形状の格子が組み合わされたものでもよい。格子の一辺の長さは特に限定されないが、５０〜５００μｍであることが視認されにくいことから好ましく、７５〜２５０μｍであることがさらに好ましい。単位格子の辺の長さが上述の範囲である場合には、さらに透明性も良好に保つことが可能であり、表示機器の前面にとりつけた際に、違和感なく表示を視認することができる。
また、第１の検出電極３２と第２の検出電極３４のメッシュパターンは、曲線を組み合わせたもので構成してもよく、例えば、円弧を組み合わせて、円または楕円の格子状のセルとしてもよい。円弧としては、例えば、９０度の円弧、１８０度の円弧を用いることができる。The mesh pattern of the first detection electrode 32 and the second detection electrode 34 is not particularly limited, but is a triangle such as a regular triangle, an isosceles triangle, a right triangle, a square, a rectangle, a rhombus, a parallelogram, It is preferably a square shape such as a trapezoid, a polygon such as a hexagon, an octagon, a circle, an ellipse, a star, or the like, or a geometric figure combining these. A mesh pattern is a combination of a large number of cells configured in a grid pattern with conductor wiring. Specifically, as shown in FIG. 5, a pattern in which a plurality of square lattices formed by intersecting conductor wirings 40 formed on the same surface of a transparent substrate are combined is intended. The mesh pattern may be a combination of similar and congruent grids, or may be a combination of differently shaped grids. The length of one side of the lattice is not particularly limited, but is preferably 50 to 500 μm because it is difficult to be visually recognized, and more preferably 75 to 250 μm. When the length of the side of the unit cell is in the above-mentioned range, it is possible to keep the transparency even better, and when it is attached to the front surface of the display device, it is possible to visually recognize the display.
Further, the mesh pattern of the first detection electrode 32 and the second detection electrode 34 may be configured by combining curves. For example, a circular or elliptical lattice-like cell may be formed by combining arcs. . As the arc, for example, an arc of 90 degrees and an arc of 180 degrees can be used.
第１の検出電極３２と第２の検出電極３４のメッシュパターンは、ランダムパターンでもよい。ランダムパターンは、例えば、種類および大きさが異なる多角形を無作為に組み合わせたパターンである。これ以外にも、ランダムなパターンとは、例えば、パターンを構成する多角形に対して、配置ピッチ、角度、長さおよび形状のうち、少なくとも１つが一定でないパターンのことである。なお、ここで、多角形とは実質的に多角形であればよく、辺の一部または全部が曲線を成していてもよい。
この場合、例えば、ランダムなパターンは、規則性のある菱形形状について、角度が保存され、かつピッチに対して不規則性が付与された、開口部が平行四辺形であるパターンである。また、ランダムなパターンは、開口部が菱形であり、菱形形状の角度について、角度に対して不規則性が付与されたパターンでもよい。不規則性の分布は、正規分布でも、一様分布でもよい。The mesh pattern of the first detection electrode 32 and the second detection electrode 34 may be a random pattern. The random pattern is, for example, a pattern in which polygons of different types and sizes are randomly combined. In addition to this, a random pattern is a pattern in which at least one of the arrangement pitch, the angle, the length, and the shape is not constant with respect to a polygon that forms the pattern. Here, the polygon may be substantially a polygon, and part or all of the sides may form a curve.
In this case, for example, the random pattern is a pattern in which the opening is a parallelogram in which the angle is preserved and the irregularity is given to the pitch with respect to the regular rhombus shape. Further, the random pattern may be a pattern in which the opening has a rhombus, and the rhombus-shaped angle is given irregularity with respect to the angle. The irregularity distribution may be a normal distribution or a uniform distribution.
次に、導体配線４０の形成方法について説明する。導体配線４０の形成方法は、透明基板３０等の基材に形成することができれば、特に限定されるものではない。導体配線４０の形成方法には、例えば、めっき法、銀塩法、蒸着法および印刷法等が適宜利用可能である。
めっき法よる導体配線４０の形成方法について説明する。例えば、導体配線４０は、無電解めっき下地層に無電解めっきすることにより下地層上に形成される金属めっき膜で構成することができる。この場合、少なくとも金属微粒子を含有する触媒インクを基材上にパターン状に形成した後に、基材を無電解めっき浴に浸漬し、金属めっき膜を形成することで形成される。より具体的には、特開２０１４−１５９６２０号公報に記載の金属被膜基材の製造方法を利用することができる。また、少なくとも金属触媒前駆体と相互作用しうる官能基を有する樹脂組成物を基材上にパターン状に形成した後、触媒または触媒前駆体を付与し、基材を無電解めっき浴に浸漬し、金属めっき膜を形成することで形成される。より具体的には、特開２０１２−１４４７６１号公報に記載の金属被膜基材の製造方法を応用することができる。Next, a method for forming the conductor wiring 40 will be described. The method for forming the conductor wiring 40 is not particularly limited as long as it can be formed on a base material such as the transparent substrate 30. As a method for forming the conductor wiring 40, for example, a plating method, a silver salt method, a vapor deposition method, a printing method, or the like can be used as appropriate.
A method for forming the conductor wiring 40 by plating will be described. For example, the conductor wiring 40 can be composed of a metal plating film formed on the underlayer by electroless plating on the electroless plating underlayer. In this case, the catalyst ink containing at least metal fine particles is formed in a pattern on the substrate, and then the substrate is immersed in an electroless plating bath to form a metal plating film. More specifically, the method for producing a metal film substrate described in JP 2014-159620 A can be used. In addition, after forming a resin composition having a functional group capable of interacting with at least a metal catalyst precursor in a pattern on a substrate, a catalyst or a catalyst precursor is applied, and the substrate is immersed in an electroless plating bath. It is formed by forming a metal plating film. More specifically, the method for producing a metal film substrate described in JP 2012-144661 A can be applied.
めっき方法は無電解めっきのみでもよく、無電解めっき後電解めっきを行ってもよい。めっき法にはアディティブ法を用いることができる。
アディティブ法とは、透明基板上の導体配線を形成したい部分にのみめっき処理等を施すことにより、導体配線を形成する方法である。生産性等の点から、アディティブ方法が好ましい。
導体配線４０の形成には、サブトラクティブ方法を用いることもできる。サブトラクティブ方法とは、透明基板上に導電層を形成して、例えば、化学エッチング処理等のエッチング処理により不要部分を除去して、導体配線を形成する方法である。The plating method may be only electroless plating or electrolytic plating after electroless plating. An additive method can be used for the plating method.
The additive method is a method of forming a conductor wiring by performing a plating process or the like only on a portion where a conductor wiring on a transparent substrate is to be formed. From the viewpoint of productivity, the additive method is preferable.
A subtractive method can be used to form the conductor wiring 40. The subtractive method is a method in which a conductive layer is formed on a transparent substrate and unnecessary portions are removed by an etching process such as a chemical etching process to form a conductor wiring.
銀塩法よる導体配線４０の形成方法について説明する。まず、ハロゲン化銀が含まれる銀塩乳剤層に、導体配線４０となる露光パターンを用いて露光処理を施し、その後現像処理を行うことで、導体配線４０を形成することができる。より具体的には、特開２０１５−２２５９７号公報に記載の導体配線の製造方法を利用することができる。
蒸着法よる導体配線４０の形成方法について説明する。まず、蒸着により、銅箔層を形成し、フォトリソグラフィー法により銅箔層から銅配線を形成することにより、導体配線４０を形成することができる。銅箔層は、蒸着銅箔以外にも、電解銅箔が利用可能である。より具体的には、特開２０１４−２９６１４号公報に記載の銅配線を形成する工程を利用することができる。
印刷法よる導体配線４０の形成方法について説明する。まず、導電性粉末を含有する導電性ペーストを導体配線４０と同じパターンで基板に塗布し、その後、加熱処理を施すことにより導体配線４０を形成することができる。導電性ペーストを用いたパターン形成は、例えば、インクジェット法またはスクリーン印刷法でなされる。導電性ペーストとしては、より具体的には、特開２０１１−２８９８５号公報に記載の導電性ペーストを利用することができる。A method for forming the conductor wiring 40 by the silver salt method will be described. First, the conductor wiring 40 can be formed by subjecting the silver salt emulsion layer containing silver halide to an exposure process using an exposure pattern to be the conductor wiring 40 and then developing the silver halide emulsion layer. More specifically, the method for manufacturing a conductor wiring described in JP-A-2015-22597 can be used.
A method for forming the conductor wiring 40 by vapor deposition will be described. First, the conductor wiring 40 can be formed by forming a copper foil layer by vapor deposition and forming a copper wiring from the copper foil layer by a photolithography method. As the copper foil layer, an electrolytic copper foil can be used in addition to the deposited copper foil. More specifically, a step of forming a copper wiring described in JP 2014-29614 A can be used.
A method for forming the conductor wiring 40 by the printing method will be described. First, the conductive wiring containing the conductive powder is applied to the substrate in the same pattern as the conductive wiring 40, and then the conductive wiring 40 can be formed by heat treatment. The pattern formation using the conductive paste is performed by, for example, an ink jet method or a screen printing method. More specifically, as the conductive paste, a conductive paste described in JP 2011-28985 A can be used.
次に、導電性フィルム１０の製造方法について、より具体的に説明する。
図１０〜図１２は、フォトマスクを用いた導電性フィルムの製造方法を示す模式的断面図である。
透明基板３０の表面３０ａに、導体配線４０となる導体層として第１金属膜８０を形成する。第１金属膜８０の形成方法は、特に限定されるものではなく、例えば、真空成膜法により形成することができ、具体的には、例えば、電子線蒸着法、抵抗加熱蒸着法、レーザーアブレーション法、スパッタリング法、およびイオンビームスパッタ法等により形成することができる。なお、これらの方法を２以上組み合わせて形成してもよく、電解めっき、または無電解めっき等の液相プロセスを組み合わせて第１金属膜８０を形成してもよい。Next, the manufacturing method of the conductive film 10 will be described more specifically.
10-12 is typical sectional drawing which shows the manufacturing method of the electroconductive film using a photomask.
A first metal film 80 is formed on the surface 30 a of the transparent substrate 30 as a conductor layer that becomes the conductor wiring 40. The formation method of the first metal film 80 is not particularly limited, and can be formed by, for example, a vacuum film formation method. Specifically, for example, an electron beam evaporation method, a resistance heating evaporation method, a laser ablation method, or the like. It can be formed by a method, a sputtering method, an ion beam sputtering method, or the like. Two or more of these methods may be combined to form the first metal film 80 by combining a liquid phase process such as electrolytic plating or electroless plating.
次に、第１金属膜８０の表面８０ａに、例えば、紫外線硬化性樹脂を塗布し、レジスト膜８２を形成する。
次に、レジスト膜８２にフォトマスク７０を密着させる。フォトマスク７０は、導体配線４０となる領域に開口部７１が形成されている。開口部７１は、導体配線４０の配線パターン状に形成されている。
次に、フォトマスク７０の表面７０ａ側から、紫外光を露光光Ｌｅとして照射する。これにより、レジスト膜８２で開口部７１を介して露光光Ｌｅが照射された部分が硬化する。Next, for example, an ultraviolet curable resin is applied to the surface 80 a of the first metal film 80 to form a resist film 82.
Next, the photomask 70 is adhered to the resist film 82. In the photomask 70, an opening 71 is formed in a region to be the conductor wiring 40. The opening 71 is formed in a wiring pattern shape of the conductor wiring 40.
Next, ultraviolet light is irradiated as exposure light Le from the surface 70 a side of the photomask 70. As a result, the portion of the resist film 82 irradiated with the exposure light Le through the opening 71 is cured.
次に、フォトマスク７０をレジスト膜８２から取り除き、現像液を用いて、レジスト膜８２の露光部分を現像する。これにより、図１１に示すように、導体配線４０に対応する導体配線形成用部材８３が形成される。
図１１に示す透明基板３０上に設けられ、導体配線となる第１金属膜８０と、第１金属膜８０上に設けられ、導体配線４０に対応する導体配線形成用部材８３とを有するものが導電性フィルム形成用積層体８８である。Next, the photomask 70 is removed from the resist film 82, and the exposed portion of the resist film 82 is developed using a developer. As a result, as shown in FIG. 11, a conductor wiring forming member 83 corresponding to the conductor wiring 40 is formed.
What has the 1st metal film 80 which is provided on the transparent substrate 30 shown in FIG. 11, and becomes conductor wiring, and the member 83 for conductor wiring formation provided on the 1st metal film 80 and corresponding to the conductor wiring 40 is shown. This is a laminate 88 for forming a conductive film.
次に、エッチング液を用いて第１金属膜８０をエッチングし、その後、レジスト膜８２を除去して、図１２に示すように導体配線４０を形成する。
透明基板３０の表面３０ａに導体配線４０を形成することしか示していないが、透明基板３０の裏面３０ｂにも、上述のようにフォトマスク７０を用いて導体配線４０を形成することにより、例えば、図３に示す構成の導電性フィルム１０を形成することができる。Next, the first metal film 80 is etched using an etchant, and then the resist film 82 is removed to form the conductor wiring 40 as shown in FIG.
Although only the formation of the conductor wiring 40 on the front surface 30a of the transparent substrate 30 is shown, by forming the conductor wiring 40 on the back surface 30b of the transparent substrate 30 using the photomask 70 as described above, for example, The conductive film 10 having the configuration shown in FIG. 3 can be formed.
図１０に示すフォトマスク７０は、開口部７１が、長手方向と直交する方向の両方の側端面７１ｃのラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ開口部７１の両方の側端面７１ｃは、それぞれパワースペクトルＰ（ｆ）について上述の数式（１）を満たす。フォトマスク７０は、例えば、石英ガラス基板にクロム膜で構成された遮光膜が形成されたものであり、遮光膜に上述の開口部７１が形成されている。
導体配線４０に対応する導体配線形成用部材８３についても長手方向と直交する方向の両方の側端面８３ｃのラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ両方の側端面７１ｃは、それぞれパワースペクトルＰ（ｆ）について上述の数式（１）を満たす。
形成された導体配線４０についても、両側の側端面４０ｃ、４０ｄは、それぞれラインエッジラフネスが３σ値で０．７μｍ以上であり、パワースペクトルＰ（ｆ）について上述の数式（１）を満たす。In the photomask 70 shown in FIG. 10, the line edge roughness of both side end faces 71c of the opening 71 in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, and both of the openings 71 The side end surfaces 71c satisfy the above-described formula (1) for the power spectrum P (f). For example, the photomask 70 is formed by forming a light shielding film made of a chromium film on a quartz glass substrate, and the opening 71 described above is formed in the light shielding film.
Also for the conductor wiring forming member 83 corresponding to the conductor wiring 40, the line edge roughness of both side end faces 83c in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, and both side end faces 71c are , Each satisfies the above-described formula (1) for the power spectrum P (f).
Also for the formed conductor wiring 40, the side edge surfaces 40c and 40d on both sides each have a line edge roughness of 0.7 μm or more in terms of a 3σ value, and satisfy the above formula (1) for the power spectrum P (f).
フォトマスク７０を用いたフォトリソグラフィー法について説明したが、フォトリソグラフィー法に特に限定されるものではなく、電子線を用いた電子線リソグラフィー法を用いることができる。電子線リソグラフィー法の場合、マスクを使うことなく、電子線を使ってレジスト膜８２に直接パターンを形成する。このため、電子線の描画パターンは、上述のラインエッジラフネスとパワースペクトルＰ（ｆ）の条件を満たすものとする必要がある。 The photolithography method using the photomask 70 has been described. However, the photolithography method is not particularly limited, and an electron beam lithography method using an electron beam can be used. In the case of electron beam lithography, a pattern is formed directly on the resist film 82 using an electron beam without using a mask. For this reason, the drawing pattern of the electron beam needs to satisfy the conditions of the line edge roughness and the power spectrum P (f) described above.
図１３および図１４はインプリントテンプレートを用いた導電性フィルムの製造方法を示す模式的断面図である。図１３および図１４において、フォトマスクを用いた導電性フィルムの製造方法を示す図１０〜図１２と同一構成物には同一符号を付して、その詳細な説明は省略する。導電性フィルムは、インプリントテンプレート７２を用いても製造することができる。 13 and 14 are schematic cross-sectional views showing a method for producing a conductive film using an imprint template. 13 and 14, the same components as those in FIGS. 10 to 12 showing the method for producing a conductive film using a photomask are denoted by the same reference numerals, and detailed description thereof is omitted. The conductive film can also be manufactured using the imprint template 72.
上述のフォトマスク７０を用いた場合と同様に、透明基板３０の表面３０ａに第１金属膜８０を形成する。第１金属膜８０は、上述の金属層を形成する方法を適宜利用することができる。
次に、第１金属膜８０の表面８０ａに、例えば、紫外線硬化性樹脂を塗布してレジスト膜８２を形成する。
次に、レジスト膜８２にインプリントテンプレート７２を、レジスト膜８２上に配置し、押し付ける。その後、レジスト膜８２に紫外光を照射する。このため、インプリントテンプレート７２は紫外光に対して透過率が高いもので構成することが好ましい。
インプリントテンプレート７２は、導体配線に対応するパターン部７３を有する。パターン部７３は、導体配線４０の配線パターン状に形成されている。
インプリントテンプレート７２のパターン部７３に相応するレジスト膜８２だけが残る。レジスト膜８２では、紫外光の照射により、インプリントテンプレート７２のパターン部７３に相当する部分が硬化する。
インプリントテンプレート７２をレジスト膜８２に配置し、押し付けた際、パターン部７３に相応しない部分のレジスト膜８２が残ることがあるが、これはプラズマ処理等により適宜除去することができる。As in the case of using the photomask 70 described above, the first metal film 80 is formed on the surface 30 a of the transparent substrate 30. For the first metal film 80, the above-described method of forming a metal layer can be used as appropriate.
Next, a resist film 82 is formed on the surface 80 a of the first metal film 80 by applying, for example, an ultraviolet curable resin.
Next, the imprint template 72 is placed on the resist film 82 and pressed against the resist film 82. Thereafter, the resist film 82 is irradiated with ultraviolet light. For this reason, it is preferable that the imprint template 72 is configured to have a high transmittance with respect to ultraviolet light.
The imprint template 72 has a pattern portion 73 corresponding to the conductor wiring. The pattern portion 73 is formed in a wiring pattern shape of the conductor wiring 40.
Only the resist film 82 corresponding to the pattern portion 73 of the imprint template 72 remains. In the resist film 82, a portion corresponding to the pattern portion 73 of the imprint template 72 is cured by irradiation with ultraviolet light.
When the imprint template 72 is placed on the resist film 82 and pressed, a portion of the resist film 82 that does not correspond to the pattern portion 73 may remain, but this can be appropriately removed by plasma treatment or the like.
次に、インプリントテンプレート７２をレジスト膜８２から取り除き、図１４に示すように、導体配線４０に対応する導体配線形成用部材８３が形成される。
図１４に示す透明基板３０上に設けられ、導体配線となる第１金属膜８０と、第１金属膜８０上に設けられ、導体配線４０に対応する導体配線形成用部材８３とを有するものが導電性フィルム形成用積層体８８である。Next, the imprint template 72 is removed from the resist film 82, and a conductor wiring forming member 83 corresponding to the conductor wiring 40 is formed as shown in FIG.
What has the 1st metal film 80 provided on the transparent substrate 30 shown in FIG. 14 and used as the conductor wiring, and the member 83 for forming the conductor wiring corresponding to the conductor wiring 40 provided on the first metal film 80. This is a laminate 88 for forming a conductive film.
次に、エッチング液を用いて第１金属膜８０をエッチングし、その後、レジスト膜８２からなる導体配線形成用部材８３を除去して、図１２に示すように導体配線４０を形成する。透明基板３０の表面３０ａに導体配線４０を形成することしか示していないが、透明基板３０の裏面３０ｂにも、上述のようにインプリントテンプレート７２を用いて導体配線４０を形成することにより、例えば、図３に示す構成の導電性フィルム１０を形成することができる。 Next, the first metal film 80 is etched using an etching solution, and then the conductor wiring forming member 83 made of the resist film 82 is removed to form the conductor wiring 40 as shown in FIG. Although only showing that the conductor wiring 40 is formed on the front surface 30a of the transparent substrate 30, by forming the conductor wiring 40 on the back surface 30b of the transparent substrate 30 using the imprint template 72 as described above, for example, The conductive film 10 having the configuration shown in FIG. 3 can be formed.
図１３に示すインプリントテンプレート７２は、上述のように、紫外光に対して透過率が高いもので構成することが好ましく、また対象物に押し付けるため、硬度が高いことが好ましい。このため、インプリントテンプレート７２は、例えば、石英ガラスで構成される。
また、レジスト膜８２が熱硬化するものである場合、インプリントテンプレート７２を押し付けた状態で加熱し、導体配線形成用部材８３を形成する。この場合、インプリントテンプレート７２は、加熱した際に寸法変化が小さいことが要求され、熱膨張係数が小さいもので構成することが好ましい。
インプリントテンプレート７２は、パターン部７３が、長手方向と直交する方向の両方の側端面７３ｃのラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつパターン部７３の両方の側端面７３ｃは、それぞれパワースペクトルＰ（ｆ）について、上述の数式（１）を満たす。As described above, the imprint template 72 shown in FIG. 13 is preferably made of a material having a high transmittance with respect to ultraviolet light, and preferably has a high hardness because it is pressed against an object. For this reason, the imprint template 72 is made of, for example, quartz glass.
Further, when the resist film 82 is to be thermoset, heating is performed with the imprint template 72 being pressed to form a conductor wiring forming member 83. In this case, the imprint template 72 is required to have a small dimensional change when heated, and is preferably configured with a small thermal expansion coefficient.
In the imprint template 72, the line edge roughness of both side end faces 73c of the pattern portion 73 in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, and both side end faces 73c of the pattern portion 73 are present. Satisfies the above formula (1) for each power spectrum P (f).
導体配線４０に対応する導体配線形成用部材８３についても長手方向と直交する方向の両方の側端面８３ｃのラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ両方の側端面７１ｃは、それぞれパワースペクトルＰ（ｆ）について、上述の数式（１）を満たす。
形成された導体配線４０についても、両側の側端面４０ｃ、４０ｄは、それぞれラインエッジラフネスが３σ値で０．７μｍ以上であり、パワースペクトルＰ（ｆ）について、上述の数式（１）を満たす。Also for the conductor wiring forming member 83 corresponding to the conductor wiring 40, the line edge roughness of both side end faces 83c in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, and both side end faces 71c are , For the power spectrum P (f), the above formula (1) is satisfied.
Also for the formed conductor wiring 40, the side edge surfaces 40c and 40d on both sides have a line edge roughness of 0.7 μm or more in terms of a 3σ value, and satisfy the above formula (1) for the power spectrum P (f).
上述のフォトマスク７０を用いた導体配線４０の形成方法、およびインプリントテンプレート７２を用いた導体配線４０の形成方法では、第１金属膜８０が一層である場合を示したが、これに限定されるものではなく、複数層であってもよく、第１金属膜８０上に、視認抑制層となる視認抑制膜を形成してもよい。
レジスト膜８２の形成およびレジスト膜８２の除去は、それぞれ公知の方法を用いることができる。後述のレジスト膜８４の形成方法および除去方法を用いることもできる。In the above-described method for forming the conductor wiring 40 using the photomask 70 and the method for forming the conductor wiring 40 using the imprint template 72, the case where the first metal film 80 is a single layer has been shown. However, the present invention is not limited thereto. It may be a multiple layer, and a visual suppression film serving as a visual suppression layer may be formed on the first metal film 80.
A known method can be used for forming the resist film 82 and removing the resist film 82, respectively. A method for forming and removing a resist film 84 described later can also be used.
導電性フィルム１０の導体配線４０の形成方法としては、上述の方法以外に、以下に示すセミアディティブ法により導体配線を電気めっきにより形成する方法等がある。
セミアディティブ法について説明する。例えば、セミアディティブ法は、以下に示す工程を有する。
（１）基板上に、第１金属膜を形成する工程（第１金属膜形成工程）
（２）第１金属膜上に導体配線が形成される領域に開口を備えるレジスト膜を形成する工程（レジスト膜形成工程）
（３）開口内であって、第１金属膜上に、第２金属膜を形成する工程（第２金属膜形成工程）
（４）レジスト膜を除去する工程（レジスト膜除去工程）
（５）第２金属膜をマスクとして、上述の第１金属膜の一部を除去して、導体配線から構成される導電部を形成する工程（導電部形成工程）
以下、上述の各工程の手順について詳述する。As a method for forming the conductor wiring 40 of the conductive film 10, there is a method of forming a conductor wiring by electroplating by the following semi-additive method in addition to the above-described method.
The semi-additive method will be described. For example, the semi-additive method has the following steps.
(1) Step of forming a first metal film on a substrate (first metal film forming step)
(2) Step of forming a resist film having an opening in a region where conductor wiring is formed on the first metal film (resist film forming step)
(3) Step of forming a second metal film on the first metal film in the opening (second metal film forming step)
(4) Step of removing resist film (resist film removing step)
(5) Using the second metal film as a mask, a part of the first metal film described above is removed to form a conductive part composed of conductor wiring (conductive part forming process)
Hereinafter, the procedure of each process described above will be described in detail.
〔第１金属膜形成工程〕
図１５は、第１金属膜形成工程を説明するための模式的断面図である。第１金属膜形成工程を実施することで、第１金属膜８０が透明基板３０の表面３０ａに形成される。
第１金属膜８０は、シード層および下地金属層（下地密着層）のうち少なく一方として機能する。
なお、図１５では、第１金属膜８０が一層である場合を示したが、これに限定されない。例えば、第１金属膜８０は、２以上の層が積層されてなる積層構造体であってもよい。第１金属膜８０が積層構造体である場合、透明基板３０側にある下層が下地金属層（下地密着層）として機能することが好ましく、後述の第２金属膜８６側にある上層がシード層として機能することが好ましい。
第１金属膜８０の材質としては、上述の導体配線４０で挙げた材質と同様であるので、その説明を省略する。
第１金属膜８０の厚みとしては特に限定されないが、一般に、３０〜３００ｎｍが好ましく、４０〜１００ｎｍがより好ましい。
第１金属膜８０の厚みが、３００ｎｍ以下であると、後述する導電部形成工程（特にエッチングプロセス）における製造適性が良化するため、導体配線４０がより優れた線幅の面内均一性を有する。[First metal film forming step]
FIG. 15 is a schematic cross-sectional view for explaining the first metal film forming step. By performing the first metal film forming step, the first metal film 80 is formed on the surface 30 a of the transparent substrate 30.
The first metal film 80 functions as at least one of the seed layer and the base metal layer (base adhesion layer).
Although FIG. 15 shows the case where the first metal film 80 is a single layer, the present invention is not limited to this. For example, the first metal film 80 may be a stacked structure in which two or more layers are stacked. When the first metal film 80 is a laminated structure, the lower layer on the transparent substrate 30 side preferably functions as a base metal layer (base adhesion layer), and the upper layer on the second metal film 86 side described later is a seed layer. It preferably functions as
Since the material of the first metal film 80 is the same as the material mentioned in the above-described conductor wiring 40, the description thereof is omitted.
Although it does not specifically limit as thickness of the 1st metal film 80, Generally 30-300 nm is preferable and 40-100 nm is more preferable.
When the thickness of the first metal film 80 is 300 nm or less, manufacturing suitability in a conductive portion forming step (particularly an etching process) to be described later is improved, so that the conductor wiring 40 has better in-plane uniformity of the line width. Have.
第１金属膜８０の形成方法としては特に限定されず、公知の形成方法を用いることができる。なかでも、より緻密な構造を有する層を形成し易い点で、スパッタリング法、または蒸着法が好ましい。 The formation method of the first metal film 80 is not particularly limited, and a known formation method can be used. Among these, the sputtering method or the vapor deposition method is preferable because a layer having a denser structure can be easily formed.
〔レジスト膜形成工程〕
図１６は、レジスト膜形成工程を説明するための模式的断面図である。本工程を実施することで、レジスト膜８４が第１金属膜８０上に形成される。
レジスト膜８４は、導体配線４０（図１９参照）が形成される領域に開口８５を備える。レジスト膜８４中における開口８５の領域は、導体配線を配置したい領域に合わせて適宜調整できる。具体的には、メッシュ状に配置された導体配線を形成しようとする場合、メッシュ状の開口を有するレジスト膜８４が形成される。なお、通常、開口８５は導体配線に合わせて細線状に形成される。開口８５の両方の側端面８５ｃは、いずれもラインエッジラフネスが３σ値で０．７μｍ以上であり、パワースペクトルＰ（ｆ）について上述の数式（１）を満たす。
開口８５の線幅は２．０μｍ未満であることが好ましく、１．５μｍ以下がより好ましく、１．０μｍ以下がさらに好ましい。開口８５の線幅を２．０μｍ未満とすることにより、線幅の細い導体配線４０を得ることができる。特に、開口８５の線幅が１．５μｍ以下の場合、得られる導体配線４０の線幅がより細くなり、使用者から導体配線４０がより視認されにくい。
なお、開口８５の線幅とは、開口８５の細線部分の延在方向に直交する方向での細線部の幅を意図する。後述する各工程を経て、開口８５の線幅に対応した線幅を有する導体配線４０が形成される。[Resist film formation process]
FIG. 16 is a schematic cross-sectional view for explaining the resist film forming step. By performing this process, the resist film 84 is formed on the first metal film 80.
The resist film 84 has an opening 85 in a region where the conductor wiring 40 (see FIG. 19) is formed. The region of the opening 85 in the resist film 84 can be appropriately adjusted according to the region where the conductor wiring is to be disposed. Specifically, when forming the conductor wiring arranged in a mesh shape, a resist film 84 having a mesh-shaped opening is formed. Normally, the opening 85 is formed in a thin line shape in accordance with the conductor wiring. Both side end surfaces 85c of the opening 85 have a line edge roughness of 3 μm or more and 0.7 μm or more, and satisfy the above-described formula (1) for the power spectrum P (f).
The line width of the opening 85 is preferably less than 2.0 μm, more preferably 1.5 μm or less, and even more preferably 1.0 μm or less. By setting the line width of the opening 85 to less than 2.0 μm, the conductor wiring 40 having a narrow line width can be obtained. In particular, when the line width of the opening 85 is 1.5 μm or less, the line width of the obtained conductor wiring 40 becomes narrower, and the conductor wiring 40 is less visible to the user.
In addition, the line width of the opening 85 intends the width of the thin line portion in a direction orthogonal to the extending direction of the thin line portion of the opening 85. Through each step described later, the conductor wiring 40 having a line width corresponding to the line width of the opening 85 is formed.
第１金属膜８０上にレジスト膜８４を形成する方法としては特に限定されず、公知のレジスト膜形成方法を用いることができる。例えば、以下の工程を含有する方法が挙げられる。
（ａ）第１金属膜８０上にレジスト膜形成用組成物を塗布し、レジスト膜形成用組成物層を形成する工程。
（ｂ）パターン状の開口を備えるフォトマスクを介して、レジスト膜形成用組成物を露光する工程。
（ｃ）露光後のレジスト膜形成用組成物を現像し、レジスト膜８４を得る工程。
なお、上述の工程（ａ）と工程（ｂ）の間、工程（ｂ）と工程（ｃ）の間、および工程（ｃ）の後のうち、少なくとも１つのタイミングで、レジスト膜形成用組成物層およびレジスト膜８４を加熱する工程のうち、少なくとも一方の工程を、さらに実施してもよい。The method for forming the resist film 84 on the first metal film 80 is not particularly limited, and a known resist film forming method can be used. For example, the method containing the following processes is mentioned.
(A) A step of applying a resist film forming composition on the first metal film 80 to form a resist film forming composition layer.
(B) The process of exposing the composition for resist film formation through a photomask provided with pattern-shaped opening.
(C) A step of developing the resist film-forming composition after exposure to obtain a resist film 84.
It should be noted that the composition for forming a resist film is formed at least at one timing among the steps (a) and (b), between the steps (b) and (c), and after the step (c). Of the steps of heating the layer and the resist film 84, at least one of the steps may be further performed.
・工程（ａ）
上述の工程（ａ）において用いることができるレジスト膜形成用組成物としては、公知のポジ型の感放射線性組成物をいずれも用いることができる。・ Process (a)
As the resist film forming composition that can be used in the above-mentioned step (a), any known positive-type radiation-sensitive composition can be used.
第１金属膜８０上にレジスト膜形成用組成物を塗布する方法としては特に限定されず、公知の塗布方法を用いることができる。
レジスト膜形成用組成物の塗布方法としては、例えば、スピンコート法、スプレー法、ローラーコート法、および浸漬法等が挙げられる。The method for applying the resist film forming composition on the first metal film 80 is not particularly limited, and a known application method can be used.
Examples of the method for applying the resist film forming composition include spin coating, spraying, roller coating, and dipping.
第１金属膜８０上にレジスト膜形成用組成物層を形成後、レジスト膜形成用組成物層を加熱してもよい。加熱により、レジスト膜形成用組成物層に残留する不要な溶剤を除去し、レジスト膜形成用組成物層を均一な状態とすることができる。
レジスト膜形成用組成物層を加熱する方法としては特に限定されないが、例えば、透明基板３０を加熱する方法が挙げられる。
上述の加熱の温度としては特に限定されないが、一般に４０〜１６０℃が好ましい。After forming the resist film forming composition layer on the first metal film 80, the resist film forming composition layer may be heated. By heating, an unnecessary solvent remaining in the resist film-forming composition layer can be removed, and the resist film-forming composition layer can be made uniform.
Although it does not specifically limit as a method of heating the composition layer for resist film formation, For example, the method of heating the transparent substrate 30 is mentioned.
Although it does not specifically limit as said heating temperature, Generally 40-160 degreeC is preferable.
レジスト膜形成用組成物層の厚みとしては特に限定されないが、乾燥後の厚みとして、一般に、１．０〜５．０μｍが好ましい。 Although it does not specifically limit as thickness of the composition layer for resist film formation, Generally 1.0-5.0 micrometers is preferable as thickness after drying.
・工程（ｂ）
レジスト膜形成用組成物層を露光する方法としては特に限定されず、公知の露光方法を用いることができる。
レジスト膜形成用組成物層を露光する方法としては、例えば、パターン状の開口を備えるフォトマスクを介して、レジスト膜形成用組成物層に、活性光線、または放射線を照射する方法が挙げられる。露光量としては特に限定されないが、一般に１０〜５０ｍＷ／ｃｍ２で、１〜１０秒間照射することが好ましい。・ Process (b)
It does not specifically limit as a method to expose the composition layer for resist film formation, A well-known exposure method can be used.
Examples of the method of exposing the resist film forming composition layer include a method of irradiating the resist film forming composition layer with actinic rays or radiation through a photomask having a patterned opening. Although it does not specifically limit as an exposure amount, Generally it is preferable to irradiate with 10-50 mW / cm < 2 > for 1-10 seconds.
工程（ｂ）中で用いられるフォトマスクが備えるパターン状の開口の線幅は、一般に２．０μｍ未満が好ましく、１．５μｍ以下がより好ましく、１．０μｍ以下がさらに好ましい。なお、フォトマスクにより開口８５が形成されるが、フォトマスクが備えるパターン状の開口は、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ開口の両方の側端面は、それぞれパワースペクトルＰ（ｆ）について上述の数式（１）を満たす。 In general, the line width of the patterned opening included in the photomask used in the step (b) is preferably less than 2.0 μm, more preferably 1.5 μm or less, and even more preferably 1.0 μm or less. Note that the opening 85 is formed by the photomask, but the pattern-shaped opening provided in the photomask has a line edge roughness of both side end surfaces in the direction orthogonal to the longitudinal direction of 0.7 μm or more in terms of 3σ values. And both side end faces of the aperture satisfy the above-described formula (1) for the power spectrum P (f).
露光後のレジスト膜形成用組成物層を加熱してもよい。加熱の温度としては特に限定されないが、一般に４０〜１６０℃が好ましい。 The composition layer for forming a resist film after exposure may be heated. Although it does not specifically limit as temperature of a heating, Generally 40-160 degreeC is preferable.
・工程（ｃ）
露光後のレジスト膜形成用組成物層を現像する方法としては特に限定されず、公知の現像方法を用いることができる。
公知の現像方法としては、例えば、有機溶剤を含有する現像液、またはアルカリ現像液を用いる方法が挙げられる。
現像方法としては、例えば、ディップ法、パドル法、スプレー法、およびダイナミックディスペンス法等が挙げられる。・ Process (c)
It does not specifically limit as a method of developing the composition layer for resist film formation after exposure, A well-known developing method can be used.
Examples of known development methods include a method using a developer containing an organic solvent or an alkali developer.
Examples of the developing method include a dip method, a paddle method, a spray method, and a dynamic dispensing method.
また、現像後のレジスト膜８４を、リンス液を用いて洗浄してもよい。リンス液としては特に限定されず、公知のリンス液を用いることができる。リンス液としては、有機溶剤、および水等が挙げられる。 Further, the developed resist film 84 may be washed using a rinse solution. It does not specifically limit as a rinse liquid, A well-known rinse liquid can be used. Examples of the rinse liquid include an organic solvent and water.
〔第２金属膜形成工程〕
図１７は、第２金属膜形成工程を説明するための模式的断面図である。本工程により、レジスト膜８４の開口８５内であって、第１金属膜８０上に、第２金属膜８６が形成される。第２金属膜８６がレジスト膜８４の開口８５を埋めるように形成される。[Second metal film forming step]
FIG. 17 is a schematic cross-sectional view for explaining the second metal film forming step. By this step, the second metal film 86 is formed on the first metal film 80 in the opening 85 of the resist film 84. A second metal film 86 is formed so as to fill the opening 85 of the resist film 84.
第２金属膜８６は、めっき法により形成されることが好ましい。
めっき法としては、公知のめっき法を用いることができる。具体的には、電解めっき法および無電解めっき法が挙げられ、生産性の点から、電解めっき法が好ましい。The second metal film 86 is preferably formed by a plating method.
As a plating method, a known plating method can be used. Specific examples include an electrolytic plating method and an electroless plating method, and the electrolytic plating method is preferable from the viewpoint of productivity.
第２金属膜８６に含まれる金属としては特に限定されず、公知の金属を用いることができる。
第２金属膜８６は、例えば、銅、クロム、鉛、ニッケル、金、銀、すず、および亜鉛等の金属、ならびにこれらの金属の合金を含有していてもよい。
なかでも、第２金属膜８６は、導体配線４０の導電性がより優れる点で、銅またはその合金を含有することが好ましい。また、導体配線４０の導電性がより優れる点で、第２金属膜８６の主成分は、銅であることが好ましい。The metal contained in the second metal film 86 is not particularly limited, and a known metal can be used.
The second metal film 86 may contain, for example, metals such as copper, chromium, lead, nickel, gold, silver, tin, and zinc, and alloys of these metals.
Especially, it is preferable that the 2nd metal film 86 contains copper or its alloy from the point which the electroconductivity of the conductor wiring 40 is more excellent. Moreover, it is preferable that the main component of the 2nd metal film 86 is copper from the point which the electroconductivity of the conductor wiring 40 is more excellent.
第２金属膜８６中の主成分を構成する金属の含有量としては、特に限定されないが、一般に、５０〜１００質量％が好ましく、９０〜１００質量％がより好ましい。 Although it does not specifically limit as content of the metal which comprises the main component in the 2nd metal film 86, Generally 50-100 mass% is preferable, and 90-100 mass% is more preferable.
第２金属膜８６の線幅は、レジスト膜８４の開口８５の線幅に対応する線幅を有しており、具体的には、２．０μｍ未満が好ましく、１．５μｍ以下がより好ましく、１．０μｍ以下がさらに好ましい。第２金属膜８６の線幅の下限値としては特に限定されないが、一般に０．３μｍ以上が好ましい。
第２金属膜８６の線幅とは、第２金属膜８６の細線部分の延在方向に直交する方向での細線の幅を意図する。The line width of the second metal film 86 has a line width corresponding to the line width of the opening 85 of the resist film 84. Specifically, it is preferably less than 2.0 μm, more preferably 1.5 μm or less, 1.0 μm or less is more preferable. The lower limit value of the line width of the second metal film 86 is not particularly limited, but is generally preferably 0.3 μm or more.
The line width of the second metal film 86 is intended to be the width of the thin line in the direction orthogonal to the extending direction of the thin line portion of the second metal film 86.
第２金属膜８６の厚みとしては特に限定されないが、一般に、３００〜２０００ｎｍが好ましく、３００〜１０００ｎｍがより好ましい。 Although it does not specifically limit as thickness of the 2nd metal film 86, Generally 300-2000 nm is preferable and 300-1000 nm is more preferable.
〔レジスト膜除去工程〕
図１８は、レジスト膜除去工程を説明するための模式的断面図である。本工程により、レジスト膜８４が除去されて、透明基板３０、第１金属膜８０および第２金属膜８６がこの順に形成された積層体が得られる。
レジスト膜８４を除去する方法としては特に限定されず、公知のレジスト膜除去液を用いてレジスト膜８４を除去する方法が挙げられる。
レジスト膜除去液としては例えば、有機溶剤、およびアルカリ溶液等が挙げられる。
レジスト膜除去液をレジスト膜８４に接触させる方法としては、特に限定されないが、例えば、ディップ法、パドル法、スプレー法、およびダイナミックディスペンス法等が挙げられる。[Resist film removal process]
FIG. 18 is a schematic cross-sectional view for explaining the resist film removing step. By this step, the resist film 84 is removed, and a laminated body in which the transparent substrate 30, the first metal film 80, and the second metal film 86 are formed in this order is obtained.
A method for removing the resist film 84 is not particularly limited, and a method for removing the resist film 84 using a known resist film removing solution is exemplified.
Examples of the resist film removing liquid include organic solvents and alkaline solutions.
A method for bringing the resist film removing solution into contact with the resist film 84 is not particularly limited, and examples thereof include a dipping method, a paddle method, a spray method, and a dynamic dispensing method.
〔導電部形成工程〕
図１９は、導電部形成工程を説明するための模式的断面図である。本工程によれば、第２金属膜８６が形成されていない領域である第１金属膜８０の一部が除去されて、透明基板３０の表面３０ａに導体配線４０が形成される。
導体配線４０は、第１金属膜８０に対応する第１金属層８１と、第２金属膜８６に対応する第２金属層８７とを有する。第１金属層８１と第２金属層８７とは透明基板３０の表面３０ａ側からこの順に積層されている。[Conductive part formation process]
FIG. 19 is a schematic cross-sectional view for explaining a conductive part forming step. According to this step, a part of the first metal film 80 which is a region where the second metal film 86 is not formed is removed, and the conductor wiring 40 is formed on the surface 30 a of the transparent substrate 30.
The conductor wiring 40 has a first metal layer 81 corresponding to the first metal film 80 and a second metal layer 87 corresponding to the second metal film 86. The first metal layer 81 and the second metal layer 87 are laminated in this order from the surface 30 a side of the transparent substrate 30.
第１金属膜８０の一部を除去する方法としては、特に限定されないが、公知のエッチング液を用いることができる。
公知のエッチング液としては、例えば、塩化第二鉄溶液、塩化第二銅溶液、アンモニアアルカリ溶液、硫酸−過酸化水素混合液、およびリン酸−過酸化水素混合液等が挙げられる。これらの中から、第１金属膜８０が溶解しやすく、第２金属膜８６が第１金属膜８０よりも溶解しにくいエッチング液を適宜選択すればよい。
なお、上述のように第１金属膜８０が積層構造体である場合には、層毎にエッチング液を変えて、多段階のエッチングを行ってもよい。A method for removing a part of the first metal film 80 is not particularly limited, but a known etching solution can be used.
Known etching solutions include, for example, ferric chloride solution, cupric chloride solution, ammonia alkali solution, sulfuric acid-hydrogen peroxide mixture, phosphoric acid-hydrogen peroxide mixture, and the like. Of these, an etching solution may be selected as appropriate so that the first metal film 80 is easily dissolved and the second metal film 86 is less soluble than the first metal film 80.
As described above, when the first metal film 80 is a laminated structure, multi-stage etching may be performed by changing the etching solution for each layer.
第１金属層８１の線幅は、２．０μｍ未満が好ましく、１．５μｍ以下がより好ましく、１．０μｍ以下がさらに好ましい。第１金属層８１の線幅の下限値としては特に限定されないが、一般に０．３μｍ以上が好ましい。
第１金属層８１の線幅とは、第１金属層８１の細線部分の延在方向に直交する方向での細線の幅を意図する。
第２金属層８７の線幅は、上述の第２金属膜８６の線幅と同様であるので、その説明を省略する。The line width of the first metal layer 81 is preferably less than 2.0 μm, more preferably 1.5 μm or less, and further preferably 1.0 μm or less. Although it does not specifically limit as a lower limit of the line | wire width of the 1st metal layer 81, Generally 0.3 micrometer or more is preferable.
The line width of the first metal layer 81 is intended to be the width of the thin line in the direction orthogonal to the extending direction of the thin line portion of the first metal layer 81.
Since the line width of the second metal layer 87 is the same as the line width of the second metal film 86 described above, description thereof is omitted.
導体配線４０の線幅ｗは、２．０μｍ未満であり、１．５μｍ以下が好ましく、１．０μｍ以下がより好ましい。導体配線４０の線幅ｗの下限値としては特に限定されないが、一般に０．３μｍ以上が好ましい。
導体配線４０の線幅ｗが２．０μｍ未満であると、タッチパネルの使用者が導体配線４０をより視認しにくい。
なお、導体配線４０の線幅ｗとは、導体配線４０の幅方向の断面（導体配線の延在方向と直交する断面）において、第１金属層８１および第２金属層８７の線幅のうち最大の線幅を意図する。The line width w of the conductor wiring 40 is less than 2.0 μm, preferably 1.5 μm or less, and more preferably 1.0 μm or less. Although it does not specifically limit as a lower limit of the line width w of the conductor wiring 40, Generally 0.3 micrometer or more is preferable.
When the line width w of the conductor wiring 40 is less than 2.0 μm, it is difficult for the user of the touch panel to visually recognize the conductor wiring 40.
The line width w of the conductor wiring 40 is the line width of the first metal layer 81 and the second metal layer 87 in the cross section in the width direction of the conductor wiring 40 (cross section orthogonal to the extending direction of the conductor wiring). Intended for maximum line width.
本発明は、基本的に以上のように構成されるものである。以上、本発明の導電性フィルム、タッチパネル、フォトマスク、インプリントテンプレート、導電性フィルム形成用積層体、導電性フィルムの製造方法、および電子デバイスの製造方法について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。 The present invention is basically configured as described above. The conductive film, touch panel, photomask, imprint template, conductive film-forming laminate, conductive film manufacturing method, and electronic device manufacturing method of the present invention have been described in detail above. Of course, various improvements or changes may be made without departing from the scope of the present invention.
以下に実施例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、試薬、使用量、物質量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。従って、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。 The features of the present invention will be described more specifically with reference to the following examples. The materials, reagents, used amounts, substance amounts, ratios, processing details, processing procedures, and the like shown in the following examples can be appropriately changed without departing from the spirit of the present invention. Accordingly, the scope of the present invention should not be construed as being limited by the specific examples shown below.
第１の実施例では、以下に示す実施例１−１〜実施例１−３、および比較例１−１〜比較例１−６について、視認性を評価した。
視認性については、観察者による評価と、時間領域差分法（ＦＤＴＤ（Finite-difference time-domain）法）を用いた計算による評価を行った。視認性の評価は、後に詳細に説明する。In the first example, visibility was evaluated for Examples 1-1 to 1-3 and Comparative Examples 1-1 to 1-6 shown below.
Regarding visibility, evaluation by an observer and evaluation by calculation using a time domain difference method (FDTD (Finite-difference time-domain) method) were performed. The evaluation of visibility will be described later in detail.
以下、実施例１−１〜実施例１−３、および比較例１−１〜比較例１−６について説明する。
（実施例１−１）
まず、基板上に、厚さ１５０ｎｍのＣｕ膜と、厚さ１００ｎｍのＣｕＯ膜をこの順で、それぞれスパッタリングにより形成した。なお、基板には、東レ株式会社製 商品名「ルミラー（登録商標）Ｕ４８」のポリエチレンテレフタレートフィルムを用いた。
次に、ＣｕＯ膜上に、紫外線硬化性樹脂を塗布し、予め用意しておいたフォトマスクを密着させ、紫外光にて露光した。フォトマスクとして、導体配線のパターンの平均線幅が３．０μｍ、導体配線のピッチが１５０μｍのものを用いた。導体配線のパターンレイアウトは図２２に示すものとした。
その後、テトラメチルアンモニウムハイドロオキサイド水溶液に浸すことにより、紫外線硬化性樹脂の露光部分を現像した。
次に、塩酸を用いてＣｕＯ膜をエッチングした。次に、塩化第II鉄（ＦｅＣｌ３）溶液を用いて、Ｃｕ膜をエッチングした。これにより、図２０に示すように基板９０上に金属層９３と視認抑制層９４とで構成された導体配線９２が、１５０μｍのピッチＤｐで形成された実施例１−１を得た。実施例１−１の導体配線９２は、図２２に示すパターンレイアウトであり、導体配線９２の平均線幅は３．０μｍであり、ラインエッジラフネス（ＬＥＲ）は３σ値で０．７９μｍであった。
ラインエッジラフネスおよびパワースペクトルについては、上述のように、導体配線９２のＳＥＭ（走査電子顕微鏡）像を取得して求めた。Hereinafter, Example 1-1 to Example 1-3 and Comparative Example 1-1 to Comparative Example 1-6 will be described.
(Example 1-1)
First, a Cu film having a thickness of 150 nm and a CuO film having a thickness of 100 nm were formed on the substrate in this order by sputtering. A polyethylene terephthalate film having a trade name “Lumirror (registered trademark) U48” manufactured by Toray Industries, Inc. was used as the substrate.
Next, an ultraviolet curable resin was applied onto the CuO film, a photomask prepared in advance was brought into close contact, and exposed to ultraviolet light. A photomask having a conductor wiring pattern with an average line width of 3.0 μm and a conductor wiring pitch of 150 μm was used. The pattern layout of the conductor wiring is as shown in FIG.
Thereafter, the exposed portion of the ultraviolet curable resin was developed by immersing in an aqueous solution of tetramethylammonium hydroxide.
Next, the CuO film was etched using hydrochloric acid. Next, the Cu film was etched using a ferric chloride (FeCl 3 ) solution. As a result, as shown in FIG. 20, Example 1-1 was obtained in which the conductor wiring 92 composed of the metal layer 93 and the visual suppression layer 94 was formed on the substrate 90 with a pitch Dp of 150 μm. The conductor wiring 92 of Example 1-1 had the pattern layout shown in FIG. 22, the average line width of the conductor wiring 92 was 3.0 μm, and the line edge roughness (LER) was 0.79 μm as a 3σ value. .
As described above, the line edge roughness and the power spectrum were obtained by obtaining an SEM (scanning electron microscope) image of the conductor wiring 92.
（実施例１−２）
実施例１−２は、実施例１−１に比して、導体配線が図２３に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。
（実施例１−３）
実施例１−３は、実施例１−１に比して、導体配線９２の構造が図２１に示すように金属層９３単層である点、および導体配線が図２３に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。(Example 1-2)
Example 1-2 is the same as Example 1-1 except that the conductor wiring has the pattern layout shown in FIG. 23 as compared to Example 1-1. For this reason, the detailed description is abbreviate | omitted.
(Example 1-3)
In Example 1-3, the structure of the conductor wiring 92 is a single metal layer 93 as shown in FIG. 21, and the conductor wiring is a pattern layout shown in FIG. 23, as compared with Example 1-1. Except the point, it is the same as Example 1-1. For this reason, the detailed description is abbreviate | omitted.
（比較例１−１）
比較例１−１は、実施例１−１に比して、導体配線が図２４に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。
（比較例１−２）
比較例１−２は、実施例１−１に比して、導体配線が図２５に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。比較例１−１では、両側の側端面が平坦であり、ラインエッジラフネスが０μｍである。
（比較例１−３）
比較例１−３は、実施例１−１に比して、導体配線が図２６に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。(Comparative Example 1-1)
Comparative Example 1-1 is the same as Example 1-1, except that the conductor wiring has the pattern layout shown in FIG. 24, as compared to Example 1-1. For this reason, the detailed description is abbreviate | omitted.
(Comparative Example 1-2)
Comparative Example 1-2 is the same as Example 1-1 except that the conductor wiring has the pattern layout shown in FIG. 25 as compared to Example 1-1. For this reason, the detailed description is abbreviate | omitted. In Comparative Example 1-1, the side end surfaces on both sides are flat, and the line edge roughness is 0 μm.
(Comparative Example 1-3)
Comparative Example 1-3 is the same as Example 1-1 except that the conductor wiring has the pattern layout shown in FIG. 26 as compared to Example 1-1. For this reason, the detailed description is abbreviate | omitted.
（比較例１−４）
比較例１−４は、実施例１−１に比して、導体配線が図２７に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。比較例１−４では、片側の側端面は平坦である。
（比較例１−５）
比較例１−５は、実施例１−１に比して、導体配線が図２８に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。比較例１−５では、比較例１−４とは異なる側端面が平坦である。
（比較例１−６）
比較例１−６は、実施例１−１に比して、導体配線９２の構造が、図２１に示すように金属層９３単層である点、および導体配線が図２４に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。(Comparative Example 1-4)
Comparative Example 1-4 is the same as Example 1-1 except that the conductor wiring has the pattern layout shown in FIG. 27, as compared to Example 1-1. For this reason, the detailed description is abbreviate | omitted. In Comparative Example 1-4, the side end surface on one side is flat.
(Comparative Example 1-5)
Comparative Example 1-5 is the same as Example 1-1 except that the conductor wiring has the pattern layout shown in FIG. 28 as compared to Example 1-1. For this reason, the detailed description is abbreviate | omitted. In Comparative Example 1-5, the side end face different from that in Comparative Example 1-4 is flat.
(Comparative Example 1-6)
As compared with Example 1-1, Comparative Example 1-6 has a structure in which the conductor wiring 92 has a single metal layer 93 as shown in FIG. 21, and the conductor wiring has the pattern layout shown in FIG. Except for a certain point, it is the same as Example 1-1. For this reason, the detailed description is abbreviate | omitted.
導体配線のパターン形状を表す図２２〜図２８では、導体配線の一部しか示しておらず、実際の導体配線は縦軸方向に周期的に続いている。
実施例１−１〜実施例１−３、および比較例１−２〜比較例１−５は、Ｋ値を同じ値とし、ラインエッジラフネスの値を変えたものである。なお、実施例１−１〜実施例１−３、および比較例１−２〜比較例１−５はいずれもＫ値を０．５とした。比較例１−１および比較例１−６はラインエッジラフネスがゼロであり、Ｋ値が定まらない。Ｋ値は下記数式により求められる値である。本発明では、Ｋ値＞０．２μｍ−１としている。
また、実施例１−１〜実施例１−３、および比較例１−１〜比較例１−６は、導体配線の平均線幅を３．０μｍとした。22 to 28 showing the pattern shape of the conductor wiring, only a part of the conductor wiring is shown, and the actual conductor wiring continues periodically in the vertical axis direction.
In Example 1-1 to Example 1-3 and Comparative Example 1-2 to Comparative Example 1-5, the K value is set to the same value, and the value of the line edge roughness is changed. In all of Examples 1-1 to 1-3 and Comparative Examples 1-2 to 1-5, the K value was set to 0.5. In Comparative Examples 1-1 and 1-6, the line edge roughness is zero, and the K value is not determined. The K value is a value obtained by the following mathematical formula. In the present invention, the K value> 0.2 μm −1 .
In Examples 1-1 to 1-3, and Comparative Examples 1-1 to 1-6, the average line width of the conductor wiring was set to 3.0 μm.
以下、視認性について説明する。
観察者による評価では、図２９に示すように、光源９５としてキセノンランプを用い、キセノンランプからのコリメートした光Ｌｓを、導体配線９２が形成された基板９０に対し、入射角４５度の角度から当てた場合における、基板９０正面から、導体配線９２を目視して視認性を評価した。
光Ｌｓは、ｓ偏光とｐ偏光の中間の偏光状態の光であり、キセノンランプの出射部に直線偏光子を配置することで実現した。
光Ｌｓの照射面積は直径２０ｍｍであり、基板９０に照射されるキセノンランプの光Ｌｓの照度が、おおよそ５００ルクスとなるように調整した。これは標準的な室内環境と同程度の照度である。
導体配線の配置は、０度、２２．５度、４５度、６７．５度、および９０度の配置でそれぞれ視認性を評価した。０度は導体配線を縦向きにした状態とし、９０度は導体配線を横向きにした状態とした。導体配線の配置の各角度は、図３０に示すように、０度を基準とした回転角ｒとした。Hereinafter, visibility will be described.
In the evaluation by the observer, as shown in FIG. 29, a xenon lamp is used as the light source 95, and collimated light Ls from the xenon lamp is incident on the substrate 90 on which the conductor wiring 92 is formed at an incident angle of 45 degrees. Visibility was evaluated by visually observing the conductor wiring 92 from the front surface of the substrate 90 when applied.
The light Ls is light having a polarization state intermediate between s-polarized light and p-polarized light, and is realized by arranging a linear polarizer at the exit portion of the xenon lamp.
The irradiation area of the light Ls was 20 mm in diameter, and the illuminance of the light Ls of the xenon lamp irradiated on the substrate 90 was adjusted to approximately 500 lux. This is the same illuminance as the standard indoor environment.
Visibility was evaluated for the arrangement of the conductor wirings at 0 degrees, 22.5 degrees, 45 degrees, 67.5 degrees, and 90 degrees. 0 degree was a state in which the conductor wiring was vertically oriented, and 90 degrees was a state in which the conductor wiring was horizontally oriented. As shown in FIG. 30, each angle of the arrangement of the conductor wirings was set to a rotation angle r based on 0 degree.
評価に際し、視認性はランダムに抽出した１０名の被験者９６がそれぞれ導体配線９２の正面から、基板９０から距離Ｌｄ離して目視にて評価した。なお、距離Ｌｄは１２０ｍｍとした。
評価基準は以下の通りとした。
配線配置角度における視認性の評価結果が、被験者１０名中、視認可能とした人数が０名以上３名以下場合を○、４名以上６名以下の場合を△、７名以上視認可能とした場合を×と判定した。
視認性に関し、配置角度０度〜９０度の全てで○の場合をＡ、少なくとも１つ×を含む場合をＣ、それ以外をＢと判定した。In the evaluation, the visibility was evaluated by 10 subjects 96 extracted at random from the front surface of the conductor wiring 92 by a distance Ld from the substrate 90. The distance Ld was 120 mm.
The evaluation criteria were as follows.
The evaluation result of the visibility at the wiring arrangement angle indicates that the number of people who can be visually recognized among 10 subjects is 0 or more and 3 or less. The case was determined as x.
Regarding visibility, it was determined that A in the case of all arrangement angles of 0 to 90 degrees is A, C if at least one x is included, and B otherwise.
時間領域差分法（ＦＤＴＤ（Finite-difference time-domain）法）では、上述の観察者による評価と同様の状況で、ＦＤＴＤ法（時間領域差分法）により計算して、計算結果を評価した。
計算モデルとしては図３１に示すように、視認性の評価と同じ状況を想定したものとした。具体的には、基板モデル９７に、１５０μｍピッチで導体配線モデル９８を配置した。基板モデル９７は、上述の基板９０と同じ反射特性とした。導体配線モデル９８は、波長５５０ｎｍにおける反射特性を上述の導体配線９２と同じ反射特性とした。上述の基板モデル９７および導体配線モデル９８は、ＦＤＴＤ法（時間領域差分法）による計算が可能なモデルであり、公知の方法でモデル化した。In the time domain difference method (FDTD (Finite-difference time-domain) method), the calculation results were evaluated by the FDTD method (time domain difference method) in the same situation as the evaluation by the observer described above.
As a calculation model, as shown in FIG. 31, the same situation as the visibility evaluation was assumed. Specifically, the conductor wiring model 98 is arranged on the substrate model 97 at a pitch of 150 μm. The substrate model 97 has the same reflection characteristics as the substrate 90 described above. The conductor wiring model 98 has the same reflection characteristic as that of the above-described conductor wiring 92 at the wavelength of 550 nm. The substrate model 97 and the conductor wiring model 98 described above are models that can be calculated by the FDTD method (time domain difference method), and are modeled by a known method.
導体配線モデル９８の配置は、観察者による評価と同じく、０度、２２．５度、４５度、６７．５度、９０度とし、入射角４５度で、ｓ偏光とｐ偏光の中間の偏光状態の光Ｌｓを入射させた場合における、散乱強度分布を計算した。その後、基板モデル９７から距離Ｌｄが１２０ｍｍ離れた位置にある直径８ｍｍの円形開口９９に入射する光の電場強度の合計を計算した。なお、上述の電場強度とは、電場の絶対値を２乗したものを意味する。また、円形開口９９が上述の被験者９６に相当する。
そして、ある配線配置角度と別の配線配置角度の光の電場強度の差を取り、その値を規格化した。実施例１−１〜実施例１−３、および比較例１−１〜比較例１−６を、比較例１−６の計算結果を用いて規格化した。
基準値を０．１５として、比較例１−６で規格化した値が０．１５以下になったものをＡと判定し、比較例１−６で規格化した値が０．１５を超えるものをＣと判定した。The arrangement of the conductor wiring model 98 is 0 degree, 22.5 degrees, 45 degrees, 67.5 degrees, and 90 degrees as in the case of the evaluation by the observer, the incident angle is 45 degrees, and the polarized light is intermediate between s-polarized light and p-polarized light. The scattering intensity distribution when the state light Ls was incident was calculated. Thereafter, the total electric field intensity of light incident on the circular opening 99 having a diameter of 8 mm at a position where the distance Ld is 120 mm away from the substrate model 97 was calculated. In addition, the above-mentioned electric field strength means what squared the absolute value of the electric field. The circular opening 99 corresponds to the subject 96 described above.
And the difference of the electric field strength of the light of one wiring arrangement angle and another wiring arrangement angle was taken, and the value was normalized. Example 1-1 to Example 1-3 and Comparative Example 1-1 to Comparative Example 1-6 were normalized using the calculation results of Comparative Example 1-6.
When the reference value is 0.15, the value normalized in Comparative Example 1-6 is 0.15 or less is determined as A, and the value normalized in Comparative Example 1-6 exceeds 0.15 Was determined to be C.
配置角度をΨとし、形開口に入射する光の電場強度をＥとすると、計算による視認性の角度依存値ＲΨは、下記数式で定義される。
ＲΨ＝max（Ｅ（Ψ１）、・・・Ｅ（Ψｎ））−min（Ｅ（Ψ１）、・・・Ｅ（Ψｎ））
なお、配線配置は、０度、２２．５度、４５度、６７．５度および９０度の５通りであるため、ｎ＝５である。
上述の視認性の角度依存値ＲΨは、各配置角度Ψでの入射する光の電場強度Ｅの最大値と最小値との差である。
比較例１−６での角度依存値ＲΨをＹとすると、規格化された角度依存値Ｒｄは、下記数式で定義される。
Ｒｄ＝（max（Ｅ（Ψ１）、・・・Ｅ（Ψｎ））−min（Ｅ（Ψ１）、・・・Ｅ（Ψｎ）））／Ｙ
角度依存値Ｒｄが大きいほど、すなわち、比較例１−６で規格化した値が大きいほど、導体配線について、ある角度で見えやすく、ある角度で見えにくい、というように、導体配線の配置による見えやすさの差異が大きいことを意味する。When the arrangement angle is Ψ and the electric field intensity of light incident on the shape opening is E, the calculated angle dependency value R Ψ of visibility is defined by the following mathematical formula.
R Ψ = max (E (Ψ1 ), ··· E (Ψn)) - min (E (Ψ1), ··· E (Ψn))
Note that there are five wiring arrangements of 0 degree, 22.5 degrees, 45 degrees, 67.5 degrees, and 90 degrees, and therefore n = 5.
The visibility angle-dependent value R ψ described above is the difference between the maximum value and the minimum value of the electric field intensity E of incident light at each arrangement angle ψ.
Assuming that the angle dependent value R Ψ in Comparative Example 1-6 is Y, the standardized angle dependent value Rd is defined by the following mathematical formula.
Rd = (max (E (Ψ1),... E (Ψn)) − min (E (Ψ1),... E (Ψn))) / Y
The greater the angle-dependent value Rd, that is, the greater the value normalized in Comparative Example 1-6, the easier it is to see the conductor wiring at a certain angle and the less difficult it is to see at a certain angle. This means that the difference in ease is large.
なお、図３２は、実施例１−１〜実施例１−３、および比較例１−１〜比較例１−６の計算結果を示しており、符号１０１は実施例１−１、符号１０２は実施例１−２、符号１０３は実施例１−３、符号１１１は比較例１−１、符号１１２は比較例１−２、符号１１３は比較例１−３、符号１１４は比較例１−４、符号１１５は比較例１−５、符号１１６は比較例１−６を示す。また、図３２の基準線ＢＬは値０．１５を示す線である。
実施例１−１〜実施例１−３、および比較例１−１〜比較例１−６の評価結果を下記表１に示す。なお、下記表１では、ラインエッジラフネスをＬＥＲと表し、数値は３σ値を示す。FIG. 32 shows the calculation results of Example 1-1 to Example 1-3 and Comparative Example 1-1 to Comparative Example 1-6. Reference numeral 101 denotes Example 1-1, and reference numeral 102 denotes Example 1-2, Code 103 is Example 1-3, Code 111 is Comparative Example 1-1, Code 112 is Comparative Example 1-2, Code 113 is Comparative Example 1-3, Code 114 is Comparative Example 1-4 Reference numeral 115 represents Comparative Example 1-5, and reference numeral 116 represents Comparative Example 1-6. Further, the reference line BL in FIG. 32 is a line indicating a value of 0.15.
The evaluation results of Example 1-1 to Example 1-3 and Comparative Example 1-1 to Comparative Example 1-6 are shown in Table 1 below. In Table 1 below, the line edge roughness is expressed as LER, and the numerical value indicates a 3σ value.
表１に示すように、実施例１−１〜実施例１−３、および比較例１−１〜比較例１−６の結果から、ラインエッジラフネス（ＬＥＲ）が３σ値で０．７μｍ以上の場合において、観察者による評価と、ＦＤＴＤ法（時間領域差分法）を用いた計算による評価のいずれにおいても、見え方の角度による相違が小さく、視認性が良好となることが示された。また、実施例１−１〜実施例１−３を比べると、実施例１−３は視認抑制層が設けられていない。視認抑制層を設けた方が、観察者による評価では良好な結果が得られた。 As shown in Table 1, from the results of Example 1-1 to Example 1-3 and Comparative Example 1-1 to Comparative Example 1-6, the line edge roughness (LER) is 0.7 μm or more with a 3σ value. In both cases, it was shown that in both the evaluation by the observer and the evaluation by the calculation using the FDTD method (time domain difference method), the difference due to the viewing angle is small, and the visibility is improved. Moreover, when Example 1-1 to Example 1-3 are compared, Example 1-3 is not provided with the visual suppression layer. In the evaluation by the observer, better results were obtained when the visual suppression layer was provided.
第２の実施例では、以下に示す実施例２−１、実施例２−２、比較例２−１、および比較例２−２について視認性を評価した。
視認性は、第１の実施例と同じく、観察者による評価と、ＦＤＴＤ法（時間領域差分法）を用いた計算による評価とを行った。視認性の評価については、上述の第１の実施例と同じであるため、その詳細な説明は省略する。In the second example, visibility was evaluated for the following Example 2-1, Example 2-2, Comparative Example 2-1, and Comparative Example 2-2.
As in the first example, the visibility was evaluated by an observer and evaluated by calculation using the FDTD method (time domain difference method). Since the visibility evaluation is the same as that in the first embodiment, detailed description thereof is omitted.
以下、実施例２−１、実施例２−２、比較例２−１、および比較例２−２について説明する。実施例２−１、実施例２−２、比較例２−１、および比較例２−２はラインエッジラフネスを同じ値とし、Ｋ値を変えた。なお、実施例２−１、実施例２−２、比較例２−１、および比較例２−２では、ラインエッジラフネスはいずれも３σ値で０．７９μｍとし、導体配線の平均線幅を３．０μｍとした。 Hereinafter, Example 2-1, Example 2-2, Comparative example 2-1, and Comparative example 2-2 will be described. In Example 2-1, Example 2-2, Comparative Example 2-1, and Comparative Example 2-2, the line edge roughness was set to the same value, and the K value was changed. In Example 2-1, Example 2-2, Comparative Example 2-1, and Comparative Example 2-2, the line edge roughness is 3σ value of 0.79 μm, and the average line width of the conductor wiring is 3 0.0 μm.
（実施例２−１）
実施例２−１は、第１の実施例の実施例１−１に比して、導体配線が図３３に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。
（実施例２−２）
実施例２−２は、第１の実施例の実施例１−１に比して、導体配線が図３４に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。(Example 2-1)
Example 2-1 is the same as Example 1-1 except that the conductor wiring has the pattern layout shown in FIG. 33 as compared to Example 1-1 of the first example. For this reason, the detailed description is abbreviate | omitted.
(Example 2-2)
Example 2-2 is the same as Example 1-1 except that the conductor wiring has the pattern layout shown in FIG. 34 as compared to Example 1-1 of the first example. For this reason, the detailed description is abbreviate | omitted.
（比較例２−１）
比較例２−１は、第１の実施例の実施例１−１に比して、導体配線が図３５に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。
（比較例２−２）
比較例２−２は、第１の実施例の実施例１−１に比して、導体配線が図３６に示すパターンレイアウトである点以外は、実施例１−１と同じである。このため、その詳細な説明は省略する。(Comparative Example 2-1)
Comparative Example 2-1 is the same as Example 1-1 except that the conductor wiring has the pattern layout shown in FIG. 35, as compared to Example 1-1 of the first example. For this reason, the detailed description is abbreviate | omitted.
(Comparative Example 2-2)
Comparative Example 2-2 is the same as Example 1-1 except that the conductor wiring has the pattern layout shown in FIG. 36, as compared to Example 1-1 of the first example. For this reason, the detailed description is abbreviate | omitted.
観察者による評価と、ＦＤＴＤ法（時間領域差分法）を用いた計算による評価も、上述の第１の実施例と同じであるため、その詳細な説明は省略する。
ＦＤＴＤ法（時間領域差分法）を用いた計算による評価では、上述の第１の実施例の比較例１−６の計算結果を用いて、実施例２−１、実施例２−２、比較例２−１、および比較例２−２の計算結果を規格化した。
第２の実施例でも基準値を０．１５として、比較例１−６で規格化した値が０．１５以下になったものをＡと判定し、比較例１−６で規格化した値が０．１５を超えるものをＣと判定した。
なお、図３７は、実施例２−１、実施例２−２、比較例２−１および比較例２−２の計算結果を示しており、符号１２１は実施例２−１、符号１２２は実施例２−２、符号１２３は比較例２−１、符号１２４は比較例２−２を示す。また、図３７の基準線ＢＬは値０．１５を示す線である。
実施例２−１、実施例２−２、比較例２−１、および比較例２−２の評価結果を下記表２に示す。なお、下記表２では、ラインエッジラフネスをＬＥＲと表し、数値は３σ値を示す。Since the evaluation by the observer and the evaluation by the calculation using the FDTD method (time domain difference method) are the same as those in the first embodiment, detailed description thereof is omitted.
In the evaluation by calculation using the FDTD method (time domain difference method), Example 2-1, Example 2-2, and Comparative Example are performed using the calculation result of Comparative Example 1-6 of the first example. The calculation results of 2-1 and Comparative Example 2-2 were normalized.
In the second embodiment, the reference value is set to 0.15, and the value normalized in Comparative Example 1-6 is determined to be A or less, and the value normalized in Comparative Example 1-6 is determined as A. The thing exceeding 0.15 was determined as C.
FIG. 37 shows the calculation results of Example 2-1, Example 2-2, Comparative Example 2-1, and Comparative Example 2-2, where reference numeral 121 denotes Example 2-1 and reference numeral 122 denotes the implementation. Example 2-2, reference numeral 123 indicates Comparative Example 2-1, and reference numeral 124 indicates Comparative Example 2-2. Also, the reference line BL in FIG. 37 is a line indicating a value of 0.15.
The evaluation results of Example 2-1, Example 2-2, Comparative Example 2-1, and Comparative Example 2-2 are shown in Table 2 below. In Table 2 below, the line edge roughness is expressed as LER, and the numerical value indicates a 3σ value.
表２に示すように、実施例２−１、実施例２−２、比較例２−１、および比較例２−２の結果から、ＬＥＲ≧０．７μｍを満足する導体配線では、上述のパワースペクトルＰ（ｆ）の数式（１）を満たす場合、観察者による評価と、ＦＤＴＤ法（時間領域差分法）を用いた計算による評価のいずれにおいても、ある特定の配置角度において見えやすい、という現象が抑制されており、視認性が良好となることが示された。 As shown in Table 2, from the results of Example 2-1, Example 2-2, Comparative Example 2-1, and Comparative Example 2-2, in the conductor wiring satisfying LER ≧ 0.7 μm, the power described above is used. Phenomenon that it is easy to see at a specific arrangement angle in both the evaluation by the observer and the evaluation by the calculation using the FDTD method (time domain difference method) when the mathematical expression (1) of the spectrum P (f) is satisfied. It was shown that visibility was improved.
１０ 導電性フィルム
１０ａ、１２ａ，３０ａ、３１ａ、４３ａ、７０ａ、８０ａ 表面
１２ 保護層
１３ タッチセンサー
１４ コントローラ
１６ タッチパネル
１８ 透明層
２０ 表示装置
２２ 表示ユニット
２４ 表示機器
３０、３１ 透明基板
３０ｂ 裏面
３０ｃ 一辺
３２ 第１の検出電極
３３ 第１の周辺配線
３４ 第２の検出電極
３５ 第２の周辺配線
３９ 端子
４０、４１、９２ 導体配線
４０ｃ、４０ｄ、７１ｃ、７３ｃ、８３ｃ、８５ｃ 側端面
４０ｅ 縁
４３ 金属層
４５ 視認抑制層
５０ 第１の周辺配線部
５２ 第２の周辺配線部
５６ 接着層
６０ 配線パターン
６１ セル
６４ ダミー電極
６５ 隙間
７０ フォトマスク
７１ 開口部
７２ インプリントテンプレート
７３ パターン部
８０ 第１金属膜
８１ 第１金属層
８２、８４ レジスト膜
８３ 導体配線形成用部材
８５ 開口
８６ 第２金属膜
８７ 第２金属層
８８ 導電性フィルム形成用積層体
９０ 基板
９３ 金属層
９４ 視認抑制層
９５ 光源
９６ 被験者
９７ 基板モデル
９８ 導体配線モデル
９９ 円形開口
１０１ 実施例１−１
１０２ 実施例１−２
１０３ 実施例１−３
１１１ 比較例１−１
１１２ 比較例１−２
１１３ 比較例１−３
１１４ 比較例１−４
１１５ 比較例１−５
１１６ 比較例１−６
１２１ 実施例２−１
１２２ 実施例２−２
１２３ 比較例２−１
１２４ 比較例２−２
ＢＬ 基準線
Ｄ１ 第１の方向
Ｄ２ 第２の方向
ＤＬ 長手方向
Ｄｎ 方向
Ｄｐ ピッチ
Ｄｗ 方向
Ｌｄ 距離
Ｌｅ 露光光
Ｌｓ 光
ｒ 回転角
ｔ 厚み
ｗ 線幅DESCRIPTION OF SYMBOLS 10 Conductive film 10a, 12a, 30a, 31a, 43a, 70a, 80a Surface 12 Protective layer 13 Touch sensor 14 Controller 16 Touch panel 18 Transparent layer 20 Display device 22 Display unit 24 Display device 30, 31 Transparent substrate 30b Back surface 30c One side 32 First detection electrode 33 First peripheral wiring 34 Second detection electrode 35 Second peripheral wiring 39 Terminal 40, 41, 92 Conductor wiring 40c, 40d, 71c, 73c, 83c, 85c Side end face 40e Edge 43 Metal layer 45 visual suppression layer 50 first peripheral wiring portion 52 second peripheral wiring portion 56 adhesive layer 60 wiring pattern 61 cell 64 dummy electrode 65 gap 70 photomask 71 opening 72 imprint template 73 pattern portion 80 first metal film 81 First metal layer 82, 84 cash register Stroke film 83 Conductor wiring forming member 85 Opening 86 Second metal film 87 Second metal layer 88 Conductive film forming laminate 90 Substrate 93 Metal layer 94 Visual suppression layer 95 Light source 96 Subject 97 Substrate model 98 Conductor wiring model 99 Circular Aperture 101 Example 1-1
102 Example 1-2
103 Example 1-3
111 Comparative Example 1-1
112 Comparative Example 1-2
113 Comparative Example 1-3
114 Comparative Example 1-4
115 Comparative Example 1-5
116 Comparative Example 1-6
121 Example 2-1
122 Example 2-2
123 Comparative Example 2-1
124 Comparative Example 2-2
BL reference line D1 1st direction D2 2nd direction D L longitudinal direction Dn direction Dp pitch Dw direction Ld distance Le exposure light Ls light r rotation angle t thickness w line width
Claims (11)
前記基材の少なくとも一方の面に設けられる導体配線とを有し、
前記導体配線は、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ前記導体配線の前記両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすことを特徴とする導電性フィルム。
Conductor wiring provided on at least one surface of the base material,
In the conductor wiring, the line edge roughness of both side end faces in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, respectively, and both side end faces of the conductor wirings each have a power spectrum P ( An electroconductive film characterized by satisfying the following formula for f):
前記導体配線に対応する開口部を有し、
前記開口部は、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ前記開口部の前記両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすことを特徴とするフォトマスク。
Having an opening corresponding to the conductor wiring;
In the opening, the line edge roughness of both side end faces in the direction perpendicular to the longitudinal direction is 0.7 μm or more in terms of 3σ values, and both side end faces of the opening have power spectra P ( A photomask that satisfies the following formula for f):
前記導体配線に対応するパターン部を有し、
前記パターン部は、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ前記パターン部の前記両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすことを特徴とするインプリントテンプレート。
Having a pattern portion corresponding to the conductor wiring;
In the pattern portion, the line edge roughness of both side end surfaces in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, respectively, and both the side end surfaces of the pattern portion each have a power spectrum P ( An imprint template characterized by satisfying the following formula for f):
前記基材上に設けられ、前記導体配線となる導体層と、
前記導体層上に設けられ、前記導体配線に対応する導体配線形成用部材とを有し、
前記導体配線形成用部材は、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ前記両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすことを特徴とする導電性フィルム形成用積層体。
A conductor layer provided on the substrate and serving as the conductor wiring;
A conductor wiring forming member provided on the conductor layer and corresponding to the conductor wiring;
In the conductor wiring forming member, the line edge roughness of both side end faces in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, and both the side end faces have power spectra P (f ) Satisfying the following mathematical formula: a laminate for forming a conductive film.
前記導体配線に対応する開口部が、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ前記開口部の前記両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすフォトマスクを用いたリソグラフィー法で、前記導体配線を形成することを特徴とする導電性フィルムの製造方法。
The line edge roughness of both side end faces of the opening corresponding to the conductor wiring in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, and both the side end faces of the opening are A method for producing a conductive film, wherein the conductor wiring is formed by a lithography method using a photomask satisfying the following formula for each power spectrum P (f).
前記導体配線に対応するパターン部が、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ前記パターン部の前記両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすインプリントテンプレートを用いたリソグラフィー法で、前記導体配線を形成することを特徴とする導電性フィルムの製造方法。
The line edge roughness of both side end faces of the pattern portion corresponding to the conductor wiring in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, and both the side end faces of the pattern portion are A method for producing a conductive film, wherein the conductor wiring is formed by a lithography method using an imprint template satisfying the following formula for each power spectrum P (f).
前記導体配線に対応する開口部が、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ前記開口部の前記両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすフォトマスクを用いたリソグラフィー法で、前記導体配線を形成することを特徴とする電子デバイスの製造方法。
The line edge roughness of both side end faces of the opening corresponding to the conductor wiring in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, and both the side end faces of the opening are A method of manufacturing an electronic device, wherein the conductor wiring is formed by a lithography method using a photomask satisfying the following formula for each power spectrum P (f).
前記導体配線に対応するパターン部が、長手方向と直交する方向の両方の側端面のラインエッジラフネスが、それぞれ３σ値で０．７μｍ以上であり、かつ前記パターン部の前記両方の側端面は、それぞれパワースペクトルＰ（ｆ）について下記数式を満たすインプリントテンプレートを用いたリソグラフィー法で、前記導体配線を形成することを特徴とする電子デバイスの製造方法。
A method for producing an electronic device comprising a conductive film having a base material and a conductor wiring provided on at least one surface of the base material,
The line edge roughness of both side end faces of the pattern portion corresponding to the conductor wiring in the direction orthogonal to the longitudinal direction is 0.7 μm or more in terms of 3σ values, and both the side end faces of the pattern portion are A method of manufacturing an electronic device, wherein the conductor wiring is formed by a lithography method using an imprint template that satisfies the following formula for each power spectrum P (f).
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016185947 | 2016-09-23 | ||
| JP2016185947 | 2016-09-23 | ||
| PCT/JP2017/032629 WO2018056089A1 (en) | 2016-09-23 | 2017-09-11 | Conductive film, touch panel, photomask, imprint template, conductive film-forming laminate, method for manufacturing conductive film, and method for manufacturing electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018056089A1 true JPWO2018056089A1 (en) | 2019-08-29 |
| JP6722291B2 JP6722291B2 (en) | 2020-07-15 |
Family
ID=61690060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018540967A Active JP6722291B2 (en) | 2016-09-23 | 2017-09-11 | Conductive film, touch panel, photomask, imprint template, conductive film forming laminate, conductive film manufacturing method, and electronic device manufacturing method |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6722291B2 (en) |
| TW (1) | TW201814730A (en) |
| WO (1) | WO2018056089A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI695029B (en) * | 2019-02-15 | 2020-06-01 | 國立臺灣科技大學 | Patterned metal layer and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094115A (en) * | 2010-09-30 | 2012-05-17 | Fujifilm Corp | Electrostatic capacitive touch panel |
| JP2013037682A (en) * | 2011-07-11 | 2013-02-21 | Fujifilm Corp | Conductive sheet, touch panel and display device |
| WO2015121127A1 (en) * | 2014-02-11 | 2015-08-20 | Asml Netherlands B.V. | Model for calculating a stochastic variation in an arbitrary pattern |
| JP2015207103A (en) * | 2014-04-18 | 2015-11-19 | 大日本印刷株式会社 | Touch panel sensor, touch panel device, and display device |
| JP2016062526A (en) * | 2014-09-22 | 2016-04-25 | 凸版印刷株式会社 | Touch-sensor electrode, touch panel, and display device |
-
2017
- 2017-09-11 WO PCT/JP2017/032629 patent/WO2018056089A1/en active Application Filing
- 2017-09-11 JP JP2018540967A patent/JP6722291B2/en active Active
- 2017-09-19 TW TW106132055A patent/TW201814730A/en unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094115A (en) * | 2010-09-30 | 2012-05-17 | Fujifilm Corp | Electrostatic capacitive touch panel |
| JP2013037682A (en) * | 2011-07-11 | 2013-02-21 | Fujifilm Corp | Conductive sheet, touch panel and display device |
| WO2015121127A1 (en) * | 2014-02-11 | 2015-08-20 | Asml Netherlands B.V. | Model for calculating a stochastic variation in an arbitrary pattern |
| JP2015207103A (en) * | 2014-04-18 | 2015-11-19 | 大日本印刷株式会社 | Touch panel sensor, touch panel device, and display device |
| JP2016062526A (en) * | 2014-09-22 | 2016-04-25 | 凸版印刷株式会社 | Touch-sensor electrode, touch panel, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018056089A1 (en) | 2018-03-29 |
| TW201814730A (en) | 2018-04-16 |
| JP6722291B2 (en) | 2020-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6013397B2 (en) | Touch sensor | |
| CN103329643B (en) | There is the patterned substrate of dimmed multi-layer conductive trace | |
| US10795524B2 (en) | Touch panel | |
| JP2012094115A (en) | Electrostatic capacitive touch panel | |
| WO2015199087A1 (en) | Touch sensor substrate, touch panel, display device, and method for manufacturing touch sensor substrate | |
| JP2015103223A (en) | Conductive substrate, touch panel and electromagnetic shield | |
| TW201530385A (en) | Touch sensor | |
| TWI711950B (en) | Touch panel sensor | |
| WO2018034119A1 (en) | Conductive film and touch panel | |
| US20210149509A1 (en) | Conductive film, touch panel sensor, and touch panel | |
| KR20130071720A (en) | Touch panel and method for manufacturing the same | |
| TW201901701A (en) | Method for producing transparent conductive substrate, transparent conductive substrate | |
| JP2015130083A (en) | touch panel | |
| TW201635015A (en) | Catalytic photoresist for photolithographic metal mesh touch sensor fabrication | |
| JPWO2019021835A1 (en) | Conductive member for touch panel and touch panel | |
| KR20130071721A (en) | Touch panel | |
| JP6722291B2 (en) | Conductive film, touch panel, photomask, imprint template, conductive film forming laminate, conductive film manufacturing method, and electronic device manufacturing method | |
| TWI533176B (en) | Touch panel, and touch panel manufacturing methods | |
| WO2018047608A1 (en) | Conductive film production method, conductive film, touch panel sensor, antenna, fingerprint authentication, and touch panel | |
| JP2015130007A (en) | Touch panel sensor, manufacturing method of touch panel sensor and display unit having touch position detection function | |
| JP6794325B2 (en) | Conductive base material, manufacturing method of conductive base material, laminate and touch panel | |
| JP2024005532A (en) | conductive film | |
| JP6626759B2 (en) | Conductive film, touch panel and electronic device | |
| KR101796527B1 (en) | Touch panel and method for preparing the same | |
| KR20140106145A (en) | Touch panel substrate with fine metal circuit formed by the transparent substrate and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200619 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6722291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |