JPWO2018051447A1 - 整合器 - Google Patents

Abstract

整合器は、方向性結合器と、第１の可変容量コンデンサと第２の可変容量コンデンサとを有する整合回路と、制御部と、基準とする整合器の第３の可変容量コンデンサおよび第４の可変容量コンデンサの容量値の設定値と前記設定値が設定されたときの前記基準とする整合器のインピーダンスとに基づいて求めた前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値を格納する記憶部と、を備える。前記制御部は、前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の設定値を前記記憶部の前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値に基づいて補正する。［代表図］図１

Description

本開示は整合器に関し、例えば高周波電源装置の出力を負荷に整合させる整合器に適用可能である。

エッチングや薄膜形成を行う半導体製造工程では、プラズマ処理装置が用いられる。このプラズマ処理装置の電力供給源として、高周波電源装置が用いられる。高周波電源装置からプラズマ処理装置に対し、効率良く電力を供給するには、高周波電源装置とプラズマ処理装置（負荷）との間でインピーダンスを整合させる必要がある。インピーダンスを整合させる手段として、例えば特許文献１に示されるように、高周波電源装置とプラズマ処理装置との間に整合器が挿入される。整合器は高周波電源装置とプラズマ処理装置との間でインピーダンスを整合させる整合素子を有する整合回路を含むように構成されている。整合回路は、可変容量コンデンサ、インダクタンス、伝送線路を含むように構成されている。

ＷＯ２０１５／１２９６７８号公報

可変容量コンデンサはステッピングモータを用いて容量値の変更制御を行うが、可変容量コンデンサの容量精度の要因により、可変容量コンデンサの容量値を設定しても設定値と全く異なる容量となる個体が稀に存在する。その可変容量コンデンサを搭載した整合器は他の整合器と同じ容量を設定してもインピーダンスが全く異なるためプラズマ負荷と接続しても整合動作(軌跡、時間)に顕著な違いが生まれ、プラズマ処理装置のスループットが個々の整合器に依存し、安定しない。
本開示の課題は、可変容量コンデンサの容量誤差を低減する整合器を提供することにある。

本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、整合器は、方向性結合器と、第１の可変容量コンデンサと第２の可変容量コンデンサとを有する整合回路と、制御部と、基準とする整合器の第３の可変容量コンデンサおよび第４の可変容量コンデンサの容量値の設定値と前記設定値が設定されたときの前記基準とする整合器のインピーダンスとに基づいて求めた前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値を格納する記憶部と、を備える。前記制御部は、前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の設定値を前記記憶部の前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値に基づいて補正する。

上記整合器によれば、容量誤差を低減することができる。

図１は実施例に係る整合器の機能ブロック図である。 図２は実施例に係る整合回路の構成図である。 図３は実施例に係る記憶部の構成図である。 図４は可変容量コンデンサの容量を変えたときの反射係数の軌跡の一例を説明する図。 図５は可変容量コンデンサの容量を変えたときの反射係数の軌跡の他の例を説明する図。 図６は実施例に係る反射係数の軌跡を示す図である。 図７は実施例に係るインピーダンス整合の処理フローチャートである。 図８は正しく調整された可変容量コンデンサを搭載した整合器のインピーダンス（ＶＣ１を固定）を示す図である。 図９は正しく調整された可変容量コンデンサを搭載した整合器のインピーダンス（ＶＣ２を固定）を示す図である。 図１０は正しく調整されていない可変容量コンデンサを搭載した整合器のインピーダンス（ＶＣ１を固定）を示す図である。 図１１は正しく調整されていない可変容量コンデンサを搭載した整合器のインピーダンス（ＶＣ２を固定）を示す図である。 図１２は可変容量コンデンサの容量調整および整合動作を示すフローチャートである。 図１３は整合器（Ａ）（Ｂ）のＶＣステップ値と反射係数（Ｕ，Ｖ）値の関係（ＶＣ２固定）を示す図である。 図１４は整合器（Ａ）（Ｂ）のＶＣステップ値と反射係数（Ｕ，Ｖ）値の関係（ＶＣ１固定）を示す図である。 図１５は変換テーブル（ＶＣ１）を示す図である。 図１６は変換テーブル（ＶＣ２）を示す図である。

以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。

図１は、実施例に係る整合器の機能ブロック図である。図１では、高周波電源装置２とプラズマ処理装置３との間に、整合器１０が挿入されている。高周波電源装置２から出力した高周波電力を、整合器１０を介してプラズマ処理装置３に供給することで、プラズマ処理装置３でプラズマを発生させる。高周波電源装置２からプラズマ処理装置３に効率よく電力を供給するためには、高周波電源装置２とプラズマ処理装置３との間でインピーダンスを整合させる必要がある。高周波電源装置２の出力インピーダンスは通常５０Ωであるため、プラズマ処理装置３の入力インピーダンスを、整合器１０によって変換し、整合器１０の入力インピーダンスを５０Ωにすればよい。

プラズマ処理装置３の入力インピーダンスは、プラズマ処理装置３に入力されるガスの種類や流量、圧力、温度等によって変化する。よって、整合器１０は、時間的に変化するプラズマ処理装置３の入力インピーダンスに合わせて、適応的に整合する必要がある。

図１の整合器１０は、進行波と反射波とを検出する方向性結合器１１と、高周波電源装置２とプラズマ処理装置３との間でインピーダンスを整合させる整合素子を有する整合回路３０と、整合回路３０の整合素子の回路定数を制御するための制御部２０と、記憶部２５と、を含むように構成される。

方向性結合器１１の動作を説明する。ＲＦin端子からＲＦout端子に向かって進む高周波電力（進行波：Ｐｆ）は、方向性結合器１１で検出され、ＦＯＲＷＡＲＤ端子に出力される。ＲＦout端子からＲＦin端子に向かって進む高周波電力（反射波：Ｐｒ）は、方向性結合器１１で検出され、ＲＥＦＬＥＣＴ端子に出力される。また、ＲＦin端子からＲＦout端子に向かって進む高周波電力（Ｐｆ）は、ＲＥＦＬＥＣT端子では検出されず、もし検出されても僅かである。同様に、ＲＦout端子からＲＦin端子に向かって進む高周波電力（Ｐｒ）は、ＦＯＲＷＡＲＤ端子では検出されず、もし検出されても僅かである。

制御部２０は、反射係数演算部２１と、容量演算部２２と、容量設定部２３とを含むように構成される。

方向性結合器１１で検出された進行波（Ｐｆ）と反射波（Ｐｒ）は、制御部２０の反射係数演算部２１に入力される。反射係数（Γ）は、進行波（Ｐｆ）に対する反射波（Ｐｒ）の振幅比（ｒ）と位相差（θ）から、式（１）のように定義される。
Γ＝ｒ・exp（ｊ・θ） (ｊ：虚数単位)・・・（１）
よって、進行波（Ｐｆ）に対する反射波（Ｐｒ）の振幅比（ｒ）と位相差（θ）が分かれば、反射係数（Γ）を求めることが出来る。反射係数演算部２１では、進行波（Ｐｆ）と反射波（Ｐｒ）とに基づき、上記振幅比（ｒ）と位相差（θ）を計算し、反射係数（Γ）を算出する。具体的な方法としては、進行波（Ｐｆ）と反射波（Ｐｒ）をＦＦＴ（高速フーリエ変換）によって周波数領域に変換し、高周波電源装置２が出力している高周波電力と同じ周波数について、進行波（Ｐｆ）と反射波（Ｐｒ）の振幅と位相を比較し、振幅比（ｒ）と位相差（θ）を計算すればよい。

容量演算部２２は、反射係数演算部２１で計算された反射係数（Γ）に基づき、反射係数（Γ）をゼロに近づけるためのコンデンサ容量を計算する。コンデンサ容量の計算方法については後述する。容量設定部２３は、容量演算部２２で算出したコンデンサの容量に基づき、整合回路３０内の可変容量コンデンサの容量を設定、変更する。

図２は実施例に係る整合回路の構成図である。整合回路３０は、負荷となるプラズマ処理装置３の入力インピーダンスが変動する範囲によって回路構成が決まるが、ここでは、π型の整合回路を例にして説明する。この整合回路３０は、第１の可変容量コンデンサ３１、第２の可変容量コンデンサ３２、インダクタンス３３、伝送線路３５、伝送線路３６を含むように構成されている。この伝送線路３５と伝送線路３６は、同軸ケーブルや金属板などで構成することができ、また、インダクタやコンデンサの集中定数回路を含むように構成することもできる。

伝送線路３５は、整合回路３０の入力端子３０ａと第１の可変容量コンデンサ３１の一端を接続する。第１の可変容量コンデンサ３１の他端は接地されている。伝送線路３６は、整合回路３０の出力端子３０ｂと第２の可変容量コンデンサ３２の一端を接続する。第２の可変容量コンデンサ３２の他端は接地されている。

第１の可変容量コンデンサ３１、第２の可変容量コンデンサ３２、インダクタンス３３は、高周波電源装置２とプラズマ処理装置３との間のインピーダンス整合を行うための整合素子である。また、整合回路３０は、第１の可変容量コンデンサ３１の容量を制御するための可変容量コンデンサ制御端子３１ａと、第２の可変容量コンデンサ３２の容量を制御するための可変容量コンデンサ制御端子３２ａとを備える。

整合回路３０の可変容量コンデンサの制御は、方向性結合器１１で検波した進行波（Ｐｆ）と反射波（Ｐｒ）から計算される反射係数（Γ）の大きさが小さくなるように制御される。

前述したように、制御部２０は、方向性結合器１１で検出した進行波と反射波とに基づき、反射係数を算出し、該反射係数を用いて、第１の可変容量コンデンサ３１の容量値（ＶＣ１）と第２の可変容量コンデンサ３２の容量値（ＶＣ２）とを制御する。記憶部２５は、後述する円の情報等を記憶する。なお、図３に示すように、記憶部２５はＣＰＵ内蔵ＳＲＡＭ２５１と外部ＳＲＡＭ（揮発性メモリ）２５２と外部ＥＥＰＲＯＭ（不揮発性メモリ）２５３とを備える。

ここで、円の情報とは、スミスチャート上で整合点（反射係数（Γ）の実部と虚部がゼロの点）を通過する反射係数（Γ）の軌跡が描く円の情報であって、円の位置や大きさに関する情報である。この円の情報は、伝送線路３５の条件、つまり伝送線路３５の特性インピーダンス（ＺＬ）や線路長（Ｌ）に基づき、決定されることが知られている。

容量演算部２２は、反射係数演算部２１で算出された反射係数（Γ）と、記憶部２５に記憶している円の情報とに基づき、算出された反射係数（Γ）に対応する整合回路３０の第１の可変容量コンデンサ３１の容量値（ＶＣ１）および第２の可変容量コンデンサ３２の容量値（ＶＣ２）を算出する。つまり、算出された反射係数（Γ）を小さくするようなＶＣ１とＶＣ２を算出する。

詳しくは、容量演算部２２は、反射係数演算部２１で算出される反射係数（Γ）が、記憶部２５に記憶している円に接近するように、整合回路３０の第２の可変容量コンデンサ３２の容量値（ＶＣ２）を算出する。そして、容量設定部２３は、上記算出した容量になるよう、第２の可変容量コンデンサ３２の容量値（ＶＣ２）を変更する。これにより、容量設定部２３は、反射係数Γを、前記円上に位置させる。

その後、容量演算部２２は、反射係数演算部２１で算出される反射係数Γが小さくなるように、整合回路３０の第１の可変容量コンデンサ３１の容量値（ＶＣ１）を算出する。そして、容量設定部２３は、上記算出した容量になるよう、第１の可変容量コンデンサ３１の容量値（ＶＣ１）を変更する。これにより、容量設定部２３は、反射係数（Γ）を、整合点（反射係数（Γ）が０の点）に位置させる。

記憶部２５には、伝送線路３５に応じた円の情報が、予め記憶されている。この円の情報（位置と大きさ）は、前述したように、伝送線路３５の条件、つまり伝送線路３５の性インピーダンス（ＺＬ）や線路長（Ｌ）に基づき決定される。例えば、伝送線路３５が、無視できるほどに短い場合は、円は、後述する図４に示す円Ｒ１となる。また、伝送線路３５が、特性インピーダンスが５０Ωで、線路長がλ／４である場合は、円は、後述する図５に示す円Ｒ２や、図６に示す円Ｒ３となる。

ここで、本実施形態の整合アルゴリズムの考え方を説明する。あるプラズマ負荷のときに、高周波電源装置２とプラズマ処理装置３との間のインピーダンスが整合する（つまり反射係数（Γ）が０）ときのＶＣ１とＶＣ２の値を、ＶＣ１＝Ｘ、ＶＣ２＝Ｙとする。説明を解り易くするために、整合する条件であるＶＣ１＝Ｘ、ＶＣ２＝Ｙの状態から、ＶＣ１を変えたときの、整合回路３０の入力インピーダンスの軌跡、つまり、反射係数（Γ）の軌跡を図４のスミスチャートに示す。この場合、伝送線路３５は、進行波や反射波の波長（λ）に比べ、無視できるほど短いものとする。

図４において、ＶＣ１を変えると、反射係数（Γ）の軌跡は、整合がとれている状態であるＦ点と、Ｇ点とを結ぶ線分を直径とする円Ｒ１を描く。Ｆ点における反射係数（Γ）は、その虚部（Γｉ）がゼロであり、その実部（Γｒ）がゼロである（整合器１０の入力インピーダンスは５０Ω）。Ｇ点における反射係数（Γ）は、その虚部がゼロであり、その実部が−１である。

詳しくは、図４において、整合がとれている状態（Ｆ点）でＶＣ１を増やすと、反射係数（Γ）は、円Ｒ１上をＦ点からＡ点の方向に動く。また、ＶＣ１を減らすと、円Ｒ１上をＦ点からＢ点の方向に動く。このことは、第１の可変容量コンデンサ３１と第２の可変容量コンデンサ３２とインダクタンス３３とを含む図２のπ型整合回路３０において、第１の可変容量コンデンサ３１がグランドに接続（接地）されているときのインピーダンス軌跡として、一般的に知られているため、詳細な説明は割愛する。

図４では、伝送線路３５が無視できる場合を示したが、現実には無視できないこともある。図５のスミスチャートに、伝送線路３５の特性インピーダンスが５０Ωで線路長がλ／４の場合の、反射係数（Γ）の軌跡を示す。図４において、反射係数（Γ）の軌跡は、整合がとれている状態であるＦ点と、Ｈ点とを結ぶ線分を直径とする円Ｒ２を描くことが知られている。Ｈ点における反射係数（Γ）は、その虚部がゼロであり、その実部が１である（整合器１０の入力インピーダンスは無限大）。

図２の整合回路３０において、伝送線路３５の右端から見た入力インピーダンスをＺ１とし、伝送線路３５の左端から見た入力インピーダンスをＺ２とすると、Ｚ２は、次の式（２）により決まる。式（２）において、Ｚ１は、伝送線路３５が無視できる場合（図４）の入力インピーダンスであり、Ｚ２は、伝送線路３５が無視できない場合（図５）の入力インピーダンスである。伝送線路３５が無視できない場合（図５）、図４の円Ｒ１は、図５の円Ｒ２になる。

このように、図５の軌跡は、特性インピーダンスが５０Ωで線路長がλ／４の伝送線路３５を挿入しているため、図４の軌跡において、反射係数（Γ）の実部と虚部がゼロの点（Ｆ点）を中心にして、１８０°回転した状態になる。よって、図５において、整合がとれている状態（Ｆ点）でＶＣ１を増やすと、反射係数（Γ）は、円Ｒ２上をＡ´点の方向（反射係数（Γ）の虚部が正の方向）に動く。また、ＶＣ１を減らすと、反射係数（Γ）は、円Ｒ２上をＢ´点の方向（反射係数（Γ）の虚部が負の方向）に動く。すなわち、図５の円Ｒ２上において、反射係数（Γ）の虚部が正の場合は、ＶＣ１が整合値Ｘよりも大きく、反射係数（Γ）の虚部が負の場合は、ＶＣ１が整合値Ｘよりも小さい。

このように、図５では、整合点（Ｆ点）において、ＶＣ１を増加、又は減少させると、反射係数（Γ）は、円Ｒ２を描くような軌跡をたどる。このことは、ＶＣ２が整合値にある状態で、ＶＣ１を変えると、反射係数（Γ）は、図５で示した円Ｒ２上を移動することを示している。従って、まず、反射係数（Γ）が図５の円Ｒ２上にのるようにＶＣ２を制御し、その後、反射係数（Γ）が０になるように、ＶＣ１を制御すればよいことが解る。

図６は、図５と同様の整合回路３０の場合、つまり、伝送線路３５の特性インピーダンスが５０Ωで線路長がλ／４の場合において、実施例に係るインピーダンス整合を行う際における、反射係数（Γ）の軌跡を示すスミスチャートである。Ｃ点は、プラズマ負荷がある入力インピーダンス値にある場合において、ＶＣ１とＶＣ２が初期値（例えば、可変容量コンデンサの最小値）のときの、反射係数（Γ）、つまり、整合器１０の入力インピーダンスである。

まず、制御部２０は、反射係数（Γ）が、ＶＣ１とＶＣ２の初期値のＣ点から、円Ｒ３に接するＤ点に達するまで、ＶＣ２のみを増やす。円Ｒ３は、図５の円Ｒ２と同じである。円Ｒ３の情報は、記憶部２５に記憶されている。反射係数（Γ）が、円Ｒ３に接するＤ点に到達すると、ＶＣ２は、整合時の容量であるＹとなる。この状態では、ＶＣ２は、整合値に制御されているが、ＶＣ１は初期値のままである。そこで、制御部２０は、次にＶＣ１を増やしていく。ＶＣ１を増やすと、前述したように、反射係数（Γ）は、円Ｒ３上を移動する。したがって、ＶＣ１を増やしていき、反射係数（Γ）が０になるところで、ＶＣ１の増加を止めればよい。そのときのＶＣ１は、整合時の容量であるＸとなる。

図６の軌跡は、プラズマ負荷の入力インピーダンスがある値にある場合の一例であるが、プラズマ負荷の入力インピーダンスが変われば、当然、Ｃ点やＤ点の位置は変化する。ただし、ＶＣ２が整合時の容量である場合に、反射係数（Γ）が円Ｒ３上にあることは変わらない。

また、図６のＣ点の場合は、ＶＣ１とＶＣ２の初期値として、可変容量コンデンサの最小値を選んでいるが、可変容量コンデンサの最大値でもよく、また、その他の値でもよい。その場合、当然、Ｃ点の位置は変わる。しかし、ＶＣ１とＶＣ２の初期値が何れの値であっても、ＶＣ２が整合時の値になっていれば、ＶＣ１を変えたときに、反射係数（Γ）が円Ｒ３上を移動するという現象は変わらない。

よって、反射係数（Γ）が円Ｒ３に接するまで、ＶＣ２のみを制御し、円Ｒ３に接した後は、ＶＣ１のみを制御するという、制御部２０の動作は変わらない。ＶＣ２の制御において、ＶＣ２が整合値であるＹよりも大きいときは、反射係数（Γ）が円Ｒ３の外にあるので、ＶＣ２を減らすことにより、反射係数（Γ）が円Ｒ３に接するように制御する。逆に、ＶＣ２が整合値であるＹよりも小さいときは、反射係数（Γ）が円Ｒ３の内にあるので、ＶＣ２を増やすことにより、反射係数（Γ）が円Ｒ３に接するように制御する。

そして、反射係数（Γ）が円Ｒ３に接するようにＶＣ２を制御した後、ＶＣ１を次のように制御する。すなわち、反射係数（Γ）の虚数部が正の場合は、ＶＣ１が整合値であるＸよりも大きい値の場合であるので、ＶＣ１を減らすことにより、反射係数（Γ）が０になるよう制御する。逆に、反射係数（Γ）の虚数部が負の場合は、ＶＣ１がＸよりも小さい場合なので、ＶＣ１を増やすことにより、反射係数（Γ）が０になるよう制御する。

また、プラズマ負荷の入力インピーダンスが、ＶＣ１とＶＣ２を制御している途中に変化した場合においても、上述したようにＶＣ２とＶＣ１を制御する。すなわち、反射係数（Γ）が円Ｒ３に接するようにＶＣ２を制御した後、ＶＣ１を制御する。

なお、図５や図６の説明では、図２の整合回路３０において、伝送線路３５の特性インピーダンスが５０Ωで、線路長がλ／４の条件である場合を例として説明したが、これらの条件である場合に限られない。伝送線路３５の条件が上記の条件と異なれば、ＶＣ２が整合時の容量であるという条件下においてＶＣ１を変えた場合の円の軌跡は、図５や図６で示した円Ｒ３の軌跡とは異なるので、前述した式（２）により、伝送線路３５の条件に合わせた円の軌跡を設定すればよい。

図７は、実施例に係るインピーダンス整合の処理フローチャートである。この処理は、制御部２０において実行される。先ず、初期設定として、図５や図６で示した円の情報（スミスチャート上の位置と大きさ）を、記憶部２５に記憶し保存する（図７のステップＳ１）。上述したように、この円の情報は、伝送線路３５によって決まるため、整合回路３０に応じた情報を与える必要がある。また、ステップＳ１では、ＶＣ１とＶＣ２の初期値も設定する。

次に、そのときの反射係数（Γ）を、方向性結合器１１から得られた進行波（Ｐｆ）と反射波（Ｐｒ）から演算する（ステップＳ２）。次に、反射係数（Γ）の絶対値と所定値（Ｌ）とを比較する（ステップＳ３）。反射係数（Γ）の絶対値がＬ以下である場合は（ステップＳ３でＹｅｓ）、ステップＳ２に戻り、方向性結合器１１から進行波（Ｐｆ）と反射波（Ｐｒ）を取得して、再度、そのときの反射係数（Γ）を演算する。

反射係数（Γ）の絶対値がＬよりも大きい場合は（ステップＳ３でＮｏ）、ステップＳ４に進む。このＬは、整合がとれたことを判断するための閾値であり、理想的には０であるが、現実的には、反射係数（Γ）を０にするのは困難であるため、ある閾値（Ｌ）を設けて判断する。このＬは、高周波電源装置２の耐反射電力や、高周波電源装置２を使うプラズマ処理装置３の要求仕様によって決定される値である。

ステップＳ４では、初期設定（ステップＳ１）で定義した円上に反射係数（Γ）があるか否かを判定するため、記憶部２５から円の情報を取得し、反射係数（Γ）と円との距離の最小値（Ｐ）を演算する。この値（Ｐ）が所定の閾値（Ｍ）よりも大きい場合は（ステップＳ５でＹｅｓ）、ＶＣ２が整合値でないので、ＶＣ２を変更するように制御する。具体的には、反射係数（Γ）が円上にないと判定し、ステップＳ６に進む。このＭも、理想的には０であるが、現実には０にするのは困難であるため、所定の値に設定する。

Ｐが所定の閾値（Ｍ）以下の場合は（ステップＳ５でＮｏ）、ＶＣ２が整合値であるので、ＶＣ２を変更する必要はない。そこで、ＶＣ１（つまり第１の可変容量コンデンサ３１）の制御動作へ進む。すなわち、反射係数（Γ）が円上にあると判定し、ステップＳ１０に進む。

ステップＳ６では、ＶＣ２（つまり第２の可変容量コンデンサ３２）を制御する方向を判断するため、反射係数（Γ）が円よりも内側にあるか否かを判定する。反射係数（Γ）が円の内側にある場合は（ステップＳ６でＹｅｓ）、ＶＣ２がＹよりも小さいので、ＶＣ２を増やす（ステップＳ７）。反射係数Γが円の外側にある場合は（ステップＳ６でＮｏ）、ＶＣ２がＹよりも大きいので、ＶＣ２を減らす（ステップＳ８）。このとき、減らす量、増やす量は予め設定しておけばよい。

こうして、ステップＳ２からステップＳ７又はＳ８までの処理を繰り返すことにより、Ｐを所定の閾値（Ｍ）以下とすることができる、つまり、ほぼ円上に反射係数（Γ）をのせることができる。こうして、ステップＳ５において、ＰがＭ以下であると判定されると、ステップＳ１０に進み、ＶＣ１（つまり第１の可変容量コンデンサ３１）の制御動作を行う。

ステップＳ１０では、反射係数（Γ）の虚部が負であるか否かを判定、つまり、ＶＣ１がＸより小さいか否かを判定する。前述したように、反射係数（Γ）の虚部が負の場合は、ＶＣ１がＸよりも小さく、反射係数（Γ）の虚部が正の場合は、ＶＣ１がＸよりも大きい。したがって、反射係数（Γ）の虚部が負である場合は（ステップＳ１０でＹｅｓ）、ＶＣ１を増やす。反射係数（Γ）の虚部が正である場合は（ステップＳ１０でＮｏ）、ＶＣ１を減らす。こうして、ＶＣ１を変更することにより、反射係数（Γ）をゼロに近づける。このときの増減の量も予め設定しておく。

以上説明したように、制御部２０は、方向性結合器１１で検出した進行波と反射波とに基づき、反射係数を算出し、スミスチャート上で整合点を通過する反射係数の軌跡が描く円と、前記算出された反射係数との間の距離が所定値より大きい場合は、第２の可変容量コンデンサ３２の容量値を変更し、前記算出される反射係数を変更することにより、前記距離を前記所定値以内とし、前記距離が前記所定値以内になると、第１の可変容量コンデンサ３１の容量値を変更し、前記距離を変えることなく、前記算出される反射係数を小さくする。すなわち、制御部２０は、方向性結合器１１で検出した進行波と反射波とに基づき、反射係数を算出し、前記算出される反射係数が小さくなるように、第１の可変容量コンデンサ３１の容量値および前記第２の可変容量コンデンサ３２の容量値を変更する。

次に、可変容量コンデンサの容量値の調整について図８〜１１を用いて説明する。図８は正しく調整された可変容量コンデンサを搭載した整合器のインピーダンス（ＶＣ１を固定）を示す図である。図９は正しく調整された可変容量コンデンサを搭載した整合器のインピーダンス（ＶＣ２を固定）を示す図である。図１０は正しく調整されていない可変容量コンデンサを搭載した整合器のインピーダンス（ＶＣ１を固定）を示す図である。図１１は正しく調整されていない可変容量コンデンサを搭載した整合器のインピーダンス（ＶＣ２を固定）を示す図である。

整合器は内部に搭載する可変容量コンデンサの容量値に関する調整はコンデンサメーカー任せとなっているため、メーカーによる調整ミス等の人的要因により、可変容量コンデンサの容量値を設定しても設定値と全く異なる容量となる個体が稀に存在する。図８および図１０に示すように、ＶＣ１を固定しＶＣ２を変化させた場合の反射係数（Ｕ，Ｖ）は全く異なる。また、図９および図１１に示すように、ＶＣ２を固定しＶＣ１を変化させた場合の反射係数（Ｕ，Ｖ）は全く異なる。このように、容量値の異なる可変容量コンデンサを搭載した整合器は他の整合器と同じ容量値を設定してもインピーダンスが全く異なるため、プラズマ負荷と接続しても整合動作（軌跡、時間）に顕著な違いが生まれ、プラズマ処理装置のスループットが個々の整合器に依存し、安定しない。

本実施例では、基準とする整合器の可変容量コンデンサの容量値−インピーダンスのデータを用意し、他の整合器のインピーダンスを、基準とする整合器のデータに近づけることにより、可変容量コンデンサの容量誤差による個々の整合動作の違いを解決し、一律同様の整合動作を行う。以下、詳細に説明する。

まず、可変容量コンデンサの容量調整について図１２〜１６を用いて説明する。図１２は可変容量コンデンサの容量調整および整合動作を示すフローチャートである。図１３は整合器（Ａ）（Ｂ）のＶＣステップ値と反射係数（Ｕ，Ｖ）値の関係（ＶＣ２固定）を示す図である。図１４は整合器（Ａ）（Ｂ）のＶＣステップ値と反射係数（Ｕ，Ｖ）値の関係（ＶＣ１固定）を示す図である。図１５は変換テーブル（ＶＣ１）を示す図である。図１６は変換テーブル（ＶＣ２）を示す図である。

ステップＳ２１：基準となる整合器（以下、整合器（Ａ）という。）の可変容量コンデンサのステップ値（Ｃ）とその時のインピーダンス（Ｄ）の組となるデータ（Ｃ，Ｄ）をあらかじめ測定し用意する。例えば、（Ｃ０，Ｄ０）、（Ｃ１，Ｄ１）、（Ｃ２，Ｄ２）、（Ｃ３，Ｄ３）、・・・、（Ｃｎ，Ｄｎ）であり、Ｃ０（＝０）はステップの最小値、Ｃｎはステップの最大値とする。

具体的は、整合器（Ａ）の第１の可変容量コンデンサ３１のステップ値をＶＣ１＝０〜６４０の８０ステップ刻みで、第２の可変容量コンデンサ３２のステップ値をＶＣ２＝３２０で固定して、反射係数（Ｕ，Ｖ）を測定する。また、ＶＣ２＝０〜６４０の８０ステップ刻みでＶＣ１＝３２０で固定して、反射係数（Ｕ，Ｖ）を測定する。ここで、Ｃ＝（ＶＣ１，ＶＣ２）、Ｄ＝（Ｕ，Ｖ）である。

ステップＳ２２：補正する側の整合器、すなわち正しく調整されていない可変容量コンデンサを搭載している整合器（以下、整合器（Ｂ）という。）は、ステップＳ２１で取得した整合器（Ａ）の可変容量コンデンサのインピーダンス（Ｄ）となるステップ値（Ｅ）を測定し用意する。例えば、（Ｅ０，Ｄ０）、（Ｅ１，Ｄ１）、（Ｅ２，Ｄ２）、（Ｅ３，Ｄ３）、・・・、（Ｅｎ，Ｄｎ）とする。

具体的には、ステップＳ２１で取得した整合器（Ａ）の（ＶＣ１，ＶＣ２）＝（３２０，３２０）に設定した際の（Ｕ，Ｖ）＝（−３９９．８２，３２１．０５）を基準とする。整合器（Ｂ）は、整合器（Ａ）の反射係数（Ｕ，Ｖ）＝（−３９９．８２，３２１．０５）になるべく近づくようなＶＣ１，ＶＣ２のステップ値をあらかじめ探探しておく。探索の結果、例えば、整合器（Ｂ）のステップ値を（ＶＣ１，ＶＣ２）＝（３４７，３６３）に設定することにより、（Ｕ，Ｖ）＝（−３９４．１７，３２７．１３）となる。この結果から整合器（Ｂ）のＶＣ１ステップ値を３４７に固定し、ＶＣ２のステップ値を可変させることで整合器（Ａ）のＶＣ２が０〜６４０の８０ステップ刻みでの（Ｕ，Ｖ）値になるようなＶＣ２の値を探索する。この結果は、図１３に示される。同様に、ステップＳ２１で探索した結果から整合器（Ｂ）のＶＣ２ステップ値を３６３に固定し、ＶＣ１のステップ値を可変させることで整合器（Ａ）のＶＣ１が０〜６４０の８０ステップ刻みでの（Ｕ，Ｖ）値になるようなＶＣ１の値を探索する。この結果は、図１４に示される。ここで、Ｅ＝（ＶＣ１，ＶＣ２）、Ｄ＝（Ｕ，Ｖ）である。

図１３に示すように、例えば整合器（Ｂ）のインピーダンスを整合器（Ａ）のＶＣ１＝０ステップのインピーダンスに近づけたい場合はＶＣ１＝３０ステップと補正することで対応可能となる。

ステップＳ２３：ＰＣ４０等の外部端末より、ステップＳ２２で取得したデータを整合器にダウンロードし、記憶部のＥＥＰＲＯＭ等の不揮発性記憶媒体等に保存しておく。

具体的には、図１３に示す整合器（Ａ）、（Ｂ）のＶＣ１のデータの組（０，３０）、（８０，１１０）、（１６０，１９０）、（２４０，２６８）、（３２０，３４７）、（４００，４２４）、（４８０，４９９）、（５６０，５７５）、（６４０，６４０）を記憶部２５の外部ＥＥＰＲＯＭ２５３にＰＣ４０等の外部端末を用いて保存する。同様に図１４に示す整合器（Ａ）、（Ｂ）のＶＣ２のデータの組（０，３４）、（８０，１２２）、（１６０，２０２）、（２４０，２８３）、（３２０，３６３）、（４００，４４３）、（４８０，５２３）、（５６０，６０３）、（６４０，６４０）を記憶部２５の外部ＥＥＰＲＯＭ２５３にＰＣ４０等の外部端末を用いて保存する。ＰＣ４０と制御部２０とはＲＳ２３２Ｃ通信経由で送受信する。

ステップＳ２４：整合器の電源起動時に、ステップＳ２３で保存されているデータを参照し、記憶部のＳＲＡＭ等の揮発性記憶媒体上にテーブルを作成する。なお、テーブルは元データの分解能によってはデータ間を補間する。

具体的には、制御部２０は、整合器（Ｂ）の電源起動時に、ステップＳ２４で外部ＥＥＰＲＯＭに保存しておいたデータを参照し、図１３、図１４に示すグラフの関係から２点間の補間を繰り返し行うことにより、真のステップ値に対して整合器（Ｂ）のＶＣ１、ＶＣ２それぞれ０〜６４０ステップに対しての1ステップ毎の補正ステップ値を求める。そして、制御部２０は、図１５および図１６に示すように、０〜６４０をそれぞれメモリ上のインデックス（アドレス）として記憶部２５の外部ＳＲＡＭ２５２に展開する（補正ステップ値を格納する）。

ステップＳ２５：整合動作時の演算やアルゴリズムで導き出した整合器の容量をステップＳ２４で作成したテーブルでステップ変換を行い、ステップ値から実際に可変容量コンデンサに設定する容量値を決定し、設定する。

具体的には、整合器（Ｂ）の運用時、制御部２０は図１の容量演算部２２で反射係数とアルゴリズムを用いて整合動作で設定するべきＶＣ１、ＶＣ２の容量演算を行い、その結果を容量設定部２３により実際に第１の可変容量コンデンサ３１および第２の可変容量コンデンサ３２に設定して整合動作を行う。このとき、容量設定部２３に容量演算部２２での演算結果を図１５、図１６のテーブルのインデックスの０から６４０まで順に照らし合わせ、演算結果と一致するインデックスに対応する補正容量値を設定する。

また容量演算部２２では必要に応じて第１の可変容量コンデンサ３１または第２の可変容量コンデンサ３２からステップ値を取得し、設定容量演算する材料として使用する。その場合は取得したステップ値とテーブルの補正容量値を上から順に照らし合わせ、一致した補正容量値のインデックスが補正前のステップ値となる。

本実施例では、元のアルゴリズムを大幅に変えることなく、メモリ上にテーブルを持つだけで整合動作を補正することが可能となる。

プラズマ処理装置のスループットが個々の整合器に依存しなくなり、安定する。容量精度の劣る安価な可変容量コンデンサを用いても、性能の高い可変容量コンデンサを基準データとして容量補正を行うことができ、原価低減に繋がる。

実施例に係る整合器はプラズマ発生用のマイクロ波電源などに好適であり、１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨｚ、５．８ＧＨｚ等のＩＳＭバンドを含む広い周波数で利用できる。

本明細書には、本発明に関する少なくとも次の構成が含まれる。

第１の構成の整合器は、
進行波と反射波とを検出する方向性結合器と、
入力端子と、出力端子と、一端が第１の伝送線路を介して前記入力端子に接続され他端が接地された第１の可変容量コンデンサと、一端が第２の伝送線路を介して前記出力端子に接続され他端が接地された第２の可変容量コンデンサと、一端が前記第１の可変容量コンデンサの前記一端に接続され他端が前記第２の可変容量コンデンサの前記一端に接続されたインダクタンスと、を有する整合回路と、
前記方向性結合器で検出した進行波と反射波とに基づき、前記第１の可変容量コンデンサの容量値と前記第２の可変容量コンデンサの容量値とを制御する制御部と、
基準とする整合器の第３の可変容量コンデンサおよび第４の可変容量コンデンサの容量値の設定値と前記設定値が設定されたときの前記基準とする整合器のインピーダンスとに基づいて求めた前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値を格納する記憶部と、
を備え、
前記制御部は、
前記方向性結合器で検出した進行波と反射波とに基づき、反射係数を算出し、
前記算出される反射係数が小さくなるように、前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値を変更し、
前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の設定値を演算し、
前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の前記設定値を前記記憶部の前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値に基づいて補正する。

第２の構成の整合器は、第１の構成において、
第１の可変容量コンデンサおよび第２の可変容量コンデンサの補正設定値は、前記基準とする整合器の前記インピーダンスになる該整合器の第１の可変容量コンデンサおよび第２の可変容量コンデンサの設定値を測定して求めたものである。

第３の構成の整合器は、第２の構成において、
前記記憶部は不揮発性記憶媒体を備え、
前記第３の可変容量コンデンサおよび第４の可変容量コンデンサの容量値の設定値と前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値とは前記不揮発性記憶媒体に格納されている。

第４の構成の整合器は、第３の構成において、
前記記憶部は、さらに、揮発性記憶媒体を備え、
前記制御部は、該整合器の電源起動時に、前記第３の可変容量コンデンサおよび第４の可変容量コンデンサの容量値の設定値と前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値とに基づいて補間データを算出してテーブルを作成し揮発性記憶媒体に格納する。

第５の構成の整合器は、第４の構成において、
前記テーブルは、前記第３の可変容量コンデンサの容量値の設定値をインデックスとし、前記第１の可変容量コンデンサの容量値の補正設定値を読み出すように構成される第１テーブルと、前記第４の可変容量コンデンサの容量値の設定値をインデックスとし、前記第２の可変容量コンデンサの容量値の補正設定値を読み出すように構成される第２テーブルと、を有する。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、上記実施例に限定されるものではなく、種々変更可能であることはいうまでもない。

２…高周波電源装置、３…プラズマ処理装置、１０…整合器、１１…方向性結合器、２０…制御部、２１…反射係数演算部、２２…容量演算部、２３…容量設定部、２５…記憶部、３０…整合回路、３０ａ…入力端子、３０ｂ…出力端子、３１…第１の可変容量コンデンサ、３２…第２の可変容量コンデンサ、３１ａ…制御端子、３２ａ…制御端子、３３…インダクタンス、３５，３６…伝送線路。

Claims (5)

1. 進行波と反射波とを検出する方向性結合器と、
   入力端子と、出力端子と、一端が第１の伝送線路を介して前記入力端子に接続され他端が接地された第１の可変容量コンデンサと、一端が第２の伝送線路を介して前記出力端子に接続され他端が接地された第２の可変容量コンデンサと、一端が前記第１の可変容量コンデンサの前記一端に接続され他端が前記第２の可変容量コンデンサの前記一端に接続されたインダクタンスと、を有する整合回路と、
   前記方向性結合器で検出した進行波と反射波とに基づき、前記第１の可変容量コンデンサの容量値と前記第２の可変容量コンデンサの容量値とを制御する制御部と、
   基準とする整合器の第３の可変容量コンデンサおよび第４の可変容量コンデンサの容量値の設定値と前記設定値が設定されたときの前記基準とする整合器のインピーダンスとに基づいて求めた前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値を格納する記憶部と、
   を備え、
   前記制御部は、
   前記方向性結合器で検出した進行波と反射波とに基づき、反射係数を算出し、
   前記算出される反射係数が小さくなるように、前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値を変更し、
   前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の設定値を演算し、
   前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の前記設定値を前記記憶部の前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値に基づいて補正する
   整合器。
2. 請求項１において、
   第１の可変容量コンデンサおよび第２の可変容量コンデンサの補正設定値は、前記基準とする整合器の前記インピーダンスになる該整合器の第１の可変容量コンデンサおよび第２の可変容量コンデンサの設定値を測定して求めたものである
   整合器。
3. 請求項２において、
   前記記憶部は不揮発性記憶媒体を備え、
   前記第３の可変容量コンデンサおよび第４の可変容量コンデンサの容量値の設定値と前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値とは前記不揮発性記憶媒体に格納されている
   整合器。
4. 請求項３において、
   前記記憶部は、さらに、揮発性記憶媒体を備え、
   前記制御部は、該整合器の電源起動時に、前記第３の可変容量コンデンサおよび第４の可変容量コンデンサの容量値の設定値と前記第１の可変容量コンデンサの容量値および前記第２の可変容量コンデンサの容量値の補正設定値とに基づいて補間データを算出してテーブルを作成し揮発性記憶媒体に格納する
   整合器。
5. 請求項４において、
   前記テーブルは、前記第３の可変容量コンデンサの容量値の設定値をインデックスとし、前記第１の可変容量コンデンサの容量値の補正設定値を読み出すように構成される第１テーブルと、前記第４の可変容量コンデンサの容量値の設定値をインデックスとし、前記第２の可変容量コンデンサの容量値の補正設定値を読み出すように構成される第２テーブルと、を有する
   整合器。

Images