JPWO2017199762A1 - 通信装置、通信方法、プログラム、および、通信システム - Google Patents

Abstract

本開示は、より確実に通信の終了を行うことができるようにする通信装置、通信方法、プログラム、および、通信システムに関する。
マスタは、スレーブと信号の送受信を行う送受信部を備え、送受信部は、スレーブがデータ信号線に対する駆動を行って送信するCRC（Cyclic Redundancy Check）ワードを受信し、そのCRCワードの受信直後のビットから、データ信号線に対する駆動を行う。本技術は、例えば、I3Cの規格に準拠して通信を行うバスＩＦに適用できる。

Description

本開示は、通信装置、通信方法、プログラム、および、通信システムに関し、特に、より確実に通信の終了を行うことができるようにした通信装置、通信方法、プログラム、および、通信システムに関する。

従来、複数のデバイスが実装されたボード内でバスを介したデバイス間の通信に用いられるバスＩＦ（Interface）として、例えば、I2C（Inter-Integrated Circuit）が多く利用されている。

また、近年、I2Cの高速化を実現することが求められており、次世代の規格としてI3C（Improved Inter Integrated Circuit）の規定が進行している。I3Cでは、マスタおよびスレーブは、２本の信号線を用いて双方向に通信を行うことができ、例えば、マスタからスレーブへのデータ転送（ライト転送）と、スレーブからマスタへのデータ転送（リード転送）とが行われる。

例えば、特許文献１には、ホスト・プロセッサとサブシステム・コントローラとを、I2Cにより相互接続するディジタル・データ処理システムが開示されている。また、特許文献２には、標準I2Cプロトコルの上部に層状に配置された通信プロトコルを実現する方法が開示されている。

特開２０００−９９４４８号公報 特開２００２−１７５２６９号公報

ところで、上述したようなI3Cでは、例えば、リード転送が終了する際に、スレーブからマスタへCRC（Cyclic Redundancy Check）ワードが送信される。このとき、CRCワードの最後に送信されるプリペアビットが、スレーブからマスタへ送信されるものとした場合、スレーブは、ドライブ解除のタイミングが分からないため、通信の終了を確実に行うことが困難になると想定される。

本開示は、このような状況に鑑みてなされたものであり、より確実に通信の終了を行うことができるようにするものである。

本開示の第１の側面の通信装置は、他の通信装置と信号の送受信を行う送受信部を備え、前記送受信部は、前記他の通信装置がデータ信号線に対する駆動を行って送信するCRCワードを受信し、前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行う。

本開示の第１の側面の通信方法またはプログラムは、他の通信装置と信号の送受信を行う送受信部により、前記他の通信装置がデータ信号線に対する駆動を行って送信するCRCワードを受信し、前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行うステップを含む。

本開示の第１の側面においては、他の通信装置と信号の送受信を行う送受信部により、他の通信装置がデータ信号線に対する駆動を行って送信するCRCワードが受信され、そのCRCワードの受信直後のビットから、データ信号線に対する駆動が行われる。

本開示の第２の側面の通信システムは、バスにおける制御の主導権を有する第１の通信装置と、前記第１の通信装置による制御に従って通信を行う第２の通信装置とを備え、前記第１の通信装置が、前記第２の通信装置と信号の送受信を行う送受信部を有し、前記第２の通信装置がデータ信号線に対する駆動を行って送信するCRCワードを受信し、前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行う。

本開示の第２の側面においては、第１の通信装置が、第２の通信装置と信号の送受信を行う送受信部により、第２の通信装置がデータ信号線に対する駆動を行って送信するCRCワードが受信され、そのCRCワードの受信直後のビットから、データ信号線に対する駆動が行われる。

本開示の第１および第２の側面によれば、より確実に通信の終了を行うことができる。

本技術を適用したバスＩＦの一実施の形態の構成例を示すブロック図である。 従来のバスＩＦにおけるプリペアビットについて説明する図である。 マスタがプリペアビットを送信してHDR終了コマンドを送信する例について説明する図である。 マスタのDDRモードでの通信処理を説明するフローチャートである。 プリペアビットをせずにHDR終了コマンドを送信する例について説明する図である。 リスタートコマンドを送信する例について説明する図である。 本技術を適用したコンピュータの一実施の形態の構成例を示すブロック図である。

以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。

＜バスＩＦの構成例＞

図１は、本技術を適用したバスＩＦの一実施の形態の構成例を示すブロック図である。

図１に示されているバスＩＦ１１は、マスタ１２と３台のスレーブ１３−１乃至１３−３とが、データ信号線１４−１およびクロック信号線１４−２を介して接続されて構成される。

マスタ１２は、バスＩＦ１１における制御の主導権を有しており、データ信号線１４−１およびクロック信号線１４−２を介して、スレーブ１３−１乃至１３−３と通信を行うことができる。

スレーブ１３−１乃至１３−３は、マスタ１２による制御に従って、データ信号線１４−１およびクロック信号線１４−２を介して、マスタ１２と通信を行うことができる。なお、スレーブ１３−１乃至１３−３は、それぞれ同様に構成されており、以下、それらを区別する必要がない場合、単にスレーブ１３と称し、スレーブ１３を構成する各ブロックについても同様とする。

データ信号線１４−１およびクロック信号線１４−２は、マスタ１２およびスレーブ１３の間で信号を伝送するのに用いられる。例えば、バスＩＦ１１では、データ信号線１４−１を介して、１ビットずつ逐次的にシリアルデータ（SDA：Serial Data）が伝送され、クロック信号線１４−２を介して、所定の周波数のシリアルクロック（SCL：Serial Clock）が伝送される。

また、バスＩＦ１１では、I3Cの規格に準じて、通信速度が異なる複数の伝送方式が規定されており、マスタ１２は、それらの伝送方式を切り替えることができる。例えば、バスＩＦ１１では、データの転送レートに応じて、通常の転送レートでデータ通信を行うSDR（Standard Data Rate）モード、および、SDRモードよりも高い転送レートでデータ通信を行うHDR（High Data Rate）モードが規定されている。また、HDRモードでは、DDR（Double Data Rate）モード、TSP(Ternary Symbol Pure-Bus)モード、および、TSL(Ternary Symbol Legacy-inclusive-Bus)モードの３つのモードが規格で定義されている。なお、バスＩＦ１１では、通信を開始するときにはSDRモードで通信を行うことが規定されている。

マスタ１２は、送受信部２１、エラー検出部２２、確認信号検出部２３、およびコンフリクト回避部２４を備えて構成される。

送受信部２１は、データ信号線１４−１およびクロック信号線１４−２を介して、スレーブ１３と信号の送受信を行う。例えば、送受信部２１は、クロック信号線１４−２を駆動することにより送信するシリアルクロックのタイミングに合わせて、データ信号線１４−１に対する駆動を行う（電位をＨレベルまたはＬレベルに切り替える）ことにより、スレーブ１３に信号を送信する。また、送受信部２１は、クロック信号線１４−２のシリアルクロックのタイミングに合わせて、スレーブ１３がデータ信号線１４−１に対する駆動を行うことによって、スレーブ１３から送信されてくる信号によりリードデータやCRCワードなどを受信する。なお、クロック信号線１４−２に対する駆動は、常に、マスタ１２側により行われる。

エラー検出部２２は、送受信部２１が受信した信号に発生しているエラーを検出する。例えば、エラー検出部２２は、送受信部２１が受信した信号に対するパリティチェックや巡回冗長検査（CRC）などを行ったり、スレーブ１３からマスタ１２へ送信権を移行する際に発行されるトークンを確認したりすることで、エラーを検出することができる。そして、エラー検出部２２は、送受信部２１が受信した信号にエラーが発生していることを検出した場合、例えば、送受信部２１に対してスレーブ１３との通信を最初からやり直すように指示することができる。

例えば、エラー検出部２２は、スレーブ１３から送信されてくるデータに含まれている２ビットのパリティのうち、一方を偶数パリティとし、他方を奇数パリティとして、送受信部２１が受信したデータに対するパリティチェックを行うことでエラーの発生を検出する。これにより、エラー検出部２２は、マスタ１２およびスレーブ１３のどちらもデータ信号線１４−１に対する駆動が行われないような状態が発生しても、データが正しいものであるか否かを検出することができる。

確認信号検出部２３は、送受信部２１から送信された信号を受信したスレーブ１３から送信されてくるACK（受信確認信号）またはNACK（非受信確認信号）を検出することにより、スレーブ１３がコマンドやデータなどの受信に成功したか否かを確認する。例えば、バスＩＦ１１では、信号にエラーが発生せずに、スレーブ１３がコマンドやデータなどの受信に成功したときには、スレーブ１３からマスタ１２にACKを送信するように規定されている。また、バスＩＦ１１では、信号にエラーが発生して、スレーブ１３がコマンドやデータなどの受信に失敗したときには、スレーブ１３からマスタ１２にNACKを送信するように規定されている。

従って、確認信号検出部２３は、マスタ１２から送信されるコマンドやデータなどに対して、スレーブ１３から送信されてくるACKを検出した場合には、スレーブ１３がコマンドやデータなどを受信することに成功したと確認することができる。一方、確認信号検出部２３は、マスタ１２から送信されるコマンドやデータなどに対して、スレーブ１３から送信されてくるNACKを検出した場合には、スレーブ１３がコマンドやデータなどを受信することに失敗したと確認することができる。

コンフリクト回避部２４は、例えば、確認信号検出部２３によりNACKが検出された場合、NACKに続く所定数のビットを無視した後に、通信を途中で遮断することを指示するアボート信号を送信するように、送受信部２１に対する指示を行う。これにより、コンフリクト回避部２４は、例えば、スレーブ１３から送信されるリードデータと、マスタ１２から送信されるHDR終了コマンドによりコンフリクトが発生することを回避することができる。なお、マスターアボートを確実に行うために、リードデータの後に送受信されるプリアンブルの２ビット目に対する駆動は、マスタ１２が常に行う。

さらに、コンフリクト回避部２４は、送受信部２１により、CRCワードの送信を指示するプリアンブルが受信され、エラー検出部２２により、そのプリアンブルに続いて受信された信号にトークンエラーまたはCRCエラーの発生が検出された場合、プリアンブルに続いて、CRCワードとリードデータとの差に対応するビット数に応じたクロックを送信した後に、通信を途中で遮断することを指示するアボート信号を送信するように、送受信部２１に対する指示を行う。これにより、コンフリクト回避部２４は、例えば、スレーブ１３から送信されるリードデータと、マスタ１２から送信されるHDR終了コマンドによりコンフリクトが発生することを回避することができる。

スレーブ１３は、送受信部３１およびエラー検出部３２を備えて構成される。

送受信部３１は、データ信号線１４−１およびクロック信号線１４−２を介して、マスタ１２と信号の送受信を行う。例えば、送受信部３１は、クロック信号線１４−２のシリアルクロックのタイミングに合わせて、マスタ１２がデータ信号線１４−１に対する駆動を行うことによって、マスタ１２から送信されてくる信号を受信する。また、送受信部３１は、クロック信号線１４−２のシリアルクロックのタイミングに合わせて、データ信号線１４−１に対する駆動を行うことによって、マスタ１２に信号を送信する。

エラー検出部３２は、マスタ１２のエラー検出部２２と同様に、送受信部３１が受信した信号に発生しているエラーを検出する。そして、エラー検出部３２は、送受信部３１が受信した信号にエラーが発生していない場合、その信号により伝送されるコマンドやデータなどの受信に成功したことを伝えるACKを、送受信部３１によりマスタ１２に送信させる。一方、エラー検出部３２は、送受信部３１が受信した信号にエラーが発生していた場合、その信号により伝送されるコマンドやデータなどの受信に失敗したことを伝えるNACKを、送受信部３１によりマスタ１２に送信させる。

さらに、エラー検出部３２は、例えば、送受信部３１が受信した信号にエラーが発生し、正常な通信を行うことができない場合には、その後の一切の通信を無視し、マスタ１２に対する応答を停止してスレーブ１３を待機状態とさせる。

以上のようにバスＩＦ１１は構成されており、マスタ１２およびスレーブ１３は、データ信号線１４−１およびクロック信号線１４−２を介して信号を送受信することができる。

ところで、図２に示すように、従来のバスＩＦでは、CRCワード（DDR CRC）の最後のプリペアビット（セットアップとも称する）は、スレーブ１３が出力することになっていた。しかしながら、この場合、スレーブ１３は、ドライブ解除のタイミングが分からないため、タイマ等で別途ドライブ解除回路が必要になり、ドライブ解除まで時間がかかるだけでなく、タイマ用の高速クロックの回路実装が必要となる。

そこで、バスＩＦ１１では、図３に示すように、送受信部２１がCRCワードを受信した直後のビットからデータ信号線１４−１に対する駆動を行って、プリペアビットをマスタ１２が出力する。これにより、スレーブ１３は、ドライブ解除のタイミングをCRCの終わりのクロックとすることができるので安全に早く通信を終えることができるとともに、上述したようなタイマを実装する必要がなく回路実装を容易化することができる。

即ち、バスＩＦ１１では、マスタ１２は、スレーブ１３から送信されてくるCRCワードを受信した直後に、プリペアビットを出力してHDR終了コマンドを送信するので、確実に通信の終了を行うことができる。

＜確実に通信の終了を行うことができる通信方法＞

図４は、マスタ１２が、HDRモードのひとつであるDDRモードでスレーブ１３からデータを読み出す通信処理（DDR Read）を説明するフローチャートである。

ステップＳ１１において、マスタ１２は、通信をSDRモードからHDRモードに切り替える処理を行う。具体的には、マスタ１２では、送受信部２１が、データ信号線１４−１およびクロック信号線１４−２を駆動して、SDRモードにおいて、バスＩＦ１１を構成する全てのスレーブ１３を対象として一斉にコマンドを送信することを通知するブロードキャストコマンド（0ｘ7E+R/W=0）を送信する。その後、マスタ１２では、確認信号検出部２３が、ブロードキャストコマンドの受信が成功したことを確認するためにスレーブ１３から送信されてくるACKを受信すると、送受信部２１が、HDRモードに入るためのコモンコマンドコード（ENTHDR CCC(0ｘ20)）を送信する。

ステップＳ１２において、マスタ１２の送受信部２１は、データ信号線１４−１およびクロック信号線１４−２を駆動して、リードコマンドを送信する。

ステップＳ１３において、マスタ１２の送受信部２１は、ステップＳ１２で送信したリードコマンドに対応してスレーブ１３から送信されてくるリードデータを受信する。

ステップＳ１４において、エラー検出部２２は、ステップＳ１３で送受信部２１が受信したリードデータにエラーが発生しているか否かを判定する。

ステップＳ１４において、エラー検出部２２が、リードデータにエラーが発生していないと判定した場合、処理はステップＳ１５に進み、送受信部２１は、リードデータに続いてスレーブ１３から送信されてくるプリアンブルを受信し、そのプリアンブルに続いてデータまたはCRCワードのどちらが送信されてくるかを判定する。

ステップＳ１５において、送受信部２１が、データが送信されてくると判定した場合、処理はステップＳ１３に戻ってリードデータを受信し、以下、同様の処理が繰り返して行われる。

一方、ステップＳ１５において、送受信部２１が、CRCワードが送信されてくると判定した場合、処理はステップＳ１６に進む。

ステップＳ１６において、送受信部２１は、スレーブ１３から送信されてくるCRCワードを受信し、ステップＳ１７において、送受信部２１は、プリペアビットを送信する。

ステップＳ１７の処理後、処理はステップＳ１８に進み、送受信部２１は、HDR終了コマンドを送信する。または、ステップＳ１４でリードデータにエラーが発生していると判定された場合、特に、SDRモードからHDRモードに切り替え直後のリードデータにエラーが発生した場合にHDRモードから抜け出すために、処理はステップＳ１８に進み、送受信部２１は、HDR終了コマンドを送信する。

これにより、マスタ１２がDDRモードでスレーブ１３からデータを読み出す通信処理（DDR Read）は終了される。

以上のように、バスＩＦ１１では、スレーブ１３から送信されてくるCRCワードを受信した直後に、マスタ１２は、プリペアビットを出力してHDR終了コマンドを送信するので、確実に通信の終了を行うことができる。

なお、マスタ１２は、例えば、スレーブ１３から送信されてくるCRCワードを受信した直後に、プリペアビットの出力を行うことなく、直にHDR終了コマンドを送信するようにしてもよい。即ち、図５に示すように、マスタ１２は、CRCワードの受信直後のビットから、データ信号線１４−１に対する駆動を行って、HDR終了コマンドを送信することができる。これによっても、確実に通信の終了を行うことができる。

また、マスタ１２は、例えば、スレーブ１３から送信されてくるCRCワードを受信した直後に、HDR終了コマンドを送信するのに替えて、HDRモードにおける通信をリスタートすることを指示するリスタートコマンド（HDR Restart）を送信してもよい。即ち、図６に示すように、マスタ１２は、CRCワードの受信直後のビットから、データ信号線１４−１に対する駆動を行って、リスタートコマンドを送信することができる。このように、バスＩＦ１１では、マスタ１２がリスタートコマンドを送信することによって、HDRモードでの通信を再開することができる。

なお、上述のフローチャートを参照して説明した各処理は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。また、プログラムは、１のCPUにより処理されるものであっても良いし、複数のCPUによって分散処理されるものであっても良い。

また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

また、上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラムが記録されたプログラム記録媒体からインストールされる。

＜ハードウエアの構成例＞

図７は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。

コンピュータにおいて、CPU（Central Processing Unit）１０１，ROM（Read Only Memory）１０２，RAM（Random Access Memory）１０３、およびEEPROM（Electronically Erasable and Programmable Read Only Memory）１０４は、バス１０５により相互に接続されている。バス１０５には、さらに、入出力インタフェース１０６が接続されており、入出力インタフェース１０６が外部（例えば、図１のデータ信号線１４−１およびクロック信号線１４−２）に接続される。

以上のように構成されるコンピュータでは、CPU１０１が、例えば、ROM１０２およびEEPROM１０４に記憶されているプログラムを、バス１０５を介してRAM１０３にロードして実行することにより、上述した一連の処理が行われる。また、コンピュータ（CPU１０１）が実行するプログラムは、ROM１０２に予め書き込んでおく他、入出力インタフェース１０６を介して外部からEEPROM１０４にインストールしたり、更新したりすることができる。

なお、本技術は以下のような構成も取ることができる。
（１）
他の通信装置と信号の送受信を行う送受信部を備え、
前記送受信部は、
前記他の通信装置がデータ信号線に対する駆動を行って送信するCRC（Cyclic Redundancy Check）ワードを受信し、
前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行う
通信装置。
（２）
前記送受信部は、前記CRCワードを受信した直後に、１ビットのプリペアビットを出力して特定の通信モードの終了を指示するコマンドを送信する
上記（１）に記載の通信装置。
（３）
前記送受信部は、前記CRCワードを受信した直後に、特定の通信モードの終了を指示するコマンドを送信する
上記（１）に記載の通信装置。
（４）
前記送受信部は、前記CRCワードを受信した直後に、特定の通信モードにおける通信のリスタートを指示するコマンドを送信する
上記（１）に記載の通信装置。
（５）
前記送受信部により、次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出するエラー検出部と、
前記エラー検出部によりエラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信した後に、通信を途中で遮断することを指示するアボート信号を送信するように、前記送受信部に対する指示を行うコンフリクト回避部と
をさらに備える上記（１）に記載の通信装置。
（６）
前記送受信部から送信された信号を受信した前記他の通信装置から送信されてくる受信確認信号および非受信確認信号のいずれかを検出する確認信号検出部と、
前記確認信号検出部により前記非受信確認信号が検出されたとき、前記非受信確認信号に続く所定数のビットを無視した後に、通信を途中で遮断することを指示するアボート信号を送信するように、前記送受信部に対する指示を行うコンフリクト回避部と
をさらに備える上記（１）に記載の通信装置。
（７）
前記送受信部は、前記他の通信装置から読み出されるリードデータを受信し、前記リードデータの後に送受信されるプリアンブルの２ビット目に対する駆動を常に行う
上記（１）から（６）までのいずれかに記載の通信装置。
（８）
前記エラー検出部は、前記データに含まれている２ビットのパリティのうち、一方を偶数パリティとし、他方を奇数パリティとして、前記送受信部が受信したデータに対するパリティチェックを行うことでエラーの発生を検出する
上記（５）に記載の通信装置。
（９）
前記送受信部は、通常の転送レートでデータ通信を行うSDR（Standard Data Rate）モード、および、SDRモードよりも高い転送レートでデータ通信を行うHDR（High Data Rate）モードで、信号の送受信を行うことができる
上記（１）から（８）までのいずれかに記載の通信装置。
（１０）
前記送受信部は、１ビットずつ逐次的にシリアルデータを伝送するデータ信号線、および、所定の周波数のシリアルクロックを伝送するクロック信号線の２本の信号線を介して通信を行う
上記（１）から（９）までのいずれかに記載の通信装置。
（１１）
前記送受信部は、
前記クロック信号線を介して前記シリアルクロックを送信し、
前記データ信号線を介して前記他の通信装置から送信される前記CRCワードを受信する
上記（１０）に記載の通信装置。
（１２）
前記送受信部、I3C（Improved Inter Integrated Circuit）の規格に準じた通信を行う
上記（１）から（１１）までのいずれかに記載の通信装置。
（１３）
他の通信装置と信号の送受信を行う送受信部により、
前記他の通信装置がデータ信号線に対する駆動を行って送信するCRC（Cyclic Redundancy Check）ワードを受信し、
前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行う
ステップを含む通信方法。
（１４）
他の通信装置と信号の送受信を行う送受信部により、
前記他の通信装置がデータ信号線に対する駆動を行って送信するCRC（Cyclic Redundancy Check）ワードを受信し、
前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行う
ステップを含む通信処理をコンピュータに実行させるプログラム。
（１５）
バスにおける制御の主導権を有する第１の通信装置と、
前記第１の通信装置による制御に従って通信を行う第２の通信装置と
を備え、
前記第１の通信装置が、前記第２の通信装置と信号の送受信を行う送受信部を備え、
前記他の通信装置がデータ信号線に対する駆動を行って送信するCRC（Cyclic Redundancy Check）ワードを受信し、
前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行う
通信システム。

なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。

１１ バスＩＦ， １２ マスタ， １３ スレーブ， １４−１ データ信号線， １４−２ クロック信号線， ２１ 送受信部， ２２ エラー検出部， ２３ 確認信号検出部， ２４ コンフリクト回避部， ３１ 送受信部， ３２ エラー検出部

Claims (15)

1. 他の通信装置と信号の送受信を行う送受信部を備え、
   前記送受信部は、
   前記他の通信装置がデータ信号線に対する駆動を行って送信するCRC（Cyclic Redundancy Check）ワードを受信し、
   前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行う
   通信装置。
2. 前記送受信部は、前記CRCワードを受信した直後に、１ビットのプリペアビットを出力して特定の通信モードの終了を指示するコマンドを送信する
   請求項１に記載の通信装置。
3. 前記送受信部は、前記CRCワードを受信した直後に、特定の通信モードの終了を指示するコマンドを送信する
   請求項１に記載の通信装置。
4. 前記送受信部は、前記CRCワードを受信した直後に、特定の通信モードにおける通信のリスタートを指示するコマンドを送信する
   請求項１に記載の通信装置。
5. 前記送受信部により、次に送信するデータのタイプを指定するプリアンブルが受信されて、そのプリアンブルに続いて受信された信号のビット列と、前記プリアンブルにより送信されることが指定されたタイプにおいて送信されるべきビット列とを比較することにより、エラーの発生を検出するエラー検出部と、
   前記エラー検出部によりエラーの発生が検出された場合、前記プリアンブルに続いて所定ビット数に応じたクロックを送信した後に、通信を途中で遮断することを指示するアボート信号を送信するように、前記送受信部に対する指示を行うコンフリクト回避部と
   をさらに備える請求項１に記載の通信装置。
6. 前記送受信部から送信された信号を受信した前記他の通信装置から送信されてくる受信確認信号および非受信確認信号のいずれかを検出する確認信号検出部と、
   前記確認信号検出部により前記非受信確認信号が検出されたとき、前記非受信確認信号に続く所定数のビットを無視した後に、通信を途中で遮断することを指示するアボート信号を送信するように、前記送受信部に対する指示を行うコンフリクト回避部と
   をさらに備える請求項１に記載の通信装置。
7. 前記送受信部は、前記他の通信装置から読み出されるリードデータを受信し、前記リードデータの後に送受信されるプリアンブルの２ビット目に対する駆動を常に行う
   請求項１に記載の通信装置。
8. 前記エラー検出部は、前記データに含まれている２ビットのパリティのうち、一方を偶数パリティとし、他方を奇数パリティとして、前記送受信部が受信したデータに対するパリティチェックを行うことでエラーの発生を検出する
   請求項５に記載の通信装置。
9. 前記送受信部は、通常の転送レートでデータ通信を行うSDR（Standard Data Rate）モード、および、SDRモードよりも高い転送レートでデータ通信を行うHDR（High Data Rate）モードで、信号の送受信を行うことができる
   請求項１に記載の通信装置。
10. 前記送受信部は、１ビットずつ逐次的にシリアルデータを伝送するデータ信号線、および、所定の周波数のシリアルクロックを伝送するクロック信号線の２本の信号線を介して通信を行う
    請求項１に記載の通信装置。
11. 前記送受信部は、
    前記クロック信号線を介して前記シリアルクロックを送信し、
    前記データ信号線を介して前記他の通信装置から送信される前記CRCワードを受信する
    請求項１０に記載の通信装置。
12. 前記送受信部、I3C（Improved Inter Integrated Circuit）の規格に準じた通信を行う
    請求項１に記載の通信装置。
13. 他の通信装置と信号の送受信を行う送受信部により、
    前記他の通信装置がデータ信号線に対する駆動を行って送信するCRC（Cyclic Redundancy Check）ワードを受信し、
    前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行う
    ステップを含む通信方法。
14. 他の通信装置と信号の送受信を行う送受信部により、
    前記他の通信装置がデータ信号線に対する駆動を行って送信するCRC（Cyclic Redundancy Check）ワードを受信し、
    前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行う
    ステップを含む通信処理をコンピュータに実行させるプログラム。
15. バスにおける制御の主導権を有する第１の通信装置と、
    前記第１の通信装置による制御に従って通信を行う第２の通信装置と
    を備え、
    前記第１の通信装置が、前記第２の通信装置と信号の送受信を行う送受信部を有し、
    前記第２の通信装置がデータ信号線に対する駆動を行って送信するCRC（Cyclic Redundancy Check）ワードを受信し、
    前記CRCワードの受信直後のビットから、前記データ信号線に対する駆動を行う
    通信システム。

Images