JPWO2017119098A1 - 計算機システム及び計算機の制御方法 - Google Patents
計算機システム及び計算機の制御方法 Download PDFInfo
- Publication number
- JPWO2017119098A1 JPWO2017119098A1 JP2017559987A JP2017559987A JPWO2017119098A1 JP WO2017119098 A1 JPWO2017119098 A1 JP WO2017119098A1 JP 2017559987 A JP2017559987 A JP 2017559987A JP 2017559987 A JP2017559987 A JP 2017559987A JP WO2017119098 A1 JPWO2017119098 A1 JP WO2017119098A1
- Authority
- JP
- Japan
- Prior art keywords
- accelerator
- processing
- data
- processor
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/509—Offload
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Advance Control (AREA)
Abstract
Description
図1は、計算機システムの一例を示すブロック図である。まず図1を用いて、本発明が適用される計算機システムの構成について説明する。図1は、本発明が適用される計算機システムの一例について示しており、本発明は、図1を例とする計算機システムに適用可能なものである。まず図1について説明する。
次に図2を用いて、本発明が適用されるアクセラレータ114−1の内部構成について説明する。図2は、アクセラレータ114−1の一例を示すブロック図である。図2に示すアクセラレータ114−1はFPGA400とDRAM401によって構成される。なお、図1に示したアクセラレータ114−1、114−2は同様の構成である。
続いて図3を用いて本実施例におけるデータの転送経路について説明する。本実施例では、データの処理内容に基づきサーバ100内のプロセッサ112が、データ処理をプロセッサ112自身で処理するか、アクセラレータ114にオフロードするか否かを判定する。本実施例ではその一つの例として、フィルタ処理を行う対象データのサイズが小さい(閾値Th1以下)場合にはプロセッサ112自身でフィルタ処理を行い、フィルタ処理を行う対象データのサイズが大きい(閾値Th1を超える)場合にはアクセラレータ114内のデータ処理機能部414にて処理を行う。
続いて、実施例1におけるソフトウェア構成について図4を用いて説明する。図4は、本実施例におけるサーバ100のソフトウェアの構成の一例を示すブロック図である。図4に示すソフトウェアのいずれも図1に示したサーバ100、または図8または図9にて示したサーバ100A、100−1、100−2のプロセッサ112によって処理される。
次に、図6を用いてアクセラレータ管理情報800について説明する。図6はサーバ100のアクセラレータ管理情報800の一例を示す図である。
続いて、図5を用いて本実施例のサーバ100で行われる処理の一例を説明する。図5は、サーバ100で行われる処理の一例を示すフローチャートである。このフローチャートは、本実施例の対象とするデータベースのアプリケーション601にて実施される。データベースソフトウェアとして稼働するアプリケーション601は、サーバ100の各種クライアントからの処理要求に応じてデータ処理を行う。アプリケーション601は、処理要求を受け付けると、図5に示すフローチャートを実行する。尚、図5に示す各ステップの処理を行う主体は、アプリケーション601を実行するプロセッサ112である。
Claims (15)
- プロセッサと、
前記プロセッサに接続された第1のメモリと、
第2のメモリを含むアクセラレータと、
前記プロセッサ及び前記アクセラレータに接続されてデータを格納するストレージ装置と、を含んでデータ処理部を稼働させる計算機システムであって、
前記データ処理部は、
前記データの処理要求を受け付ける処理要求受付部と、
前記処理要求に含まれる処理の内容を分析する処理内容分析部と、
前記アクセラレータの負荷を検出する負荷検出部と、
前記処理の内容の分析結果と、前記アクセラレータの負荷とを取得して、所定の条件が成立したときには受け付けた処理を前記アクセラレータに実行させるオフロード処理部と、
前記所定の条件が成立しなかったときには受け付けた処理を前記プロセッサに処理させる処理実行部と、を含み、
前記オフロード処理部は、
前記アクセラレータに前記第2のメモリに記憶領域を確保させてから、前記ストレージ装置に処理要求に含まれるデータを前記第2のメモリの前記記憶領域に転送させ、前記アクセラレータに処理を実行させ、
前記処理実行部は、
前記プロセッサに前記第1のメモリに記憶領域を確保させてから、前記ストレージ装置に前記処理要求に含まれるデータを前記第1のメモリの前記記憶領域に転送させ、前記プロセッサに処理を実行させることを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記アクセラレータは複数であって、
前記負荷検出部は、
前記アクセラレータで実行中のコマンド数と、処理内容と、データ量のうち少なくともひとつを取得して前記アクセラレータの負荷をそれぞれ算出し、
前記オフロード処理部は、
前記アクセラレータのうち、相対的に負荷の低いアクセラレータを選択して処理を実行させることを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記データ処理部が複数稼働し、前記データ処理部には予め優先度がそれぞれ設定され、
前記オフロード処理部は、
前記データ処理部に設定された優先度が前記所定の条件を満たすときに、前記アクセラレータに前記処理を実行させることを特徴とする計算機システム。 - 請求項3に記載の計算機システムであって、
前記データ処理部は、起動時に前記優先度が設定されることを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記オフロード処理部は、
前記アクセラレータが前記第2のメモリに記憶領域を確保できなかった場合には、前記アクセラレータによる処理を禁止して、前記処理実行部に処理を実行させることを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記オフロード処理部は、
前記処理の内容から当該処理を実行するデータのサイズが所定の閾値を超えていれば、前記所定の条件が成立したと判定して前記アクセラレータに当該処理を実行させ、
前記処理実行部は、
前記処理の内容から当該処理を実行するデータのサイズが所定の閾値以下であれば、前記所定の条件が成立しなかったと判定して前記プロセッサに当該処理を実行させることを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記データ処理部は、
前記アクセラレータの第2のメモリの物理アドレスを前記第1のメモリの仮想アドレスに割り当て、
前記オフロード処理部は、
前記アクセラレータに前記処理を実行させる際には、前記第2のメモリの物理アドレス前記ストレージ装置に通知して前記データを転送させ、
前記処理実行部は、
前記プロセッサに前記処理を実行させる際には、前記第1のメモリの仮想アドレスを第1のメモリの物理アドレスに変換して前記ストレージ装置に通知して前記データを転送させることを特徴とする計算機システム。 - 請求項1に記載の計算機システムであって、
前記データ処理部は、
前記アクセラレータの負荷情報として、前記アクセラレータで実行中のコマンド数と、処理内容と、データ量を保持するアクセラレータ管理情報を有することを特徴とする計算機システム。 - プロセッサと、前記プロセッサに接続された第1のメモリと、第2のメモリを含むアクセラレータと、前記プロセッサ及び前記アクセラレータに接続されてデータを格納するストレージ装置とを含む計算機でデータ処理を実行する計算機の制御方法であって、
前記計算機が、前記データの処理要求を受け付ける第1のステップと、
前記計算機が、前記処理要求に含まれる処理の内容を分析する第2のステップと、
前記計算機が、前記アクセラレータの負荷を検出する第3のステップと、
前記計算機が、前記処理の内容の分析結果と、前記アクセラレータの負荷とを取得して、所定の条件が成立したときには受け付けた処理を前記アクセラレータに実行させる第4のステップと、
前記計算機が、前記所定の条件が成立しなかったときには受け付けた処理を前記プロセッサに処理させる第5のステップと、を含み、
前記第4のステップは、
前記アクセラレータに前記第2のメモリに記憶領域を確保させてから、前記ストレージ装置に処理要求に含まれるデータを前記第2のメモリの前記記憶領域に転送させ、前記アクセラレータに処理を実行させ、
前記第5のステップは、
前記プロセッサに前記第1のメモリに記憶領域を確保させてから、前記ストレージ装置に前記処理要求に含まれるデータを前記第1のメモリの前記記憶領域に転送させ、前記プロセッサに処理を実行させることを特徴とする計算機の制御方法。 - 請求項9に記載の計算機の制御方法であって、
前記アクセラレータは複数であって、
前記第3のステップは、
前記アクセラレータで実行中のコマンド数と、処理内容と、データ量のうち少なくともひとつを取得して前記アクセラレータの負荷をそれぞれ算出し、
前記第4のステップは、
前記アクセラレータのうち、相対的に負荷の低いアクセラレータを選択して処理を実行させることを特徴とする計算機の制御方法。 - 請求項9に記載の計算機の制御方法であって、
前記計算機はデータ処理を実行し、前記データ処理には予め優先度がそれぞれ設定され、
前記第4のステップは、
前記データ処理に設定された優先度が前記所定の条件を満たすときに、前記アクセラレータに前記処理を実行させることを特徴とする計算機の制御方法。 - 請求項11に記載の計算機の制御方法であって、
前記データ処理は、起動時に前記優先度が設定されることを特徴とする計算機の制御方法。 - 請求項9に記載の計算機の制御方法であって、
前記第4のステップは、
前記アクセラレータが前記第2のメモリに記憶領域を確保できなかった場合には、前記アクセラレータによる処理を禁止し
前記第5のステップは、
前記アクセラレータが前記第2のメモリに記憶領域を確保できなかった場合には、前記プロセッサに前記処理を実行させることを特徴とする計算機の制御方法。 - 請求項9に記載の計算機の制御方法であって、
前記第4のステップは、
前記処理の内容から当該処理を実行するデータのサイズが所定の閾値を超えていれば、前記所定の条件が成立したと判定して前記アクセラレータに当該処理を実行させ、
前記第5のステップは、
前記処理の内容から当該処理を実行するデータのサイズが所定の閾値以下であれば、前記所定の条件が成立しなかったと判定して前記プロセッサに当該処理を実行させることを特徴とする計算機の制御方法。 - 請求項9に記載の計算機の制御方法であって、
前記データ処理は、
前記アクセラレータの第2のメモリの物理アドレスを前記第1のメモリの仮想アドレスに割り当て、
前記第4のステップは、
前記アクセラレータに前記処理を実行させる際には、前記第2のメモリの物理アドレス前記ストレージ装置に通知して前記データを転送させ、
前記第5のステップは、
前記プロセッサに前記処理を実行させる際には、前記第1のメモリの仮想アドレスを第1のメモリの物理アドレスに変換して前記ストレージ装置に通知して前記データを転送させることを特徴とする計算機の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/050336 WO2017119098A1 (ja) | 2016-01-07 | 2016-01-07 | 計算機システム及び計算機の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017119098A1 true JPWO2017119098A1 (ja) | 2018-11-08 |
JP6588106B2 JP6588106B2 (ja) | 2019-10-09 |
Family
ID=59273427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017559987A Active JP6588106B2 (ja) | 2016-01-07 | 2016-01-07 | 計算機システム及び計算機の制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20180307535A1 (ja) |
JP (1) | JP6588106B2 (ja) |
WO (1) | WO2017119098A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10390114B2 (en) * | 2016-07-22 | 2019-08-20 | Intel Corporation | Memory sharing for physical accelerator resources in a data center |
US10853125B2 (en) * | 2016-08-19 | 2020-12-01 | Oracle International Corporation | Resource efficient acceleration of datastream analytics processing using an analytics accelerator |
CN110710139A (zh) | 2017-03-29 | 2020-01-17 | 芬基波尔有限责任公司 | 具有光置换器的无阻塞全网状数据中心网络 |
US10686729B2 (en) | 2017-03-29 | 2020-06-16 | Fungible, Inc. | Non-blocking any-to-any data center network with packet spraying over multiple alternate data paths |
WO2018183553A1 (en) | 2017-03-29 | 2018-10-04 | Fungible, Inc. | Non-blocking any-to-any data center network having multiplexed packet spraying within access node groups |
WO2018191257A1 (en) | 2017-04-10 | 2018-10-18 | Fungible, Inc. | Relay consistent memory management in a multiple processor system |
US10659254B2 (en) | 2017-07-10 | 2020-05-19 | Fungible, Inc. | Access node integrated circuit for data centers which includes a networking unit, a plurality of host units, processing clusters, a data network fabric, and a control network fabric |
CN110892380B (zh) | 2017-07-10 | 2023-08-11 | 芬基波尔有限责任公司 | 用于流处理的数据处理单元 |
US10965586B2 (en) | 2017-09-29 | 2021-03-30 | Fungible, Inc. | Resilient network communication using selective multipath packet flow spraying |
WO2019068013A1 (en) | 2017-09-29 | 2019-04-04 | Fungible, Inc. | FABRIC CONTROL PROTOCOL FOR DATA CENTER NETWORKS WITH PACKAGING OF PACKETS ON MULTIPLE ALTERNATIVE DATA PATHWAYS |
WO2019104090A1 (en) | 2017-11-21 | 2019-05-31 | Fungible, Inc. | Work unit stack data structures in multiple core processor system for stream data processing |
US10540288B2 (en) | 2018-02-02 | 2020-01-21 | Fungible, Inc. | Efficient work unit processing in a multicore system |
US10797856B2 (en) * | 2018-04-18 | 2020-10-06 | Fujitsu Limited | Outsourcing processing operations with homomorphic encryption |
US10929175B2 (en) | 2018-11-21 | 2021-02-23 | Fungible, Inc. | Service chaining hardware accelerators within a data stream processing integrated circuit |
EP3794444A4 (en) * | 2019-01-04 | 2022-01-12 | Baidu.com Times Technology (Beijing) Co., Ltd. | METHOD AND SYSTEM FOR THE PROTECTION OF DATA PROCESSED BY DATA PROCESSING ACCELERATORS |
US11153373B2 (en) * | 2019-05-03 | 2021-10-19 | EMC IP Holding Company LLC | Method and system for performance-driven load shifting |
JP7314674B2 (ja) * | 2019-07-18 | 2023-07-26 | 住友電気工業株式会社 | Ponシステム及び通信装置 |
JP7226169B2 (ja) * | 2019-07-26 | 2023-02-21 | 株式会社デンソー | 電子制御装置 |
US11579928B2 (en) * | 2019-11-14 | 2023-02-14 | Baidu Usa Llc | Systems and methods for configuring a watermark unit with watermark algorithms for a data processing accelerator |
US11947821B2 (en) * | 2019-11-25 | 2024-04-02 | Alibaba Group Holding Limited | Methods and systems for managing an accelerator's primary storage unit |
JP2023085575A (ja) * | 2020-04-24 | 2023-06-21 | ソニーセミコンダクタソリューションズ株式会社 | 測距装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013171435A (ja) * | 2012-02-21 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | サービス提供システム、サービス提供方法、リソースマネージャ、プログラム |
WO2014002412A1 (ja) * | 2012-06-26 | 2014-01-03 | 日本電気株式会社 | プログラム変換装置及び方法、処理切替方法、実行方式決定方法及びプログラム記憶媒体、プロセッサシステム並びに並列実行方法 |
WO2014188643A1 (ja) * | 2013-05-24 | 2014-11-27 | 日本電気株式会社 | スケジュールシステム、スケジュール方法、及び、記録媒体 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004192052A (ja) * | 2002-12-06 | 2004-07-08 | Matsushita Electric Ind Co Ltd | ソフトウェア処理方法およびソフトウェア処理システム |
US9446305B2 (en) * | 2002-12-10 | 2016-09-20 | Sony Interactive Entertainment America Llc | System and method for improving the graphics performance of hosted applications |
US9904969B1 (en) * | 2007-11-23 | 2018-02-27 | PME IP Pty Ltd | Multi-user multi-GPU render server apparatus and methods |
CN101533386A (zh) * | 2008-03-14 | 2009-09-16 | 国际商业机器公司 | 在多处理器系统上对矩阵进行qr分解的方法和装置 |
US8255909B2 (en) * | 2009-01-28 | 2012-08-28 | International Business Machines Corporation | Synchronizing access to resources in a hybrid computing environment |
KR101042729B1 (ko) * | 2009-04-09 | 2011-06-20 | 삼성에스디에스 주식회사 | 휴대단말기에서의 시스템온칩 및 주문형반도체 기반의 악성코드 검출 장치 |
US8719547B2 (en) * | 2009-09-18 | 2014-05-06 | Intel Corporation | Providing hardware support for shared virtual memory between local and remote physical memory |
WO2011150346A2 (en) * | 2010-05-28 | 2011-12-01 | Laurich Lawrence A | Accelerator system for use with secure data storage |
US9342366B2 (en) * | 2012-10-17 | 2016-05-17 | Electronics And Telecommunications Research Institute | Intrusion detection apparatus and method using load balancer responsive to traffic conditions between central processing unit and graphics processing unit |
US9142004B2 (en) * | 2012-12-20 | 2015-09-22 | Vmware, Inc. | Dynamic allocation of physical graphics processing units to virtual machines |
JP2014174844A (ja) * | 2013-03-11 | 2014-09-22 | Fujitsu Ltd | 性能評価支援プログラム、性能評価支援装置及び性能評価支援方法 |
US9575760B2 (en) * | 2013-05-17 | 2017-02-21 | Nvidia Corporation | Techniques for sharing priorities between streams of work and dynamic parallelism |
GB2518894A (en) * | 2013-10-07 | 2015-04-08 | Ibm | A method and a system for operating programs on a computer cluster |
CN104750510B (zh) * | 2013-12-30 | 2019-04-02 | 深圳市中兴微电子技术有限公司 | 一种芯片启动方法及多核处理器芯片 |
CN104503728B (zh) * | 2015-01-04 | 2017-11-24 | 华为技术有限公司 | 一种硬件加速器及芯片 |
US10353768B2 (en) * | 2015-06-29 | 2019-07-16 | Hitachi, Ltd. | Computer system and computer system control method |
-
2016
- 2016-01-07 WO PCT/JP2016/050336 patent/WO2017119098A1/ja active Application Filing
- 2016-01-07 US US15/763,224 patent/US20180307535A1/en not_active Abandoned
- 2016-01-07 JP JP2017559987A patent/JP6588106B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013171435A (ja) * | 2012-02-21 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | サービス提供システム、サービス提供方法、リソースマネージャ、プログラム |
WO2014002412A1 (ja) * | 2012-06-26 | 2014-01-03 | 日本電気株式会社 | プログラム変換装置及び方法、処理切替方法、実行方式決定方法及びプログラム記憶媒体、プロセッサシステム並びに並列実行方法 |
WO2014188643A1 (ja) * | 2013-05-24 | 2014-11-27 | 日本電気株式会社 | スケジュールシステム、スケジュール方法、及び、記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP6588106B2 (ja) | 2019-10-09 |
WO2017119098A1 (ja) | 2017-07-13 |
US20180307535A1 (en) | 2018-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6588106B2 (ja) | 計算機システム及び計算機の制御方法 | |
US10387202B2 (en) | Quality of service implementation in a networked storage system with hierarchical schedulers | |
US10409508B2 (en) | Updating of pinned storage in flash based on changes to flash-to-disk capacity ratio | |
US10838829B2 (en) | Method and apparatus for loading data from a mirror server and a non-transitory computer readable storage medium | |
JP6190898B2 (ja) | サーバに接続されるシステム及び仮想マシンが動作しているサーバに接続されたシステムによる方法 | |
CN106959893B (zh) | 加速器、用于加速器的内存管理方法以及数据处理系统 | |
WO2015142339A1 (en) | Storage system transactions | |
US9489295B2 (en) | Information processing apparatus and method | |
US20190286582A1 (en) | Method for processing client requests in a cluster system, a method and an apparatus for processing i/o according to the client requests | |
JP5893028B2 (ja) | キャッシングに対応したストレージ装置上における効率的なシーケンシャルロギングのためのシステム及び方法 | |
KR101899719B1 (ko) | 가상 머신에 대한 입출력 성능 제한 방법 | |
US20160364268A1 (en) | Computer system, management computer, and management method | |
CN107832097B (zh) | 数据加载方法及装置 | |
JP6311365B2 (ja) | 記憶領域管理装置、記憶領域管理方法及び記憶領域管理プログラム | |
US20220155968A1 (en) | Dynamic slice assignment in a distributed storage system | |
US9009204B2 (en) | Storage system | |
US9239681B2 (en) | Storage subsystem and method for controlling the storage subsystem | |
EP3249540A1 (en) | Method for writing multiple copies into storage device, and storage device | |
JP5776813B2 (ja) | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法および制御プログラム | |
JP4373450B2 (ja) | Raid制御装置及びその制御方法 | |
CN107870877B (zh) | 用于在存储系统中管理数据访问的方法和系统 | |
JP7348056B2 (ja) | ストレージシステム | |
US20160313915A1 (en) | Management apparatus, storage system, method, and computer readable medium | |
JP5994690B2 (ja) | 情報処理装置、プログラムおよび記憶領域獲得方法 | |
US20230185632A1 (en) | Management system, data rebalancing management method, and recording medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6588106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |