JPWO2017013767A1 - 受信装置および通信システム - Google Patents

Abstract

受信装置は、差動変調処理された受信信号を復調する復調器と、受信信号から雑音電力を推定する雑音測定部と、を備える。復調器は、受信信号を復調処理に用いる所定の時間分の受信信号を格納する記憶装置と、記憶装置に格納された全ての格納受信信号と雑音測定部で推定した雑音電力と少なくとも差動変調における送信候補点数以上の数の受信基準点マッピング値から各受信基準点に対する受信信号尤度を計算する手段と、受信信号尤度を用いて時間方向に順方向にＢＣＪＲアルゴリズムにおける前向きステートメトリックを更新する前向きステートメトリック更新手段と、受信信号尤度を用いて時間方向に逆方向にＢＣＪＲアルゴリズムにおける後ろ向きステートメトリックを更新する後ろ向きステートメトリック更新手段と、前向きステートメトリックと後ろ向きステートメトリックを用いて受信ビット対数尤度比を計算する手段と、を備える。

Description

本開示は受信装置に関し、例えば差動変調された信号を復調する受信装置に適用可能である。

送信機で差動変調された送信信号を送信し、その送信信号を受信機で受信した受信信号を復調する際、一般的に式（１）のような復調を行う。

また、特表２０１４−５１５２１０号公報（特許文献１）や特開２０００−２５３０８３号公報（特許文献２）のようにＢＣＪＲアルゴリズムによる復調方法を用いることにより、差動変調の送信信号に対して復調処理を行うことが可能である。

特表２０１４−５１５２１０号公報 特開２０００−２５３０８３号公報

L.R.Bahl, J.Cocke, F.Jelinek, and J.Raviv, "Optimal Decoding of Linear Codes for Minimizing Symbol Error Rate", IEEE TRANSACTIONS ON INFORMATION THEORY, March 1974. Patrick Robertson, Emmanuelle Villebrun and Peter Hoeher, " A Comparison of Optimal and Sub-Optimal MAP Decoding Algorithms Operating in the Log Domain", IEEE International Conference on Communications, Seattle, Washington, June 1995. 特許庁, "技術資料集［技術分類］２−４−１ 周辺要素技術／誤り制御技術／誤り訂正技術", インターネット<URL:http://www.jpo.go.jp/shiryou/s_sonota/hyoujun_gijutsu/mimo/2-4-1.pdf>

しかし、特許文献１に記載の復調では位相回転補正処理が必要であり、また特許文献２に記載の復調ではチャネル推定処理が必要であり、両者とも少なからず位相回転補正誤差やチャネル推定誤差が生じ、それに伴う復調性能の劣化が想定される。
本開示の課題は、復調性能の劣化を軽減する受信装置を提供することにある。

本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、受信装置は、少なくとも送信のマッピング点数以上の受信基準点を備え、それらを復調器トレリスの状態とし、受信信号と各受信基準点との尤度をＢＪＣＲアルゴリズムにおける状態メトリックとして、同アルゴリズムによる最尤系列推定復調を行い、復調ビット尤度を算出する。

上記受信装置によれば、復調性能劣化を軽減することができる。

実施例１に係る通信システムを示す機能ブロック図。 差動変調における入力ビットと位相回転量の対応表の一例を示す図。 図１のＢＣＪＲ復調器の構成を示す機能ブロック図。 ＢＣＪＲ復調における受信候補点の一例を示す図。 図４に示したステート番号を使ったＢＣＪＲ復調におけるトレリス線図。 復調サイズ前後２シンボルのときにおけるＢＣＪＲ復調のイメージ図。 図６においてある時刻の復調を行うときの復調イメージ図。 図３の受信信号メモリとその動作を示す図。 実施例２に係る通信システムを示す機能ブロック図。 図９のＢＣＪＲ復調器の構成を示す機能ブロック図。 図１０の事前情報メモリとその動作を示す図。

以下、実施形態および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。

本実施形態に係る受信装置では、少なくとも送信のマッピング点数以上の受信基準点を備え、それらを復調器トレリスの状態とし、受信信号と各受信基準点との尤度をＢＪＣＲアルゴリズムにおける状態メトリックとして、同アルゴリズムによる最尤系列推定復調を行い、復調ビット尤度を算出する。
本実施形態により、送信装置で差動変調された送信信号を送信し、その送信信号を受信装置で受信した受信信号を復調する際、位相回転補正処理やチャネル推定処理を行うことなくＢＣＪＲアルゴリズムに基づいた復調処理を実現でき、それらによる復調性能劣化を軽減することができる。

図１は実施例１に係る通信システムを示す機能ブロック図である。図２は差動変調における入力ビットと位相回転量の対応表の一例を示す図である。実施例１に係る通信システムは送信装置１００と受信装置２００とを備える。送信装置１００は、誤り訂正符号器１０１と、インタリーブ１０２と、差動変調器１０３と、ＩＤＦＴ部（逆離散フーリエ変換器）１０４と、Ｄ／Ａ変換器１０５と、送信アンテナ１０６と、を備える。受信装置２００は、受信アンテナ１０７と、Ａ／Ｄ変換器１０８と、ＤＦＴ部（離散フーリエ変換器）１０９と、雑音測定部１１０と、ＢＣＪＲ復調器１１１と、デインタリーブ１１２と、誤り訂正復号器１１３と、を備える。誤り訂正符号器１０１、インタリーブ１０２、差動変調器１０３、ＩＤＦＴ部１０４、ＤＦＴ部１０９、雑音測定部１１０、ＢＣＪＲ復調器１１１、デインタリーブ１１２および誤り訂正復号器１１３は、ソフトウェア等を記憶するメモリとそのソフトウェアを実行するＣＰＵ（中央処理装置）やＤＳＰ（デジタルシグナルプロセッサ）等のプロセッサで実現してもよいし、ハードウェアで実現してもよいし、それらの組み合わせで実現してもよい。Ｄ／Ａ変換器１０５およびＡ／Ｄ変換器１０８はハードウェアで構成するのが好ましい。以下、送信装置１００および受信装置２００の各部について詳細を説明する。

誤り訂正符号器１０１は、入力される情報ビット系列（ｄ(m,s)）に対して、例えば、畳込み符号化のような誤り訂正符号化処理を行い、処理結果（ｖ(m,c’_ｋ)）をインタリーブ１０２へ出力する。ここで、ｓは情報ビット系列のインデックス、c’_ｋはインタリーブ前のインデックスである。

インタリーブ１０２は、入力されたビット系列（ｖ(m,c’_ｋ)）を所定の順序の系列に並び替え処理を行い、並べ替え処理したビット系列（ｖ(m,c_ｋ)）を差動変調器１０３へ出力する。ここで、ｃ_ｋはインタリーブ後のインデックスである。

差動変調器１０３は、入力されたビット系列（ｖ(m,c_ｋ)）を用いて予め定められた規則で前シンボルの送信周波数信号（Ｘ(m-1,k)）に位相回転を与えることで差動変調を行い、差動変調した送信周波数信号（Ｘ(m,k)）をＩＤＦＴ部１０４へ出力する。差動変調は、例えば、式(２)による。

ここで、θ(m,k)は位相回転量である。また、入力ビット系列に対する各変調方式の位相回転量は、例えば、図２に示すように、π／２−ＤＢＰＳＫではθ(m,k)はπ／２、−π／２である。また、π／４−ＤＱＰＳＫではθ(m,k)はπ／４、３π／４、−π／４、−３π／４である。

ＩＤＦＴ部１０４は、入力された送信周波数信号（Ｘ(m,k)）に対して逆離散フーリエ変換処理を行い、得られた送信時間信号（ｘ(m,n)）をＤ／Ａ変換器１０５へ出力する。この処理は逆高速フーリエ変換であっても構わない。ここで、ｎはサンプル時刻である。

Ｄ／Ａ変換器１０５は、入力された送信時間信号（ｘ(m,n)）に対して、Ｄ／Ａ変換を行い、得られたアナログ送信信号（ｘ(m,t)）を送信アンテナ１０６へ出力する。ここで、ｔは時刻である。

送信アンテナ１０６は、入力されたアナログ送信信号（ｘ(m,t)）を無線伝送空間に送信する。

受信アンテナ１０７は、無線伝送空間から送信信号を受信し、受信したアナログ受信信号（ｙ(m,t)）をＡ／Ｄ変換器１０８へ出力する。

Ａ／Ｄ変換器１０８は、入力されたアナログ受信信号（ｙ(m,t)）に対してＡ／Ｄ変換を行い、デジタルに変換された受信時間信号（ｙ(m,n)）をＤＦＴ部１０９へ出力する。

ＤＦＴ部１０９は、入力された受信時間信号（ｙ(m,n)）に対して、離散フーリエ変換処理を行い、得られた受信周波数信号（Ｙ(m,k)）をＢＣＪＲ復調器１１１へ出力する。この処理は高速フーリエ変換であっても構わない。

雑音測定部１１０は、例えば、受信時間信号のガードインターバル区間の差分を算出によって雑音電力を推定し、推定した雑音電力（σ＾^２(m)という。図において「σ」の上に「＾」を記載しているが、明細書では単に「σ＾」と記す。）をＢＣＪＲ復調器１１１へ出力する。

ＢＣＪＲ復調器１１１は、入力された受信信号を用いて後述するＢＣＪＲアルゴリズムに則った復調を行い、復調処理出力の受信ビットＬＬＲ(Log Likelihood Ratio：対数尤度比)（Ｌ_ｐ(m,c_ｋ)）をデインタリーブ１１２へ出力する。ＢＣＪＲ復調器１１１の詳細について説明する。

図３は図１のＢＣＪＲ復調器の構成を示す機能ブロック図である。図４はＢＣＪＲ復調における受信候補点の一例を示す図である。ＢＣＪＲ復調器１１１は、受信信号メモリ２０１と受信基準点メモリ２０２とステートメトリック計算・更新部２０３と受信ビットＬＬＲ算出部２０４とを備える。各構成要素を説明する前に本実施例におけるＢＣＪＲ復調の概要について説明する。

本実施例におけるＢＣＪＲ復調では、トレリス線図のステート番号をｐとするとき、例として図４に示すようなｅｘｐ（ｊ２πｐ／１６）の１６点の受信基準点（Ｘ＾(p)という。という。図において「Ｘ」の上に「−」を記載しているが、明細書では「Ｘ＾」と記す。）を備え、ステートメトリック(ＢＣＪＲアルゴリズムのα，βに相当)を受信信号（Ｙ(m,k)）と受信基準点（Ｘ＾(p)）との尤度、ブランチメトリックを位相情報に相当するビット尤度とする。また、この実施例１における位相情報は未知（不確定）であるが、後述する実施例２のように復号器からのフィードバックを位相情報の事前情報として扱うことができる。なお、受信基準点の数は送信候補点数（例えば、π／２−ＤＢＰＳＫであれば４、π／４−ＤＱＰＳＫであれば８）以上である。

図５は図４に示したステート番号を使ったＢＣＪＲ復調におけるトレリス線図である。π／２−ＤＢＰＳＫのトレリス線図では、各ステート番号からπ／２シフトに相当するステートと−π／２シフトに相当するステートに遷移している。

図６は復調サイズ前後２シンボルのときにおけるＢＣＪＲ復調のイメージ図である。なお、図中の変数のインデックスは、説明の便宜上、時間（シンボル番号）のみとしている。ＢＣＪＲ復調は当該復調に必要最低限の受信信号（Ｙ(m-1,k)）と受信信号（Ｙ(m,k)）を備え、前向きステートメトリックおよび後向きステートメトリックを求めて復調を行う。また、任意でその前後の１シンボル以上の受信信号まで計算範囲を拡張し、ＢＣＪＲアルゴリズムを適用して時間方向の最尤系列推定を行う。

図６に示すような復調を行うために全時刻の受信信号を保持するのは現実的ではないため、復調に使う受信信号を復調サイズ分だけメモリに蓄える。その役目を果たすのが受信信号メモリ２０１であり、その動作については後述する。

図７は図６においてある時刻の復調を行うときの復調イメージ図である。復調区間基準で過去の受信信号から得られるメトリックをＢＣＪＲアルゴリズムにおける前向きメトリック（α_−１）、未来の受信信号から得られる同後ろ向きメトリック（β_０）とし、事前情報（Ｌａ_０）から得られるブランチメトリック（γ_−１）の図７のメトリック値の関係を用いて復調を行う。

以上を踏まえて、ＢＣＪＲ復調器１０７の構成について図３および図８を用いて説明する。図８は図３の受信信号メモリとその動作を示す図である。

受信信号メモリ２０１は、入力された受信信号である（Ｙ(m,k)）をメモリのＤＭＥＭ(・)に格納し、後段のステートメトリック計算・更新部２０３に必要となる受信信号ベクトル（Ｙ(m,k)）をステートメトリック計算・更新部２０３へ出力する。図８に示すように、メモリの動作は、例えば、メモリの最後尾（ＤＭＥＭ（３））に現在受信したデータを格納し、１シンボル分の復調処理終了後に図中の通り１シンボルシフトさせる。このようなメモリと動作により、図６と図７に示したような一度の復調に必要な受信信号ベクトルを提供できる。ここでは、メモリとして説明したが、シフトレジスタやそれに準ずるもの等の記憶装置でも構わない。また、この受信信号メモリ２０１はサブキャリア本数分備える。

受信基準点メモリ２０２は、少なくとも送信候補点数以上の数の受信基準点数のマッピング値を備え、各受信基準点のマッピング値（Ｘ＾(p)）をステートメトリック計算・更新部２０３へ出力する。ｐは受信基準点番号である。ここでは、メモリ（記憶装置）としたが、逐次計算させても構わない。

ステートメトリック計算・更新部２０３は、入力された受信信号ベクトル（Ｙ(m,k)）、受信基準点のマッピング値（Ｘ＾(p)）、雑音電力（σ＾^２(m)）を用いて、ステートメトリックの計算及び更新処理を行い、その処理結果である前向きステートメトリック（α(m,k,p)）と後ろ向きステートメトリック（β(m,k,p)）を受信ビットＬＬＲ算出部２０４へ出力する。以下、ステートメトリックの計算及び更新処理について図７を用いて説明する。この処理はサブキャリア本数分備える。また、本実施例の説明におけるメトリックは全て対数領域である。数式の詳細な導出は非特許文献１、非特許文献２、非特許文献３を参照されたい。

ステートメトリック（α’(m,k,p)）及びステートメトリック（β’(m,k,p’)）は受信信号（Ｙ(m,k)）と受信候補点（Ｘ＾(p)）または受信候補点（Ｘ＾(p’)）から得られる尤度である。ここで、ｐ’はｐへの遷移する元の基準マッピング点番号である。ＡＷＧＮ（Additive White Gaussian Noise）通信路とするときの受信信号（Ｙ(m,k)）の各受信候補点（Ｘ＾(p)）についての対数尤度は式（３）および式（４）となる。

上式中の１／πσ^２は全対数尤度に現れ、ＬＬＲ算出時に分子分母でキャンセルされるため、それらを消去してα’_ｔｍｐ(m,k,p)とβ’_ｔｍｐ(m,k,p)をα’(m,k,p)及びβ’(m,k,p)として書き直すと、式（５）および式（６）となる。

実際には受信信号から推定した雑音電力を用いるため、以下に示す式（７）および式（８）となる。

前向きステートメトリック（α(m,k,p)）、後ろ向きステートメトリック（β(m,k,p’)）の計算(更新)は次の式（９）および式（１０）により得られる。

ここで、は復調に用いる受信信号ベクトルに対して復調区間から時間的に遠いステートメトリックの影響度を下げる重み付け係数または忘却係数であり、γ(m,k,p’,p)は次式に示されるブランチメトリックである。

ここで、ｖ’(m,k)|(p’,p)は受信候補点番号ｐ’からｐ遷移するときの送信ビットベクトルである。ｖ’(m,k)は(p’,p)に応じて、π／２−ＤＢＰＳＫであれば｛＋１，−１｝であり、π／４−ＤＱＰＳＫであれば、｛（＋１，＋１），（＋１，−１），（−１，＋１），（−１，−１）｝である。Ｌ_ａ(m,k)は復調サイズに必要時刻分束ねた事前ＬＬＲベクトルである。

実施例１においては、事前ＬＬＲは存在しないため、式（９）及び式（１０）からブランチメトリック（γ(m,k,p’,p)）が消去され、ステートメトリック更新は式（１２）および式（１３）となる。

このように計算及び更新されたステートメトリックを受信ビットＬＬＲ算出部２０５へ出力する。

受信ビットＬＬＲ算出部２０４は、入力されたステートメトリック（α(m-1,k,p)、β(m,k,p’)）を用いて受信ビットＬＬＲを計算し、計算結果の受信ビットＬＬＲ系列（Ｌ_ｐ(m,c_ｋ）)をデインタリーブ１１２へ出力する。以下、詳細を説明する。

Max-Log-MAP法により復調される受信ビットＬＬＲ（Ｌ_ｐｉ(m,k)）は式（１４）により計算される。

ここで、ｉは１サブキャリアの送信ビットのインデクッスで、１サブキャリアに割り当てるビット系列の最上位ビットから何ビット目かを示し、ｖ’_ｉ(m,k)は、当該サブキャリアｋに割り当てられているビットのうち最上位ビットからｉビット目の値であり、ｖ’_ｉ(m,k)＝＋１はｖ_ｉ(m,k)＝０に相当し、ｖ’_ｉ(m,k)＝−１はｖ_ｉ(m,k)＝１に相当する。

実施例１においては事前ＬＬＲが存在せず、それに伴いブランチメトリックも存在しないため、式（１５）となる。

π／２−ＤＢＰＳＫの場合は、ビット系列のインデックス表記にすると、式（１６）となる。

同様にπ／４−ＤＱＰＳＫの場合は、式（１７）となる。

以上より得られた受信ビットＬＬＲ（Ｌ_ｐ(m,c_ｋ))をデインタリーブ１１２へ出力する。

デインタリーブ１１２は、入力された受信ビットＬＬＲ（Ｌ_ｐ(m,c_ｋ））をインタリーブ１０２で所定の順番に並び替えられた系列を元の系列の順序に戻す処理行い、処理結果（Ｌ_ｐ(m,c’_ｋ))を誤り訂正復号器１１３へ出力する。

誤り訂正復号器１１３は、入力された受信ビット系列である（Ｌ_ｐ(m,c’_ｋ))に対して誤り訂正符号化方式に対応した誤り訂正復号処理を行い、復号処理結果（ｄ＾(m,s)という。という。図において「ｄ」の上に「＾」を記載しているが、明細書では「ｄ＾」と記す。）を出力する。誤り訂正処理は、例えば、誤り訂正符号化方式が畳込み符号化であれば、ビタビアルゴリズムによる復号や、ＢＣＪＲアルゴリズムによる復号を行う。各アルゴリズムによる復号の詳細な説明は割愛する。

以上の実施例１により、差動変調された送信信号に対し、チャネル推定処理や位相回転補正処理を用いずに、ＢＣＪＲアルゴリズムによる復調を行うことが可能となる。

＜実施例２＞
図９は実施例２に係る通信システムを示す機能ブロック図である。実施例２に係る通信システムは送信装置１００と受信装置３００とを備える。送信装置１００は、誤り訂正符号器１０１と、インタリーブ１０２と、差動変調１０３と、ＩＤＦＴ１０４と、Ｄ／Ａ変換器１０５と、送信アンテナ１０６と、を備える。受信装置３００は、受信アンテナ１０７と、Ａ／Ｄ変換器１０８と、ＤＦＴ１０９と、雑音測定部１１０と、ＢＣＪＲ復調器３０１と、減算器３０２と、デインタリーブ１１２と、軟入力軟出力誤り訂正復号３０３と、減算器３０４と、フィードバックインタリーブ（ＦＢインタリーブ）３０５と、を備える。ＢＣＪＲ復調器３０１、減算器３０２、軟入力軟出力誤り訂正復号３０３、軟入力軟出力誤り訂正復号３０３、減算器３０４およびフィードバックインタリーブ３０５は、ソフトウェア等を記憶するメモリとそのソフトウェアを実行するＣＰＵやＤＳＰ等のプロセッサで実現してもよいし、ハードウェアで実現してもよいし、それらの組み合わせで実現してもよい。送信装置１００は第一の実施形態と同様であるため説明は省略する。

ＢＣＪＲ復調器３０１は、入力される受信周波数信号である（Ｙ(m,k)）と雑音電力（σ＾^２（m））と事前ＬＬＲ（Ｌ_ａ（(m,c_ｋ)）を用いてＢＣＪＲアルゴリズムによる復調を行い、復調出力（Ｌ_ｐ(m,c_ｋ)）を減算器３０２へ出力する。

図１０は図９のＢＣＪＲ復調器の構成を示す機能ブロック図である。ＢＣＪＲ復調部３０１は、受信信号メモリ２０１と受信基準点メモリ２０２と事前情報メモリ４０１と、ブランチメトリック計算部４０２と、ステートメトリック計算・更新部４０３と、受信ビットＬＬＲ算出部４０４とを備える。受信信号メモリ２０１と受信基準点メモリ２０２は実施例１と同様であるため、説明は省略する。

事前情報メモリ４０１は、入力された事前ＬＬＲ（Ｌ_ａ(m,c_ｋ)）をＬＭＥＭ(・)に格納し、メモリ内に格納された事前ＬＬＲを復調サイズに必要時刻分束ねた事前ＬＬＲベクトル（Ｌ_ａ(m,k)）をブランチメトリック計算・更新部４０２へ出力する。図１１は復調サイズが前後２シンボルのときのメモリとその動作の一例を示す図である。メモリの動作は、例えば、メモリの最後尾に現在フィードバックされた事前ＬＬＲ（Ｌ_ａ(m,c_ｋ)）を格納し、１シンボル分の復調処理終了後に図中の通り１シンボルシフトさせる。このようなメモリと動作により、図６と図７に示したような一度の復調に必要な事前ＬＬＲベクトルを提供できる。ここでは、メモリとして説明したが、シフトレジスタやそれに準ずるもの等の記憶装置でも構わない。また、この事前情報メモリ４０１はサブキャリア本数分備える。

ブランチメトリック計算部４０２は、入力された事前ＬＬＲベクトル（Ｌ_ａ(m,k)）を用いてブランチメトリック（γ(m,k,p’,p)）の計算処理を式（１１)に基づいて行い、計算結果を復調サイズに必要時刻分束ねたブランチメトリックベクトル（γ(m,k,p’,p)）をステートメトリック計算・更新部４０３と受信ビットＬＬＲ算出部４０４へ出力する。

ステートメトリック計算・更新部４０３は、入力された受信信号ベクトル（Ｙ(m,k)）、受信基準点のマッピング値（Ｘ＾(p)）、雑音電力（σ＾^２(m)）、ブランチメトリックベクトル（γ(m,k,p’,p)）を用いて、その処理結果である前向きステートメトリック（α(m,k,p)）と後ろ向きステートメトリック（β(m,k,p)）を受信ビットＬＬＲ算出部２０４へ出力する。実施例２における前向きステートメトリック（α(m,k,p)）は式（９)に基づいて計算され、後ろ向きステートメトリックである（β(m,k,p)）は式（１０)に基づいて計算される。

受信ビットＬＬＲ算出部４０４は、入力された前向きステートメトリック（α(m,k,p)）と後ろ向きステートメトリック（β(m,k,p)）とブランチメトリックベクトル（γ(m,k,p’,p)）を用いて受信ビットＬＬＲ（Ｌ_ｅ(m,c_ｋ)）を計算し、計算結果を減算器３０２へ出力する。受信ビットＬＬＲ（Ｌ_ｅ(m,c_ｋ)）は、式（１４)に基づいて計算された結果を式（１５)または式（１６)に基づいてシリアル出力される。

減算器３０２は、入力される受信ビットＬＬＲ（Ｌ_ｐ(m,c_ｋ)）と事前ＬＬＲ（Ｌ_ａ(m,c_ｋ)）の減算を行い、計算結果（Ｌ_ｅ(m,c_ｋ)）をデインタリーブ１１２へ出力する。（Ｌ_ｅ(m,c_ｋ)）は一般に外部情報と呼ばれる。減算は式（１８）による。

軟入力軟出力誤り訂正復号器３０３は、例えば、ＳＯＶＡ（Soft Output Viterbi Algorithm）やＢＣＪＲアルゴリズムに基づいて軟入力軟出力の誤り訂正復号を行い、情報ビットの復号処理結果（ｄ＾(m,s)）を出力し、誤り訂正した符号化ビットＬＬＲ（Ｌ^Ｄ _ｅ(m,c’_ｋ)）を減算器３０４へ出力する。

減算器３０４は、入力される誤り訂正した符号化ビットＬＬＲ（Ｌ^Ｄ _ｅ(m,c’_ｋ)）とデインタリーブ出力のＬ_ｅ(m,c’_ｋ)との減算を行い、計算結果（Ｌ_ａ(m,c’_ｋ)）をフィードバックインタリーブ３０５へ出力する。減算は式（１９）による。

フィードバックインタリーブ３０５は、入力される符号化ビットＬＬＲ系列（Ｌ_ａ(m,c’_ｋ)）をインタリーブ１０２と同一の順序で並び替え処理を行い、処理結果（Ｌ_ａ(m,c_ｋ)）をＢＣＪＲ復調器３０１と減算器３０２へ出力する。

以上の実施例２により、差動変調された送信信号に対し、チャネル推定処理や位相回転補正処理を用いずに、ＢＣＪＲアルゴリズムによるターボ復調を行うことが可能となる。

以上、本発明者によってなされた発明を実施形態および実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。

実施例については無線通信を例に説明したが、有線通信でも適用可能である。

１０１…誤り訂正符号器 １０２…インタリーブ １０３…差動変調器 １０４…逆離散フーリエ変換器 １０５…Ｄ／Ａ変換器 １０６…送信アンテナ １０７…受信アンテナ １０８…Ａ／Ｄ変換器 １０９…離散フーリエ変換器 １１０…雑音測定部 １１１…ＢＣＪＲ復調器 １１２…デインタリーブ １１３…誤り訂正復号器 ２０１…受信信号メモリ ２０２…受信基準点メモリ ２０３…ステートメトリック計算・更新部 ２０４…受信ビットＬＬＲ算出部 ３０１…ＢＣＪＲ復調器 ３０２…減算器 ３０３…軟入力軟出力誤り訂正復号器 ３０４…減算器 ３０５…フィードバックインタリーブ ４０１…事前情報メモリ ４０２…ブランチメトリック計算部 ４０３…ステートメトリック計算・更新部 ４０４…受信ビットＬＬＲ算出部

Claims (9)

1. 差動変調処理された受信信号を復調する復調器と、
   前記受信信号から雑音電力を推定する雑音測定部と、
   を備え、
   前記復調器は、
   前記受信信号を復調処理に用いる所定の時間分の受信信号を格納する受信信号記憶装置と、
   前記受信信号記憶装置に格納された全ての格納受信信号と前記雑音測定部で推定した雑音電力と少なくとも前記差動変調における送信候補点数以上の数の受信基準点マッピング値から各前記受信基準点に対する受信信号尤度を計算する手段と、
   前記受信信号尤度を用いて時間方向に順方向にＢＣＪＲアルゴリズムにおける前向きステートメトリックを更新する第一の前向きステートメトリック更新手段と、
   前記受信信号尤度を用いて時間方向に逆方向にＢＣＪＲアルゴリズムにおける第一の後ろ向きステートメトリックを更新する第一の後ろ向きステートメトリック更新手段と、
   前記第一の前向きステートメトリックと前記第一の後ろ向きステートメトリックを用いて第一の受信ビット対数尤度比を計算する手段と、
   を備える
   受信装置。
2. 請求項１において、
   前記受信信号は、時間方向に１つ前のシンボルの送信信号に対して送信ビット系列に応じた位相回転量に基づき位相回転させて差動変調された信号であり、
   前記受信信号記憶装置は前記受信信号を復調処理に用いる所定の時間シンボル数を格納する
   受信装置。
3. 請求項１において、
   前記少なくとも前記差動変調における送信候補点数以上の数の受信基準点マッピング値は記憶装置に格納される。
4. 差動変調処理された受信信号を復調する復調器と、
   前記受信信号から雑音電力を推定する雑音測定部と、
   を備え、
   前記復調器は、
   前記受信信号を復調処理に用いる所定の時間分の受信信号を格納する受信信号記憶装置と、
   事前受信ビット対数尤度比を格納する事前情報記憶装置と、
   前記受信信号記憶装置に格納された全ての格納受信信号と前記雑音測定部で推定した雑音電力と少なくとも前記差動変調における送信候補点数以上の数の受信基準点マッピング値から各前記受信基準点に対する受信信号尤度を計算する手段と、
   前記事前受信ビット対数尤度比からＢＣＪＲアルゴリズムにおけるブランチメトリックを計算する手段と、
   前記受信信号尤度と前記ブランチメトリックを用いて時間方向に順方向にＢＣＪＲアルゴリズムにおける前向きステートメトリックを更新する第二の前向きステートメトリック更新手段と、
   前記受信信号尤度と前記ブランチメトリックを用いて時間方向に逆方向にＢＣＪＲアルゴリズムにおける後ろ向きステートメトリックを更新する第二の後ろ向きステートメトリック更新手段と、
   前記第二の前向きステートメトリックと前記第二の後ろ向きステートメトリックと前記ブランチメトリックを用いて第二の受信ビット対数尤度比を計算する手段と、
   を備える
   受信装置。
5. 請求項３において、
   前記受信信号は、時間方向に１つ前のシンボルの送信信号に対して送信ビット系列に応じた位相回転量に基づき位相回転させて差動変調された信号であり、
   前記受信信号記憶装置は前記受信信号を復調処理に用いる所定の時間シンボル数を格納する
   受信装置。
6. 請求項３において、
   前記少なくとも前記差動変調における送信候補点数以上の数の受信基準点マッピング値は記憶装置に格納される
   受信装置。
7. 請求項３において、さらに、
   前記第二の受信ビット対数尤度比に対して前記差動変調の前に並び替えられた順序に対して元の順序に戻すデインタリーブ処理手段と、
   前記デインタリーブ処理手段により元の順序に並び替えられた第二の受信ビット対数尤度比に対して前記誤り訂正符号化手段に対応する軟入力軟出力の誤り訂正手段と、
   前記軟入力軟出力誤り訂正手段により誤り訂正された符号化ビット対数尤度比に対して前記差動変調の前に並び替えられた順序と同一の順序に並び替えるフィードバックインタリーブ手段と、
   を備え、
   前記フィードバックインタリーブ手段により並び替えられた前記符号化ビット対数尤度比を前記事前受信ビット対数尤度比として前記ブランチメトリック計算手段にフィードバックする
   受信装置。
8. 請求項１乃至７のいずれか１項の受信装置と送信装置とを備え、
   前記送信装置は、時間方向に１つ前のシンボルの送信信号に対して送信ビット系列に応じた位相回転量に基づき位相回転させて送信信号を生成する差動変調処理手段を備え、
   前記差動変調処理された信号を前記受信装置に送信する
   通信システム。
9. 請求項８において、
   前記送信装置は送信ビット系列に対して誤り訂正符号化処理を行う手段と、
   前記誤り訂正符号化された信号を所定の順序に並び替えるインタリーブ処理手段と、
   を備え、
   前記差動変調処理手段は前記インタリーブ処理を施した信号に対して差動変調処理を行う
   通信システム。

Images