JPWO2016194623A1 - データ処理装置、およびデータ処理方法 - Google Patents

データ処理装置、およびデータ処理方法 Download PDF

Info

Publication number
JPWO2016194623A1
JPWO2016194623A1 JP2017521795A JP2017521795A JPWO2016194623A1 JP WO2016194623 A1 JPWO2016194623 A1 JP WO2016194623A1 JP 2017521795 A JP2017521795 A JP 2017521795A JP 2017521795 A JP2017521795 A JP 2017521795A JP WO2016194623 A1 JPWO2016194623 A1 JP WO2016194623A1
Authority
JP
Japan
Prior art keywords
data
bit
parallel
processing
transmission side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017521795A
Other languages
English (en)
Other versions
JP6807030B2 (ja
Inventor
山本　真紀子
真紀子 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2016194623A1 publication Critical patent/JPWO2016194623A1/ja
Application granted granted Critical
Publication of JP6807030B2 publication Critical patent/JP6807030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1145—Pipelined decoding at code word level, e.g. multiple code words being decoded simultaneously
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本開示は、ビットインターリーブ処理が行われているLDPC符号を効率的に復号することができるようにするデータ処理装置、およびデータ処理方法に関する。本開示の一側面であるデータ処理装置は、処理対象とする第１のデータ列に対して、送信側におけるマッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピング部と、前記第２のデータ列に対して、前記送信側におけるビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理部と、ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコード部とを備える。本開示は、例えば、デジタル放送の受信装置に適用できる。

Description

本開示は、データ処理装置、およびデータ処理方法に関し、特に、所定のビット幅でパラレル処理を行うLDPCデコーダに対する入力を最適化したデータ処理装置、およびデータ処理方法に関する。
誤り訂正符号の一種であるLDPC(Low Density Parity Check)符号は、高い誤り訂正能力を有し、近年では、例えば、欧州等のDVB(Digital Video Broadcasting)-T.2や、DVB-S.2、DVB-C.2、米国等のATSC(Advanced Television Systems Committee)3.0等のデジタル放送等の伝送方式に広く採用されている（例えば、非特許文献１参照）。
図１は、例えば、LDPC符号のデータ単位となる64800ビットを64K16QAM方式で伝送する場合のロバストネスを表している。同図に示されるように、64800ビットは360ビットのビット列が１８０個連ねって構成されており、360ビットの単位でロバストネスが異なっている。
したがって、LDPC符号を64K16QAM方式で伝送するに際しては、ビット列のロバストネスが分散するようにビットインターリーブ処理が行われている。
図２は、従来、DVB-T.2などで採用されているビットインターリーブ処理の様子を示している。上述したように、このインターリーバ(Permute)では、ロバストネスの分散のみを目的としてビットインターリーブ処理が実行される。
図３は、DVB-T.2などの受信装置で採用されている、LDPC符号を復号するLDPCデコーダと、その前段の構成の一例を示している。
デマッパ(Demapper)１２には、送信側で送信データがLDPC符号化され、ビットインターリーブ処理が行われた後に64K16QAM方式に従って伝送されたLDPC符号１１が１シンボル（4ビット分）ずつ入力される。デマッパ１２には、１シンボルを構成する各ビットに対してそれが０である確率と１である確率を算出する。
ビットデインターリーバ(Bit DeINT Memory)１３では、送信側で行われたビットインターリーブ（並び替え）処理の復元を行うビットデインターリーブ（逆並び替え）処理が行われる。
LDPCデコーダ１４では、ビットインターリーブ逆処理後のシリアル入力されるデータ列を所定のビット幅（64K16QAM方式の場合、360ビット）にパラレル変換した後、所定のビット幅の各ビットの０らしさの確率と１らしさの確率とに基づき、LDPC符号化前の元の送信データを復元するように構成されている。
DVB-T.2:ETSI EN 302 755 V1.3.1 (2012-04)
上述したように、受信側に設けられているLDPCデコーダは、所定のビット幅（64K16QAM方式の場合、360ビット）を単位としてパラレル処理を行うように構成されている。
しかしながら、従来の受信側における構成では、LDPCデコーダ１４の前段のデマッパ１２およびビットデインターバ１３でシリアル処理が行われていため、デマッパ１２およびビットデインターリーバ１３がボトルネックとなってしまい、LDPC符号を復元できるまでの要する時間を遅延させる要因となっていた。
本開示はこのような状況に鑑みてなされたものであり、ロバストネスの分散だけでなく、LDPCデコーダにおけるパラレル処理の処理単位まで考慮してビットインターリーブ処理が行われているLDPC符号を効率的に復号できるようにするものである。
本開示の第１の側面であるデータ処理装置は、送信側において送信対象のデータがLDPC符号化され、その結果得られたLDPC符号が所定の変調方式に対応した複素平面上のシンボルにマッピングされ、マッピングされた前記シンボルを表すデータ列が所定のビットグループ単位でビットインターリーブされ、前記所定の変調方式に従って伝送されたビットインターリーブ済みの前記データ列を処理対象とするデータ処理装置において、送信側から伝送されたビットインターリーブ済みの前記データ列に相当する、処理対象とする第１のデータ列に対して、前記送信側における前記マッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピング部と、前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理部と、前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコード部とを備える。
本開示の第１の側面であるデータ処理装置は、前記LDPCデコード部の出力に対して、前記送信側における前記ビットインターリーブと同じビットインターリーブ処理をパラレルに実行することにより第４のデータ列を得るビットインターリーブ処理部をさらに備えることができ、前記パラレルデマッピング部は、前記第４のデータ列も処理対象として、前記送信側における前記マッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列を得ることができる。
前記所定の変調方式は、64K16QAM方式とし、前記所定のビットグループ単位は、３６０ビットとすることができる。
本開示の第１の側面であるデータ処理方法は、送信側において送信対象のデータがLDPC符号化され、その結果得られたLDPC符号が所定の変調方式に対応した複素平面上のシンボルにマッピングされ、マッピングされた前記シンボルを表すデータ列が所定のビットグループ単位でビットインターリーブされ、前記所定の変調方式に従って伝送されたビットインターリーブ済みの前記データ列を処理対象とするデータ処理装置のデータ処理方法において、前記データ処理装置による、送信側から伝送されたビットインターリーブ済みの前記データ列に相当する、処理対象とする第１のデータ列に対して、前記送信側における前記マッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピングステップと、前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理ステップと、前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコードステップとを含む。
本開示の一側面においては、送信側から伝送されたビットインターリーブ済みの前記データ列に相当する、処理対象とする第１のデータ列に対して、前記送信側における前記マッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列が得られ、前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列が得られ、前記ビットグループ単位でパラレル入力される前記第３のデータ列がLDPCデコードされる。
本開示の第２の側面であるデータ処理装置は、送信側において、送信対象とされる複数のデータそれぞれがLDPC符号化され、所定のビットグループ単位でビットインターリーブされた後にLDM(Layered Division Multiplexing)方式で多重化されている受信信号を処理対象とするデータ処理装置において、送信側から伝送された前記受信信号に相当する、処理対象とする第１のデータ列に対して、復号対象とするデータ以外をノイズとみなし、復号対象とするデータの各尤度を算出するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピング処理部と、前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理部と、前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコード部と、前記LDPCデコード部の出力に対して、前記送信側における前記ビットインターリーブと同じビットインターリーブ処理をパラレルに実行することにより第４のデータ列を得るビットインターリーブ処理部と備え、前記パラレルデマッピング部は、前記第４のデータ列も処理対象として、前記デマッピング処理をパラレルに実行することにより第２のデータ列を得る。
前記受信信号は、送信側において、送信対象とされる第１のデータがLDPC符号化され、所定のビットグループ単位でビットインターリーブされ、QPSK方式で変調された結果と、送信対象とされる第２のデータがLDPC符号化され、所定のビットグループ単位でビットインターリーブされ、64NUC方式で変調された結果とがLDM方式で多重化されているようにすることができる。
本開示の第２の側面であるデータ処理方法は、送信側において、送信対象とされる複数のデータそれぞれがLDPC符号化され、所定のビットグループ単位でビットインターリーブされた後にLDM(Layered Division Multiplexing)方式で多重化されている受信信号を処理対象とするデータ処理装置のデータ処理方法において、前記データ処理装置による、送信側から伝送された前記受信信号に相当する、処理対象とする第１のデータ列に対して、復号対象とするデータ以外をノイズとみなし、復号対象とするデータの各尤度を算出するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピング処理ステップと、前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理ステップと、前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコードステップと、前記LDPCデコードステップの出力に対して、前記送信側における前記ビットインターリーブと同じビットインターリーブ処理をパラレルに実行することにより第４のデータ列を得るビットインターリーブ処理ステップと含み、前記パラレルデマッピングステップは、前記デマッピング処理をパラレルに実行することにより第２のデータ列を得る。
本開示の第２の側面においては、送信側から伝送された受信信号に相当する、処理対象とする第１のデータ列に対して、復号対象とするデータ以外をノイズとみなし、復号対象とするデータの各尤度を算出するデマッピング処理をパラレルに実行することにより第２のデータ列が得られ、前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列が得され、前記ビットグループ単位でパラレル入力される前記第３のデータ列がデコードされ、そのデコードの出力に対して、前記送信側における前記ビットインターリーブと同じビットインターリーブ処理をパラレルに実行することにより第４のデータ列が得られ、前記第４のデータ列も処理対象として、前記デマッピング処理をパラレルに実行することにより第２のデータ列が得られる。
本開示の第１の側面によれば、LDPC符号を効率的に復号することができる。
本開示の第２の側面によれば、LDPC符号がLDM方式で多重化されている場合においても効率的に復号することができる。
LDPC符号を64K16QAM方式で伝送する場合のロバストネスを表す図である。 従来のビットインターリーブ処理の様子を示す図である。 従来のLDPCデコーダとその前段の構成の一例を示すブロック図である。 本開示の実施の形態であるデータ処理装置が処理対象とするデータ列のビットインターリーブ処理の様子を示す図である。 本開示の実施の形態であるデータ処理装置の構成例を示すブロック図である。 図５のデータ処理装置による、受信時の処理を説明するフローチャートである。 本開示の実施の形態であるデータ処理装置の構成例の変形例を示すブロック図である。 図７のデータ処理装置による、受信時の処理を説明するフローチャートである。 LDM方式による多重化とその復号を説明するための図である。
以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
＜本開示の実施の形態であるデータ処理装置がデコード処理の対象とする入力データについて＞
図４は、本開示の実施の形態であるデータ処理装置がデコード処理の対象とするLDPC符号に対して送信側で行われているビットインターリーブ処理の様子を示している。
同図に示されるように、本開示の実施の形態であるデータ処理装置がデコード処理の対象とするLDPC符号は、ビット列のロバストネスの分散だけでなく、LDPCデコーダにおけるパラレル処理の処理単位となる３６０ビットを考慮してビットインターリーブ処理が行われている。
＜本開示の実施の形態であるデータ処理装置の構成例＞
次に、図５は、本開示の実施の形態であるデータ処理装置が有するLDPCデコーダと、その前段の構成例を示している。
このデータ処理装置２０は、３６０ビットデマッパ(360Bit Demappers)２２、ビットデインターリーバ２３、バレルシフタ(Barrel Shifter)２４、およびLDPCデコーダ(decoder)２５を有する。
３６０ビットデマッパ２２は、デマッピング処理を行う複数のデマッパから成り、パラレルデマッピング処理を行う。すなわち、４×３６０ビットの単位で入力される処理対象データ２１の各ビットに対してそれが０である確率と１である確率を算出して、ビットデインターリーバ２３に出力する。
ビットデインターリーバ２３では、送信側で行われたビットインターリーブ処理（並び替え）の復元を行うビットインターリーブ逆処理（逆並び替え）が行われ、４組のビットインターリーブ逆処理済みの３６０ビット分の確率（０らしさの確率と１らしさの確率）が順にバレルシフタ２４に出力される。
バレルシフタ２４は、入力に対して、送信側で行われているカラムツイスト処理に対応するカラムツイスト逆処理を実行し、カラムツイスト逆処理後の３６０ビット分の確率をLDPCデコーダ２５にパラレル出力する。
LDPCデコーダ２５は、LDPCデコード処理を行う。すなわち、パラレル入力される３６０ビット分の各ビットの０らしさの確率と１らしさの確率とに基づき、LDPC符号化前の元の送信データを復元する。
＜データ処理装置２０の動作＞
次に図６は、データ処理装置２０による受信時の処理を説明するフローチャートである。
データ処理装置２０は、送信側から64K16QAM方式で変調されているLDPC符号を受信すると、ステップＳ１において、４×３６０ビットの単位で処理対象データ２１が３６０ビットデマッパ２２に入力される。ステップＳ２において、３６０ビットデマッパ２２は、パラレルデマッピング処理を行い、処理結果をビットデインターリーバ２３に対してパラレル出力する。
次にステップＳ３において、ビットデインターリーバ２３は、ビットインターリーブ逆処理を行い、処理結果をバレルシフタ２４に対してパラレル出力する。
ステップＳ４において、バレルシフタ２４は、パラレル入力に対してカラムツイスト逆処理を実行し、処理結果をLDPCデコーダ２５にパラレル出力する。ステップＳ５において、LDPCデコーダ２５は、LDPCデコード処理を行う。以上で、データ処理装置２０による受信時の処理の説明を終了する。
以上説明したように、データ処理装置２０では、LDPCデコーダ２５の前段においても、デマッピング処理およびビットインターリーブ逆処理がパラレルに処理されるので、LDPCデコーダ２５に対して処理対象とするデータ列を遅延なくパラレル入力することができる。よって、図３に示された従来の構成の一例に比較して、より速やかにLDPC符号の復号結果を得ることができる。
＜本開示の実施の形態であるデータ処理装置の変形例＞
ところで、LDPCデコーダは、その特性として、自己の出力を再び自己の入力としてLDPCデコード処理を繰り返すことにより、復号性能（誤り訂正の精度）を向上できることが知られている。
次に図７は、本開示の実施の形態であるデータ処理装置が有するLDPCデコーダと、その前段の構成例の変形例を示している。
該変形例であるデータ処理装置３０は、LDPCデコード処理を繰り返して実行できるようにしたものである。すなわち、データ処理装置３０は、図５に示されたデータ処理装置２０のLDPCデコーダ２５の後段であって、且つ、３６０ビットデマッパ２２の前段にバレルシフタ３１およびビットインターリーバ３２が追加された構成を有する。
バレルシフタ３１は、LDPCデコード処理の出力に対して、送信側で行われたカラムツイスト処理と同じカラムツイスト処理を実行し、処理結果をビットインターリーバ３２にパラレル出力する。
ビットインターリーバ３２は、送信側でLDPC符号に対して実行されたビットインターリーブ処理と同じビットインターリーブ処理を実行し、処理結果を３６０ビットデマッパ２２にパラレル出力する。
＜データ処理装置３０の動作＞
次に図８は、データ処理装置３０による受信時の処理を説明するフローチャートである。
データ処理装置３０は、送信側から64K16QAM方式で変調されているLDPC符号を受信すると、ステップＳ１１において、４×３６０ビットの単位で処理対象データ２１が３６０ビットデマッパ２２に入力される。ステップＳ１２において、３６０ビットデマッパ２２は、パラレルデマッピング処理を行い、処理結果をビットデインターリーバ２３に対してパラレル出力する。
次にステップＳ１３において、ビットデインターリーバ２３は、ビットインターリーブ逆処理を行い、処理結果をバレルシフタ２４に対してパラレル出力する。
ステップＳ１４において、バレルシフタ２４は、パラレル入力に対してカラムツイスト逆処理を実行し、処理結果をLDPCデコーダ２５にパラレル出力する。ステップＳ１５において、LDPCデコーダ２５は、LDPCデコード処理を行う。
ステップＳ１６において、当該受信時の処理を終了させるための所定の条件が満たされているか否かが判定される。所定の条件としては、例えば、LDPCデコード処理のクリエ氏回数を設定したり、LDPCデコード処理の誤り訂正の精度の閾値を設定したりしてもよい。
ステップＳ１６において、所定の条件がまだ満たされていないと判定された場合、処理はステップＳ１７に進められる。ステップＳ１７において、バレルシフタ３１は、LDPCデコーダ２５からのパラレル入力に対して、送信側と同じカラムツイスト処理を実行し、処理結果をビットインターリーバ３２にパラレル出力する。
ステップＳ１８において、ビットインターリーバ３２は、バレルシフタ３１からのパラレル入力に対して、送信側と同じビットインターリーブ処理を実行し、処理結果を３６０ビットデマッパ２２にパラレル出力する。この後、処理はステップＳ１２に戻されて、それ以降が繰り返される。
そして、ステップＳ１６において、所定の条件がまだ満たされていると判定された場合、当該受信時の処理は終了される。以上で、データ処理装置３０による受信時の処理の説明を終了する。
以上説明したように、データ処理装置３０では、LDPCデコーダ２５の前段においても、デマッピング処理およびビットインターリーブ逆処理がパラレルに処理されるので、LDPCデコーダ２５に対して処理対象とするデータ列を遅延なくパラレル入力することができる。また、LDPCデコード処理を繰り返し実行することができるので、より高い精度でエラー訂正を行うことができる。
＜データ処理装置３０の利用例＞
本実施の形態の変形例であるデータ処理装置３０は、LDM(Layered Division Multiplexing)方式で多重化されている信号についても復号することができる。
LDM方式は、複数の誤り訂正符号語を電力方向に多重する手法であり、伝送効率の向上に有効であることが知られている。
図９は、LDM方式による多重化とその復号の概要を示している。
LDM方式では、送信時には、例えば、同図左上に示されるQPSK方式によって変調した信号Aと、例えば、同図左下に示される64NUC(non-uniform constellation)方式によって変調した信号Bを、同図中央に示すように、それぞれの信号振幅を調整した後に加算することにより多重化する。
一方、受信時には、まず、同図右上に示すように、第２の変調方式である64NUM方式によって変調されている信号Ｂの成分をノイズとみなして、第１の変調方式であるQPSK方式によって変調されている信号Aを復号する。次に、同図右下に示すように、復号した信号Ａの成分を除去した後、第２の変調方式である64NUM方式によって変調されている信号Ｂを復号する。
なお、信号Aとしては、所定のLDPC符号によって符号化、インターリーブされた後にQPSK方式によって変調された結果を用いてもよい。また、信号Bとしては、信号Aと同一または異なるLDPC符号によって符号化、インターリーブされた後に64NUC方式によって変調された結果を用いてもよい。
信号Ａと信号Ｂが同一のLDPC符号により符号化されている場合、信号Ａと信号Ｂを共通のLDPCデコーダによって復号できる。LDPCデコーダの周辺回路についても同様である。
以下、所定のLDPC符号によって符号化、インターリーブされた後にQPSK方式によって変調されている信号Ａと、同一のLDPC符号によって符号化、インターリーブされた後に64NUC方式によって変調されている信号ＢがLDM方式により多重されている受信信号（多重化信号）を、データ処理装置３０によって復号する方法について説明する。
この復号方法は、基本的には、図８を参照して説明された受信時の処理が、受信信号の信号Ａの成分に対して行われた後、受信信号の信号Ｂの成分に対して行われる。
すなわち、まず、４×３６０ビットの単位で処理対象データ２１としての受信信号（多重化信号）が３６０ビットデマッパ２２に入力される。３６０ビットデマッパ２２では、受信信号に対して信号Aに対応する各尤度を算出してパラレルデマッピング処理を行い、処理結果をビットデインターリーバ２３に対してパラレル出力する。
ビットデインターリーバ２３は、パラレル入力された、３６０ビットデマッパ２２の出力に対して、送信側で行われている信号Ａのビットインターリーブ処理に対応するビットインターリーブ逆処理を実行し、処理結果をバレルシフタ２４にパラレル出力する。
バレルシフタ２４は、パラレル入力されたビットデインターリーバ２３の出力に対して送信側で行われている信号Ａのカラムツイスト処理に対応するカラムツイスト逆処理を実行し、処理結果をLDPCデコーダ２５にパラレル出力する。
LDPCデコーダ２５は、パラレル入力されたバレルシフタ２４の出力に対して、信号AのLDPC符号デコード処理をパラレルに実行し、処理結果をバレルシフタ３１にパラレルに出力する。
バレルシフタ３１は、パラレル入力されたLDPCデコーダ２５の出力に対して、送信側で信号Aに対して実行されたカラムツイスト処理と同一のカラムツイスト処理を実行し、処理結果をビットインターリーバ２３にパラレル出力する。
ビットインターリーバ２３は、パラレル入力されたバレルシフタ３１の出力に対して、送信側で信号Aに対して実行されたビットインターリーブ処理と同一のビットインターリーブ処理を実行し、処理結果を３６０ビットデマッパ２２にパラレル出力する。
３６０ビットデマッパ２２は、パラレル入力された３６０ビットデマッパ２２の出力に対して硬判定の復号処理を行い、送信側と同等な振幅調整をした後に受信信号から差し引く処理を行う。
次に、その結果を用いて、３６０ビットデマッパ２２は、信号Ｂに対応する各尤度を算出してパラレルデマッピング処理を行い、処理結果をビットデインターリーバ２３に対してパラレル出力する。
受信信号の信号Ｂに対する処理は、信号Ａに対する処理と同様、ビットインターリーバ２３の処理、バレルシフタ２４の処理がパラレルに行われる。また、LDPCデコーダ２５は、パラレル入力されたバレルシフタ２４の出力に対して、信号ＢのLDPC符号デコード処理をパラレルに実行し、処理結果をパラレルに出力する。
この後、バレルシフタ３１は、パラレル入力されたLDPCデコーダ２５の出力に対して、送信側で信号Ｂに対して実行されたカラムツイスト処理と同一のカラムツイスト処理を実行し、処理結果をビットインターリーバ２３にパラレル出力する。
ビットインターリーバ２３は、パラレル入力されたバレルシフタ３１の出力に対して、送信側で信号Ｂに対して実行されたビットインターリーブ処理と同一のビットインターリーブ処理を実行し、処理結果を３６０ビットデマッパ２２にパラレル出力する。
３６０ビットデマッパ２２は、パラレル入力された３６０ビットデマッパ２２の出力に対して硬判定の復号処理を行う。そして、送信側と同等な振幅調整をした後に信号Ｂが出力される。
ところで、上述した説明では、各種のパラレル処理は３６０ビット単位であるとしたが、３６０ビットに限らずその倍数や約数を用いたパラレル処理であってもよい。
また、信号Aと信号Bを符号化するLDPC符号のパラレル数が異なっている場合にも、パラレル数が大きい方にデータ処理装置３０のパラレル数を合わせた上で、信号Aの処理と信号Bの処理を共有化してもよい。
また、信号Aを処理した後に３６０ビットデマッパ２２にて硬判定を行う代わりに、信号Aの復号結果として得られる尤度を事前情報として信号Bの尤度を算出する様な処理を３６０ビットデマッパ２２にて行ってもよい。
さらに、信号Aの処理、信号Bの処理を一通り行った後、さらに信号Aの処理、信号Bの処理を順次任意の順番で行うような繰り返し復号を複数回行ってもよい。
それぞれのLDPCデコード処理の中で行われるLDPCデコードの繰り返し数を１回、または複数回の任意の回数とし、外側のLDPCデコーダおよびデマッパ間の復号回数を信号A信号Bそれぞれ１回または複数回の任意の回数としてもよい。
さらに、データ処理装置３０は、２以上の複数の信号がLDM方式で多重されている受信信号を復号する場合に用いることができる。
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
本開示は以下のような構成も取ることができる。
（１）
送信側において送信対象のデータがLDPC符号化され、その結果得られたLDPC符号が所定の変調方式に対応した複素平面上のシンボルにマッピングされ、マッピングされた前記シンボルを表すデータ列が所定のビットグループ単位でビットインターリーブされ、前記所定の変調方式に従って伝送されたビットインターリーブ済みの前記データ列を処理対象とするデータ処理装置において、
送信側から伝送されたビットインターリーブ済みの前記データ列に相当する、処理対象とする第１のデータ列に対して、前記送信側における前記マッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピング部と、
前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理部と、
前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコード部と
を備えるデータ処理装置。
（２）
前記LDPCデコード部の出力に対して、前記送信側における前記ビットインターリーブと同じビットインターリーブ処理をパラレルに実行することにより第４のデータ列を得るビットインターリーブ処理部をさらに備え、
前記パラレルデマッピング部は、前記第４のデータ列も処理対象として、前記送信側における前記マッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列を得る
前記（１）に記載のデータ処理装置。
（３）
前記所定の変調方式は、64K16QAM方式であり、
前記所定のビットグループ単位は、３６０ビットである
前記（１）または（２）に記載のデータ処理装置。
（４）
送信側において送信対象のデータがLDPC符号化され、その結果得られたLDPC符号が所定の変調方式に対応した複素平面上のシンボルにマッピングされ、マッピングされた前記シンボルを表すデータ列が所定のビットグループ単位でビットインターリーブされ、前記所定の変調方式に従って伝送されたビットインターリーブ済みの前記データ列を処理対象とするデータ処理装置のデータ処理方法において、
前記データ処理装置による、
送信側から伝送されたビットインターリーブ済みの前記データ列に相当する、処理対象とする第１のデータ列に対して、前記送信側における前記マッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピングステップと、
前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理ステップと、
前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコードステップと
を含むデータ処理方法。
（５）
送信側において、送信対象とされる複数のデータそれぞれがLDPC符号化され、所定のビットグループ単位でビットインターリーブされた後にLDM(Layered Division Multiplexing)方式で多重化されている受信信号を処理対象とするデータ処理装置において、
送信側から伝送された前記受信信号に相当する、処理対象とする第１のデータ列に対して、復号対象とするデータ以外をノイズとみなし、復号対象とするデータの各尤度を算出するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピング処理部と、
前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理部と、
前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコード部と、
前記LDPCデコード部の出力に対して、前記送信側における前記ビットインターリーブと同じビットインターリーブ処理をパラレルに実行することにより第４のデータ列を得るビットインターリーブ処理部と備え、
前記パラレルデマッピング部は、前記第４のデータ列も処理対象として、前記デマッピング処理をパラレルに実行することにより第２のデータ列を得る
データ処理装置。
（６）
前記受信信号は、送信側において、送信対象とされる第１のデータがLDPC符号化され、所定のビットグループ単位でビットインターリーブされ、QPSK方式で変調された結果と、送信対象とされる第２のデータがLDPC符号化され、所定のビットグループ単位でビットインターリーブされ、64NUC方式で変調された結果とがLDM方式で多重化されている
前記（５）に記載のデータ処理装置。
（７）
送信側において、送信対象とされる複数のデータそれぞれがLDPC符号化され、所定のビットグループ単位でビットインターリーブされた後にLDM(Layered Division Multiplexing)方式で多重化されている受信信号を処理対象とするデータ処理装置のデータ処理方法において、
前記データ処理装置による、
送信側から伝送された前記受信信号に相当する、処理対象とする第１のデータ列に対して、復号対象とするデータ以外をノイズとみなし、復号対象とするデータの各尤度を算出するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピング処理ステップと、
前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理ステップと、
前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコードステップと、
前記LDPCデコードステップの出力に対して、前記送信側における前記ビットインターリーブと同じビットインターリーブ処理をパラレルに実行することにより第４のデータ列を得るビットインターリーブ処理ステップと含み、
前記パラレルデマッピングステップは、前記第４のデータ列も処理対象として、前記デマッピング処理をパラレルに実行することにより第２のデータ列を得る
データ処理方法。
２０ データ処理装置， ２１ 対象データ， ２２ ３６０ビットデマッパ， ２３ ビットデインターリーバ， ２４ バレルシフタ， ２５ LDPCデコーダ， ３０ データ処理装置， ３１ バレルシフタ， ３２ ビットデインターリーバ

Claims (7)

  1. 送信側において送信対象のデータがLDPC符号化され、その結果得られたLDPC符号が所定の変調方式に対応した複素平面上のシンボルにマッピングされ、マッピングされた前記シンボルを表すデータ列が所定のビットグループ単位でビットインターリーブされ、前記所定の変調方式に従って伝送されたビットインターリーブ済みの前記データ列を処理対象とするデータ処理装置において、
    送信側から伝送されたビットインターリーブ済みの前記データ列に相当する、処理対象とする第１のデータ列に対して、前記送信側における前記マッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピング処理部と、
    前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理部と、
    前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコード部と
    を備えるデータ処理装置。
  2. 前記LDPCデコード部の出力に対して、前記送信側における前記ビットインターリーブと同じビットインターリーブ処理をパラレルに実行することにより第４のデータ列を得るビットインターリーブ処理部をさらに備え、
    前記パラレルデマッピング部は、前記第４のデータ列も処理対象として、前記送信側における前記マッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列を得る
    請求項１に記載のデータ処理装置。
  3. 前記所定の変調方式は、64K16QAM方式であり、
    前記所定のビットグループ単位は、３６０ビットである
    請求項２に記載のデータ処理装置。
  4. 送信側において送信対象のデータがLDPC符号化され、その結果得られたLDPC符号が所定の変調方式に対応した複素平面上のシンボルにマッピングされ、マッピングされた前記シンボルを表すデータ列が所定のビットグループ単位でビットインターリーブされ、前記所定の変調方式に従って伝送されたビットインターリーブ済みの前記データ列を処理対象とするデータ処理装置のデータ処理方法において、
    前記データ処理装置による、
    送信側から伝送されたビットインターリーブ済みの前記データ列に相当する、処理対象とする第１のデータ列に対して、前記送信側における前記マッピングに対応するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピングステップと、
    前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理ステップと、
    前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコードステップと
    を含むデータ処理方法。
  5. 送信側において、送信対象とされる複数のデータそれぞれがLDPC符号化され、所定のビットグループ単位でビットインターリーブされた後にLDM(Layered Division Multiplexing)方式で多重化されている受信信号を処理対象とするデータ処理装置において、
    送信側から伝送された前記受信信号に相当する、処理対象とする第１のデータ列に対して、復号対象とするデータ以外をノイズとみなし、復号対象とするデータの各尤度を算出するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピング処理部と、
    前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理部と、
    前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコード部と、
    前記LDPCデコード部の出力に対して、前記送信側における前記ビットインターリーブと同じビットインターリーブ処理をパラレルに実行することにより第４のデータ列を得るビットインターリーブ処理部と備え、
    前記パラレルデマッピング部は、前記第４のデータ列も処理対象として、前記デマッピング処理をパラレルに実行することにより第２のデータ列を得る
    データ処理装置。
  6. 前記受信信号は、送信側において、送信対象とされる第１のデータがLDPC符号化され、所定のビットグループ単位でビットインターリーブされ、QPSK方式で変調された結果と、送信対象とされる第２のデータがLDPC符号化され、所定のビットグループ単位でビットインターリーブされ、64NUC方式で変調された結果とがLDM方式で多重化されている
    請求項５に記載のデータ処理装置。
  7. 送信側において、送信対象とされる複数のデータそれぞれがLDPC符号化され、所定のビットグループ単位でビットインターリーブされた後にLDM(Layered Division Multiplexing)方式で多重化されている受信信号を処理対象とするデータ処理装置のデータ処理方法において、
    前記データ処理装置による、
    送信側から伝送された前記受信信号に相当する、処理対象とする第１のデータ列に対して、復号対象とするデータ以外をノイズとみなし、復号対象とするデータの各尤度を算出するデマッピング処理をパラレルに実行することにより第２のデータ列を得るパラレルデマッピング処理ステップと、
    前記第２のデータ列に対して、前記送信側における前記ビットインターリーブに対応するビットインターリーブ逆処理をパラレルに実行することにより第３のデータ列を得るビットインターリーブ逆処理ステップと、
    前記ビットグループ単位でパラレル入力される前記第３のデータ列をデコードするLDPCデコードステップと、
    前記LDPCデコードステップの出力に対して、前記送信側における前記ビットインターリーブと同じビットインターリーブ処理をパラレルに実行することにより第４のデータ列を得るビットインターリーブ処理ステップと含み、
    前記パラレルデマッピングステップは、前記第４のデータ列も処理対象として、前記デマッピング処理をパラレルに実行することにより第２のデータ列を得る
    データ処理方法。
JP2017521795A 2015-06-01 2016-05-19 データ処理装置、およびデータ処理方法 Active JP6807030B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015111294 2015-06-01
JP2015111294 2015-06-01
PCT/JP2016/064833 WO2016194623A1 (ja) 2015-06-01 2016-05-19 データ処理装置、およびデータ処理方法

Publications (2)

Publication Number Publication Date
JPWO2016194623A1 true JPWO2016194623A1 (ja) 2018-03-22
JP6807030B2 JP6807030B2 (ja) 2021-01-06

Family

ID=57440542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017521795A Active JP6807030B2 (ja) 2015-06-01 2016-05-19 データ処理装置、およびデータ処理方法

Country Status (4)

Country Link
US (1) US10484017B2 (ja)
JP (1) JP6807030B2 (ja)
DE (1) DE112016002451T5 (ja)
WO (1) WO2016194623A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646784B (zh) * 2017-09-27 2019-01-01 晨星半導體股份有限公司 低密度同位檢查碼解碼器及解碼方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576955B2 (en) * 2008-03-28 2013-11-05 Qualcomm Incorporated Architecture to handle concurrent multiple channels
JP5621175B2 (ja) * 2008-07-01 2014-11-05 エルエスアイコーポレーション 変調コーディングを使用するセル間干渉軽減のための方法および装置
CN102265519B (zh) * 2009-01-09 2014-08-27 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
KR101921178B1 (ko) * 2010-12-14 2018-11-22 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
EP2525496A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525498A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
JP5758817B2 (ja) * 2012-02-14 2015-08-05 株式会社日立国際電気 受信機及び受信信号の復号方法
WO2015045901A1 (ja) * 2013-09-26 2015-04-02 ソニー株式会社 データ処理装置、及びデータ処理方法

Also Published As

Publication number Publication date
US20180115324A1 (en) 2018-04-26
US10484017B2 (en) 2019-11-19
JP6807030B2 (ja) 2021-01-06
WO2016194623A1 (ja) 2016-12-08
DE112016002451T5 (de) 2018-03-01

Similar Documents

Publication Publication Date Title
US11722155B2 (en) Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 4/15 and 16-symbol mapping, and bit interleaving method using same
CA2892166C (en) Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and 64-symbol mapping, and bit interleaving method using same
US10439758B2 (en) Receiving apparatus and decoding method thereof
US10211949B2 (en) Receiver and signal processing method thereof
US10360102B2 (en) Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 10/15 and 256-symbol mapping, and bit interleaving method using same
CN111786682B (zh) 发送器及其分割方法
US11838124B2 (en) Receiver and method for processing a signal thereof
CN112235000B (zh) 发送设备和接收设备
US11588502B2 (en) Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 4/15 and 64-symbol mapping, and bit interleaving method using same
CN111669253A (zh) 发送器及其附加奇偶校验产生方法
KR20220112731A (ko) 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 256-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR20160101392A (ko) 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CA2988757A1 (en) Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 2/15 and 64-symbol mapping, and bit interleaving method using same
KR20160100665A (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR20160100667A (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CA2892106A1 (en) Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 2/15 and 16-symbol mapping, and bit interleaving method using same
CA2880078C (en) Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 2/15 and quadrature phase shift keying, and bit interleaving method using same
CA2989545C (en) Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 2/15 and 256-symbol mapping, and bit interleaving method using same
CA2882456A1 (en) Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 3/15 and 64-symbol mapping, and bit interleaving method using same
CN107567691B (zh) 一种对输入比特进行处理的发送设备
WO2016194623A1 (ja) データ処理装置、およびデータ処理方法
US20150341144A1 (en) Transmitter, receiver, and signal processing method thereof
CA3000636C (en) Receiving apparatus and decoding method thereof
KR20150105191A (ko) 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CN112187287B (zh) 发送设备和接收设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201118

R151 Written notification of patent or utility model registration

Ref document number: 6807030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151