JPWO2016152990A1 - Electronic components - Google Patents

Electronic components Download PDF

Info

Publication number
JPWO2016152990A1
JPWO2016152990A1 JP2017508433A JP2017508433A JPWO2016152990A1 JP WO2016152990 A1 JPWO2016152990 A1 JP WO2016152990A1 JP 2017508433 A JP2017508433 A JP 2017508433A JP 2017508433 A JP2017508433 A JP 2017508433A JP WO2016152990 A1 JPWO2016152990 A1 JP WO2016152990A1
Authority
JP
Japan
Prior art keywords
ceramic dielectric
electronic component
dielectric plate
ceramic
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017508433A
Other languages
Japanese (ja)
Other versions
JP6457628B2 (en
Inventor
麻衣子 永吉
麻衣子 永吉
積 洋二
洋二 積
智之 小野
智之 小野
史人 古内
史人 古内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2016152990A1 publication Critical patent/JPWO2016152990A1/en
Application granted granted Critical
Publication of JP6457628B2 publication Critical patent/JP6457628B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

セラミック誘電体板2、およびセラミック誘電体板2の表面に配された少なくとも一対の導体層3a、3bを有する本体4と、本体4に設けられた少なくとも一対の外部電極5a、5bと、を備え、導体層3a、3bは、一対の外部電極5a、5bとそれぞれ電気的に接続されるとともに、導体層3aと電気的に接続されていない外部電極5bとの間、および導体層3bと電気的に接続されていない外部電極5aとの間に、樹脂またはガラスからなる絶縁材8が介在している。【選択図】 図2A ceramic dielectric plate 2, a main body 4 having at least a pair of conductor layers 3 a and 3 b disposed on the surface of the ceramic dielectric plate 2, and at least a pair of external electrodes 5 a and 5 b provided on the main body 4 are provided. The conductor layers 3a and 3b are electrically connected to the pair of external electrodes 5a and 5b, respectively, and electrically connected to the conductor layer 3a and the external electrode 5b not electrically connected to the conductor layer 3b. An insulating material 8 made of resin or glass is interposed between the external electrode 5a not connected to the electrode 5a. [Selection] Figure 2

Description

本発明は、電子部品に関するものである。   The present invention relates to an electronic component.

コンデンサ、圧電素子、ヒーター、電池などの電子部品は、種々の電子機器に用いられており、その多くは、セラミックスなどの誘電体層と金属の内部電極(導体)層とが積層された積層構造を有している。このような電子部品は、例えば誘電体層となるセラミックグリーンシート上に導電性ペーストを塗布することによって、内部電極層となる導電性ペースト膜を形成し、この導電性ペースト膜をセラミックグリーンシートとともに焼成することによって作製されるのが一般的である。   Electronic parts such as capacitors, piezoelectric elements, heaters, and batteries are used in various electronic devices, many of which have a laminated structure in which a dielectric layer such as ceramics and a metal internal electrode (conductor) layer are laminated. have. In such electronic components, for example, a conductive paste film that becomes an internal electrode layer is formed by applying a conductive paste on a ceramic green sheet that becomes a dielectric layer, and the conductive paste film is combined with the ceramic green sheet. In general, it is produced by firing.

また、特許文献1では、個別に焼成した厚さ20〜200μmのセラミック薄板に導体層を設け、ガラス材料ペーストで接着した積層セラミックコンデンサが開示されている。   Patent Document 1 discloses a multilayer ceramic capacitor in which a conductive layer is provided on a ceramic thin plate having a thickness of 20 to 200 μm that is individually fired and bonded with a glass material paste.

特開平01−086510号公報Japanese Patent Laid-Open No. 01-086510

本開示の電子部品は、セラミック誘電体板、および該セラミック誘電体板の表面に配された少なくとも一対の導体層を有する本体と、該本体に設けられた少なくとも一対の外部電極と、を備え、前記導体層は、前記一対の外部電極のうちいずれか一方とそれぞれ電気的に接続されるとともに、当該導体層と電気的に接続されていない前記外部電極との間に、樹脂またはガラスからなる絶縁材が介在している。   An electronic component of the present disclosure includes a ceramic dielectric plate, a main body having at least a pair of conductor layers disposed on a surface of the ceramic dielectric plate, and at least a pair of external electrodes provided on the main body, The conductor layer is electrically connected to any one of the pair of external electrodes, and is insulated with resin or glass between the conductor electrode and the external electrode not electrically connected. The material is interposed.

電子部品の第1実施形態を模式的に示した断面図である。It is sectional drawing which showed typically 1st Embodiment of the electronic component. 積層型電子部品を模式的に示したものであり、(a)は積層型電子部品全体の断面図、(b)は第2実施形態における(a)の破線で囲んだ部分を拡大した断面図、(c)は第3実施形態における(a)の破線で囲んだ部分を拡大した断面図である。1 schematically shows a multilayer electronic component, (a) is a sectional view of the entire multilayer electronic component, and (b) is an enlarged sectional view of a portion surrounded by a broken line of (a) in the second embodiment. (C) is sectional drawing to which the part enclosed with the broken line of (a) in 3rd Embodiment was expanded. 樹脂またはガラスの被覆層を有する積層型電子部品を示し、(a)は図2(a)に相当する断面図、(b)は(a)のA−A線断面図である。2A and 2B show a multilayer electronic component having a resin or glass coating layer, in which FIG. 2A is a cross-sectional view corresponding to FIG. 2A, and FIG. 図3(b)の破線で囲んだ部分を示したものであり、(a)は被覆層を有さない場合の一例を示す拡大断面図、(b)は被覆層を有する場合の一例を示す拡大断面図である。FIG. 3B shows a portion surrounded by a broken line in FIG. 3B, where FIG. 3A is an enlarged cross-sectional view showing an example when the coating layer is not provided, and FIG. 3B shows an example when the coating layer is provided. It is an expanded sectional view. (a)は、図1の破線で囲んだ部分を拡大した断面図、(b)は図2(b)の破線で囲んだ部分を拡大した断面図である。(A) is sectional drawing to which the part enclosed with the broken line of FIG. 1 was expanded, (b) is sectional drawing to which the part enclosed with the broken line of FIG.2 (b) was expanded.

電子部品の具体的な実施形態について、図を参照しつつ詳細に説明する。   Specific embodiments of the electronic component will be described in detail with reference to the drawings.

<第1実施形態>
第1実施形態の電子部品1は、図1に示すように、セラミック誘電体板2、および一対の導体層3a、3bを有する本体4と、一対の外部電極5a、5bと、を備えている。本体4は、対向する一対の面6と、一対の面6をつなぐ側面7とを有している。
<First Embodiment>
As shown in FIG. 1, the electronic component 1 of the first embodiment includes a ceramic dielectric plate 2, a main body 4 having a pair of conductor layers 3a and 3b, and a pair of external electrodes 5a and 5b. . The main body 4 has a pair of opposing surfaces 6 and a side surface 7 connecting the pair of surfaces 6.

一対の導体層3a、3bは、セラミック誘電体板2の表面に配置され、本体4の対向する一対の面6を構成している。一対の外部電極5a、5bは、本体4の側面7に配置されている。導体層3aは、外部電極5aと電気的に接続され、導体層3bは、外部電極5bと電気的に接続されている。   The pair of conductor layers 3 a and 3 b are disposed on the surface of the ceramic dielectric plate 2 and constitute a pair of opposed surfaces 6 of the main body 4. The pair of external electrodes 5 a and 5 b are disposed on the side surface 7 of the main body 4. The conductor layer 3a is electrically connected to the external electrode 5a, and the conductor layer 3b is electrically connected to the external electrode 5b.

そして、本実施形態においては、導体層3aと外部電極5bとの間、および導体層3bと外部電極5aとの間に、樹脂またはガラスからなる絶縁材8が介在している。   In the present embodiment, the insulating material 8 made of resin or glass is interposed between the conductor layer 3a and the external electrode 5b and between the conductor layer 3b and the external electrode 5a.

<第2実施形態>
本実施形態の電子部品1は、図2(a)に示すように、複数のセラミック誘電体板2と複数の導体層3a、3bが交互に積層された本体4(以下、積層体4という場合もある)と、本体4の外表面に設けられた一対の外部電極5a、5bと、を備えている。積層体4は、積層方向に位置する一対の面6と、一対の面6をつなぐ側面7とを有している。導体層3aは外部電極5aと電気的に接続され、導体層3bは外部電極5bと電気的に接続されている。
Second Embodiment
As shown in FIG. 2A, the electronic component 1 of this embodiment includes a main body 4 in which a plurality of ceramic dielectric plates 2 and a plurality of conductor layers 3a and 3b are alternately stacked (hereinafter referred to as a stacked body 4). And a pair of external electrodes 5 a and 5 b provided on the outer surface of the main body 4. The stacked body 4 has a pair of surfaces 6 positioned in the stacking direction and a side surface 7 connecting the pair of surfaces 6. The conductor layer 3a is electrically connected to the external electrode 5a, and the conductor layer 3b is electrically connected to the external electrode 5b.

そして、本実施形態においては、図2(b)に示すように、導体層3aと外部電極5bとの間、および導体層3bと外部電極5aとの間に、樹脂またはガラスからなる絶縁材8が介在している。   In the present embodiment, as shown in FIG. 2B, an insulating material 8 made of resin or glass is provided between the conductor layer 3a and the external electrode 5b and between the conductor layer 3b and the external electrode 5a. Is intervening.

また、セラミック誘電体板2は外部電極5a、5bの両方と接している。絶縁材8は、導体層3aと外部電極5bとの絶縁性、および導体層3bと外部電極5aとの絶縁性を良好に保持するとともに、絶縁材8を挟むセラミック誘電体板2同士を接着し、積層体4の形状を維持している。   The ceramic dielectric plate 2 is in contact with both the external electrodes 5a and 5b. The insulating material 8 maintains good insulation between the conductor layer 3a and the external electrode 5b and insulation between the conductive layer 3b and the external electrode 5a, and bonds the ceramic dielectric plates 2 sandwiching the insulating material 8 together. The shape of the laminate 4 is maintained.

<第3実施形態>
本実施形態の電子部品1において、第2実施形態と異なるのは、図2(c)に示すように、セラミック誘電体層2と一方の外部電極5aまたは5bとの間に絶縁材8が介在することである。すなわち、セラミック誘電体板2aは外部電極5aに接するとともに、外部電極5bとの間には絶縁材8が介在し、セラミック誘電体層2bは外部電極5bに接するとともに、外部電極5aとの間には絶縁材8が介在している。本実施形態では、絶縁材8は、絶縁材8を挟むセラミック誘電体板2aと導体層3a、またはセラミック誘電体板2bと導体層3bとを接着し、積層体4の形状を維持している。
<Third Embodiment>
The electronic component 1 of the present embodiment differs from the second embodiment in that an insulating material 8 is interposed between the ceramic dielectric layer 2 and one of the external electrodes 5a or 5b as shown in FIG. 2 (c). It is to be. That is, the ceramic dielectric plate 2a is in contact with the external electrode 5a, and the insulating material 8 is interposed between the ceramic dielectric plate 2a and the ceramic dielectric layer 2b is in contact with the external electrode 5b and between the external electrode 5a. Insulating material 8 is interposed. In this embodiment, the insulating material 8 adheres the ceramic dielectric plate 2a and the conductor layer 3a sandwiching the insulating material 8 or the ceramic dielectric plate 2b and the conductor layer 3b, and maintains the shape of the multilayer body 4. .

<他の構成>
第1〜第3実施形態における他の構成について説明する。セラミック誘電体板2は、150MPa以上の抗折強度を有していてもよい。150MPa以上の抗折強度を有するセラミック誘電体板2は、例えば厚さ3μmの薄板としても自立性があり、容易にハンドリングできる。また、セラミック誘電体板2は、1000以上の比誘電率を有していてもよい。このようなセラミック誘電体板2として、厚さ3〜20μmの薄板を用いることで、実用的な電子部品1を形成できる。このように高強度で比誘電率の高いセラミック誘電体板2の具体例については後述する。
<Other configurations>
Other configurations in the first to third embodiments will be described. The ceramic dielectric plate 2 may have a bending strength of 150 MPa or more. The ceramic dielectric plate 2 having a bending strength of 150 MPa or more is self-supporting even as a thin plate having a thickness of 3 μm, for example, and can be easily handled. The ceramic dielectric plate 2 may have a relative dielectric constant of 1000 or more. By using a thin plate having a thickness of 3 to 20 μm as the ceramic dielectric plate 2, a practical electronic component 1 can be formed. A specific example of the ceramic dielectric plate 2 having such high strength and high relative dielectric constant will be described later.

セラミック誘電体板2の抗折強度は、例えば、セラミック誘電体板2を5×10mmの形状に加工して3点曲げ強度を測定し、JIS R 1601の3点曲げ強度に換算することで確認できる。   The bending strength of the ceramic dielectric plate 2 is confirmed by, for example, processing the ceramic dielectric plate 2 into a 5 × 10 mm shape, measuring the three-point bending strength, and converting it to the three-point bending strength of JIS R 1601. it can.

導体層3としては、例えば、銅、銀、パラジウム、金、白金、ニッケル、アルミニウム、タンタル等の金属箔、またこれらのうちいずれか2種類以上の合金箔や、蒸着膜、スパッタ膜を用いることができる。導体層3として、金属箔、セラミック誘電体板2上に形成した蒸着膜またはスパッタ膜を用いることで、通常の導電性ペーストを印刷して焼成する電極形成法に対し、製造工程を簡略化し効率的に製造することができる。   As the conductor layer 3, for example, a metal foil such as copper, silver, palladium, gold, platinum, nickel, aluminum, tantalum or the like, or any two or more alloy foils, vapor-deposited films, and sputtered films are used. Can do. By using a metal foil, a vapor-deposited film or a sputtered film formed on the ceramic dielectric plate 2 as the conductor layer 3, the manufacturing process is simplified and efficient compared to an electrode forming method in which a normal conductive paste is printed and fired. Can be manufactured automatically.

従来の導電性ペーストを印刷して焼成する電極形成法のように、セラミックスと金属という異種材料を同時焼成すると、熱膨張及び収縮挙動の差異から、クラックやデラミネーション(層間剥離)等の欠陥が生じたり、残留応力が生じていた。また、異種材料間の反応や、界面近傍の元素拡散などにより所望の特性が得られない場合もあった。また、特許文献1に開示された発明では、極性の異なる内部電極層に挟まれた、静電容量を発現する有効部に比誘電率の低いガラス層が存在するため、積層セラミックコンデンサの誘電特性が低下するという問題があった。   When different materials such as ceramics and metal are fired at the same time, as in the conventional electrode forming method of printing and baking conductive paste, defects such as cracks and delamination (delamination) occur due to differences in thermal expansion and contraction behavior. Or residual stress was generated. In some cases, desired characteristics cannot be obtained due to reaction between different materials or element diffusion near the interface. Further, in the invention disclosed in Patent Document 1, since a glass layer having a low relative dielectric constant is present in an effective portion that expresses capacitance sandwiched between internal electrode layers having different polarities, the dielectric characteristics of the multilayer ceramic capacitor There was a problem that decreased.

本実施形態では、焼成したセラミック誘電体板2に、導体層3として金属箔、蒸着膜、またはスパッタ膜を用いるため、上述のようなクラックやデラミネーション等の欠陥や、残留応力の発生が抑制される。   In the present embodiment, since a metal foil, a vapor deposition film, or a sputtered film is used as the conductor layer 3 for the fired ceramic dielectric plate 2, defects such as cracks and delamination as described above, and the occurrence of residual stress are suppressed. Is done.

また、例えばセラミックを焼成するような高温での熱処理を行うことなく、セラミック誘電体板2と導体層3との接着や積層体4の形成が可能なため、高温での熱処理に起因する異種材料間の反応や、界面近傍の元素拡散などが発生しにくく、所望の特性を実現しやすい。   Further, for example, the ceramic dielectric plate 2 and the conductor layer 3 can be bonded and the laminated body 4 can be formed without performing a heat treatment at a high temperature such as firing a ceramic, and therefore, different materials resulting from the heat treatment at a high temperature. Reactions between them and element diffusion near the interface are unlikely to occur, and desired characteristics are easily realized.

導体層3の厚さは、電子部品1を小型化するという観点から、0.1〜3.0μmとすればよい。特に金属箔を用いる場合は、厚さを0.5〜3.0μmとすればよい。   The thickness of the conductor layer 3 may be 0.1 to 3.0 μm from the viewpoint of downsizing the electronic component 1. In particular, when a metal foil is used, the thickness may be 0.5 to 3.0 μm.

第1〜第3実施形態では、図3(a)、(b)に示すように、本体4の外表面である面6および側面7が、絶縁性の樹脂またはガラスからなる被覆層9で被覆されていてもよい。ただし、導体層3a、3bのいずれか一方が露出した本体4の面6または側面7(以下、導出面という場合もある)は、被覆層9により被覆されていなくてもよい。   In the first to third embodiments, as shown in FIGS. 3A and 3B, the surface 6 and the side surface 7 which are the outer surfaces of the main body 4 are covered with a coating layer 9 made of an insulating resin or glass. May be. However, the surface 6 or the side surface 7 (hereinafter also referred to as a lead-out surface) of the main body 4 from which any one of the conductor layers 3a and 3b is exposed may not be covered with the covering layer 9.

第2、第3実施形態では、導出面以外の側面7には、導体層3a、3bは通常露出せず、これらの側面7と導体層3a、3bとの間には、図4(a)に示すように絶縁材8が存在している。一方、積層体4の外表面が、樹脂またはガラスからなる被覆層9で被覆されている場合は、導体層3a、3bは、図4(b)に示すように導出面以外の側面7に露出していてもよい。導出面以外の外表面では、積層体4を被覆した絶縁性の被覆層9により、導体層3aと3bとを電気的に絶縁することができるためである。このような構造は、例えば、導出面および他の側面7に導体層3a、3bが露出した積層体4の外表面全体に被覆層9を形成したのち、導出面を被覆する被覆層9を除去し、その被覆層9を除去した導出面に外部電極5a、5bを形成すればよい。   In the second and third embodiments, the conductor layers 3a and 3b are not normally exposed on the side surface 7 other than the lead-out surface, and the gap between the side surface 7 and the conductor layers 3a and 3b is as shown in FIG. As shown in FIG. On the other hand, when the outer surface of the laminate 4 is covered with a coating layer 9 made of resin or glass, the conductor layers 3a and 3b are exposed on the side surface 7 other than the lead-out surface as shown in FIG. You may do it. This is because, on the outer surface other than the lead-out surface, the conductor layers 3a and 3b can be electrically insulated by the insulating coating layer 9 covering the laminated body 4. Such a structure is obtained by, for example, forming the coating layer 9 on the entire outer surface of the laminate 4 where the conductor layers 3a and 3b are exposed on the lead-out surface and the other side surface 7, and then removing the coating layer 9 covering the lead-out surface Then, the external electrodes 5a and 5b may be formed on the lead-out surface from which the covering layer 9 has been removed.

絶縁性の樹脂としては、例えばエポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂などが挙げられる。絶縁性のガラスとしては、例えばホウ珪酸塩系ガラス、リン酸塩系ガラス、バナジウム系ガラスなどが挙げられる。絶縁材8、被覆層9に用いる材料は、電気抵抗率が1×1010Ωcm以上であってもよい。また、耐湿性を有する材料であってもよい。Examples of the insulating resin include an epoxy resin, a phenol resin, an unsaturated polyester resin, and a polyimide resin. Examples of the insulating glass include borosilicate glass, phosphate glass, and vanadium glass. The material used for the insulating material 8 and the covering layer 9 may have an electrical resistivity of 1 × 10 10 Ωcm or more. Moreover, the material which has moisture resistance may be sufficient.

<介在層>
これらの実施形態では、セラミック誘電体板2と導体層3a、3bとの接着性を確保するなどの目的で、セラミック誘電体板2と導体層3a、3bとの界面に樹脂やガラスを介在させてもよい。セラミック誘電体板2と導体層3a、3bとの界面、特に有効部の界面に低誘電率の樹脂やガラスが存在すると、誘電特性の低下を招く懸念があるが、樹脂やガラスに比誘電率の高いセラミック粒子を混在させることにより、誘電特性の低下を抑制することができる。なお、セラミック誘電体板2と導体層3a、3bとの間には、樹脂やガラス等の低誘電率の材料を実質的に含まなくてもよい。
<Intervening layer>
In these embodiments, for the purpose of ensuring the adhesion between the ceramic dielectric plate 2 and the conductor layers 3a and 3b, a resin or glass is interposed at the interface between the ceramic dielectric plate 2 and the conductor layers 3a and 3b. May be. When resin or glass having a low dielectric constant is present at the interface between the ceramic dielectric plate 2 and the conductor layers 3a and 3b, particularly at the interface of the effective portion, there is a concern that the dielectric characteristics may be deteriorated. By mixing high ceramic particles, it is possible to suppress a decrease in dielectric characteristics. Note that a material having a low dielectric constant such as resin or glass may not be substantially included between the ceramic dielectric plate 2 and the conductor layers 3a and 3b.

特に、導体層3として、金属箔を用いる場合、セラミック誘電体板2と導体層3a、3bとの間(界面)に、樹脂やガラスに比誘電率の高いセラミック粒子を含む介在層を設けるのがよい。   In particular, when a metal foil is used as the conductor layer 3, an intervening layer containing ceramic particles having a high relative dielectric constant is provided between the ceramic dielectric plate 2 and the conductor layers 3a and 3b (interface). Is good.

図5(a)は、図1の破線で囲んだ部分を拡大した断面図であり、図5(b)は、図2(b)の破線で囲んだ部分を拡大した断面図である。この場合、第1実施形態、第2実施形態の電子部品1は、例えば、図5(a)、(b)に示すように、セラミック誘電体板2と導体層3aとの間に無機化合物からなる誘電体粒子10aおよび有機樹脂10bを含む介在層10を有する。   5A is an enlarged cross-sectional view of a portion surrounded by a broken line in FIG. 1, and FIG. 5B is an enlarged cross-sectional view of a portion surrounded by a broken line in FIG. 2B. In this case, the electronic component 1 of the first embodiment and the second embodiment is made of an inorganic compound between the ceramic dielectric plate 2 and the conductor layer 3a as shown in FIGS. 5 (a) and 5 (b), for example. And the intervening layer 10 including the dielectric particles 10a and the organic resin 10b.

なお、図示はしないが、セラミック誘電体板2と導体層3bとの間にも、同様に無機化合物からなる誘電体粒子10aおよび有機樹脂10bを含む介在層10を有する。また、図示はしないが、図2(c)に示す第3実施形態においても、セラミック誘電体板2a、2bと、導体層3a、3bとの間に、無機化合物からなる誘電体粒子10aおよび有機樹脂10bを含む介在層10を有していてもよい。以下、セラミック誘電体板2a、2bを総じてセラミック誘電体板2と称し、導体層3a、3bを総じて導体層3と称する場合がある。   Although not shown, between the ceramic dielectric plate 2 and the conductor layer 3b, there is similarly provided an intervening layer 10 including dielectric particles 10a made of an inorganic compound and an organic resin 10b. Although not shown, also in the third embodiment shown in FIG. 2 (c), the dielectric particles 10a made of an inorganic compound and the organic material are interposed between the ceramic dielectric plates 2a and 2b and the conductor layers 3a and 3b. You may have the intervening layer 10 containing resin 10b. Hereinafter, the ceramic dielectric plates 2a and 2b may be collectively referred to as the ceramic dielectric plate 2, and the conductor layers 3a and 3b may be collectively referred to as the conductor layer 3.

この場合、セラミック誘電体板2と導体層3とは、介在層10に含まれる有機樹脂10bにより接着されている。セラミック誘電体板2と導体層3との界面に有機樹脂10bが存在すると、誘電特性の低下を招く懸念があるが、介在層10には有機樹脂10bよりも比較的比誘電率の大きい無機化合物からなる誘電体粒子10aが存在するため、有機樹脂10bによる誘電特性の低下を抑制することができる。誘電特性の低下を抑制するという点から、介在層10の厚さは3μm以下としてもよい。また、介在層10を所定の厚さにするという点から、介在層10に含まれる誘電体粒子10aの平均粒径は、介在層10の厚さの1/2以下としてもよい。   In this case, the ceramic dielectric plate 2 and the conductor layer 3 are bonded by the organic resin 10 b included in the intervening layer 10. When the organic resin 10b is present at the interface between the ceramic dielectric plate 2 and the conductor layer 3, there is a concern that the dielectric characteristics may be deteriorated, but the intervening layer 10 has an inorganic compound having a relatively higher relative dielectric constant than the organic resin 10b. Since the dielectric particle 10a made of is present, it is possible to suppress a decrease in dielectric characteristics due to the organic resin 10b. From the viewpoint of suppressing a decrease in dielectric characteristics, the thickness of the intervening layer 10 may be 3 μm or less. In addition, the average particle diameter of the dielectric particles 10 a included in the intervening layer 10 may be ½ or less of the thickness of the intervening layer 10 from the viewpoint that the intervening layer 10 has a predetermined thickness.

介在層10に含まれる有機樹脂10bは、誘電特性の低下を抑制するという点から、介在層10中における体積比を0.4以下としてもよい。すなわち、介在層10に含まれる誘電体粒子10aの体積をVa、有機樹脂10bの体積をVbとしたとき、誘電体粒子10aと有機樹脂10bとを合わせた体積に対する有機樹脂10bの体積比であるVb/(Vb+Va)を、0.4以下としてもよい。また、セラミック誘電体板2と導体層3とを接着するという点から、Vb/(Vb+Va)は0.2以上としてもよい。   The organic resin 10b included in the intervening layer 10 may have a volume ratio in the intervening layer 10 of 0.4 or less from the viewpoint of suppressing a decrease in dielectric characteristics. That is, the volume ratio of the organic resin 10b to the total volume of the dielectric particles 10a and the organic resin 10b, where Va is the volume of the dielectric particles 10a included in the intervening layer 10 and Vb is the volume of the organic resin 10b. Vb / (Vb + Va) may be 0.4 or less. Further, Vb / (Vb + Va) may be set to 0.2 or more from the viewpoint of bonding the ceramic dielectric plate 2 and the conductor layer 3.

同様に、介在層10の厚さ方向において、誘電体粒子10aが少なくとも1個以上存在するのがよい。換言すれば、介在層10の厚さ方向において、セラミック誘電体板2と導体層3との間に、有機樹脂10bだけが存在する部位がないのがよい。すなわち、セラミック誘電体板2と導体層3との間の厚さ方向に、誘電体粒子10aが少なくとも1個以上存在し、この方向において有機樹脂10bが連続していないことにより、有機樹脂10bによる誘電特性の低下を効果的に抑制することができる。   Similarly, at least one dielectric particle 10a may be present in the thickness direction of the intervening layer 10. In other words, in the thickness direction of the intervening layer 10, there should be no portion where only the organic resin 10 b exists between the ceramic dielectric plate 2 and the conductor layer 3. That is, at least one dielectric particle 10a exists in the thickness direction between the ceramic dielectric plate 2 and the conductor layer 3, and the organic resin 10b is not continuous in this direction. A decrease in dielectric characteristics can be effectively suppressed.

セラミック誘電体板2と導体層3との間に、無機化合物からなる誘電体粒子10aと有機樹脂10bを含む介在層10が存在するか否かは、セラミック誘電体板2と導体層3との界面部分を、例えばエネルギー分散型X線分光(EDS)などの局所元素分析により確認すればよい。また、介在層10におけるVb/(Vb+Va)は、走査型電子顕微鏡(SEM)によりセラミック誘電体板2と導体層3との界面部分において介在層10を特定し、介在層10のSEM写真を画像解析するなどして算出すればよい。介在層10の厚さ方向に存在する誘電体粒子10aの個数や、有機樹脂10bが介在層10の厚さ方向において連続しているか否かは、介在層10の厚さ方向に沿う断面のSEM写真を用いて、例えば厚さ方向に任意の線を複数、例えば10本描き、その線上に存在する誘電体粒子10aの個数を確認すればよい。   Whether or not the intervening layer 10 containing the dielectric particles 10a made of an inorganic compound and the organic resin 10b exists between the ceramic dielectric plate 2 and the conductor layer 3 is determined between the ceramic dielectric plate 2 and the conductor layer 3. The interface portion may be confirmed by local elemental analysis such as energy dispersive X-ray spectroscopy (EDS). Further, Vb / (Vb + Va) in the intervening layer 10 is determined by specifying the intervening layer 10 at the interface portion between the ceramic dielectric plate 2 and the conductor layer 3 by a scanning electron microscope (SEM), and an SEM photograph of the intervening layer 10 is an image. What is necessary is just to calculate by analyzing. The number of dielectric particles 10a existing in the thickness direction of the intervening layer 10 and whether or not the organic resin 10b is continuous in the thickness direction of the intervening layer 10 are SEM of a cross section along the thickness direction of the intervening layer 10. For example, a plurality of, for example, 10 arbitrary lines may be drawn in the thickness direction using a photograph, and the number of dielectric particles 10a existing on the line may be confirmed.

誘電体粒子10aは、セラミック誘電体板2とは異なる組成を有していてもよいが、セラミック誘電体板2と同一の組成を有していてもよい。誘電体粒子10aが、セラミック誘電体板2と同一の組成を有することにより、安定した誘電特性の電子部品1とすることができる。   The dielectric particles 10 a may have a composition different from that of the ceramic dielectric plate 2, but may have the same composition as that of the ceramic dielectric plate 2. Since the dielectric particles 10a have the same composition as the ceramic dielectric plate 2, the electronic component 1 having stable dielectric characteristics can be obtained.

ここで、誘電体粒子10aの組成と、セラミック誘電体板2の組成とが同一であるとは、例えばいずれも酸化物材料からなる場合、誘電体粒子10aを構成する酸化物の金属元素の組成と、セラミック誘電体板2を構成する酸化物の金属元素の組成とが、例えばエネルギー分散型X線分光(EDS)、X線光電子分光(XPS)などの元素分析において、測定誤差の範囲内で一致することをいう。   Here, the composition of the dielectric particles 10a and the composition of the ceramic dielectric plate 2 are the same, for example, when both are made of an oxide material, the composition of the metal element of the oxide constituting the dielectric particles 10a. And the composition of the metal element of the oxide constituting the ceramic dielectric plate 2 are within the range of measurement error in elemental analysis such as energy dispersive X-ray spectroscopy (EDS) and X-ray photoelectron spectroscopy (XPS). It means to match.

なお、誘電体粒子10aの材料として、セラミック誘電体板2とは異なる組成の材料を用いる場合は、例えば高周波用途であれば、誘電体粒子10aの材料として、セラミック誘電体板2の材料よりも高周波数帯側で比誘電率が大きく、誘電損失が小さい材料を選択すればよい。高温用途であれば、誘電体粒子10aの材料として、高温での温度特性がセラミック誘電体板2よりも優れた材料を選択すればよい。このように誘電体粒子10aの材料を選択することにより、目的に応じた特性の電子部品1とすることができる。   When a material having a composition different from that of the ceramic dielectric plate 2 is used as the material of the dielectric particles 10a, for example, for high frequency applications, the material of the dielectric particles 10a is more than the material of the ceramic dielectric plate 2. A material having a large relative dielectric constant and a small dielectric loss may be selected on the high frequency band side. For high-temperature applications, a material having a temperature characteristic at a high temperature superior to that of the ceramic dielectric plate 2 may be selected as the material of the dielectric particles 10a. Thus, by selecting the material of the dielectric particles 10a, the electronic component 1 having characteristics suitable for the purpose can be obtained.

有機樹脂10bの材料は、セラミック誘電体板2と導体層3とを接着するという点から、ポリビニルアルコール系、ポリビニルブチラール系、アクリル系などのいわゆるバインダを用いればよい。なお、介在層10は、有機樹脂10bが絶縁性を有するとともに、導体層3aと外部電極5bとの間、または導体層3bと外部電極5aとの間に位置する場合、絶縁材8としても機能する。   The material of the organic resin 10b may be a so-called binder such as polyvinyl alcohol, polyvinyl butyral, or acrylic because the ceramic dielectric plate 2 and the conductor layer 3 are bonded. The intervening layer 10 functions as the insulating material 8 when the organic resin 10b has insulating properties and is located between the conductor layer 3a and the external electrode 5b or between the conductor layer 3b and the external electrode 5a. To do.

<セラミック誘電体板>
これらの実施形態において、セラミック誘電体板2の材料は、酸化チタンを主成分とし、ルチル型の結晶構造を有する常誘電体材料を用いるのがよい。なお、Ti以外の金属元素として、2価の元素、3価の元素、4価の元素および5価の元素のうち少なくともいずれかを含んでもよい。このような組成を有する材料は、高い比誘電率と高い抗折強度を有しており、薄板でも容易にハンドリングができる。また、誘電特性の周波数依存性が小さい常誘電体であることから、特に高周波対応として実用的な電子部品1、たとえば積層セラミックコンデンサなどを形成できる。
<Ceramic dielectric plate>
In these embodiments, the material of the ceramic dielectric plate 2 is preferably a paraelectric material mainly composed of titanium oxide and having a rutile crystal structure. Note that the metal element other than Ti may include at least one of a divalent element, a trivalent element, a tetravalent element, and a pentavalent element. A material having such a composition has a high relative dielectric constant and a high bending strength, and can be easily handled even with a thin plate. In addition, since the dielectric property is a paraelectric material whose frequency dependence is small, it is possible to form a practical electronic component 1, such as a multilayer ceramic capacitor, particularly for high frequencies.

特に、MgおよびNiのうち少なくともいずれか一種であるM1と、NbおよびTaのうち少なくともいずれか一種であるM2とを含み、Ti、M1およびM2の総量に対して、M1のモル比率が0.005〜0.025、M2のモル比率が0.01〜0.050である材料を用いるのがよい。このような組成を有する材料は、非常に高い比誘電率を示す。セラミック誘電体板2の組成は、例えばエネルギー分散型X線分光(EDS)、およびX線光電子分光(XPS)などの元素分析により確認すればよい。結晶構造は、X線回折(XRD)測定により確認すればよい。   In particular, it contains M1 which is at least one of Mg and Ni and M2 which is at least one of Nb and Ta, and the molar ratio of M1 to the total amount of Ti, M1 and M2 is 0.8. A material having a molar ratio of 005 to 0.025 and M2 of 0.01 to 0.050 is preferably used. A material having such a composition exhibits a very high dielectric constant. The composition of the ceramic dielectric plate 2 may be confirmed by elemental analysis such as energy dispersive X-ray spectroscopy (EDS) and X-ray photoelectron spectroscopy (XPS). The crystal structure may be confirmed by X-ray diffraction (XRD) measurement.

セラミック誘電体板2は、気孔率が5%以下の緻密なセラミックスであってもよい。気孔率を5%以下とすることで、特に上述の酸化チタンを主成分とする材料では抗折強度が150MPa以上となる。このようなセラミック誘電体2は、3μm程度の薄板でも自立性があり、容易にハンドリングできるものとなる。セラミック誘電体板2の気孔率は、断面の走査型電子顕微鏡(SEM)写真を画像解析することにより確認すればよい。SEM写真の倍率は、例えば1000〜5000倍とすればよい。   The ceramic dielectric plate 2 may be a dense ceramic having a porosity of 5% or less. By setting the porosity to 5% or less, the bending strength is 150 MPa or more particularly in the above-described material mainly composed of titanium oxide. Such a ceramic dielectric 2 is self-supporting even with a thin plate of about 3 μm and can be easily handled. The porosity of the ceramic dielectric plate 2 may be confirmed by image analysis of a scanning electron microscope (SEM) photograph of the cross section. The magnification of the SEM photograph may be 1000 to 5000 times, for example.

また、セラミック誘電体板2は、ヤング率が200〜300GPaの範囲であってもよい。セラミック誘電体板2のヤング率がこのような範囲であり、適度な弾性を備えることにより、セラミック誘電体板2は、薄板であっても破損しにくく、3μm程度の薄板であっても割れずに容易にハンドリングできるものとなる。なお、セラミック誘電体板2のヤング率は、ナノインデンテーション法により測定すればよい。   The ceramic dielectric plate 2 may have a Young's modulus in the range of 200 to 300 GPa. The Young's modulus of the ceramic dielectric plate 2 is in such a range, and the ceramic dielectric plate 2 is not easily broken even if it is a thin plate, and is not cracked even if it is a thin plate of about 3 μm. Can be handled easily. The Young's modulus of the ceramic dielectric plate 2 may be measured by a nanoindentation method.

上述の各実施形態のセラミック誘電体板2は、例えば、上述の酸化チタンを主成分とする材料を用いる場合、次のようにして作製すればよい。   The ceramic dielectric plate 2 of each of the above-described embodiments may be manufactured as follows, for example, when using the above-described material mainly composed of titanium oxide.

酸化チタンの粉末に、MgおよびNiのうち少なくともいずれか一種の酸化物や炭酸塩(たとえばMgO、MgCO、NiO、NiCO)の粉末、およびNbおよびTaのうち少なくともいずれか一種の酸化物(Nb、Ta)の粉末を、溶媒、分散剤とともに、一定時間ボールミルを用いて混合・粉砕する。溶媒としては、例えばエタノール、イソプロピルアルコール(IPA)などのアルコール類およびトルエンなどの有機溶剤を用いればよい。To the titanium oxide powder, at least one oxide or carbonate of Mg and Ni (for example, MgO, MgCO 3 , NiO, NiCO 3 ), and at least one oxide of Nb and Ta ( Nb 2 O 5 , Ta 2 O 5 ) powder is mixed and pulverized together with a solvent and a dispersant using a ball mill for a predetermined time. As the solvent, for example, alcohols such as ethanol and isopropyl alcohol (IPA) and organic solvents such as toluene may be used.

次に、バインダを加えてさらに所定の時間混合し、成形用の混合溶液を得る。得られた混合溶液を、ドクターブレード、コータなど周知のシート成形法によりシート状に成形して成形体を得る。バインダとしては、例えばポリビニルアルコール系、ポリビニルブチラール系、アクリル系などの有機樹脂を用いればよい。   Next, a binder is added and further mixed for a predetermined time to obtain a mixed solution for molding. The obtained mixed solution is formed into a sheet shape by a known sheet forming method such as a doctor blade or a coater to obtain a formed body. As the binder, for example, an organic resin such as polyvinyl alcohol, polyvinyl butyral, or acrylic may be used.

得られた成形体を、ジルコニアなどのセッター上に配置し、匣鉢に収納した状態で、バインダ除去処理および仮焼処理を行う。処理条件は、大気雰囲気中にて800〜1000℃で3〜10時間とすればよい。次いで、大気雰囲気中において1200〜1400℃で4〜10時間焼成することで、酸化チタンを主成分とするセラミック誘電体板2が得られる。匣鉢の材質としては、例えばアルミナ、マグネシア、ムライトなどを用いればよい。   The obtained molded body is placed on a setter such as zirconia and is subjected to a binder removal process and a calcination process in a state of being stored in a mortar. The treatment conditions may be 3 to 10 hours at 800 to 1000 ° C. in an air atmosphere. Subsequently, the ceramic dielectric board 2 which has a titanium oxide as a main component is obtained by baking at 1200-1400 degreeC in air | atmosphere for 4 to 10 hours. For example, alumina, magnesia, mullite or the like may be used as the material of the mortar.

なお、平坦なセラミック誘電体板2を得るために、焼成の際、バインダ除去処理後の成形体上に反応性の低い基板、例えばジルコニア基板等を載せて焼成してもよい。   In order to obtain a flat ceramic dielectric plate 2, a low-reactivity substrate such as a zirconia substrate may be baked on the formed body after the binder removal process during firing.

セラミック誘電体板2は、ハンドリング上の制約および特性の関係から、研削・研磨加工を施さずに用いてもよい。すなわち、セラミック誘電体板2は表面が焼き肌の状態であってもよい。セラミック誘電体板2の厚さは、3〜15μmとすればよい。   The ceramic dielectric plate 2 may be used without being subjected to grinding / polishing because of handling restrictions and characteristics. That is, the ceramic dielectric plate 2 may have a burnt surface. The thickness of the ceramic dielectric plate 2 may be 3 to 15 μm.

<電子部品の作製方法>
これらの実施形態の電子部品1は、以下のようにして作製すればよい。導体層3a、3bとして金属箔を用いる場合、セラミック誘電体板2の面積が最も大きい面である面6に、一対の金属箔を重ね合わせることで第1実施形態の本体4を作製する。
<Method for manufacturing electronic parts>
What is necessary is just to produce the electronic component 1 of these embodiment as follows. When using metal foil as the conductor layers 3a and 3b, the main body 4 of the first embodiment is manufactured by superposing a pair of metal foils on the surface 6 which is the surface having the largest area of the ceramic dielectric plate 2.

得られた本体4の、所定の箇所に絶縁性の樹脂またはガラスを塗布して絶縁材8を形成した後、さらに外部電極5a、5bを形成する。このとき、導体層3aが、外部電極5aと電気的に接続するとともに、外部電極5bとの間に絶縁材8が介在し、導体層3bが、外部電極5bと電気的に接続するとともに、外部電極5aとの間に絶縁材8が介在するように、外部電極5a、5bを配置する。   After an insulating resin or glass is applied to a predetermined portion of the main body 4 to form an insulating material 8, external electrodes 5a and 5b are further formed. At this time, the conductor layer 3a is electrically connected to the external electrode 5a, and the insulating material 8 is interposed between the conductor electrode 3b and the conductor layer 3b is electrically connected to the external electrode 5b. External electrodes 5a and 5b are arranged so that insulating material 8 is interposed between electrodes 5a.

第2実施形態の本体(積層体)4は、複数のセラミック誘電体板2と、複数の金属箔とを交互に積層して作製する。積層する際、導体層3aとなる金属箔と、導体層3bとなる金属箔とは、積層面の一方向においてそれぞれずらした状態で積層する。すなわち、導体層3aと3bとの、図2(a)に示す左右の位置をずらして積層することで、図2(a)に示すように、導体層3aが積層体4の右側の側面7に露出し、導体層3bが積層体4の左側の側面7に露出したものとなる。   The main body (laminated body) 4 of the second embodiment is produced by alternately laminating a plurality of ceramic dielectric plates 2 and a plurality of metal foils. When laminating, the metal foil to be the conductor layer 3a and the metal foil to be the conductor layer 3b are laminated in a state shifted from each other in one direction of the lamination surface. That is, by laminating the conductor layers 3a and 3b while shifting the left and right positions shown in FIG. 2A, the conductor layer 3a becomes the right side surface 7 of the laminate 4 as shown in FIG. The conductor layer 3b is exposed on the left side surface 7 of the multilayer body 4.

このように、所望の数のセラミック誘電体板2と金属箔(導体層3a、3b)とを交互に積層した後、積層方向に加圧することで第2実施形態に係る積層体4が得られる。なお、加圧を真空中で行うことで、セラミック誘電体板2と金属箔(導体層3a、3b)の密着性を高めることができる。   Thus, after laminating | stacking a desired number of ceramic dielectric plates 2 and metal foil (conductor layer 3a, 3b) alternately, the laminated body 4 which concerns on 2nd Embodiment is obtained by pressing in a lamination direction. . In addition, the adhesiveness of the ceramic dielectric board 2 and metal foil (conductor layer 3a, 3b) can be improved by performing a pressurization in a vacuum.

なお、セラミック誘電体板2および金属箔は、所定の形状に加工した後に積層してもよいし、セラミック誘電体板2と複数の導体層3a、3bのパターンをなす金属箔とを積層して積層母体を作製した後、レーザーカッターなどを用いて所定の形状に加工して積層体4としてもよい。   The ceramic dielectric plate 2 and the metal foil may be laminated after being processed into a predetermined shape, or the ceramic dielectric plate 2 and a metal foil forming a pattern of the plurality of conductor layers 3a and 3b may be laminated. After producing the laminated base material, the laminated body 4 may be formed by processing into a predetermined shape using a laser cutter or the like.

第3実施形態に係る本体(積層体)4は、以下のように作製する。セラミック誘電体板2の一方の面に、セラミック誘電体板2と同じ大きさの金属箔を重ねて密着させた金属箔付きセラミック誘電体板2を作製する。金属箔付きセラミック誘電体板2を所定の形状に加工し、積層面の一方向において一層毎にずらした状態で積層することで、第3実施形態の積層体4が得られる。   The main body (laminated body) 4 according to the third embodiment is produced as follows. A ceramic dielectric plate 2 with a metal foil, in which a metal foil having the same size as that of the ceramic dielectric plate 2 is overlapped and adhered to one surface of the ceramic dielectric plate 2, is produced. The laminated body 4 of 3rd Embodiment is obtained by processing the ceramic dielectric board 2 with metal foil into a predetermined shape, and laminating | stacking in the state shifted for every layer in one direction of the lamination | stacking surface.

このようにして得られた第2、第3実施形態の積層体4の導出面である側面7に、絶縁性の樹脂またはガラスを塗布することで、樹脂またはガラスが導体層3a、3b(第2実施形態においてはさらにセラミック誘電体板2a、2b)のない隙間に侵入し、絶縁材8が形成される。   By applying an insulating resin or glass to the side surface 7 that is the lead-out surface of the laminated body 4 of the second and third embodiments obtained in this way, the resin or glass becomes conductive layers 3a, 3b (first layers). In the second embodiment, the insulating material 8 is formed by further entering a gap without the ceramic dielectric plates 2a and 2b).

その後、積層体4の導出面の余剰の樹脂またはガラスを除去して導体層3a、3bを露出させ、その導体層3a、3bが露出した側面7に、外部電極5a、5bをそれぞれ形成すればよい。   Thereafter, excess resin or glass on the lead-out surface of the laminate 4 is removed to expose the conductor layers 3a and 3b, and external electrodes 5a and 5b are respectively formed on the side surfaces 7 where the conductor layers 3a and 3b are exposed. Good.

外部電極5a、5bは、例えば多くの積層セラミックコンデンサの外部電極として用いられている、Cuからなる下地電極にNiおよびSnめっきを施したものを用いればよい。また、AgやCuなどの導電性フィラーを含む導電性樹脂を用いて外部電極5a、5bを形成してもよい。   As the external electrodes 5a and 5b, for example, a base electrode made of Cu, which is used as an external electrode of many multilayer ceramic capacitors, with Ni and Sn plating may be used. Alternatively, the external electrodes 5a and 5b may be formed using a conductive resin containing a conductive filler such as Ag or Cu.

導体層3a、3bとして金属の蒸着膜やスパッタ膜を用いる場合は、セラミック誘電体板2の表面に導体層3a、3bのパターン形成用のマスク等を重ねてその上から蒸着やスパッタを行い、所定のパターンの導体層3a、3bを形成して、導体層付きセラミック誘電体板2を得る。得られた導体層付きセラミック誘電体板2を、導体層3a、3bが積層面の一方向においてずれるように積層した後、積層方向に加圧することで、図2(a)に示すような第2実施形態に係る積層体4が得られる。なお、加圧を真空中で行うことで、導体層付きセラミック誘電体板2同士の密着性を高めることができる。   When using a metal vapor-deposited film or a sputtered film as the conductor layers 3a and 3b, a mask for forming a pattern of the conductor layers 3a and 3b is superimposed on the surface of the ceramic dielectric plate 2, and vapor deposition or sputtering is performed thereon. Conductive layers 3a and 3b having a predetermined pattern are formed to obtain a ceramic dielectric plate 2 with a conductive layer. The obtained ceramic dielectric plate with a conductor layer 2 is laminated so that the conductor layers 3a and 3b are displaced in one direction of the laminated surface, and then pressed in the laminating direction, whereby the first dielectric layer as shown in FIG. The laminate 4 according to the second embodiment is obtained. In addition, the adhesiveness of the ceramic dielectric plates 2 with a conductor layer can be improved by performing pressurization in a vacuum.

なお、金属の蒸着やスパッタによる導体層付きセラミック誘電体板2は、所定の形状に加工した後に積層してもよいし、複数の導体層3a、3bのパターンを有する導体層付きセラミック誘電体板2を積層して積層母体を作製した後、レーザーカッターなどを用いて所定の形状に加工し、積層体4としてもよい。   The ceramic dielectric plate 2 with a conductor layer by metal deposition or sputtering may be laminated after being processed into a predetermined shape, or the ceramic dielectric plate with a conductor layer having a pattern of a plurality of conductor layers 3a and 3b. After laminating 2 to produce a laminated mother body, the laminated body 4 may be formed by processing into a predetermined shape using a laser cutter or the like.

第3実施形態に係る積層体4は、セラミック誘電体板2の一方の面の全面に金属の蒸着膜やスパッタ膜を形成した導体層付きセラミック誘電体板2を所定形状に加工し、積層面の一方向において一層毎にずらした状態で積層すればよい。   The laminated body 4 according to the third embodiment is obtained by processing a ceramic dielectric plate 2 with a conductor layer in which a metal vapor-deposited film or a sputtered film is formed on the entire surface of one surface of the ceramic dielectric plate 2 into a predetermined shape. The layers may be stacked in a shifted state in one direction.

得られた積層体4には、上述の金属箔を用いた場合と同様な方法で、絶縁材8の形成、外部電極5a、5bの形成を行えばよい。   For the obtained laminate 4, the insulating material 8 and the external electrodes 5a and 5b may be formed by the same method as in the case of using the above-described metal foil.

なお、導体層3a、3bとして金属箔を用いた場合、および金属の蒸着膜、スパッタ膜を用いた場合のいずれにおいても、複数の導体層3a、3bのパターンを有する導体層付きセラミック誘電体板2を積層した積層母体に、絶縁材8を形成した後、所定の形状に加工してもよい。   It should be noted that the conductor dielectric layer-attached ceramic dielectric plate having a pattern of a plurality of conductor layers 3a and 3b, both when a metal foil is used as the conductor layers 3a and 3b, and when a metal vapor-deposited film and a sputtered film are used. After the insulating material 8 is formed on the laminated base body in which the two layers are laminated, it may be processed into a predetermined shape.

積層体4の面6および導出面以外の側面7を、絶縁性の樹脂やガラスからなる被覆層9で被覆する場合は、例えば以下のように行えばよい。積層体4の外表面全体を被覆層9で被覆した後、導出面を導体層3a、3bが露出するように研磨する。その導出面に下地電極を形成してさらにNiおよびSnめっきを施せばよい。   When the side surface 7 other than the surface 6 and the lead-out surface of the laminate 4 is covered with a coating layer 9 made of an insulating resin or glass, for example, the following may be performed. After covering the entire outer surface of the laminate 4 with the coating layer 9, the lead-out surface is polished so that the conductor layers 3a and 3b are exposed. A base electrode may be formed on the lead-out surface, and Ni and Sn plating may be further performed.

このように、本実施形態では、例えばセラミックを焼成するような高温での熱処理を行うことなく、セラミック誘電体板2と導体層3との接着や積層体4の形成が可能なため、高温での熱処理に起因する異種材料間の反応や、界面近傍の元素拡散などが発生しにくく、所望の特性を実現しやすい。   Thus, in this embodiment, for example, the ceramic dielectric plate 2 and the conductor layer 3 can be bonded and the laminated body 4 can be formed without performing a heat treatment at a high temperature such as firing the ceramic. It is difficult for reactions between different materials due to the heat treatment, element diffusion near the interface, etc. to occur, and it is easy to realize desired characteristics.

以下、本開示の電子部品について、実施例に基づき詳細に説明する。   Hereinafter, the electronic component of the present disclosure will be described in detail based on examples.

セラミック誘電体板の原料として、酸化チタン、炭酸マグネシウム、五酸化タンタルの粉末を準備した。これらを、金属元素(Ti、Mg、Ta)の総量に対するモル比率にして、Mgが0.01、Taが0.02、残部がTiとなるように各粉末を配合した。   As raw materials for the ceramic dielectric plate, powders of titanium oxide, magnesium carbonate, and tantalum pentoxide were prepared. These powders were blended such that Mg was 0.01, Ta was 0.02, and the balance was Ti with a molar ratio to the total amount of metal elements (Ti, Mg, Ta).

配合した原料粉末100質量%に対し、トルエン15質量%、エタノール15質量%、およびアリルエーテルコポリマー系分散剤3.2質量%を添加し、ボールミルにより約48時間の湿式混合を行い、スラリーを作製した。   To 100% by mass of the blended raw material powder, 15% by mass of toluene, 15% by mass of ethanol, and 3.2% by mass of an allyl ether copolymer dispersant are added, and wet mixing is performed for about 48 hours with a ball mill to produce a slurry. did.

また、トルエンおよびエタノールの混合溶液にブチラール樹脂系のバインダを溶解したバインダ溶液を準備した。このバインダ溶液を、作製したスラリーに添加、混合し、混合溶液を作製した。混合溶液は、原料粉末100質量%に対し、バインダを12質量%含有するものとした。   Further, a binder solution in which a butyral resin binder was dissolved in a mixed solution of toluene and ethanol was prepared. This binder solution was added to the prepared slurry and mixed to prepare a mixed solution. The mixed solution contained 12% by mass of the binder with respect to 100% by mass of the raw material powder.

作製した混合溶液を、マルチコーターにてシート成形し、厚さ18μmのグリーンシートを得た。得られたグリーンシートを矩形にカットした後、ジルコニア製の基板上に配置し、大気雰囲気中にて900℃でバインダ除去処理および仮焼を行い、仮焼シートとした。その後、仮焼シートにジルコニア製の基板を載せることで、ジルコニア製の基板で挟んだ状態とし、大気雰囲気中にて1300℃で6時間焼成し、厚さ14μm、18×20mmおよび10×20mmの矩形のセラミック板を得た。   The prepared mixed solution was formed into a sheet by a multi coater to obtain a green sheet having a thickness of 18 μm. The obtained green sheet was cut into a rectangle, then placed on a zirconia substrate, subjected to binder removal treatment and calcining at 900 ° C. in an air atmosphere to obtain a calcined sheet. After that, by placing a zirconia substrate on the calcined sheet, the substrate is sandwiched between zirconia substrates, fired at 1300 ° C. for 6 hours in an air atmosphere, and have a thickness of 14 μm, 18 × 20 mm, and 10 × 20 mm. A rectangular ceramic plate was obtained.

得られたセラミック板の気孔率を、断面の走査電子顕微鏡(SEM)写真を画像解析することにより確認した。SEM写真の倍率は2000倍とした。測定の結果、気孔率は2%であった。   The porosity of the obtained ceramic plate was confirmed by image analysis of a scanning electron microscope (SEM) photograph of a cross section. The magnification of the SEM photograph was 2000 times. As a result of the measurement, the porosity was 2%.

得られたセラミック板の抗折強度を測定した。セラミック板を5×15mmの寸法に加工し、試験片とした。測定装置は万能試験機Autograph AG−IS(島津製作所製)を用い、スパン10mmでの3点曲げ強度を測定した。その結果を、JIS R 1601の3点曲げ強度に換算すると、抗折強度は209MPaであった。   The bending strength of the obtained ceramic plate was measured. A ceramic plate was processed to a size of 5 × 15 mm to obtain a test piece. The measuring device was a universal testing machine Autograph AG-IS (manufactured by Shimadzu Corporation), and the three-point bending strength at a span of 10 mm was measured. When the result was converted into the three-point bending strength of JIS R 1601, the bending strength was 209 MPa.

得られたセラミック板のヤング率を、ナノインデンテーション法により確認した。ヤング率は275GPaであった。   The Young's modulus of the obtained ceramic plate was confirmed by a nanoindentation method. The Young's modulus was 275 GPa.

<実施例1>
得られた18×20mmのセラミック板の一方の表面に、7×9mmの矩形状の開口部を有するマスクを用いて金をスパッタし、厚さ0.2μm、7×9mmの矩形状をなす金のスパッタ膜を形成して、導体層付きセラミック板(A)および(B)を得た。なお、(A)と(B)のスパッタ膜は、その配置がスパッタ膜の長辺の方向にのみ互いに1mmずれるように形成した。
<Example 1>
Gold was sputtered on one surface of the obtained 18 × 20 mm ceramic plate using a mask having a 7 × 9 mm rectangular opening to form a rectangular shape having a thickness of 0.2 μm and 7 × 9 mm. A ceramic plate (A) and (B) with a conductor layer was obtained. The sputtered films (A) and (B) were formed so that their positions were shifted from each other by 1 mm only in the direction of the long side of the sputtered film.

(A)と(B)とを、(A)の一方の表面(蒸着面)と(B)の他方の表面(セラミックが露出した面)とを対向させ、セラミック板の全面が重なるように積層し、さらに(B)の一方の面に導体層を有していないセラミック板を積層した。   (A) and (B) are laminated so that one surface (deposition surface) of (A) and the other surface (surface where the ceramic is exposed) of (B) face each other so that the entire surface of the ceramic plate overlaps. Further, a ceramic plate having no conductor layer was laminated on one surface of (B).

得られた積層母体を真空中で積層方向に加圧した後、バナジウム系の低融点ガラスペーストに浸漬して、0.01MPaの真空下に5分間放置した。積層母体をガラスペーストから取り出し、最高温度350〜400℃で10〜60分間の熱処理によりガラスを溶融・固化させ、積層母体の空隙にガラスを充填して絶縁材とするとともに、積層母体の外表面にガラスの被覆層を形成した。この積層母体を、レーザーカッターで導体層が中央に配置されるように9×10mmの大きさにカットし、第1実施形態に係る積層体を得た。得られた積層体は、(B)を厚さ14μmのセラミック誘電体板とし、7×8mmの有効部を有するものである。   The obtained laminate matrix was pressurized in the lamination direction in a vacuum, then immersed in a vanadium-based low melting point glass paste, and left under a vacuum of 0.01 MPa for 5 minutes. The laminated matrix is taken out of the glass paste, and the glass is melted and solidified by heat treatment at a maximum temperature of 350 to 400 ° C. for 10 to 60 minutes. The voids in the laminated matrix are filled with glass to form an insulating material, and the outer surface of the laminated matrix A glass coating layer was formed on the substrate. This laminated matrix was cut into a size of 9 × 10 mm so that the conductor layer was arranged in the center with a laser cutter, and the laminated body according to the first embodiment was obtained. The obtained laminated body has (B) as a ceramic dielectric plate having a thickness of 14 μm and an effective portion of 7 × 8 mm.

得られた積層体の、導体層が露出した側面を被覆したガラスを除去したのち、当該側面に銀ペーストを塗布して焼き付け、外部電極を形成して試料とした。   After removing the glass which covered the side surface where the conductor layer of the obtained laminated body was exposed, the silver paste was apply | coated and baked on the said side surface, the external electrode was formed, and it was set as the sample.

得られた試料のインピーダンス特性を、インピーダンス測定器(Solartron社製 S1 1260)を用い、DCバイアス0V、AC0.5V、測定周波数1Hz〜1MHzにて評価した。その結果、10kHzにおける静電容量Cpは0.19μF、誘電正接(tanδ)は0.06、比誘電率(εr)は5340であった。   The impedance characteristics of the obtained sample were evaluated using an impedance measuring instrument (S1 1260 manufactured by Solartron) at DC bias 0 V, AC 0.5 V, and measurement frequency 1 Hz to 1 MHz. As a result, the capacitance Cp at 10 kHz was 0.19 μF, the dielectric loss tangent (tan δ) was 0.06, and the relative dielectric constant (εr) was 5340.

<実施例2>
得られたセラミック板の一方の表面に、厚さ2μmの矩形の銅箔を重ね、レーザーカッターを用いて8×10mmの大きさの導体層付きセラミック板を作製した。なお、この導体層付きセラミック板は、セラミック板の一方の表面の全面に銅箔が重なったものである。
<Example 2>
A rectangular copper foil having a thickness of 2 μm was placed on one surface of the obtained ceramic plate, and a ceramic plate with a conductor layer having a size of 8 × 10 mm was produced using a laser cutter. In addition, this ceramic plate with a conductor layer is obtained by overlapping a copper foil on the entire surface of one surface of the ceramic plate.

4枚の導体層付きセラミック板(C)、(D)、(E)、(F)をこの順に積層して積層体を作製した。(C)、(D)、(E)は、互いの一方の表面(銅箔を有する表面)と、他方の表面(セラミックが露出した面)とが対向するように積層し、(F)はその一方の表面が(E)の一方の表面と対向するようにした。すなわち、(C)の他方の面と(F)の他方の面が積層体の積層方向の外表面となるようにした。なお、(D)のみが他の導体層付きセラミック板と長辺方向に2mmずれるように配置した。   Four ceramic plates with conductor layers (C), (D), (E), and (F) were laminated in this order to produce a laminate. (C), (D), and (E) are laminated so that one of the surfaces (the surface having the copper foil) and the other surface (the surface on which the ceramic is exposed) face each other, and (F) is One surface thereof was made to face one surface of (E). That is, the other surface of (C) and the other surface of (F) were made the outer surface in the stacking direction of the laminate. Only (D) was arranged so as to be shifted by 2 mm in the long side direction from the other ceramic plate with the conductor layer.

得られた積層体を真空中で積層方向に加圧した後、バナジウム系の低融点ガラスペーストに浸漬して、0.01MPaの真空下に5分間放置した。積層体をガラスペーストから取り出し、最高温度350〜400℃で10〜60分間の熱処理によりガラスを溶融・固化させ、積層体の空隙にガラスを充填して絶縁材とするとともに、積層体の外表面にガラスの被覆層を形成し、第2実施形態に係る積層体を得た。   The obtained laminate was pressurized in the lamination direction in a vacuum, then immersed in a vanadium-based low-melting glass paste, and left under a vacuum of 0.01 MPa for 5 minutes. The laminated body is taken out from the glass paste, and the glass is melted and solidified by a heat treatment at a maximum temperature of 350 to 400 ° C. for 10 to 60 minutes. The voids of the laminated body are filled with glass to form an insulating material, and the outer surface of the laminated body A glass coating layer was formed on the substrate to obtain a laminate according to the second embodiment.

得られた積層体は、(D)および(E)をそれぞれ厚さ14μmのセラミック誘電体板とし、8×8mmの有効部(有効面積128mm)を有するものである。The obtained laminate has (D) and (E) as ceramic dielectric plates each having a thickness of 14 μm, and has an effective portion of 8 × 8 mm (effective area 128 mm 2 ).

得られた積層体の導体層が露出した側面を被覆したガラスを除去したのち、当該側面に銀ペーストを塗布して焼き付け、外部電極を形成して試料とした。   After removing the glass covering the side surface where the conductor layer of the obtained laminate was exposed, a silver paste was applied to the side surface and baked to form an external electrode as a sample.

得られた試料のインピーダンス特性を、実施例1と同様に評価した。その結果、10kHzにおける静電容量Cpは0.43μF、誘電正接(tanδ)は0.06、比誘電率(εr)は5340の値を得た。   The impedance characteristics of the obtained samples were evaluated in the same manner as in Example 1. As a result, the capacitance Cp at 10 kHz was 0.43 μF, the dielectric loss tangent (tan δ) was 0.06, and the relative dielectric constant (εr) was 5340.

<実施例3>
得られたセラミック板の一方の表面に、上述の成形に用いた混合溶液を少量塗布し、10×20mm、厚さ2μmの矩形の銅箔を重ねた。これらを、1枚目のセラミック板および銅箔とする。なお、銅箔をセラミック板に重ねる際、セラミック板と銅箔とを長辺方向に2mmずらして重ねた。重ねた銅箔の表面に、さらに混合溶液を少量塗布し、他のセラミック板を1枚目のセラミック板と全面が重なるように重ねた。重ねたセラミック板の表面に、さらに少量の混合溶液を塗布し、他の銅箔を1枚目の銅箔とは逆向きにずらして重ねた。他のセラミック板および銅箔を2枚目のセラミック板および銅箔とする。2枚目の銅箔の表面に、さらに少量の混合溶液を塗布して、3枚目のセラミック板を1枚目および2枚目のセラミック板と全面が重なるように重ねた。
<Example 3>
A small amount of the mixed solution used in the above molding was applied to one surface of the obtained ceramic plate, and a rectangular copper foil having a thickness of 10 × 20 mm and a thickness of 2 μm was overlaid. These are the first ceramic plate and copper foil. When the copper foil was stacked on the ceramic plate, the ceramic plate and the copper foil were stacked with a shift of 2 mm in the long side direction. A small amount of the mixed solution was further applied to the surface of the stacked copper foils, and another ceramic plate was stacked so that the entire surface of the first ceramic plate overlapped. A small amount of the mixed solution was applied to the surface of the stacked ceramic plates, and the other copper foils were stacked in a direction opposite to the first copper foil. The other ceramic plate and copper foil are used as the second ceramic plate and copper foil. A small amount of the mixed solution was applied to the surface of the second copper foil, and the third ceramic plate was overlapped with the first and second ceramic plates so that the entire surface overlapped.

得られた積層体を、積層方向に圧力を掛けながら、120℃で1時間の熱処理を行い、混合溶液中のバインダを硬化させた。積層体の長辺方向の両端を研磨し、端部に銀ペーストを塗布し150℃で1時間の熱処理により固化させて外部電極を形成した。   The obtained laminated body was heat-treated at 120 ° C. for 1 hour while applying pressure in the laminating direction to cure the binder in the mixed solution. Both ends in the long side direction of the laminate were polished, silver paste was applied to the ends, and solidified by heat treatment at 150 ° C. for 1 hour to form external electrodes.

このようにして、2枚目のセラミック板1枚を厚さ14μmのセラミック誘電体板とする、有効面積10×16mmの試料を得た。In this way, a sample having an effective area of 10 × 16 mm 2 in which one second ceramic plate was used as a ceramic dielectric plate having a thickness of 14 μm was obtained.

介在層の厚さは、セラミック誘電体板と銅箔の界面において、走査型電子顕微鏡(SEM)に付属のエネルギー分散型X線分光(EDS)を用いて有機成分と誘電体粒子の混合層の有無を確認し、有機成分の存在する層の厚さを測定した。介在層の厚さは平均1.5μmであった。また、走査型電子顕微鏡(SEM)による断面写真を画像解析することにより、誘電体粒子の平均粒径が0.4μmであることを確認した。介在層におけるVb/(Vb+Va)も同様に測定し、35%であることを確認した。   The thickness of the intervening layer is determined by using the energy dispersive X-ray spectroscopy (EDS) attached to the scanning electron microscope (SEM) at the interface between the ceramic dielectric plate and the copper foil. The presence or absence was confirmed, and the thickness of the layer containing the organic component was measured. The average thickness of the intervening layer was 1.5 μm. Moreover, it was confirmed that the average particle diameter of the dielectric particles was 0.4 μm by image analysis of a cross-sectional photograph taken with a scanning electron microscope (SEM). Vb / (Vb + Va) in the intervening layer was also measured and confirmed to be 35%.

この電子部品のインピーダンス特性を、実施例1と同様に評価した。その結果、10kHzにおける静電容量Cpは0.54μF、誘電正接(tanδ)は0.06、比誘電率(εr)は5340の値を得た。   The impedance characteristics of this electronic component were evaluated in the same manner as in Example 1. As a result, the capacitance Cp at 10 kHz was 0.54 μF, the dielectric loss tangent (tan δ) was 0.06, and the relative dielectric constant (εr) was 5340.

1 電子部品
2、2a、2b セラミック誘電体板
3、3a、3b 導体層
4 本体
5、5a、5b 外部電極
6 本体の面
7 本体の側面
8 絶縁材
9 被覆層
10 介在層
10a 誘電体粒子
10b 有機樹脂
DESCRIPTION OF SYMBOLS 1 Electronic component 2, 2a, 2b Ceramic dielectric board 3, 3a, 3b Conductor layer 4 Main body 5, 5a, 5b External electrode 6 Main body surface 7 Main body side surface 8 Insulating material 9 Covering layer 10 Intervening layer 10a Dielectric particle 10b Organic resin

Claims (16)

セラミック誘電体板、および該セラミック誘電体板の表面に配された少なくとも一対の導体層を有する本体と、
該本体に設けられた少なくとも一対の外部電極と、を備え、
前記導体層は、前記一対の外部電極のうちいずれか一方とそれぞれ電気的に接続されるとともに、当該導体層と電気的に接続されていない前記外部電極との間に、樹脂またはガラスからなる絶縁材が介在している、電子部品。
A body having a ceramic dielectric plate and at least a pair of conductor layers disposed on a surface of the ceramic dielectric plate;
And at least a pair of external electrodes provided on the main body,
The conductor layer is electrically connected to any one of the pair of external electrodes, and is insulated with resin or glass between the conductor electrode and the external electrode not electrically connected. Electronic components with intervening materials.
複数の前記セラミック誘電体板および複数の前記導体層が、それぞれ交互に積層されている、請求項1に記載の電子部品。   The electronic component according to claim 1, wherein the plurality of ceramic dielectric plates and the plurality of conductor layers are alternately laminated. 前記複数のセラミック誘電体板が、前記一対の外部電極のうちいずれか一方の前記外部電極とそれぞれ接するとともに、
当該セラミック誘電体板と他方の前記外部電極との間に、前記絶縁材が介在している、請求項2に記載の電子部品。
The plurality of ceramic dielectric plates are in contact with either one of the pair of external electrodes, respectively,
The electronic component according to claim 2, wherein the insulating material is interposed between the ceramic dielectric plate and the other external electrode.
前記セラミック誘電体板が、150MPa以上の抗折強度を有するとともに、1000以上の比誘電率を有する、請求項1〜3のいずれかに記載の電子部品。   The electronic component according to claim 1, wherein the ceramic dielectric plate has a bending strength of 150 MPa or more and a relative dielectric constant of 1000 or more. 前記セラミック誘電体板の厚さが、3〜20μmである、請求項1〜4のいずれかに記載の電子部品。   The electronic component according to claim 1, wherein a thickness of the ceramic dielectric plate is 3 to 20 μm. 前記本体の前記外部電極が設けられていない表面が、絶縁性の樹脂またはガラスで被覆されている、請求項1〜5のいずれかに記載の電子部品。   The electronic component according to claim 1, wherein a surface of the main body on which the external electrode is not provided is covered with an insulating resin or glass. 前記セラミック誘電体板と、前記導体層との間に、無機化合物からなる誘電体粒子および有機樹脂を含む介在層を有する、請求項1〜6のいずれかに記載の電子部品。   The electronic component according to claim 1, further comprising an intervening layer containing dielectric particles made of an inorganic compound and an organic resin between the ceramic dielectric plate and the conductor layer. 前記導体層が、金属箔である、請求項7に記載の電子部品。   The electronic component according to claim 7, wherein the conductor layer is a metal foil. 前記介在層の厚さが、3μm以下である、請求項7または8に記載の電子部品。   The electronic component according to claim 7 or 8, wherein the thickness of the intervening layer is 3 µm or less. 前記誘電体粒子の平均粒径が、前記介在層の厚さの1/2以下である、請求項7〜9のいずれかに記載の電子部品。   The electronic component according to claim 7, wherein an average particle diameter of the dielectric particles is ½ or less of a thickness of the intervening layer. 前記介在層における前記誘電体粒子の体積をVa、前記有機樹脂の体積をVbとしたとき、前記有機樹脂の体積比率Vb/(Vb+Va)が、0.4以下である、請求項7〜10のいずれかに記載の電子部品。   The volume ratio Vb / (Vb + Va) of the organic resin is 0.4 or less, where Va is the volume of the dielectric particles in the intervening layer and Vb is the volume of the organic resin. Electronic component in any one. 前記誘電体粒子の組成が、前記セラミック誘電体板の組成と同一である、請求項7〜11のいずれかに記載の電子部品。   The electronic component according to claim 7, wherein the composition of the dielectric particles is the same as the composition of the ceramic dielectric plate. 前記セラミック誘電体板が、酸化チタンを主成分とし、ルチル型の結晶構造を有するとともに、2価の元素、3価の元素、4価の元素および5価の元素のうち少なくともいずれかを含む、請求項1〜12のいずれかに記載の電子部品。   The ceramic dielectric plate is mainly composed of titanium oxide, has a rutile-type crystal structure, and includes at least one of a divalent element, a trivalent element, a tetravalent element, and a pentavalent element. The electronic component according to claim 1. 前記セラミック誘電体板が、酸化チタンを主成分とし、ルチル型の結晶構造を有するとともに、
MgおよびNiのうち少なくともいずれか一種である金属元素M1と、NbおよびTaのうち少なくともいずれか一種である金属元素M2と、を含み、
Ti、M1およびM2の総量に対して、M1のモル比率が0.005〜0.025、M2のモル比率が0.01〜0.050である、請求項1〜12のいずれかに記載の電子部品。
The ceramic dielectric plate is mainly composed of titanium oxide and has a rutile crystal structure,
A metal element M1 that is at least one of Mg and Ni, and a metal element M2 that is at least one of Nb and Ta,
The molar ratio of M1 is 0.005 to 0.025, and the molar ratio of M2 is 0.01 to 0.050, with respect to the total amount of Ti, M1, and M2. Electronic components.
前記セラミック誘電体板の気孔率が、5%以下である、請求項1〜14のいずれかに記載の電子部品。   The electronic component according to claim 1, wherein the ceramic dielectric plate has a porosity of 5% or less. 前記セラミック誘電体板のヤング率が200〜300GPaの範囲である、請求項1〜15のいずれかに記載の電子部品。
The electronic component according to claim 1, wherein a Young's modulus of the ceramic dielectric plate is in a range of 200 to 300 GPa.
JP2017508433A 2015-03-25 2016-03-24 Electronic components Active JP6457628B2 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015062781 2015-03-25
JP2015062781 2015-03-25
JP2015066692 2015-03-27
JP2015066692 2015-03-27
PCT/JP2016/059441 WO2016152990A1 (en) 2015-03-25 2016-03-24 Electronic component

Publications (2)

Publication Number Publication Date
JPWO2016152990A1 true JPWO2016152990A1 (en) 2017-12-07
JP6457628B2 JP6457628B2 (en) 2019-01-23

Family

ID=56977508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017508433A Active JP6457628B2 (en) 2015-03-25 2016-03-24 Electronic components

Country Status (2)

Country Link
JP (1) JP6457628B2 (en)
WO (1) WO2016152990A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319527B2 (en) 2017-04-04 2019-06-11 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP7044534B2 (en) * 2017-12-11 2022-03-30 太陽誘電株式会社 Multilayer ceramic electronic components and their manufacturing methods

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320301A (en) * 1991-04-19 1992-11-11 Murata Mfg Co Ltd Critical temperature resistor and its manufacture
JPH07201633A (en) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd Multilayer ceramic capacitor and its production
JP2000100605A (en) * 1998-09-25 2000-04-07 Murata Mfg Co Ltd Laminated semiconductor ceramic element
JP2000164406A (en) * 1998-11-25 2000-06-16 Murata Mfg Co Ltd Chip type electronic part and manufacture thereof
WO2001033589A1 (en) * 1999-11-01 2001-05-10 Tdk Corporation Multilayer ceramic electronic component
JP2005303030A (en) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd Forming method of internal electrode pattern, and method of manufacturing laminated ceramic electronic component using the same
JP2012140713A (en) * 2010-12-28 2012-07-26 Triumph International (Japan) Ltd Bottom clothes
JP2014531389A (en) * 2011-09-16 2014-11-27 ジ オーストラリアン ナショナル ユニバーシティ Giant dielectric constant material

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320301A (en) * 1991-04-19 1992-11-11 Murata Mfg Co Ltd Critical temperature resistor and its manufacture
JPH07201633A (en) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd Multilayer ceramic capacitor and its production
JP2000100605A (en) * 1998-09-25 2000-04-07 Murata Mfg Co Ltd Laminated semiconductor ceramic element
JP2000164406A (en) * 1998-11-25 2000-06-16 Murata Mfg Co Ltd Chip type electronic part and manufacture thereof
WO2001033589A1 (en) * 1999-11-01 2001-05-10 Tdk Corporation Multilayer ceramic electronic component
JP2005303030A (en) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd Forming method of internal electrode pattern, and method of manufacturing laminated ceramic electronic component using the same
JP2012140713A (en) * 2010-12-28 2012-07-26 Triumph International (Japan) Ltd Bottom clothes
JP2014531389A (en) * 2011-09-16 2014-11-27 ジ オーストラリアン ナショナル ユニバーシティ Giant dielectric constant material

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.ANDRADE ET AL.: "Rutile solid solutions containing M+(Li), M2+(Zn, Mg),M3+(Al) and M5+(Nb, Ta, Sb) ions", JOURNAL OF MATERIALS SCIENCE LETTERS, vol. Volume 5, Issue 2, JPN6016021142, 1986, DE, pages 0261 - 8028, ISSN: 0003835799 *

Also Published As

Publication number Publication date
JP6457628B2 (en) 2019-01-23
WO2016152990A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
JP7326407B2 (en) Multilayer ceramic capacitor
KR102055610B1 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP5206440B2 (en) Ceramic electronic components
JP7221718B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2012019159A (en) Ceramic electronic component
JP2003017356A (en) Laminated electronic component and manufacturing method therefor
JP7359258B2 (en) Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component
KR20210001952A (en) Multilayer electronic component and method for manufacturing multilayer electronic component
JP2012009679A (en) Ceramic electronic component and method of manufacturing the same
JP2023015365A (en) Laminated ceramic capacitor and method for manufacturing the same
JP6457628B2 (en) Electronic components
JP4688326B2 (en) Ceramic laminate and manufacturing method thereof
JP2012009556A (en) Ceramic electronic component and method of manufacturing the same
JP3767543B2 (en) Manufacturing method of multilayer ceramic capacitor
JP2016082184A (en) Multilayer ceramic capacitor and multilayer ceramic capacitor series including the same, and multilayer ceramic capacitor mounting body
JP2015115518A (en) Multilayer ceramic electronic component
JP2014232850A (en) Lamination type electronic part
JP2015029152A (en) Multilayer ceramic capacitor
JP6306311B2 (en) Multilayer electronic components
JP6189742B2 (en) Multilayer electronic component and manufacturing method thereof
JP6117557B2 (en) Multilayer electronic components
JP2016082183A (en) Multilayer ceramic capacitor and multilayer ceramic capacitor series including the same, and multilayer ceramic capacitor mounting body
JP5429393B2 (en) Multilayer ceramic electronic component and method of manufacturing multilayer ceramic electronic component
JP7151048B2 (en) Capacitor, method for producing solid electrolyte particles for capacitor, and method for producing capacitor
JPH08181032A (en) Laminated ceramic capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181220

R150 Certificate of patent or registration of utility model

Ref document number: 6457628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150