JPWO2015193955A1 - Manufacturing method of nitride semiconductor single crystal substrate - Google Patents
Manufacturing method of nitride semiconductor single crystal substrate Download PDFInfo
- Publication number
- JPWO2015193955A1 JPWO2015193955A1 JP2016528676A JP2016528676A JPWO2015193955A1 JP WO2015193955 A1 JPWO2015193955 A1 JP WO2015193955A1 JP 2016528676 A JP2016528676 A JP 2016528676A JP 2016528676 A JP2016528676 A JP 2016528676A JP WO2015193955 A1 JPWO2015193955 A1 JP WO2015193955A1
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- single crystal
- semiconductor single
- substrate
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 711
- 239000004065 semiconductor Substances 0.000 title claims abstract description 481
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 478
- 239000000758 substrate Substances 0.000 title claims abstract description 355
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 58
- 238000012545 processing Methods 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000005520 cutting process Methods 0.000 claims abstract description 34
- 229910052594 sapphire Inorganic materials 0.000 claims description 39
- 239000010980 sapphire Substances 0.000 claims description 39
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract 4
- 239000002356 single layer Substances 0.000 abstract 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 45
- 229910002704 AlGaN Inorganic materials 0.000 description 29
- 230000002093 peripheral effect Effects 0.000 description 29
- 239000010408 film Substances 0.000 description 17
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 239000007789 gas Substances 0.000 description 14
- 238000005498 polishing Methods 0.000 description 14
- 239000002994 raw material Substances 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 239000002699 waste material Substances 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 8
- 239000012159 carrier gas Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 238000007517 polishing process Methods 0.000 description 8
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000001816 cooling Methods 0.000 description 6
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 6
- 229910003460 diamond Inorganic materials 0.000 description 5
- 239000010432 diamond Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004070 electrodeposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000005587 bubbling Effects 0.000 description 4
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005136 cathodoluminescence Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007716 flux method Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】成長させる窒化物半導体単結晶中の歪みを緩和してクラックの発生を抑え、高品質の窒化物半導体単結晶基板を効率的に得ることのできる、窒化物半導体単結晶基板の製造方法を提供する。【解決手段】本発明の一態様において、異種基板1上に第一の窒化物半導体単結晶層2を成長させたテンプレート10を準備する工程と、レーザー光の照射による第一の窒化物半導体単結晶層2及び異種基板1の溝加工により、テンプレート10に複数の線状の溝から構成される溝3を形成し、異種基板1の溝加工と同時に、溝3の内表面に、前記レーザー光の照射による熱により形成される領域であるHAZ4を形成する工程と、溝3が形成されたテンプレート10上に、第二の窒化物半導体単結晶層5を成長させる工程と、第二の窒化物半導体単結晶層5から窒化物半導体単結晶基板6を切り出す工程と、を含む窒化物半導体単結晶基板の製造方法を提供する。Disclosed is a method for manufacturing a nitride semiconductor single crystal substrate capable of efficiently producing a high-quality nitride semiconductor single crystal substrate by alleviating strain in the nitride semiconductor single crystal to be grown and suppressing generation of cracks. I will provide a. In one embodiment of the present invention, a template 10 in which a first nitride semiconductor single crystal layer 2 is grown on a heterogeneous substrate 1 is prepared, and a first nitride semiconductor single layer by laser light irradiation is prepared. A groove 3 composed of a plurality of linear grooves is formed in the template 10 by groove processing of the crystal layer 2 and the different substrate 1, and the laser beam is formed on the inner surface of the groove 3 simultaneously with the groove processing of the different substrate 1. A step of forming HAZ4, which is a region formed by heat generated by irradiation, a step of growing the second nitride semiconductor single crystal layer 5 on the template 10 in which the groove 3 is formed, and a second nitride And a step of cutting a nitride semiconductor single crystal substrate 6 from the semiconductor single crystal layer 5.
Description
本発明は、窒化物半導体単結晶基板の製造方法に関する。 The present invention relates to a method for manufacturing a nitride semiconductor single crystal substrate.
従来、窒化物半導体結晶をサファイア等の異種基板上に成長させる技術が知られている(例えば、特許文献1〜4参照)。
Conventionally, a technique for growing a nitride semiconductor crystal on a heterogeneous substrate such as sapphire is known (see, for example,
特許文献1によれば、異種基板上に窒化物半導体からなる下地層を形成した後、下地層を異種基板までエッチングして凹凸を形成し、その後、凹凸を有する下地層上に窒化物半導体を成長させる。凹部内には異種基板と窒化物半導体との間に空隙が形成されており、その状態で異種基板に電磁波を照射すると、異種基板と窒化物半導体をそれらの界面で分離することができる。
According to
特許文献2、3によれば、異種基板上に窒化物半導体からなる下地層を形成した後、下地層のみに凹凸を形成し、その後、凹凸を有する下地層上に窒化物半導体を成長させる。凹部内には異種基板と窒化物半導体との間に空隙が形成され、窒化物半導体は縦方向及び横方向に成長する。これにより、成長する窒化物半導体内の応力が緩和される。
According to
特許文献4によれば、異種基板上に窒化物半導体からなる下地層を形成した後、下地層に設けられた溝内に露出する異種基板の表面に溝を形成し、その後、下地層上に窒化物半導体を成長させる。凹部内には異種基板と窒化物半導体との間に空隙が形成される。異種基板の表面に溝が形成されているため、異種基板と成長した窒化物半導体との熱膨張率の差により応力が発生した際に、異種基板が割れ、窒化物半導体内の応力を緩和することができる。
According to
本発明の目的の1つは、成長させる窒化物半導体単結晶中の歪みを緩和してクラックの発生を抑え、高品質の窒化物半導体単結晶基板を効率的に得ることのできる、窒化物半導体単結晶基板の製造方法を提供することにある。 One of the objects of the present invention is to provide a nitride semiconductor capable of efficiently obtaining a high-quality nitride semiconductor single crystal substrate by relieving strain in the grown nitride semiconductor single crystal and suppressing the generation of cracks. The object is to provide a method for manufacturing a single crystal substrate.
本発明の一態様は、上記目的を達成するために、[1]〜[16]の窒化物半導体単結晶基板の製造方法を提供する。 In order to achieve the above object, one embodiment of the present invention provides a method for manufacturing a nitride semiconductor single crystal substrate of [1] to [16].
[1]異種基板上に第一の窒化物半導体単結晶層を成長させたテンプレートを準備する工程と、レーザー光の照射による前記第一の窒化物半導体単結晶層及び前記異種基板の溝加工により、前記テンプレートに複数の線状の溝を形成し、前記異種基板の溝加工と同時に、前記複数の線状の溝の内表面に、前記レーザー光の照射による熱により形成される領域であるHAZを形成する工程と、前記複数の線状の溝が形成された前記テンプレート上に、第二の窒化物半導体単結晶層を成長させる工程と、前記第二の窒化物半導体単結晶層から窒化物半導体単結晶基板を切り出す工程と、を含む窒化物半導体単結晶基板の製造方法。 [1] A step of preparing a template in which a first nitride semiconductor single crystal layer is grown on a different substrate, and groove processing of the first nitride semiconductor single crystal layer and the different substrate by laser light irradiation. A plurality of linear grooves formed in the template, and at the same time as the groove processing of the heterogeneous substrate, HAZ is a region formed on the inner surface of the plurality of linear grooves by the heat of the laser light irradiation Forming a second nitride semiconductor single crystal layer on the template in which the plurality of linear grooves are formed, and nitride from the second nitride semiconductor single crystal layer A method of manufacturing a nitride semiconductor single crystal substrate, comprising: cutting a semiconductor single crystal substrate.
[2]前記レーザー光の波長が300nm以上である、前記[1]に記載の窒化物半導体単結晶基板の製造方法。 [2] The method for producing a nitride semiconductor single crystal substrate according to [1], wherein the laser beam has a wavelength of 300 nm or more.
[3]前記レーザー光がCWレーザー光又はパルス幅が1ナノ秒以上のパルスレーザー光である、前記[1]又は[2]に記載の窒化物半導体単結晶基板の製造方法。 [3] The method for producing a nitride semiconductor single crystal substrate according to [1] or [2], wherein the laser beam is a CW laser beam or a pulsed laser beam having a pulse width of 1 nanosecond or more.
[4]前記第一の窒化物半導体単結晶層の溝加工と、前記異種基板の溝加工及び前記HAZの形成とは、前記レーザー光の一度の照射により連続的に行われる、又は複数回の照射により段階的に行われる、前記[1]〜[3]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。 [4] The groove processing of the first nitride semiconductor single crystal layer, the groove processing of the heterogeneous substrate, and the formation of the HAZ are continuously performed by one irradiation of the laser beam, or a plurality of times The method for producing a nitride semiconductor single crystal substrate according to any one of [1] to [3], which is performed stepwise by irradiation.
[5] 前記第一の窒化物半導体単結晶層が、MOCVD法又はHVPE法で成長したAlXGa(1-X)N(0≦X≦1)結晶である、前記[1]〜[4]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。[5] The above [1] to [4], wherein the first nitride semiconductor single crystal layer is an Al x Ga (1-x) N (0 ≦ X ≦ 1) crystal grown by MOCVD or HVPE. ] The manufacturing method of the nitride semiconductor single crystal substrate of any one of.
[6]前記第二の窒化物半導体単結晶層は、HVPE法で成長されたAlYGa(1-Y)N(0≦Y≦1)結晶である、前記[1]〜[5]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。[6] The second nitride semiconductor single crystal layer is an Al Y Ga (1-Y) N (0 ≦ Y ≦ 1) crystal grown by an HVPE method, according to the above [1] to [5] The manufacturing method of the nitride semiconductor single crystal substrate of any one of
[7]前記複数の線状の溝は、前記第一の窒化物半導体単結晶層の下面における幅と、前記異種基板の上面における幅が等しい、前記[1]〜[6]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。 [7] Any one of [1] to [6], wherein the plurality of linear grooves have the same width on the lower surface of the first nitride semiconductor single crystal layer and a width on the upper surface of the different substrate. A method for producing a nitride semiconductor single crystal substrate according to Item.
[8]前記異種基板がサファイア基板であり、
前記異種基板内の前記複数の線状の溝の深さが200μm以下である、前記[1]〜[7]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。[8] The heterogeneous substrate is a sapphire substrate,
The method for producing a nitride semiconductor single crystal substrate according to any one of [1] to [7], wherein a depth of the plurality of linear grooves in the heterogeneous substrate is 200 μm or less.
[9]前記複数の線状の溝の前記第一の窒化物半導体単結晶層の上面における幅が、10μm以上100μm以下である、前記[1]〜[8]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。 [9] The width of the plurality of linear grooves on the upper surface of the first nitride semiconductor single crystal layer is 10 μm or more and 100 μm or less, according to any one of [1] to [8]. A method of manufacturing a nitride semiconductor single crystal substrate.
[10]前記第一の窒化物半導体単結晶層の上面が、前記第一の窒化物半導体単結晶層を構成する窒化物半導体単結晶のc面又はc面から5°以内で傾斜した面であり、前記複数の線状の溝が、前記窒化物半導体単結晶のa面又はm面と平行な直線状の溝であり、前記の複数の線状の溝のパターンが、前記テンプレートの中心軸に対して3回又は6回の回転対称性を有する、前記[1]〜[9]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。 [10] The top surface of the first nitride semiconductor single crystal layer is a c-plane of the nitride semiconductor single crystal constituting the first nitride semiconductor single crystal layer or a plane inclined within 5 ° from the c-plane. The plurality of linear grooves are linear grooves parallel to the a-plane or m-plane of the nitride semiconductor single crystal, and the pattern of the plurality of linear grooves is a central axis of the template. The method for producing a nitride semiconductor single crystal substrate according to any one of the above [1] to [9], which has a rotational symmetry of 3 times or 6 times with respect to.
[11]前記複数の線状の溝は、互いに平行な等間隔に配列された直線状の溝を含み、前記互いに平行な等間隔に配列された直線状の溝のピッチが100μm以上かつ10mm以下である、前記[1]〜[10]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。 [11] The plurality of linear grooves include linear grooves arranged at equal intervals parallel to each other, and the pitch of the linear grooves arranged at equal intervals parallel to each other is 100 μm or more and 10 mm or less. The method for producing a nitride semiconductor single crystal substrate according to any one of [1] to [10].
[12]前記第一の窒化物半導体単結晶層は、前記複数の線状の溝により、複数の面積の等しい領域に区画される、前記[1]〜[11]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。 [12] The first nitride semiconductor single crystal layer according to any one of [1] to [11], wherein the first nitride semiconductor single crystal layer is partitioned into a plurality of regions having the same area by the plurality of linear grooves. Manufacturing method of nitride semiconductor single crystal substrate.
[13]前記第二の窒化物半導体単結晶層を前記複数の線状の溝の上部を覆う連続膜となるように成長させる、前記[1]〜[12]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。 [13] The method according to any one of [1] to [12], wherein the second nitride semiconductor single crystal layer is grown so as to be a continuous film covering the upper portions of the plurality of linear grooves. A method of manufacturing a nitride semiconductor single crystal substrate.
[14]前記複数の線状の溝により区画された前記第一の窒化物半導体単結晶層の領域の形状に対応した凹凸を成長界面に残した状態で、前記第二の窒化物半導体単結晶層を成長させる、前記[1]〜[13]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。 [14] The second nitride semiconductor single crystal in a state where unevenness corresponding to the shape of the region of the first nitride semiconductor single crystal layer partitioned by the plurality of linear grooves is left at the growth interface. The method for producing a nitride semiconductor single crystal substrate according to any one of [1] to [13], wherein a layer is grown.
[15]前記第一の窒化物半導体単結晶層を実質的にアンドープで成長させ、前記第二の窒化物半導体単結晶層に不純物をドープして成長させる、前記[1]〜[14]のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。
[15] The above-mentioned [1] to [14], wherein the first nitride semiconductor single crystal layer is grown substantially undoped, and the second nitride semiconductor single crystal layer is grown by doping impurities. The manufacturing method of the nitride semiconductor single crystal substrate of any one of
[16]濃度5×1017cm-3以上の前記不純物をドープして成長させる、前記[15]に記載の窒化物半導体単結晶基板の製造方法。[16] The method for producing a nitride semiconductor single crystal substrate according to [15], wherein the impurity having a concentration of 5 × 10 17 cm −3 or more is doped and grown.
本発明によれば、成長させる窒化物半導体単結晶中の歪みを緩和してクラックの発生を抑え、高品質の窒化物半導体単結晶基板を効率的に得ることのできる、窒化物半導体単結晶基板の製造方法を提供することができる。 According to the present invention, a nitride semiconductor single crystal substrate capable of efficiently obtaining a high-quality nitride semiconductor single crystal substrate by relieving strain in the nitride semiconductor single crystal to be grown and suppressing generation of cracks. The manufacturing method of can be provided.
〔第1の実施の形態〕
図1A〜1Eは、第1の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。[First Embodiment]
1A to 1E are vertical sectional views schematically showing a manufacturing process of a nitride semiconductor single crystal substrate according to the first embodiment.
まず、図1Aに示されるように、窒化物半導体と異なる材料からなる異種基板1を用意する。次に、図1Bに示されるように、異種基板1上に第一の窒化物半導体単結晶層2をヘテロエピタキシャル成長させ、テンプレート10を得る。次に、図1Cに示されるように、テンプレート10に溝3を形成する。このとき、溝3の内表面にHAZ(Heat Affected Zone、熱影響部)4が形成される。次に、図1Dに示されるように、溝加工を施したテンプレート10上に、第二の窒化物半導体単結晶層5をエピタキシャル成長させる。次に、図1Eに示されるように、第二の窒化物半導体単結晶層5から窒化物半導体単結晶基板6を切り出す。以下、これらの各工程について、詳細を説明する。
First, as shown in FIG. 1A, a
まず、図1Aに示されるように、窒化物半導体と異なる材料からなる異種基板1を用意する。異種基板1の直径は、最終的に得られる第二の窒化物半導体基板5の目標直径を基準に、結晶成長後の加工処理により除去される第二の窒化物半導体単結晶層5の外周部の厚さ等を考慮して決定される。第二の窒化物半導体単結晶層5の外周部を除去する工程については、後述する。
First, as shown in FIG. 1A, a
異種基板1としては、サファイア基板を用いることが好ましい。具体的には、例えば、GaNエピタキシャル結晶成長用に市販されている、直径65mm、厚さ400μmのc面サファイア基板を用いることができる。
As the
サファイア基板に比べると、HAZ4の形成具合や、結晶成長時の安定性(反応性)、入手の容易さなどの点で使用上の制約が多いが、Si基板、GaAs基板、ZnO基板、Ga2O3基板等も用いることができる。Compared to a sapphire substrate, there are many restrictions on use in terms of the formation of HAZ4, stability during crystal growth (reactivity), availability, etc., but Si substrate, GaAs substrate, ZnO substrate, Ga 2 An O 3 substrate or the like can also be used.
次に、図1Bに示されるように、異種基板1上に第一の窒化物半導体単結晶層2をヘテロエピタキシャル成長させる。これにより、異種基板1と第一の窒化物半導体単結晶層2から構成されるテンプレート10が得られる。
Next, as shown in FIG. 1B, the first nitride semiconductor
第一の窒化物半導体単結晶層2は、組成式AlxGa(1-x)N(0≦x≦1)で表される窒化物半導体単結晶からなる。第一の窒化物半導体単結晶層2は、例えば、厚さ2μmのアンドープGaN薄膜である。The first nitride semiconductor
第一の窒化物半導体単結晶層2は、MOCVD(Metal Organic Chemical Vapor Deposition)法又はHVPE(Hydride Vapor Phase Epitaxy)法により形成されることが好ましい。これは、これらの方法によりサファイア等の異種基板上へ窒化物半導体単結晶層を成長させる技術が既に確立されており、結晶性の良い窒化物半導体単結晶を表面に有するテンプレートが得られやすいためである。
The first nitride semiconductor
また、第一の窒化物半導体単結晶層2の結晶性を高め、表面の平坦性を確保するために、GaNのヘテロエピタキシャル成長に広く用いられている、低温バッファ層挿入技術を適用することが望ましい。低温バッファ層を用いてサファイア基板上にGaN結晶をヘテロエピタキシャル成長させる技術は、例えば、特許第3026087号公報に開示されている。
Further, in order to improve the crystallinity of the first nitride semiconductor
窒化物半導体単結晶を異種基板1上に直接成長させる場合には、成長初期に窒化物半導体単結晶の3次元島状成長が起こり、これに起因して窒化物半導体単結晶内に応力が発生する。本実施の形態においては、異種基板1上に第一の窒化物半導体単結晶層2を形成し、その上に第二の窒化物半導体単結晶層5を成長させるため、3次元島状成長が起こらず、初めからステップフローモードで結晶成長が進行する。このため、第二の窒化物半導体単結晶層5中に生じる応力を低減し、歪みを抑えることができる。
When the nitride semiconductor single crystal is directly grown on the
第一の窒化物半導体単結晶層2の厚さは、1μm以上かつ10μm以下であることが好ましい。第一の窒化物半導体単結晶層2は、異種基板1上のヘテロエピタキシャル成長により形成されるため、成長の初期は3次元島状成長であり、その表面が平坦な連続膜になるためには、ある程度の厚さまで成長させる必要がある。第一の窒化物半導体単結晶層2の厚さが1μmよりも薄いと、表面にピットが発生してしまい、その上に第二の窒化物半導体単結晶層5をステップフローモードで成長させることが難しくなる。また、第一の窒化物半導体単結晶層2の厚さが10μmよりも厚いと、異種基板1と第一の窒化物半導体単結晶層2との線膨張係数差に起因してテンプレート10が大きく反ってしまい、次工程の溝加工が困難になるばかりでなく、ひどい場合には、第一の窒化物半導体単結晶層2中にクラックが生じてしまう。
The thickness of the first nitride semiconductor
また、異種基板1上に成長した第一の窒化物半導体単結晶層2の上面は、例えば、第一の窒化物半導体単結晶層2を構成する窒化物半導体単結晶のc面又はc面から5°以内で傾斜した面である。第一の窒化物半導体単結晶層2の上面がc面から傾斜した面である場合には、c面からのオフセット角(傾斜角)が5°以内であることが好ましい。オフセット角が5°を超えると、第二の窒化物半導体単結晶層5が溝3上でラテラル成長して会合する際の界面形状が乱れて、異常成長や未成長領域が発生しやすくなるためである。第二の窒化物半導体単結晶層5のラテラル成長については、後述する。
Further, the upper surface of the first nitride semiconductor
次に、図1Cに示されるように、第一の窒化物半導体単結晶層2及び異種基板1に溝加工を施すことにより、テンプレート10に異種基板1の内部にまで達する溝3を形成する。溝3は、複数の線状の溝で構成される。例えば、溝3を構成する線状の溝は直線状の溝であり、直線状の溝の幅は40μm、深さは60μm、溝のピッチ(隣接する溝の中央間の距離)は、1mmである。
Next, as shown in FIG. 1C, a
ここで、特定条件下におけるレーザー加工で溝3を形成することにより、異種基板1内の溝3の内表面にHAZ4が形成される。HAZとは、一般的には、熱影響部を意味する溶接用語であるが、本発明においては、異種基板1に特定条件下のレーザー光を照射したときに、加熱により組成の変化した領域と定義する。異種基板1のHAZ4の周辺には、偏光を利用した歪観察により、局所的な歪みの蓄積した領域が観察される。
Here, the
未加工のテンプレート10上に第二の窒化物半導体単結晶層5を成長させると、第一の窒化物半導体単結晶層2に蓄積された歪みに抗おうとして、第二の窒化物半導体単結晶層5内に応力が生じる。そこで、本実施の形態のように、溝3を形成したテンプレート10上に第二の窒化物半導体単結晶層5を成長させることにより、第二の窒化物半導体単結晶層5をクラックの発生を抑えつつ気相エピタキシャル成長させることができる。溝3は、第一の窒化物半導体単結晶層2の歪みに起因して生じる第二の窒化物半導体単結晶層5中の応力を解放し、歪みを低減することができる。
When the second nitride semiconductor
しかしながら、溝3が形成された場合、結晶成長開始領域となるテンプレート10の表面が溝3により区画されるため、第二の窒化物半導体単結晶層5の成長開始直後に、各区画から成長を開始した結晶同士が溝3上で会合して溝3上を覆う。この会合時の結晶格子のずれに起因して、第二の窒化物半導体単結晶層5に歪みが生じるおそれがある。
However, when the
この問題を解決するため、鋭意研究を行った結果、本発明者らは、溝3の内表面にHAZ4が形成されている場合には、上記の溝3上での結晶の会合時の結晶格子のずれに起因する第二の窒化物半導体単結晶層5の歪みをHAZ4が吸収緩和し、結晶性の優れた第二の窒化物半導体単結晶層5が成長することを見出した。
As a result of intensive studies to solve this problem, the present inventors have found that when HAZ4 is formed on the inner surface of the
また、HAZ4は、異種基板1の強度を局所的に低下させる効果も有するため、結晶冷却時において、異種基板1と第二の窒化物半導体単結晶層5との線膨張係数差に起因する大きな歪みが第二の窒化物半導体単結晶層5に生じた際に、異種基板1にクラックを優先的に発生させることにより、第二の窒化物半導体単結晶層5の歪みを開放することができる。
Further, since
溝3のレーザー加工には、例えば、市販のNd:YAGレーザーの高調波を用いた波長532nmや波長355nm等のCW(連続波発振)レーザー加工機やパルス発振レーザーを用いることができる。
For the laser processing of the
溝3を形成する際にHAZ4を形成するためのレーザー加工の条件は、レーザー光の照射により、溝3の内表面からある程度の深さまでの領域が加熱されるような条件である。具体的には、レーザー光の波長が300nm以上であることが好ましく、また、CWレーザー又はパルス幅が1ナノ秒以上のパルスレーザーであることが好ましい。
The laser processing conditions for forming the
レーザー光の波長が300nmよりも短い場合、サファイア基板等の異種基板1のレーザー光の吸収効率が高くなるために、加熱される領域が溝3の内表面の極近傍に限定されてしまう。また、レーザーのパルス幅が1ナノ秒より短い場合、レーザーのピーク強度が高くなるために、光エネルギーにより異種基板1の分子結合が切断され、周辺部分に熱拡散せずに分子を除去する「アブレーション」という現象により加工が進行するため、やはり加工界面での発熱が生じにくい。これらの加工条件では、異種基板1の内部にまで熱が伝わらず、十分な深さのHAZ4が形成されない。
When the wavelength of the laser beam is shorter than 300 nm, the absorption efficiency of the laser beam of the
一方、溝3の形成時に異種基板1にクラックが発生するほど深くまでHAZ4が形成されることは避けなければならないため、第二の窒化物半導体単結晶層5の歪みを十分に緩和し、かつ、溝3の形成時に異種基板1にクラックが発生しない程度の深さのHAZ4を形成するようにレーザー光の波長やパルス幅を設定することが求められる。
On the other hand, since it is necessary to avoid that
HAZ4は、異種基板1の表面近傍にのみ形成されてもよいが、図1Cに示されるように、溝3をレーザー加工する際に溝3の内表面に形成されることが好ましい。レーザー加工により溝3を形成する場合には、発熱によりHAZ4を形成できるだけでなく、ダイシング加工等の他の加工法と比べて複雑なパターンの溝3を形成できるという利点がある。例えば、後述する図3A、図3Bに示されるような複雑なパターンをダイシング加工により形成することは困難であるが、レーザーの照射位置をCAD(Computer Aided Design)と連動させて制御できるレーザー加工機によれば、容易に形成することができる。
The
また、レーザー加工によれば、一度のレーザー光の照射により第一の窒化物半導体単結晶層2の溝加工と異種基板1の溝加工を連続的に行ってもよいが、テンプレート10の同じ位置に重ねてレーザーを照射することも可能であるため、複数回のレーザー光の照射により溝3の形成を段階的に行うこともできる。すなわち、テンプレート10に一度レーザーを照射して第一の窒化物半導体単結晶層2に溝加工を施した後、同じ箇所に再度レーザーを照射して異種基板1に溝加工を施し、同時にHAZ4を形成することができる。この場合、より確実に異種基板1にレーザーを照射することができる。また、異種基板1に複数回レーザーを照射することにより、第二の窒化物半導体単結晶層5の歪みを効果的に緩和することのできる、十分な深さのHAZ4を形成することができる。
Further, according to laser processing, the groove processing of the first nitride semiconductor
レーザー加工機で溝加工を施す場合、溝3の内部や周囲に第一の窒化物半導体単結晶層2や異種基板1の加工屑(例えば、GaNやサファイアの加工屑)が付着する。これを除去するために、溝加工を施したテンプレート10を純水や有機溶剤を用いた超音波洗浄や、酸を用いたバブリング洗浄(例えば、塩酸と過酸化水素水の混合液による洗浄)を行い、その後、純水でよく洗浄することが好ましい。十分な洗浄を行うことにより、テンプレート10上に成長させる第二の窒化物半導体単結晶層5の異常成長の起点となりやすい第一の窒化物半導体単結晶層2の加工屑を除去することができる。加熱した燐酸と硫酸の混酸等のエッチャントを用いて、第一の窒化物半導体単結晶層2の加工屑をエッチング除去することも可能であるが、GaN等の窒化物半導体を溶解することのできるエッチャントは、往々にしてサファイア基板に形成されたHAZ4も溶解除去してしまうため、異種基板1がサファイア基板である場合には、注意が必要である。
When grooving is performed by a laser processing machine, the first nitride semiconductor
溝3を構成する線状の溝の第一の窒化物半導体単結晶層2の上面における幅は、10μm以上かつ100μm以下であることが好ましい。溝3の第一の窒化物半導体単結晶層2の上面における幅が10μmよりも狭いと、HAZ4の深さが不十分となる場合があり、その場合には、第二の窒化物半導体単結晶層5を成長させる際に、結晶会合部で発生する歪みを十分に緩和することが難しくなる。一方、溝3の第一の窒化物半導体単結晶層2の上面における幅が100μmよりも広いと、ラテラル成長する第二の窒化物半導体単結晶層5が溝3の上部を覆いきれなくなる場合があり、その場合には、第二の窒化物半導体単結晶層5中に溝3内で核生成して成長する結晶が混入し、第二の窒化物半導体単結晶層5の結晶性が悪くなってしまう。
The width of the linear grooves constituting the
溝3を構成する線状の溝は、第一の窒化物半導体単結晶層2の下面における幅と異種基板1の上面における幅とがほぼ等しく、異種基板1の溝の内面以外の面がテンプレート10の表面側に露出していないことが好ましい。第一の窒化物半導体単結晶層2内の幅は、異種基板1内の幅より狭くても構わないが、そのような形状の溝加工を施すことは、技術的に難しい。逆に、第一の窒化物半導体単結晶層2内の幅が、異種基板1内の幅よりも広いと、第二の窒化物半導体単結晶層5を成長させる際に、第一の窒化物半導体単結晶層2上の結晶成長モードとは異なる、異種基板1の表面の露出に起因する結晶成長モードが出現して、成長する第二の窒化物半導体単結晶層5の結晶性を乱す原因となる。
The linear groove constituting the
溝3を構成する線状の溝の、第一の窒化物半導体単結晶層2内の幅と異種基板1内の幅をほぼ等しくするためには、第一の窒化物半導体単結晶層2の溝加工と異種基板1の溝加工は同一の工程において、すなわち一度のレーザー光の照射により連続的に行われることが好ましい。
In order to make the width of the linear groove constituting the
また、異種基板1がサファイア基板である場合、異種基板1内の溝3の深さは、溝3の開口幅以上200μm以下であることが好ましく、開口幅以上100μm以下であることがより好ましい。サファイアは、窒化物半導体と異なり、加熱しても溶融物が飛びにくいため、HAZ4が形成されるような条件でのレーザー加工により深い溝3を形成することは比較的難しい。200μmよりも深い溝3を形成しようとすると、溝3内で溶解したサファイアを溝3の外へ排出しにくくなり、それがサファイア基板へのレーザーの照射を妨げて溝3の底部のHAZ4の形成を困難にする。また、溶解したサファイアが再凝固する際に大きな歪みを生じるため、第二の窒化物半導体単結晶層5を成長させる前にサファイア基板や第一の窒化物半導体単結晶層2中に細かいクラックが発生するリスクが高まる。異種基板1内の溝3の深さが開口幅よりも浅いと、溝3内で核発生した多結晶が外に出てきて、第二の窒化物半導体単結晶層5の結晶性を劣化させる恐れがある。
When the
また、溝3のパターンは、周期性を有することが好ましい。これにより、第二の窒化物半導体単結晶層5が溝3上を覆って成長する時刻をテンプレート10の面内でほぼ均一にして、第二の窒化物半導体単結晶層5の品質の均一性を高めることができる。
Moreover, it is preferable that the pattern of the groove |
また、溝3が平行な複数の直線状の溝、又はそれらの組み合わせから形成される場合、互いに平行な溝は等間隔に配列され、かつ、各溝の中央の間隔(ピッチ)は、100μm以上かつ10mm以下であることが好ましく、5mm以下であることがより好ましい。溝の間隔が100μmよりも狭いと、第二の窒化物半導体単結晶層5が溝3の上部でラテラル成長して会合するときの会合界面密度が高まる場合があり、その場合には、結晶成長のステップフローモードが崩れて3次元島状成長モードに移行しやすくなる。結晶成長モードが3次元島状成長モードになると、第二の窒化物半導体単結晶層5中に新たに大きな歪みが発生してしまう。一方、溝の間隔が10mmよりも広いと、異種基板1内のHAZ4の密度が下がる場合があり、その場合には、第二の窒化物半導体単結晶層5中に残留する歪みが増加してしまう。
Further, when the
図2A、2B、3A、3B、4A、4Bは、それぞれテンプレート10上に形成される溝3のパターンの一例を表す上面図である。図2A、2B、3A、3B、4A、4Bに示される第一の窒化物半導体単結晶層2の上面は、第一の窒化物半導体単結晶層2を構成する単結晶のc面であり、第一の窒化物半導体単結晶層2を構成する単結晶のc軸が紙面に垂直に向いている。図2A、2B、3A、3B、4A、4Bに示される溝3は、複数の線を組み合わせた格子状パターンを有し、全ての溝が繋がっている。
2A, 2B, 3A, 3B, 4A, and 4B are top views showing examples of patterns of
図2A、2Bに示される溝3は、正三角形を並べた格子状のパターンを有する。なお、溝3が、この格子状のパターンに含まれる1つの正三角形の中心がテンプレート10の中心軸上に位置するように形成される場合、図2A、2Bに示される溝3のパターンは、テンプレート10の中心軸に対して3回の回転対称性を有する。また、溝3が、正三角形の頂点がテンプレート10の中心軸上に位置するように形成される場合、図2A、2Bに示される溝3のパターンは、テンプレート10の中心軸に対して6回の回転対称性を有する。
The
図3A、3Bに示される溝3は、正六角形を並べた格子状のパターンを有する。なお、溝3が、この格子状のパターンに含まれる1つの正六角形の中心がテンプレート10の中心軸上に位置するように形成される場合、図3A、3Bに示される溝3のパターンは、テンプレート10の中心軸に対して6回の回転対称性を有する。また、溝3が、正六角形の頂点がテンプレート10の中心軸上に位置するように形成される場合、図3A、3Bに示される溝3のパターンは、テンプレート10の中心軸に対して3回の回転対称性を有する。
The
図4A、4Bに示される溝3は、正六角形と正三角形を並べた格子状のパターンを有する。なお、溝3が、この格子状のパターンに含まれる1つの正六角形の中心がテンプレート10の中心軸上に位置するように形成される場合、図4A、4Bに示される溝3のパターンは、テンプレート10の中心軸に対して6回の回転対称性を有する。また、溝3が、正三角形の中心がテンプレート10の中心軸上に位置するように形成される場合、図4A、4Bに示される溝3のパターンは、テンプレート10の中心軸に対して3回の回転対称性を有する。
The
図2A、3Aに示される溝3のパターンは、第一の窒化物半導体単結晶層2を構成する単結晶のa軸に平行(m軸に垂直)な線の組み合わせにより構成され、図2B、3Bに示される溝3のパターンは、第一の窒化物半導体単結晶層2を構成する単結晶のm軸に平行(a軸に垂直)な線の組み合わせにより構成される。
The pattern of the
また、第一の窒化物半導体単結晶層2の上面がc面又はc面から5°以内で傾斜した面である場合には、溝3のパターンが、第一の窒化物半導体単結晶層2の窒化物半導体単結晶のa軸又はm軸に平行な線の組み合わせにより構成される(溝3が第一の窒化物半導体単結晶層2の窒化物半導体単結晶のa面又はm面に平行な溝の組み合わせにより構成される)、テンプレート10の中心軸に対する3回対称性又は6回対称性を有するパターンであることが好ましい。この場合、第二の窒化物半導体単結晶層5がラテラル成長で溝3の上部を覆った際に、隣接する結晶同士がスムーズに結合しやすくなり、未成長領域が残りにくくなるとともに、ステップフロー成長モードを乱さずに第二の窒化物半導体単結晶層5の結晶成長界面を平坦な連続膜にすることができる。
When the upper surface of the first nitride semiconductor
特に、異種基板1がサファイア基板であり、溝3が窒化物半導体単結晶のa面に平行な溝の組み合わせにより構成される場合は、溝3を構成する直線状の溝がサファイアの容易劈開面と平行になる。このため、異種基板1の溝3の直下の領域の強度が下がり、第二の窒化物半導体単結晶層5に歪みが生じたときに異種基板1にクラックが生じやすくなり、第二の窒化物半導体単結晶層5の歪みを効果的に開放することができる。
In particular, when the
図2A、2B、3A、3Bに示される溝3は、第一の窒化物半導体単結晶層2を複数の面積のほぼ等しい領域(正三角形の領域)に区画する。第一の窒化物半導体単結晶層2を複数の面積のほぼ等しい領域に区画することにより、その上に成長する第二の窒化物半導体単結晶層5の表面の凹凸を少なくすることができ、第二の窒化物半導体単結晶層5の成長をスムーズに進行させるとともに、第二の窒化物半導体単結晶層5から切り出される窒化物半導体単結晶基板の特性の面内均一性を高めることができる。
なお、HVPEの成長条件によっては、溝3により区画された第一の窒化物半導体単結晶層2の領域の形状に対応した凹凸を成長界面に残したまま第二の窒化物半導体単結晶層5を成長させることも可能である。第二の窒化物半導体単結晶層5が連続膜の形態を保って厚く成長できれば、成長界面が平坦であっても、凹凸を有していてもよい。結晶内部の転位密度分布を制御するなどの目的で、第二の窒化物半導体単結晶層5の表面に故意に凹凸を形成して成長させることが有効な場合もある。大きな凹凸を形成して結晶成長を行わせたいような場合は、図4A、4Bに示されるような、第一の窒化物半導体単結晶層2を異なる面積の領域に区画するパターンの溝3を形成すればよい。
Depending on the growth conditions of the HVPE, the second nitride semiconductor
図4A、4Bに示される溝3は、第一の窒化物半導体単結晶層2を面積の異なる二種の領域(正六角形の領域と正三角形の領域)に区画する。図4A、4Bに示されるテンプレート10上に第二の窒化物半導体単結晶層5を成長させると、面積の大きい領域(図4A、4Bに示される例では正六角形の領域)上の成長界面よりも、面積の小さい領域(図4A、4Bに示される例では正三角形の領域)上の成長界面が低くなり、第二の窒化物半導体単結晶層5の表面に凹凸が形成される。このように、溝3のパターンにより、第二の窒化物半導体単結晶層5の表面の凹凸を制御することができる。
The
図4Aに示される溝3のパターンは、第一の窒化物半導体単結晶層2の窒化物半導体単結晶のa軸に平行(m軸に垂直)な線の組み合わせにより構成され、図4Bに示される溝3のパターンは、第一の窒化物半導体単結晶層2の窒化物半導体単結晶のm軸に平行(a軸に垂直)な線の組み合わせにより構成される。
The pattern of the
溝3のパターンは、菱形模様や、同心円パターン等の他のパターンであってもよい。また、溝3は、不連続な多数の溝から構成されてもよい。また、溝3の幅や深さは、テンプレート10の面内で変化してもよい。また、溝3の一部がテンプレート10の裏面側へ貫通していてもよい。また、異種基板1の裏面側にも溝加工が施されてもよい。
The pattern of the
次に、図1Dに示されるように、溝加工を施したテンプレート10上に、第二の窒化物半導体単結晶層5をエピタキシャル成長させる。第二の窒化物半導体単結晶層5は、組成式AlYGa(1-Y)N(0≦Y≦1)で表される窒化物半導体単結晶からなり、特に、GaN結晶からなることが好ましい。第二の窒化物半導体単結晶層5は、例えば、厚さ5mmのSiドープGaN結晶層である。Next, as shown in FIG. 1D, the second nitride semiconductor
第二の窒化物半導体単結晶層5は、窒化物半導体単結晶基板を切り出すために十分な厚さを有する必要があるため、結晶成長速度の速いHVPE法で成長させることが望ましい。また、HVPE法は、ホットウォール構造のリアクタ内で結晶成長を行うため、コールドウォール構造のリアクタ内で結晶成長を行うMOCVD法に比べて、溝加工を施したテンプレート10上に結晶成長をさせる場合でも、基板面内の成長領域に温度分布が付きにくく、均質な結晶成長を実現しやすいというメリットがある。GaNのHVPE法による成長技術の詳細は、例えば、特許第3553583号公報に開示されている。HVPE法でGaNを成長する際にSiをドーピングする技術の詳細は、例えば、特許第3279528号公報に開示されている。なお、フラックス法やアンモノサーマル法などの液相成長法により第二の窒化物半導体単結晶層5を成長させてもよい。
Since the second nitride semiconductor
第一の窒化物半導体単結晶層2と第二の窒化物半導体単結晶層5は、同じ組成を有することが好ましい。これは、第一の窒化物半導体単結晶層2と第二の窒化物半導体単結晶層5の格子不整合に起因する、第二の窒化物半導体単結晶層5中における歪や欠陥の発生を抑えるためである。
It is preferable that first nitride semiconductor
第一の窒化物半導体単結晶層2を実質的にアンドープで成長し、第二の窒化物半導体単結晶層5は不純物を故意にドープして成長させることができる。ここで、実質的にアンドープとは、不純物を故意にドープしないという意味である。HVPE成長の場合、故意に不純物をドープしなくても、炉内の石英治具に起因したSiやOが結晶中に混入し、通常はn型の結晶が成長するが、このような故意に不純物をドープせず、極力低い不純物濃度になるように成長した結晶をここではアンドープ結晶と定義する。なお、第二の窒化物半導体単結晶層5は実質的にアンドープで成長させても良い。
The first nitride semiconductor
異種基板1上に薄い第一の窒化物半導体単結晶層2を平坦に成長させる場合は、不純物濃度は極力低いことが望ましい。結晶に不純物をドープすると、成長界面に吸着した不純物原子が窒化物半導体の初期成長核の形成を阻害し、3次元島状成長を促進させるため、結晶表面が平坦化しにくくなるからである。一方で、各種のデバイスを作成するための窒化物半導体単結晶基板6を切り出す第二の窒化物半導体単結晶層5には、窒化物半導体単結晶基板の導電性を制御するために不純物を故意にドープすることが求められる。窒化物半導体単結晶基板6にドープする不純物元素としては、Si、S、Se、Ge、O、Fe、Mg、Zn等がよく用いられる。また、窒化物半導体単結晶基板6に要求される結晶中の不純物濃度は、通常5×1017cm-3以上、多い場合は1×1018cm-3以上となる。この場合、第二の窒化物半導体単結晶層5には、Si、S、Se、Ge、O、Fe、Mg、Zn等の不純物が、5×1017cm-3以上の濃度、あるいは1×1018cm-3以上の濃度でドープされる。When the thin first nitride semiconductor
しかし、アンドープ結晶上に、不純物を高濃度にドープした結晶を成長させると、両者の格子定数差に起因した歪が発生し、結晶欠陥が発生したり結晶にクラックが生じたりする。そこで、通常は、不純物をドープする結晶を成長させる際に、不純物のドープ量を徐々に増加させて、結晶中の不純物濃度をアンドープの状態から徐々に高めていくことで、歪みの局所的な蓄積を緩和するなどの方策が採られるが、こうして成長した結晶から切り出された基板は、結晶の成長初期に形成された部位で不純物濃度が低くなっているため、基板間の電気特性のばらつきが大きくなる問題や、製品仕様を満たさない領域ができるため歩留まりが悪いといった問題がある。 However, when a crystal doped with an impurity at a high concentration is grown on an undoped crystal, strain due to the difference between the lattice constants of the both occurs, resulting in crystal defects and cracks in the crystal. Therefore, normally, when growing a crystal to be doped with impurities, the amount of impurity doping is gradually increased, and the impurity concentration in the crystal is gradually increased from the undoped state, so that the local strain is increased. Measures such as mitigation of the accumulation are taken, but the substrate cut out from the crystal thus grown has a low impurity concentration at the site formed at the initial stage of crystal growth, so there is a variation in electrical characteristics between the substrates. There are problems such as an increase in size and a low yield because an area that does not meet the product specifications is created.
一方、本実施の形態によれば、アンドープの第一の窒化物半導体単結晶層2と不純物を高濃度にドープした第二の窒化物半導体単結晶層5の格子定数差に起因した歪みを、テンプレート10に設けた溝3の内表面に形成されたHAZ4により解放することができ、第二の窒化物半導体単結晶層5中に歪みが蓄積されにくい。このため、アンドープの第一の窒化物半導体単結晶層2上に、不純物を高濃度にドープした第二の窒化物半導体単結晶層5を直接成長させることができる。
On the other hand, according to the present embodiment, distortion caused by the lattice constant difference between the undoped first nitride semiconductor
第二の窒化物半導体単結晶層5は、次工程で窒化物半導体単結晶基板を切り出すために、ある程度の厚さを有することが求められる。自立した窒化物半導体単結晶基板が十分な強度を有するためには、例えば、径が50mmである場合、スライス直後の状態で少なくとも350μmの厚さが必要であり、スライスの切り代を考慮すると、第二の窒化物半導体単結晶層5の厚さは500μm以上であることが求められる。更に言えば、結晶中の結晶方位のばらつきや転位密度は、結晶が厚くなるほど改善効果が高まるため、第二の窒化物半導体単結晶層5は、より厚く成長させた方が有利である。このため、第二の窒化物半導体単結晶層5の厚さは500μm以上であることが好ましく、1mm以上であることがより好ましい。
The second nitride semiconductor
第二の窒化物半導体単結晶層5は、テンプレート10の第一の窒化物半導体単結晶層2上をラテラル(沿面)成長し、溝3の開口部を覆う連続膜となる。ここで、第二の窒化物半導体単結晶層5中の空隙や未成長領域の発生を防ぐためには、第二の窒化物半導体単結晶層5の成長開始直後からラテラル成長が始まり、可及的速やかに溝3の開口部が第二の窒化物半導体単結晶層5により覆い尽くされることが好ましい。第二の窒化物半導体単結晶層5中に空隙や未成長領域が形成されると、第二の窒化物半導体単結晶層5中に歪が発生しやすく、加工時の割れの原因となる。また、第二の窒化物半導体単結晶層5から切り出した窒化物半導体単結晶基板に貫通孔や大きなピットを生じさせることにつながり、良質な窒化物半導体単結晶基板の取得を阻害する要因となる。
The second nitride semiconductor
溝3の開口部を第二の窒化物半導体単結晶層5で速やかに覆うためには、第二の窒化物半導体単結晶層5の結晶成長条件を最適化すればよい。例えば、第二の窒化物半導体単結晶層5としてGaN単結晶をHVPE法で成長する場合には、成長時の基板温度を高くするほどラテラル成長させやすくなる。炉の構造や他の結晶成長条件にもよるが、例えばテンプレート10の表面温度が1000℃以上、できれば1050℃以上であるとラテラル成長させやすい。また、原料のV/III比(基板に供給するV族原料とIII族原料のモル比)は低い方が、ラテラル成長させやすくなる。これも、炉の構造や他の結晶成長条件によるが、例えばV/III比が10以下、できれば5以下であると、ラテラル成長させやすい。また、成長時の雰囲気ガスの組成は、水素ガス濃度が低いほどラテラル成長させやすく、できれば原料のキャリアガス中には水素ガスを含まないことが望ましい。これらは、第二の窒化物半導体単結晶層5が溝3上をラテラル成長する際に望ましい成長条件であり、一旦溝3の上部を結晶が覆ってしまえば、これらの成長条件を変更しても構わない。
In order to quickly cover the opening of the
次に、図1Eに示されるように、第二の窒化物半導体単結晶層5から、窒化物半導体単結晶基板6を切り出す。ここで、第二の窒化物半導体単結晶層5の最表面側から切り出される、上面に凹凸を有する基板を窒化物半導体単結晶基板7とする。第二の窒化物半導体単結晶層5の切断には、SiやGaAs結晶の切断に一般的に使用されているマルチワイヤーソーを用いることができる。マルチワイヤーソーによるGaN結晶の切断技術は、例えば、特開2013−032278号公報に開示されている。また、内周刃スライサー、外周刃スライサー、(マルチ)ワイヤーソー、ワイヤー放電加工機等を用いた既存技術を用いてもよい。切り出した窒化物半導体単結晶基板6の表面には、一般的にソーマークや加工歪が残っていることが多いので、切断後の窒化物半導体単結晶基板6の表裏面に、これらを除去するための研磨加工を施すことが好ましい。
Next, as shown in FIG. 1E, the nitride semiconductor
ここで、窒化物半導体単結晶基板6を切り出す際の結晶の割れを抑制するため、結晶の切断加工に先立って、前述のように、非c面成長領域を含む結晶外周部の厚さ5mm以上の領域を除去することが好ましい(図示は省略)。表面がc面のテンプレート10上に第二の窒化物半導体単結晶層5を成長させた場合、第二の窒化物半導体単結晶層5の大部分の領域の表面もc面となるが、外周部に結晶成長界面がc面ではない領域(非c面成長領域)ができる。この非c面成長領域は、成長界面がc面で成長した領域と比較して、不純物原子の取り込み効率に差があることが判っており、非c面成長領域とc面成長領域との界面付近に、それぞれの領域の不純物濃度差に起因した歪が発生する。このため、第二の窒化物半導体単結晶層5から窒化物半導体単結晶基板を切り出す工程に先立ち、結晶外周部の不純物濃度の異なる領域及び歪みの蓄積された領域を除去することが、面内の特性の均一性が高い窒化物半導体単結晶基板6を得るために有効であり、また、第二の窒化物半導体単結晶層5をスライスする際のクラックの発生防止に有効となる。第二の窒化物半導体単結晶層5の外周部の厚さ5mm以上の領域を除去することにより、歪みの蓄積した領域を有効に除去することができる。第二の窒化物半導体単結晶層5の外周部の除去方法としては、研削加工や放電加工等の方法を用いることができる。第二の窒化物半導体単結晶層5の外周部の厚さ5mm以上の領域を除去する場合には、目的の窒化物半導体単結晶基板6の直径よりも10mm以上大きい直径の異種基板1を用いることが求められる。
Here, in order to suppress the cracking of the crystal when the nitride semiconductor
結晶外周部の除去には、例えば、国際出願番号PCT/JP2014/051806に開示された技術を用いることが好ましい。具体的には、例えば、内径52mmのカップ型ダイヤモンド電着砥石を用いて、第二の窒化物半導体単結晶層5の外周部を研削除去し、続いて、マルチワイヤーソーで厚さ500μmの窒化物半導体単結晶基板6を6枚切り出す。ただし、このような結晶外周部の除去を行わない場合に必ず結晶が割れるわけではないため、結晶外周部の除去は必須ではない。また、後述するように、窒化物半導体単結晶基板6の一部を他の窒化物半導体単結晶の種結晶として用いる場合には、その種結晶として用いる窒化物半導体単結晶基板6を切り出す下側の領域には、径が小さくならないように外周部の除去を行わず、それ以外の上側の領域の外周部のみを除去してもよい。
For example, the technique disclosed in International Application No. PCT / JP2014 / 051806 is preferably used for removing the crystal outer peripheral portion. Specifically, for example, the outer peripheral portion of the second nitride semiconductor
第二の窒化物半導体単結晶層5からは、複数の窒化物半導体単結晶基板6を切り出すことができる。また、切断面を結晶成長方位に垂直な面から故意に傾斜させて切断することで、オフ角の付いた窒化物半導体単結晶基板6を容易に得ることができる。オフ角の付いた窒化物半導体単結晶基板6を得るためには、オフ角の付いた異種基板1を下地に用いることも可能だが、オフ角が大きくなるに従って第二の窒化物半導体単結晶層5が溝3上をきれいに覆うことが難しくなるため、オフ角の付いた異種基板1を用いずに第二の窒化物半導体単結晶層5をc面で成長させることが好ましい。また、c面で成長させた第二の窒化物半導体単結晶層5をc面で切断した後に、研磨工程で斜めに加工してオフ角をつけることも可能だが、第二の窒化物半導体単結晶層5の加工代が多く必要になるため効率が悪い。c面で成長した第二の窒化物半導体単結晶層5を斜めに切断すれば、1つの第二の窒化物半導体単結晶層5から複数のオフ角の窒化物半導体単結晶基板6を需要に応じて切り出すことができ、結晶の無駄が出ない。この場合、1つの第二の窒化物半導体単結晶層5から複数の窒化物半導体単結晶基板6を平行に切り出すことが、最も無駄の少ない方法となるが、必要に応じて基板毎に切る角度を変えることも可能である。例えば、第二の窒化物半導体単結晶層5から種結晶として使用する窒化物半導体単結晶基板6をc面で切り出した後に、残りの部分をオフ角を付けてスライスするというような方法を用いることも可能である。
A plurality of nitride semiconductor
切り出した窒化物半導体単結晶基板6には、例えば、外周部に面取り加工を施し、表裏面に鏡面研磨を施して、最終的に直径50.8mm、厚さ400μmのGaN基板に仕上げる。
For example, the cut out nitride semiconductor
なお、第二の窒化物半導体単結晶層5から窒化物半導体単結晶基板6を切り出す前に、第二の窒化物半導体単結晶層5の外周部にオリエンテーションフラット(OF)やインデックスフラット(IF)となる平面部を形成してもよい。また、第二の窒化物半導体単結晶層5から窒化物半導体単結晶基板6を切り出す際に、切断する面をm面やa面、r面といったc面以外の面としてもよい。
Before the nitride semiconductor
〔第2の実施の形態〕
第2の実施の形態は、第1の実施の形態において得られた窒化物半導体単結晶基板6又は窒化物半導体単結晶基板7上に第三の窒化物半導体単結晶層をホモエピタキシャル成長させ、第三の窒化物半導体単結晶層から窒化物半導体単結晶基板を切り出すことを特徴とする。[Second Embodiment]
In the second embodiment, a third nitride semiconductor single crystal layer is homoepitaxially grown on the nitride semiconductor
図5A〜5Cは、第2の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。図5A〜5Cに示される例では、上面の平坦な窒化物半導体単結晶基板6をエピタキシャル成長用の種結晶として用いる。
5A to 5C are vertical sectional views schematically showing a manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment. In the example shown in FIGS. 5A to 5C, a nitride semiconductor
まず、図5Aに示されるように、第1の実施の形態において得られた窒化物半導体単結晶基板6を用意する。次に、図5Bに示されるように、窒化物半導体単結晶基板6上に第三の窒化物半導体単結晶層11を厚くホモエピタキシャル成長させる。次に、図5Cに示されるように、第三の窒化物半導体単結晶層11から、窒化物半導体単結晶基板12を切り出す。以下、これらの各工程について、詳細を説明する。
First, as shown in FIG. 5A, the nitride semiconductor
まず、図5Aに示されるように、第1の実施の形態において得られた窒化物半導体単結晶基板6を種結晶として用意する。窒化物半導体単結晶基板6は、従来のヘテロエピタキシャル成長により得られた窒化物半導体単結晶基板に比べて、基板表面内における結晶の方位分布のばらつきが非常に小さいという特徴を持つ。このため、窒化物半導体単結晶基板6を種結晶にして、その上に窒化物半導体単結晶層をホモエピタキシャル成長させた場合、従来のような種結晶の結晶方位分布に起因した歪みが成長結晶層に発生しないため、良質な窒化物半導体単結晶を得ることができる。
First, as shown in FIG. 5A, the nitride semiconductor
窒化物半導体単結晶基板6は、第二の窒化物半導体単結晶層5のどの位置から切り出した基板であってもよいが、より第二の窒化物半導体単結晶層5の上面に近い位置から切り出した基板の方が、結晶方位のばらつきが小さく、転位密度が低いため好適である。
The nitride semiconductor
窒化物半導体単結晶基板6の表面には、あらかじめ鏡面研磨加工、及び加工歪を除去するためのエッチングが施されていることが好ましい。
The surface of the nitride semiconductor
次に、図5Bに示されるように、窒化物半導体単結晶基板6上に第三の窒化物半導体単結晶層11を厚くホモエピタキシャル成長させる。第三の窒化物半導体単結晶層11の成長については、第1の実施の形態において第二の窒化物半導体単結晶層5の成長に用いた技術を適用することができる。
Next, as shown in FIG. 5B, the third nitride semiconductor
第三の窒化物半導体単結晶層11は、凹凸のない平坦な窒化物半導体単結晶基板6上に成長するため、第二の窒化物半導体単結晶層5のような種結晶表面の溝を覆うためのラテラル成長条件が必要なく、結晶成長条件の設定の自由度が高い。ただし、第三の窒化物半導体単結晶層11内で歪が発生した場合にこれを下地側に解放する機構が無いため、歪みの発生を抑制するために窒化物半導体単結晶基板6と第三の窒化物半導体単結晶層11の不純物濃度を合わせておくことが好ましい。
The third nitride semiconductor
次に、図5Cに示されるように、第三の窒化物半導体単結晶層11から、窒化物半導体単結晶基板12を切り出す。窒化物半導体単結晶基板12の切り出し及びその後の加工については、第1の実施の形態において窒化物半導体単結晶基板6の切り出し及びその後の加工に用いた技術を適用することができる。
Next, as shown in FIG. 5C, the nitride semiconductor
窒化物半導体単結晶基板11を切り出した後に残った種結晶としての窒化物半導体単結晶基板6は、その表面に鏡面研磨加工を施した後、加工歪を除去するためのエッチングを施して、種結晶として繰り返し使用することも可能であり、また、窒化物半導体単結晶基板として使用することも可能である。
The nitride semiconductor
さらに、第三の窒化物半導体単結晶層11から切り出した窒化物半導体単結晶基板12を、新たに窒化物半導体単結晶成長の種結晶として用いることも可能である。このようにして、種結晶の世代交代を繰り返すことで、結晶欠陥の少ない良質な窒化物半導体単結晶基板が得られるようになる。
Further, the nitride semiconductor
ただし、第1の実施の形態において説明したように、基板を切り出す前に窒化物半導体単結晶層の外周部を除去する加工を施すと、世代を重ねる毎に種結晶の径が小さくなってしまうという問題が生じる。そこで、窒化物半導体単結晶層の成長面とは反対側から外周部を除去することにより、種結晶基板を切り出す部分のみ外周部の除去を行わないことで、結晶径の変わらないアズグロウンの成長界面を有する基板を種結晶として毎回切り出すことができる。 However, as described in the first embodiment, if the processing for removing the outer peripheral portion of the nitride semiconductor single crystal layer is performed before the substrate is cut out, the diameter of the seed crystal becomes smaller each time the generation is repeated. The problem arises. Therefore, by removing the outer peripheral portion from the side opposite to the growth surface of the nitride semiconductor single crystal layer, the outer peripheral portion is not removed only in the portion where the seed crystal substrate is cut out, so that the as-grown growth interface where the crystal diameter does not change. Can be cut out each time as a seed crystal.
第1の実施の形態における窒化物半導体単結晶基板6の切り出しと同様の方法により、第三の窒化物半導体単結晶層11から複数の窒化物半導体単結晶基板12を切り出すことができる。また、第三の窒化物半導体単結晶層11から窒化物半導体単結晶基板12を切り出す際に、切断面を結晶成長方位に垂直な面から故意に傾斜させて切断することが可能である。
A plurality of nitride semiconductor
なお、第三の窒化物半導体単結晶層11から窒化物半導体単結晶基板12を切り出す前に、第三の窒化物半導体単結晶層11の外周部にオリエンテーションフラット(OF)やインデックスフラット(IF)となる平面部を形成してもよい。また、第三の窒化物半導体単結晶層11から窒化物半導体単結晶基板12を切り出す際に、切断する面をm面やa面、r面といったc面以外の面としてもよい。
Before the nitride semiconductor
図6A〜6Cは、第2の実施の形態に係る窒化物半導体単結晶基板の製造工程を模式的に表す垂直断面図である。図6A〜6Cに示される例では、上面に凹凸を有する窒化物半導体単結晶基板7をエピタキシャル成長用の種結晶として用いる。
6A to 6C are vertical sectional views schematically showing the manufacturing process of the nitride semiconductor single crystal substrate according to the second embodiment. In the example shown in FIGS. 6A to 6C, a nitride semiconductor
第1の実施の形態にかかる第二の窒化物半導体単結晶層5の最表面から切り出した窒化物半導体単結晶基板7を用いる場合は、図6A〜6Cに示されるように、表面に研磨加工を施さず、アズグロウンの状態で用いることもできる。
When the nitride semiconductor
アズグロウンの成長面は、結晶成長装置の温度分布や原料ガス流の特徴を反映した形態を呈していることが多く、研磨等に伴う加工歪も蓄積されていない。このため、第二の窒化物半導体単結晶層5の成長に用いた炉と同一の炉で第三の窒化物半導体単結晶層11の結晶成長を行う場合には、第二の窒化物半導体単結晶層5のアズグロウンの成長面を有する窒化物半導体単結晶基板7を種結晶として用いることで、第三の窒化物半導体単結晶層11の成長をより自然な形態で始めることが可能となる。また、アズグロウンの成長面は、通常、基板加工の際には除去しなければならない部位であるため、これが再利用できれば、原料の利用効率が向上する。
The growth surface of as-grown often exhibits a form reflecting the temperature distribution of the crystal growth apparatus and the characteristics of the raw material gas flow, and the processing strain accompanying polishing or the like is not accumulated. For this reason, when the third nitride semiconductor
まず、図6Aに示されるように、第1の実施の形態において得られた窒化物半導体単結晶基板7を用意する。次に、図6Bに示されるように、窒化物半導体単結晶基板7上に第三の窒化物半導体単結晶層13を厚くホモエピタキシャル成長させる。次に、図6Cに示されるように、第三の窒化物半導体単結晶層13から、窒化物半導体単結晶基板14を切り出す。
First, as shown in FIG. 6A, the nitride semiconductor
凹凸を有するアズグロウンの状態で窒化物半導体単結晶基板7を用いる場合、第二の窒化物半導体単結晶層13の最表面から切り出される窒化物半導体単結晶基板15は凹凸を有する。この窒化物半導体単結晶基板15をエピタキシャル成長用の種結晶として用いることも可能である。
When the nitride semiconductor
(実施の形態の効果)
上記第1の実施の形態によれば、異種基板1上に成長する第二の窒化物半導体単結晶層5中に発生する歪みを効果的に解放して、成長中の第二の窒化物半導体単結晶層5の変形(反りの発生)を抑制することができる。その結果、結晶方位のばらつきの少ない窒化物半導体単結晶基板6を製造できるようになる。結晶方位のばらつきの少ない窒化物半導体単結晶基板6上に形成されるデバイスは特性のばらつきが少ないため、窒化物半導体単結晶基板6を用いることによりデバイスの製造歩留まりを向上させることができる。(Effect of embodiment)
According to the first embodiment, the strain generated in the second nitride semiconductor
また、異種基板1上に成長する第二の窒化物半導体単結晶層5中の残留応力を軽減することにより、第二の窒化物半導体単結晶層5の切断、研磨等の加工工程におけるクラックの発生や割れを防ぐことができる。また、第二の窒化物半導体単結晶層5中の残留応力が軽減すれば、研磨工程における表面の平坦化加工が容易になり、加工工程を簡便にできると同時に加工歩留まりを向上させることができる。さらに、第二の窒化物半導体単結晶層5から切り出した窒化物半導体単結晶基板6を使用したデバイス製造工程においても、基板の状態に起因する割れの発生を大幅に抑制することができる。
Further, by reducing the residual stress in the second nitride semiconductor
上記の効果は、結晶方位のばらつきや割れの生じやすい大口径の基板を製造する場合において、より大きくなり、歩留まりを大きく向上させることができる。例えば、第1の実施の形態は、窒化物半導体単結晶基板6、7の直径が75mm以上である場合に効果が大きく、150mm以上である場合により効果が大きい。
The above effect becomes larger when manufacturing a large-diameter substrate which is likely to cause variations in crystal orientation and cracks, and the yield can be greatly improved. For example, the first embodiment is more effective when the diameter of the nitride semiconductor
また、第2の実施の形態によれば、第1の実施の形態において得られた窒化物半導体単結晶基板6、7を種結晶として用いて、より高品質な窒化物半導体単結晶基板12、14を形成することができる。窒化物半導体単結晶基板12、14には、より高品質なデバイスを形成することができる。
In addition, according to the second embodiment, using the nitride semiconductor
また、窒化物半導体単結晶基板6、7は、従来のELO(Epitaxial Lateral Overgrowth)法に代表される、マスクを利用した成長法により形成された基板に比べて、基板面内の転位などの欠陥密度や電気特性のばらつきが少ないという特徴も有する。転位密度の平均値は、従来の基板の低転位密度領域に比べれば高い傾向があるが、これも、得られた窒化物半導体単結晶基板6、7を種結晶として用いて新たな窒化物半導体単結晶基板を形成し、世代交代を繰り返すことにより、低減することが可能である。
In addition, the nitride semiconductor
また、第1の実施の形態によれば、アンドープのテンプレート10上に、不純物を高濃度でドープした第二の窒化物半導体単結晶層5を直接成長させることができるため、第二の窒化物半導体単結晶層5を形成するための材料歩留まりを向上させることができる。また、異なるテンプレート10上に形成された第二の窒化物半導体単結晶層5間の不純物濃度のばらつきも低く抑えることができる。
In addition, according to the first embodiment, the second nitride semiconductor
また、第1、第2の実施の形態は、従来の基板製造に用いられる装置を用いて実施することができるため、得られる効果に対するコスト負担が非常に小さい。特に、アズグロウン成長面を有する窒化物半導体単結晶基板7を次の結晶成長の種結晶として利用することにより、材料の無駄を抑制できると同時に、結晶性の高い第三の窒化物半導体単結晶層13をホモエピタキシャル成長させることができる。
In addition, since the first and second embodiments can be implemented using an apparatus used for conventional substrate manufacturing, the cost burden for the obtained effect is very small. In particular, by using the nitride semiconductor
以下に、窒化物半導体単結晶基板を上記実施の形態に基づいて製造し、評価した結果について述べる。 The results of manufacturing and evaluating a nitride semiconductor single crystal substrate based on the above embodiment will be described below.
(実施例1)
異種基板1として、市販の直径65mm、厚さ400μmの単結晶サファイアc面基板を用い、その上に、MOCVD法により、第一の窒化物半導体単結晶層2としてアンドープGaN層を成長させ、テンプレート10を得た。アンドープGaN層の原料として、TMG(トリメチルガリウム)とNH3を用いた。Example 1
A single crystal sapphire c-plane substrate having a diameter of 65 mm and a thickness of 400 μm is used as the
成長圧力は常圧とし、初めに異種基板1を水素ガス雰囲気中、1200℃で10分間、サーマルクリーニングを行って、表面を清浄化した後、基板温度を600℃に下げてアンドープGaN層からなる低温バッファ層を20nm成長し、次に、基板温度を1050℃まで昇温して、アンドープGaN層からなる第一の窒化物半導体単結晶層2を2μm成長させた。キャリアガスは、水素と窒素の混合ガスを用いた。結晶の成長速度は約4μm/hであった。結晶成長後にテンプレート10を炉から取り出し、第一の窒化物半導体単結晶層2としてのアンドープGaN層の表面を光学顕微鏡で観察したところ、ピットなどの無い平坦な連続膜が得られていることが確認できた。
The growth pressure is normal pressure. First, the surface of the
次に、得られたテンプレート10の表面に、波長532nm、定格出力12W、パルス幅200ナノ秒の市販のNd:YLFレーザー加工機を用いて溝3を形成した。溝3のパターンは、図2Aに示されるものとした。溝3を構成する複数の直線状の溝の幅は40μm、深さは60μm、平行な溝のピッチ(隣接する溝の中央間の距離)は、1mmとした。
Next,
次に、レーザー加工機による溝加工の際に溝3の内部や周囲に付着した、GaN及びサファイアの粉状の加工屑を除去する目的で、テンプレート10に塩酸と過酸化水素水を1対1で混合した液中でバブリング洗浄を施した。その後、純水の流水で良く洗浄し、メチルアルコール中で超音波洗浄した後、乾燥させた。
Next, one-to-one hydrochloric acid and hydrogen peroxide solution are applied to the
次に、溝3が形成されたテンプレート10上に、HVPE法により、第二の窒化物半導体単結晶層5となる厚さ5mmのSiドープGaN結晶をホモエピタキシャル成長させた。HVPE成長では、800℃に加熱された金属GaにHClガスを接触させることで生成したGaClとNH3を原料として、また、水素希釈したSiH2Cl2ガスをドーパントガスとして、1060℃に加熱したテンプレート10上に供給し、SiドープGaN結晶を成長させた。成長時の炉内圧力は常圧、キャリアガスの組成は窒素50%、水素50%とし、原料ガスのV/III比は4とした。成長中の結晶は、5rpmで自転させ、GaN結晶の成長速度は、250〜300μm/hとした。成長結晶の目標キャリア濃度は1×1018cm-3である。Next, a Si-doped GaN crystal having a thickness of 5 mm to be the second nitride semiconductor
こうしてGaN結晶を成長させ、冷却後に炉内から取り出したところ、中央部の厚さが5.0mmのGaN結晶が得られた。GaN結晶の上面には、テンプレート10に形成された溝3のパターンに対応した周期的な凹凸構造が観察され、その凹凸の高低差は約100μmであった。結晶表面のモフォロジーはc軸方向に成長したGaN単結晶の結晶方位を反映した形状となっており、このことから、単結晶膜が成長できていることが確認された。また、結晶の外観にはクラックや異常成長の発生した様子は無く、未成長領域やピット等も見られなかった。また、サファイア基板を裏面側から観察すると、表面に形成された溝3とほぼ同じピッチの細かいクラックが見られたが、これらのクラックがGaN結晶側に進展していることは無かった。これらのサファイア基板のクラックは、結晶冷却時にサファイア基板とGaN結晶の線膨張係数差に起因して発生したものと推定される。
When the GaN crystal was grown in this way and taken out from the furnace after cooling, a GaN crystal having a central thickness of 5.0 mm was obtained. A periodic concavo-convex structure corresponding to the pattern of the
次に、こうしてテンプレート10上に成長させた第二の窒化物半導体単結晶層5としての厚さ5.0mmのGaN結晶から、窒化物半導体単結晶基板6としてのGaN基板を切り出した。まず、GaN結晶の切断に先立って、内径52mmのカップ型のダイヤモンド電着砥石を用いて、GaN結晶の外周部を研削除去した。次に、外径52mmとなったGaN結晶をスライス加工用の台座に貼付け、マルチワイヤーソーを用いて、結晶成長方向に垂直に切断し、厚さ500μmの窒化物半導体単結晶基板6としてのGaN基板を取得した。GaN結晶の外周部の除去工程、及び切断工程において、GaN結晶にクラックが発生することは無く、6枚のGaN基板が得られた。
Next, the GaN substrate as the nitride semiconductor
GaN基板を取得した後に残ったサファイア基板を割り、断面を顕微鏡観察したところ、溝3がGaNの多結晶粒で埋まっている様子が観察されたが、溝3の上部は第二の窒化物半導体単結晶層5であるGaN単結晶が溝3の両側から張り出して結合した状態で塞いでおり、溝3内の多結晶粒に起因するGaN単結晶の劣化は見られなかった。
When the sapphire substrate remaining after obtaining the GaN substrate was divided and the cross section was observed with a microscope, it was observed that the
得られたGaN基板は、べべリング装置を用いて外周にOF、IF加工を施し、面取り整形して直径を50.8mmにした。またGaN基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ400μmの鏡面基板に仕上げた。この研磨工程において、加工中にGaN基板にクラックが入るなどの不具合は見られなかった。 The obtained GaN substrate was subjected to OF and IF processing on the outer periphery using a beveling apparatus, and chamfered to a diameter of 50.8 mm. Further, lapping and polishing were performed on the front and back surfaces of the GaN substrate, and finally, a mirror surface substrate having a thickness of 400 μm was finished. In this polishing process, there were no defects such as cracks in the GaN substrate during processing.
鏡面加工を施したGaN基板の中心において、c軸が基板表面となす角度を、X線回折法を用いて調べたところ、0.00°であった。さらに、GaN基板の直径上で、中心から±5mm刻みの計8点においても同様の測定を行い、計9点の測定結果のばらつきを調べたところ、そのばらつきは非常に小さく、最大値と最小値の差が0.05°であった。 When the angle formed by the c-axis and the substrate surface at the center of the mirror-finished GaN substrate was examined using an X-ray diffraction method, it was 0.00 °. Furthermore, when the same measurement was performed at a total of 8 points in ± 5 mm increments from the center on the diameter of the GaN substrate, and the variation of the measurement results at the total of 9 points was examined, the variation was very small, the maximum value and the minimum value. The difference in values was 0.05 °.
また、GaN結晶の最表面側から切り出したGaN基板の転位密度を、カソードルミネッセンスで観察される暗点密度で評価したところ、面内9点の測定で6×107〜9×107cm-2の範囲に入っていることが確認された。Moreover, when the dislocation density of the GaN substrate cut out from the outermost surface side of the GaN crystal was evaluated by the dark spot density observed by cathodoluminescence, the measurement was performed at 9 points in the plane, which was 6 × 10 7 to 9 × 10 7 cm −. It was confirmed that it was in the range of 2 .
(比較例1)
実施例1と同条件で作成したテンプレート10上に、溝3を形成することなくHVPE法によりSiドープGaN結晶を成長したところ、GaN結晶の厚さが20μm以上になったところでクラックが生じ、GaN基板を切り出せるような厚膜のGaN結晶はまったく得られなかった。(Comparative Example 1)
When a Si-doped GaN crystal was grown by HVPE without forming the
(比較例2)
実施例1と同条件で作成したテンプレート10上に、波長532nm、定格出力10W、パルス幅15ピコ秒の市販のレーザー加工機を用いて、実施例1と同様の形状の溝3を形成した。次に、実施例1と同様の条件でテンプレート10を洗浄、乾燥し、その後、HVPE法によりテンプレート10上に厚さ5mmのSiドープGaN結晶をホモエピタキシャル成長させた。このGaN結晶は、クラックを発生させること無く成長させることができた。(Comparative Example 2)
得られたGaN結晶に、実施例1と同様の条件で外周除去、切断、研磨加工を施した。これらの工程においても、GaN結晶にクラックが発生することはなく、6枚のGaN基板を得ることができた。 The obtained GaN crystal was subjected to outer periphery removal, cutting, and polishing under the same conditions as in Example 1. In these steps, cracks were not generated in the GaN crystal, and six GaN substrates could be obtained.
得られたGaN基板の中心において、c軸が基板表面となす角度を、X線回折法を用いて調べたところ、0.00°であった。さらに、GaN基板の直径上で、中心から±5mm刻みの計8点においても同様の測定を行い、計9点の測定結果のばらつきを調べたところ、そのばらつきは実施例1に比べて大きく、最大値と最小値の差が0.18°であった。 When the angle formed by the c-axis and the substrate surface at the center of the obtained GaN substrate was examined using an X-ray diffraction method, it was 0.00 °. Further, on the diameter of the GaN substrate, the same measurement was performed at a total of 8 points in increments of ± 5 mm from the center, and when the variation of the measurement results at the total of 9 points was examined, the variation was larger than that of Example 1, The difference between the maximum value and the minimum value was 0.18 °.
このGaN基板の面内の結晶方位のばらつきは、短パルス幅のレーザーを用いて溝3を形成したために、溝3の内表面に十分な深さのHAZ4が形成されず、GaN結晶中の歪みが十分に解放されなかったことに起因すると考えられる。
This variation in crystal orientation in the plane of the GaN substrate is caused by the fact that the
(比較例3)
異種基板1として、市販の直径65mm、厚さ400μmの単結晶サファイアc面基板を用い、その上に、第一の窒化物半導体単結晶層2としてのアンドープGaN層を成長させることなく、溝3を形成した。溝3の加工条件及び形状は、実施例1と同様とした。(Comparative Example 3)
A commercially available single crystal sapphire c-plane substrate having a diameter of 65 mm and a thickness of 400 μm is used as the
次に、溝3を形成したサファイア基板上に、MOCVD法により、第一の窒化物半導体単結晶層2としてアンドープGaN層を成長させてテンプレートを得た。アンドープGaN層の原料として、TMG(トリメチルガリウム)とNH3を用いた。Next, an undoped GaN layer was grown as the first nitride semiconductor
成長圧力は常圧とし、初めに異種基板1を水素ガス雰囲気中、1200℃で10分間、サーマルクリーニングを行って、表面を清浄化した後、基板温度を600℃に下げてアンドープGaN層からなる低温バッファ層を20nm成長し、次に、基板温度を1050℃まで昇温して、アンドープGaN層からなる第一の窒化物半導体単結晶層2を2μm成長させた。キャリアガスは、水素と窒素の混合ガスを用いた。
The growth pressure is normal pressure. First, the surface of the
次に、このテンプレート上に、HVPE法により、第二の窒化物半導体単結晶層5としての厚さ5mmのSiドープGaN結晶をホモエピタキシャル成長させた。HVPE法の成長条件も、実施例1と同様とした。
Next, a Si-doped GaN crystal having a thickness of 5 mm as the second nitride semiconductor
こうしてGaN結晶を成長させ、冷却後に炉内から取り出したところ、結晶の表面には、テンプレート10に形成された溝3のパターンに起点を持つと思われる多結晶領域が広範囲に観察され、単結晶膜が得られていないことが確認された。これは、溝3の形成後に第一の窒化物半導体単結晶層2としてのアンドープGaN層を形成したために、アンドープGaN層を形成する際に溝3の内壁に成長の選択性の少ない(サファイア基板上にも成長しやすい)低温バッファ層を介してGaNの多結晶が堆積され、第二の窒化物半導体単結晶層5としてのGaN結晶を成長させる際に溝3から多結晶が成長したものと考えられる。なお、実施例1においては、窒化物半導体単結晶層2としてのアンドープGaN層の形成後に溝3を形成したため、第二の窒化物半導体単結晶層5としてのGaN結晶を成長させる際に溝3内に多結晶が存在せず、アンドープGaN層から選択的に成長したため、単結晶膜が得られたものと考えられる。
When the GaN crystal is grown in this way and taken out from the furnace after cooling, a polycrystalline region that seems to have a starting point in the pattern of the
(比較例4)
従来技術である、特許第3631724号公報に記載の結晶成長方法(VAS法)を用いて、GaN単結晶基板を作製した。はじめに、市販の直径65mm、厚さ400μmの単結晶サファイアc面基板を用い、その上に、MOCVD法で、厚さ500nmのアンドープGaN層を成長させ、テンプレートを得た。アンドープGaN層の原料として、TMGとNH3を用いた。(Comparative Example 4)
A GaN single crystal substrate was fabricated using a crystal growth method (VAS method) described in Japanese Patent No. 3631724, which is a conventional technique. First, a commercially available single crystal sapphire c-plane substrate having a diameter of 65 mm and a thickness of 400 μm was used, and an undoped GaN layer having a thickness of 500 nm was grown thereon by MOCVD to obtain a template. TMG and NH 3 were used as raw materials for the undoped GaN layer.
次に、このテンプレート上に、金属Ti膜を30nmの厚さで真空蒸着し、これをMOCVD炉内に入れて、水素が80%、NH3が20%の混合気流中で、1050℃で30分間熱処理を施した。これにより、金属Ti膜は網目状に変形すると同時に窒化されて、網目状のTiN膜が形成された。また、TiN膜の下にあるGaN層中には、無数の空隙が形成された。Next, a metal Ti film having a thickness of 30 nm is vacuum-deposited on the template, and this is put in a MOCVD furnace, and in a mixed gas stream of 80% hydrogen and 20% NH 3 at 1050 ° C. for 30 minutes. Heat treatment was performed for a minute. As a result, the metal Ti film was deformed into a mesh shape and simultaneously nitrided to form a mesh-like TiN film. Innumerable voids were formed in the GaN layer under the TiN film.
こうして準備した下地基板を、HVPE炉に入れて、その上に上記の実施例1と同条件で、SiドープGaN結晶を厚さ2mmまで成長させた。成長実験は何度か実施したが、GaN結晶の厚さが3mmを超えるとクラックが発生してしまうため、余裕を見てGaN結晶の厚さが2mmに達したところで成長を中止した。成長終了後、冷却してHVPE炉から取り出したGaN結晶は、VAS法の特徴通りテンプレートから自然に剥離していた。得られた自立基板状のGaN結晶は、目視観察でも下向きに凸方向に反っていることが確認できた。 The base substrate thus prepared was put in an HVPE furnace, and a Si-doped GaN crystal was grown on the same under the same conditions as in Example 1 to a thickness of 2 mm. Although the growth experiment was performed several times, cracks occurred when the thickness of the GaN crystal exceeded 3 mm. Therefore, the growth was stopped when the thickness of the GaN crystal reached 2 mm with a margin. After the growth, the GaN crystal cooled and taken out from the HVPE furnace was naturally peeled from the template according to the characteristics of the VAS method. The obtained self-standing substrate-like GaN crystal was confirmed to be warped downward in the convex direction by visual observation.
こうして得られたGaN結晶を、実施例1と同様に直径52mmに刳り貫き、ワイヤーソーで切断して、2枚の500μmのGaN基板を得た。2枚のGaN基板のうち、GaN結晶の上面側から取得した基板には、切断時にクラックが入って割れてしまった。割れずに残ったGaN結晶の下面側から取得したGaN基板に、実施例1と同様の外形加工、研磨加工を施し、最終的に直径50.8mm、厚さ400μmのGaN鏡面基板を得た。 The GaN crystal thus obtained was penetrated to a diameter of 52 mm in the same manner as in Example 1 and cut with a wire saw to obtain two 500 μm GaN substrates. Of the two GaN substrates, the substrate obtained from the upper surface side of the GaN crystal was cracked at the time of cutting. The GaN substrate obtained from the lower surface side of the GaN crystal remaining without breaking was subjected to the same external shape processing and polishing processing as in Example 1, and finally a GaN mirror substrate having a diameter of 50.8 mm and a thickness of 400 μm was obtained.
得られたGaN鏡面基板のc軸が基板表面となす角度のばらつきを、実施例1と同様の方法で調べたところ、最大値と最小値の差が0.23°であった。また、GaN結晶の最表面側から切り出した基板の転位密度を、カソードルミネッセンスで観察される暗点密度で評価したところ、面内9点の測定で1×106〜6×106cm-2の範囲に入っていることが確認された。When the variation in angle between the c-axis of the obtained GaN mirror substrate and the substrate surface was examined by the same method as in Example 1, the difference between the maximum value and the minimum value was 0.23 °. Moreover, when the dislocation density of the substrate cut out from the outermost surface side of the GaN crystal was evaluated by the dark spot density observed by cathodoluminescence, it was 1 × 10 6 to 6 × 10 6 cm −2 by measuring 9 points in the plane. It was confirmed that it was in the range of.
(実施例2)
異種基板1として、市販の直径120mm、厚さ700μmの単結晶サファイアc面基板を用い、その上に、HVPE法により、第一の窒化物半導体単結晶層2としてアンドープAlGaN層を成長させ、テンプレート10を得た。アンドープAlGaN層の原料として、GaCl、AlCl3、及びNH3を用いた。GaCl及びAlCl3は、HVPE炉内に配置した金属Ga及び金属AlとHClとを高温で接触させることにより、炉内で生成した。(Example 2)
As the
成長圧力は常圧とし、始めにサファイア基板上に1050℃でAlNバッファ層を20nm成長させた後、そのままの基板温度でアンドープGaN層を2μm成長させ、さらに第一の窒化物半導体単結晶層2であるAlGaN層を3μm成長させた。キャリアガスは、水素と窒素の混合ガスを用いた。このときの金属Gaに接触させるHClと金属Alに接触させるHClの供給量比は2:1とした。結晶の成長速度は約40μm/hであった。結晶成長後にテンプレート10を炉から取り出し、第一の窒化物半導体単結晶層2としてのアンドープAlGaN層の表面を光学顕微鏡で観察したところ、ピットなどの無い平坦な連続膜が得られていることが確認できた。また、X線回折測定による評価の結果、アンドープAlGaN層のAl組成は20%であることが確認できた。
The growth pressure is normal pressure. First, an AlN buffer layer is grown to 20 nm on a sapphire substrate at 1050 ° C., then an undoped GaN layer is grown to 2 μm at the same substrate temperature, and the first nitride semiconductor
次に、得られたテンプレート10の表面に、実施例1で用いられたものと同じレーザー加工機を用いて溝3を形成した。溝3のパターンは、図2Bに示されるものとした。溝3を構成する複数の直線状の溝の幅は50μm、深さは120μm、平行な溝のピッチ(隣接する溝の中央間の距離)は、2mmとした。
Next,
次に、レーザー加工機による溝加工の際に溝3の内部や周囲に付着した、AlGaN及びサファイアの粉状の加工屑を除去する目的で、テンプレート10に塩酸と過酸化水素水を混合した液中でバブリング洗浄を施した。その後、純水の流水で良く洗浄し、メチルアルコール中で超音波洗浄した後、乾燥させた。
Next, in order to remove AlGaN and sapphire powdery processing waste adhering to the inside and the periphery of the
次に、テンプレート10上にHVPE法で第二の窒化物半導体単結晶層5となる厚さ5mmのアンドープAlGaN結晶をホモエピタキシャル成長させた。HVPE成長においては、テンプレート10の表面に内径115mmの穴を開けたSiCコートグラファイト製の板をマスクとして重ねてセットし、テンプレート10の最外周部にAlGaN結晶が成長しない領域を故意に設けた。また、結晶成長中のキャリアガスの組成は窒素90%、水素10%とし、金属Gaに接触させるHClと金属Alに接触させるHClの供給量比は2:1とし、原料ガスのV/III比は4とした。成長中の結晶は、5rpmで自転させ、AlGaN結晶の成長速度は、250〜300μm/hとした。
Next, an undoped AlGaN crystal having a thickness of 5 mm to be the second nitride semiconductor
こうして第二の窒化物半導体単結晶層5としてのアンドープAlGaN結晶を成長させ、冷却後に炉内から取り出したところ、テンプレート10のマスクの下にあった領域にはAlGaN結晶の付着は見られず、直径120mmの領域上に、外径が115mm、中央部の厚さが5.2mmのAlGaN結晶を成長させることができた。AlGaN結晶の外観には、クラックや異常成長の発生した様子は無かった。また、AlGaN結晶の上面には深いピットなども見られず、テンプレート10に形成された溝3のパターンに対応した細かい凹凸が観察されたが、ほぼ平坦であった。また、サファイア基板を裏面側から観察すると、実施例1のサファイア基板と同様に細かいクラックが観察されたが、これらのクラックがAlGaN結晶側に進展していることは無かった。
In this way, an undoped AlGaN crystal as the second nitride semiconductor
次に、得られた第二の窒化物半導体単結晶層5としてのAlGaN結晶から、窒化物半導体単結晶基板6としてのAlGaN基板を切り出した。まず、AlGaN結晶の切断に先立って、内径105mmのカップ型のダイヤモンド電着砥石を用いて、AlGaN結晶の外周部を研削除去した。次に、外径105mmとなったAlGaN結晶をスライス加工用の台座に貼付け、マルチワイヤーソーを用いて、結晶成長方向に垂直な方向から、結晶のm軸側に0.5°傾けた面で切断し、厚さ900μmのAlGaN基板を取得した。AlGaN結晶の外周除去工程、及び切断工程において、AlGaN結晶にクラックが発生することは無く、こうして4枚のAlGaN基板が得られた。
Next, an AlGaN substrate as the nitride semiconductor
得られたAlGaN基板は、べべリング装置を用いて外周にOF、IF加工を施し、面取り整形して直径を100mmにした。またAlGaN基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ800μmの鏡面基板に仕上げた。この研磨工程において、加工中にAlGaN基板にクラックが入るなどの不具合は見られなかった。 The obtained AlGaN substrate was subjected to OF and IF processing on the outer periphery using a beveling apparatus, and chamfered to a diameter of 100 mm. Further, lapping and polishing were performed on the front and back surfaces of the AlGaN substrate, and finally, a mirror substrate having a thickness of 800 μm was finished. In this polishing process, there were no defects such as cracks in the AlGaN substrate during processing.
鏡面加工を施したAlGaN基板の中心において、c軸が基板表面となす角度を、X線回折法を用いて調べたところ、0.50°であった。さらにAlGaN基板の直径上で、c軸の傾いている方向に沿って、中心から±10mm刻みの計8点についても同様の測定を行い、計9点の測定結果のばらつきを調べたところ、最大値と最小値の差が0.08°であった。 When the angle formed by the c-axis and the substrate surface at the center of the mirror-finished AlGaN substrate was examined using an X-ray diffraction method, it was 0.50 °. Furthermore, on the diameter of the AlGaN substrate, the same measurement was performed for a total of 8 points in increments of ± 10 mm from the center along the direction in which the c-axis is tilted. The difference between the value and the minimum value was 0.08 °.
(実施例3)
異種基板1として、市販の直径165mm、厚さ900μmの単結晶サファイアc面基板を用い、その上に、MOCVD法により、第一の窒化物半導体単結晶層2としてアンドープGaN層を成長させ、テンプレート10を得た。アンドープGaN層の原料として、TMGとNH3を用いた。(Example 3)
As the
成長圧力は常圧とし、始めに異種基板1を水素ガス雰囲気中、1200℃で10分間、サーマルクリーニングを行って、表面を清浄化した後、基板温度を600℃に下げてアンドープGaN層からなる低温バッファ層を20nm成長させ、次に、基板温度を1050℃まで昇温して、第一の窒化物半導体単結晶層2であるアンドープGaN層を1.5μm成長させた。キャリアガスは、水素と窒素の混合ガスを用いた。結晶の成長速度は約3μm/hであった。結晶成長後にテンプレート10を炉から取り出し、第一の窒化物半導体単結晶層2としてのアンドープGaN層の表面を光学顕微鏡で観察したところ、ピットなどの無い平坦な連続膜が得られていることが確認できた。
The growth pressure is normal pressure. First, the surface of the
次に、得られたテンプレート10の表面に、実施例1で用いられたものと同じレーザー加工機を用いて溝3を形成した。溝3のパターンは、図4Aに示されるものとした。溝3を構成する複数の直線状の溝の幅は60μm、深さは100μm、平行な溝のピッチ(隣接する溝の中央間の距離)は、2.4mmとした。
Next,
次に、レーザー加工機による溝加工の際に溝3の内部や周囲に付着した、GaN及びサファイアの粉状の加工屑を除去する目的で、テンプレート10に塩酸と過酸化水素水を1対1で混合した液中でバブリング洗浄を施した。その後、純水の流水で良く洗浄し、メチルアルコール中で超音波洗浄した後、乾燥させた。
Next, one-to-one hydrochloric acid and hydrogen peroxide solution are applied to the
次に、溝3が形成されたテンプレート10上に、HVPE法で第二の窒化物半導体単結晶層5となる厚さ3mmのGeドープGaN結晶をホモエピタキシャル成長させた。HVPE成長では、800℃に加熱された金属GaにHClガスを接触させることで生成したGaClとNH3を原料として、また、GeCl4をドーパント原料として、1050℃に加熱したテンプレート10上に供給し、GeドープGaN結晶を成長させた。成長時の炉内圧力は常圧、キャリアガスの組成は窒素95%、水素5%とし、原料ガスのV/III比は2とした。成長中の結晶は、5rpmで自転させ、GaN結晶の成長速度は、200〜250μm/hとした。成長結晶の目標キャリア濃度は5×1018cm-3である。Next, a Ge-doped GaN crystal having a thickness of 3 mm, which becomes the second nitride semiconductor
こうしてGaN結晶を成長させ、冷却後に炉内から取り出したところ、中央部の厚さが3.0mmのGaN結晶が得られた。GaN結晶の上面には、テンプレート10に形成された溝3のパターンに対応したモフォロジーが見られた。すなわち、テンプレート10の溝3により区画された六角形の領域上に成長した領域には六角形の平面が現れており、三角形の領域上に成長した領域には三角形の平面が現れていた。そして、これらの平面の周囲にはファセット成長した斜面が現れており、さらに、各領域の境界には溝が存在していた。また、テンプレート10の溝3により区画された六角形の領域の面積は、溝3により区画された三角形の領域の面積よりも大きいため、六角形の領域上に成長した上記の六角形の平面の領域は、三角形の領域上に成長した上記の三角形の平面の領域よりも高くまで成長しており、その高低差はおよそ300μmであった。このような凹凸が存在したのは厚さ3.0mmのGaN結晶のうちの表面近傍のみであり、凹凸部の下には単結晶の連続膜が成長していて、結晶の外観にはクラックや異常成長の発生した様子は無かった。GaN結晶の上面にピットなどは観察されなかった。
When the GaN crystal was grown in this way and taken out from the furnace after cooling, a GaN crystal having a central thickness of 3.0 mm was obtained. On the upper surface of the GaN crystal, a morphology corresponding to the pattern of the
次に、テンプレート10上に成長させた第二の窒化物半導体単結晶層5としてのGaN結晶から、窒化物半導体単結晶基板6としてのGaN基板を切り出した。まず、GaN結晶の切断に先立って、内径155mmのカップ型のダイヤモンド電着砥石を用いて、第二の窒化物半導体単結晶層5の外周部を研削除去した。次に、外径155mmとなったGaN結晶の表面側をスライス加工用の台座に貼付け、放電加工機を用いて、結晶成長方向に垂直に切断し、厚さ1200μmのGaN結晶を取得した。GaN結晶の外周除去工程、及び切断工程において、GaN結晶にクラックが発生することは無く、2枚のGaN基板が得られた。
Next, a GaN substrate as the nitride semiconductor
得られたGaN基板は、外周にノッチ加工を施し、べべリング装置を用いて面取り整形して直径を150mmにした。またGaN基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ500μmの鏡面基板に仕上げた。この研磨工程において、加工中にGaN基板にクラックが入るなどの不具合は見られなかった。 The obtained GaN substrate was notched on the outer periphery and chamfered and shaped using a beveling device to a diameter of 150 mm. Further, lapping and polishing were performed on the front and back surfaces of the GaN substrate, and finally, a mirror substrate having a thickness of 500 μm was finished. In this polishing process, there were no defects such as cracks in the GaN substrate during processing.
鏡面加工を施したGaN基板の中心において、c軸が基板表面となす角度を、X線回折法を用いて調べたところ、0.02°であった。さらに、基板の直径上で、c軸の傾いている方向に沿って、中心から±20mm刻みの計6点についても同様の測定を行い、計7点の測定結果のばらつきを調べたところ、最大値と最小値の差が0.11°であった。 When the angle formed by the c-axis and the substrate surface at the center of the mirror-finished GaN substrate was examined using an X-ray diffraction method, it was 0.02 °. Furthermore, the same measurement was performed for a total of 6 points in increments of ± 20 mm from the center along the direction of inclination of the c-axis on the diameter of the substrate. The difference between the value and the minimum value was 0.11 °.
(実施例4)
実施例1で得られた窒化物半導体単結晶基板6としてのGaN基板の中から、第二の窒化物半導体単結晶層5の最表面側から取得した1枚を選び、これを種結晶として結晶成長を行った。この種結晶として用いたGaN基板には、表裏面に鏡面研磨加工を施した後、加工ダメージを除去する目的で表面側(Ga面側)にRIE(Reactive Ion Etching)によるエッチングを施した。その後、GaN基板をHVPE炉に入れて、実施例1の第二の窒化物半導体単結晶層5の成長条件と同条件で、第三の窒化物半導体単結晶層11としての厚さ5mmのSiドープGaN結晶をホモエピタキシャル成長させた。得られたGaN結晶の外観にはクラックや異常成長の発生した様子は無く、また、その上面にはピットなども見られなかった。Example 4
One obtained from the outermost surface side of the second nitride semiconductor
次に、このGaN結晶から、窒化物半導体単結晶基板12としてのGaN基板を切り出した。GaN結晶の切断にあたっては、GaN結晶の外周部の除去は行わず、マルチワイヤーソーを用いて、結晶成長方向に垂直に切断し、厚さ500μmのGaN基板を取得した。GaN結晶の切断工程において、GaN結晶にクラックが発生することは無く、6枚のGaN基板が得られた。
Next, a GaN substrate as the nitride semiconductor
得られたGaN基板は、べべリング装置を用いて外周にOF、IF加工を施し、面取り整形して直径を49mmにした。また、GaN基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ400μmの鏡面基板に仕上げた。この研磨工程において、加工中にGaN基板にクラックが入るなどの不具合は見られなかった。 The obtained GaN substrate was subjected to OF and IF processing on the outer periphery using a beveling apparatus, and chamfered to a diameter of 49 mm. In addition, lapping and polishing were performed on the front and back surfaces of the GaN substrate to finally finish a mirror substrate having a thickness of 400 μm. In this polishing process, there were no defects such as cracks in the GaN substrate during processing.
鏡面加工を施したGaN基板の中心において、c軸が基板表面となす角度を、X線回折法を用いて調べたところ、0.01°であった。さらにGaN基板の直径上で、中心から±5mm刻みの計8点についても同様の測定を行い、計9点の測定結果のばらつきを調べたところ、そのばらつきは実施例1よりもさらに小さくなっており、最大値と最小値の差が0.03°であった。 When the angle formed by the c-axis and the substrate surface at the center of the mirror-finished GaN substrate was examined using an X-ray diffraction method, it was 0.01 °. Further, on the diameter of the GaN substrate, the same measurement was performed for a total of 8 points in increments of ± 5 mm from the center, and when the variation of the measurement results of the 9 points was examined, the variation was even smaller than in Example 1. The difference between the maximum value and the minimum value was 0.03 °.
また、GaN結晶の最表面側から切り出したGaN基板の転位密度を、カソードルミネッセンスで観察される暗点密度で評価したところ、面内9点の測定で4×106〜7×106cm-2の範囲に入っていることが確認された。これにより、上記実施の形態において得られる窒化物半導体単結晶基板を種結晶として再利用することで、徐々に転位密度を下げられることが確認できた。Moreover, when the dislocation density of the GaN substrate cut out from the outermost surface side of the GaN crystal was evaluated by the dark spot density observed by cathodoluminescence, it was 4 × 10 6 to 7 × 10 6 cm − by measuring 9 points in the plane. It was confirmed that it was in the range of 2 . Accordingly, it was confirmed that the dislocation density can be gradually lowered by reusing the nitride semiconductor single crystal substrate obtained in the above embodiment as a seed crystal.
(比較例5)
比較例4で得られたGaN基板の中から、クラックの入らなかった1枚を選び、これを種結晶としてHVPE炉に入れて、実施例1の第二の窒化物半導体単結晶層5の成長条件と同条件で厚さ3mmのSiドープGaN結晶をホモエピタキシャル成長させた。成長実験は何度か実施したが、GaN結晶の厚さが4mmを超えると、成長後のGaN結晶をスライスする際に、GaN結晶中にクラックが再現良く発生してしまうため、GaN結晶の成長厚さは余裕を見て3mmとした。こうして得られたGaN結晶の外観にはクラックや異常成長の発生した様子は無く、また、その上面にはピットなども見られなかった。(Comparative Example 5)
One of the GaN substrates obtained in Comparative Example 4 was selected without cracks, and this was used as a seed crystal in an HVPE furnace to grow the second nitride semiconductor
次に、このGaN結晶から、GaN基板を切り出した。GaN結晶の切断にあたっては、GaN結晶の外周部の除去は行わず、マルチワイヤーソーを用いて、結晶成長方向に垂直に切断し、厚さ500μmのGaN基板を取得した。成長結晶の厚さを薄く抑えたため、切断工程において結晶にクラックが発生することは無く、3枚のGaN基板が得られた。 Next, a GaN substrate was cut out from the GaN crystal. When cutting the GaN crystal, the outer peripheral portion of the GaN crystal was not removed, and a multi-wire saw was used to cut perpendicularly to the crystal growth direction to obtain a GaN substrate having a thickness of 500 μm. Since the thickness of the grown crystal was kept thin, no crack was generated in the crystal in the cutting process, and three GaN substrates were obtained.
得られたGaN基板は、べべリング装置を用いて外周にOF、IF加工を施し、面取り整形して直径を49mmにした。またGaN基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ400μmの鏡面基板に仕上げた。この研磨工程において、加工中にGaN基板にクラックが入るなどの不具合は見られなかった。 The obtained GaN substrate was subjected to OF and IF processing on the outer periphery using a beveling apparatus, and chamfered to a diameter of 49 mm. Further, lapping and polishing were performed on the front and back surfaces of the GaN substrate, and finally, a mirror surface substrate having a thickness of 400 μm was finished. In this polishing process, there were no defects such as cracks in the GaN substrate during processing.
鏡面加工を施したGaN基板の中心において、c軸が基板表面となす角度を、X線回折法を用いて調べたところ、0.04°であった。さらに基板の直径上で、c軸が傾いている方向に沿って、中心から±5mm刻みの計8点についても同様の測定を行い、計9点の測定結果のばらつきを調べたところ、そのばらつきは最大値と最小値との差が0.15°であった。 When the angle formed by the c-axis and the substrate surface at the center of the mirror-finished GaN substrate was examined using an X-ray diffraction method, it was 0.04 °. Furthermore, the same measurement was performed on a total of 8 points in ± 5mm increments along the direction in which the c-axis is tilted on the diameter of the substrate. The difference between the maximum value and the minimum value was 0.15 °.
この結果から、結晶の方位ばらつきの大きいGaN基板を種結晶として用いると、成長結晶中に歪が発生してクラックが入りやすくなること、また、割れずに得られた基板でも、面内の結晶方位ばらつきが相変わらず大きく残っていることが確認された。 From this result, when a GaN substrate with large crystal orientation variation is used as a seed crystal, distortion occurs in the grown crystal and cracks easily occur, and even in a substrate obtained without cracking, in-plane crystal It was confirmed that the orientation variation remained large as usual.
(実施例5)
実施例1と同じ条件で、テンプレート10上に第二の窒化物半導体単結晶層5としての厚さ5mmのSiドープGaN結晶を成長させたものを用意した。(Example 5)
Under the same conditions as in Example 1, a template was prepared by growing a Si-doped GaN crystal having a thickness of 5 mm as the second nitride semiconductor
次に、GaN結晶側に導電性のワックスを付けて固定治具に貼付け、内径52mmのカップ型のダイヤモンド電着砥石を用いて、異種基板1としてのサファイア基板側から結晶を彫り込んで外周部の除去作業を行った。ここで、外周部の除去作業はGaN結晶の表面側の厚さ1mmの領域を残して終了した。
Next, a conductive wax is applied to the GaN crystal side and attached to a fixing jig, and a crystal is engraved from the sapphire substrate side as the
外周部を研削除去したGaN結晶は、GaN結晶側を固定治具に貼付けた状態で、ワイヤー放電加工機を用いて、結晶成長方向に垂直に切断した。GaN結晶の切断の際には、外周部を除去した領域から厚さ500μmの窒化物半導体単結晶基板6としてのGaN基板を取得し、外周部を除去していない最表面側の領域は厚さ約1mmの基板として残した。外周部の除去工程、及び切断工程において、GaN結晶にクラックが発生することは無く、5枚の厚さ500μmのGaN基板と、1枚のアズグロウン表面を有する厚さ1mmの窒化物半導体単結晶基板7としてのGaN基板が得られた。
The GaN crystal whose outer peripheral portion was ground and removed was cut perpendicularly to the crystal growth direction using a wire electric discharge machine with the GaN crystal side attached to a fixing jig. When cutting the GaN crystal, a GaN substrate as a nitride semiconductor
500μmに切り出されたGaN基板は、べべリング装置を用いて外周にOF、IF加工を施し、面取り整形して直径を50.8mmにした。また、GaN基板の表裏面にラップ、ポリッシュ加工を施し、最終的に厚さ400μmの鏡面基板に仕上げた。この研磨工程において、加工中にGaN基板にクラックが入るなどの不具合は見られなかった。 The GaN substrate cut out to 500 μm was subjected to OF and IF processing on the outer periphery using a beveling device, and chamfered to a diameter of 50.8 mm. In addition, lapping and polishing were performed on the front and back surfaces of the GaN substrate to finally finish a mirror substrate having a thickness of 400 μm. In this polishing process, there were no defects such as cracks in the GaN substrate during processing.
(実施例6)
実施例5で得られた、アズグロウン表面を有する窒化物半導体単結晶基板7としてのGaN基板の裏面(切断面)側を、研削加工により平坦化し、基板中央部の厚さが800μmになるようにした。このGaN基板を洗浄し、種結晶基板としてHVPE炉に入れて、実施例1の第二の窒化物半導体単結晶層5の成長条件と同条件で第三の窒化物半導体単結晶層13としての厚さ5mmのSiドープGaN結晶をホモエピタキシャル成長させた。(Example 6)
The back surface (cut surface) side of the GaN substrate as the nitride semiconductor
得られたGaN結晶の外観にはクラックや異常成長の発生した様子は無く、また、その上面にはピットなども見られなかった。また、その後の切断加工工程に於いても問題はなく、得られた窒化物半導体単結晶基板14としてのGaN基板の特性は、実施例5で作製した窒化物半導体単結晶基板12としてのGaN基板と同等かそれ以上であった。これにより、アズグロウン表面を有するGaN基板を種結晶として用いることが可能であることが確認できた。
There was no appearance of cracks or abnormal growth in the appearance of the obtained GaN crystal, and no pits were found on the upper surface. Further, there is no problem in the subsequent cutting process, and the characteristics of the obtained GaN substrate as the nitride semiconductor
以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。 Although the embodiments and examples of the present invention have been described above, the present invention is not limited to the above-described embodiments and examples, and various modifications can be made without departing from the spirit of the invention.
例えば、上記実施の形態の第二の窒化物半導体単結晶層5又は第三の窒化物半導体単結晶層11に替えて、デバイスを形成するための窒化物系半導体単結晶の多層構造をエピタキシャル成長させてもよい。
For example, instead of the second nitride semiconductor
また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 The embodiments and examples described above do not limit the invention according to the claims. It should be noted that not all combinations of features described in the embodiments and examples are necessarily essential to the means for solving the problems of the invention.
成長させる窒化物半導体単結晶中の歪みを緩和してクラックの発生を抑え、高品質の窒化物半導体単結晶基板を効率的に得ることのできる、窒化物半導体単結晶基板の製造方法を提供する。 Provided is a method for manufacturing a nitride semiconductor single crystal substrate that can alleviate strain in a nitride semiconductor single crystal to be grown and suppress the generation of cracks, thereby efficiently obtaining a high-quality nitride semiconductor single crystal substrate. .
1 異種基板
2 第一の窒化物半導体単結晶層
3 溝
4 HAZ(熱影響部)
5 第二の窒化物半導体単結晶層
6、7 窒化物半導体単結晶基板
10 テンプレート
11、13 第三の窒化物半導体単結晶層
12、14、15 窒化物半導体単結晶基板1
5 Second nitride semiconductor
Claims (16)
レーザー光の照射による前記第一の窒化物半導体単結晶層及び前記異種基板の溝加工により、前記テンプレートに複数の線状の溝を形成し、前記異種基板の溝加工と同時に、前記複数の線状の溝の内表面に、前記レーザー光の照射による熱により形成される領域であるHAZを形成する工程と、
前記複数の線状の溝が形成された前記テンプレート上に、第二の窒化物半導体単結晶層を成長させる工程と、
前記第二の窒化物半導体単結晶層から窒化物半導体単結晶基板を切り出す工程と、
を含む窒化物半導体単結晶基板の製造方法。Preparing a template in which a first nitride semiconductor single crystal layer is grown on a heterogeneous substrate;
A plurality of linear grooves are formed in the template by grooving the first nitride semiconductor single crystal layer and the dissimilar substrate by laser light irradiation, and the plurality of lines are formed simultaneously with the grooving of the dissimilar substrate. Forming HAZ, which is a region formed by heat by irradiation of the laser beam, on the inner surface of the groove,
Growing a second nitride semiconductor single crystal layer on the template in which the plurality of linear grooves are formed;
Cutting a nitride semiconductor single crystal substrate from the second nitride semiconductor single crystal layer;
A method for manufacturing a nitride semiconductor single crystal substrate including:
請求項1に記載の窒化物半導体単結晶基板の製造方法。The wavelength of the laser light is 300 nm or more,
The method for manufacturing a nitride semiconductor single crystal substrate according to claim 1.
請求項1又は2に記載の窒化物半導体単結晶基板の製造方法。The laser beam is a CW laser beam or a pulse laser beam having a pulse width of 1 nanosecond or more.
A method for producing a nitride semiconductor single crystal substrate according to claim 1 or 2.
請求項1〜3のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。The groove processing of the first nitride semiconductor single crystal layer, the groove processing of the dissimilar substrate, and the formation of the HAZ are continuously performed by one irradiation of the laser light, or are performed by a plurality of irradiations. Done
The manufacturing method of the nitride semiconductor single crystal substrate of any one of Claims 1-3.
請求項1〜4のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。The first nitride semiconductor single crystal layer is an Al x Ga (1-x) N (0 ≦ X ≦ 1) crystal grown by MOCVD or HVPE.
The manufacturing method of the nitride semiconductor single-crystal substrate of any one of Claims 1-4.
請求項1〜5のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。The second nitride semiconductor single crystal layer is an Al Y Ga (1-Y) N (0 ≦ Y ≦ 1) crystal grown by an HVPE method.
The manufacturing method of the nitride semiconductor single crystal substrate of any one of Claims 1-5.
請求項1〜6のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。The plurality of linear grooves have the same width on the lower surface of the first nitride semiconductor single crystal layer and the width on the upper surface of the heterogeneous substrate,
The manufacturing method of the nitride semiconductor single crystal substrate of any one of Claims 1-6.
前記異種基板内の前記複数の線状の溝の深さが200μm以下である、
請求項1〜7のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。The heterogeneous substrate is a sapphire substrate;
A depth of the plurality of linear grooves in the heterogeneous substrate is 200 μm or less;
The manufacturing method of the nitride semiconductor single crystal substrate of any one of Claims 1-7.
請求項1〜8のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。The width of the plurality of linear grooves on the upper surface of the first nitride semiconductor single crystal layer is 10 μm or more and 100 μm or less.
The manufacturing method of the nitride semiconductor single crystal substrate of any one of Claims 1-8.
前記複数の線状の溝が、前記窒化物半導体単結晶のa面又はm面と平行な直線状の溝であり、
前記の複数の線状の溝のパターンが、前記テンプレートの中心軸に対して3回又は6回の回転対称性を有する、
請求項1〜9のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。The upper surface of the first nitride semiconductor single crystal layer is a c-plane of the nitride semiconductor single crystal constituting the first nitride semiconductor single crystal layer or a plane inclined within 5 ° from the c-plane,
The plurality of linear grooves are linear grooves parallel to the a-plane or m-plane of the nitride semiconductor single crystal;
The plurality of linear groove patterns have a rotational symmetry of 3 or 6 times with respect to the central axis of the template.
The manufacturing method of the nitride semiconductor single crystal substrate of any one of Claims 1-9.
請求項1〜10のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。The plurality of linear grooves include linear grooves arranged at equal intervals parallel to each other, and the pitch of the linear grooves arranged at equal intervals parallel to each other is 100 μm or more and 10 mm or less.
The manufacturing method of the nitride semiconductor single crystal substrate of any one of Claims 1-10.
請求項1〜11のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。The first nitride semiconductor single crystal layer is partitioned into a plurality of equal areas by the plurality of linear grooves.
The manufacturing method of the nitride semiconductor single crystal substrate of any one of Claims 1-11.
請求項1〜12のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。Growing the second nitride semiconductor single crystal layer so as to be a continuous film covering the upper portions of the plurality of linear grooves;
The manufacturing method of the nitride semiconductor single crystal substrate of any one of Claims 1-12.
請求項1〜13のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。The second nitride semiconductor single crystal layer is grown in a state where irregularities corresponding to the shape of the region of the first nitride semiconductor single crystal layer partitioned by the plurality of linear grooves are left at the growth interface. Let
The method for manufacturing a nitride semiconductor single crystal substrate according to claim 1.
請求項1〜14のいずれか1項に記載の窒化物半導体単結晶基板の製造方法。Growing the first nitride semiconductor single crystal layer substantially undoped and growing the second nitride semiconductor single crystal layer by doping impurities;
The manufacturing method of the nitride semiconductor single crystal substrate of any one of Claims 1-14.
請求項15に記載の窒化物半導体単結晶基板の製造方法。Doping and growing the impurity having a concentration of 5 × 10 17 cm −3 or more,
The method for manufacturing a nitride semiconductor single crystal substrate according to claim 15.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/065940 WO2015193955A1 (en) | 2014-06-16 | 2014-06-16 | Method for manufacturing nitride semiconductor single crystal substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015193955A1 true JPWO2015193955A1 (en) | 2017-04-27 |
JP6326491B2 JP6326491B2 (en) | 2018-05-16 |
Family
ID=54934988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016528676A Expired - Fee Related JP6326491B2 (en) | 2014-06-16 | 2014-06-16 | Manufacturing method of nitride semiconductor single crystal substrate |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6326491B2 (en) |
WO (1) | WO2015193955A1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102506441B1 (en) | 2017-12-04 | 2023-03-06 | 삼성전자주식회사 | Fabrication method of semiconductor light emitting array and semiconductor light emitting array |
JPWO2020162346A1 (en) * | 2019-02-07 | 2021-12-09 | 古河機械金属株式会社 | Method for manufacturing group III nitride semiconductor substrate and group III nitride semiconductor substrate |
CN110190163B (en) * | 2019-05-24 | 2020-04-28 | 康佳集团股份有限公司 | Patterned substrate, epitaxial wafer, manufacturing method, storage medium and LED chip |
JP2020203818A (en) * | 2019-06-19 | 2020-12-24 | 国立大学法人山口大学 | MANUFACTURING METHOD OF LOW DISLOCATION AlN, AND SEED SUBSTRATE USED THEREFOR |
WO2021210397A1 (en) * | 2020-04-14 | 2021-10-21 | 学校法人関西学院 | Method for manufacturing semiconductor substrate, semiconductor substrate, and method for suppressing introduction of displacement to growth layer |
CN113035689A (en) * | 2021-02-26 | 2021-06-25 | 无锡吴越半导体有限公司 | Method for manufacturing gallium nitride single crystal substrate |
CN113345797A (en) * | 2021-05-31 | 2021-09-03 | 中国科学院半导体研究所 | Method for growing aluminum gallium nitrogen |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003124576A (en) * | 2001-10-10 | 2003-04-25 | Nichia Chem Ind Ltd | Nitride semiconductor substrate and its growing method |
WO2005106935A1 (en) * | 2004-04-28 | 2005-11-10 | Emd Corporation | Solid sample surface quality modification method, impurities activation method, and semiconductor device manufacturing method |
JP2006513122A (en) * | 2002-12-27 | 2006-04-20 | ゼネラル・エレクトリック・カンパニイ | Gallium nitride crystal, device based on homoepitaxial gallium nitride, and manufacturing method thereof |
JP2007314360A (en) * | 2006-05-23 | 2007-12-06 | Mitsubishi Cable Ind Ltd | Template substrate |
JP2011057479A (en) * | 2009-09-08 | 2011-03-24 | Panasonic Corp | Template, method for manufacturing the template, crystal grown by using the template, and method and apparatus for producing the crystal |
JP2011155164A (en) * | 2010-01-28 | 2011-08-11 | Toyota Central R&D Labs Inc | Nitride semiconductor device, and method of manufacturing the same |
JP2011195377A (en) * | 2010-03-19 | 2011-10-06 | Panasonic Corp | Method for producing group iii nitride crystal |
JP2013504865A (en) * | 2009-09-10 | 2013-02-07 | オプトガン オイ | Method for reducing internal mechanical stress in a semiconductor structure and semiconductor structure with low mechanical stress |
WO2013021606A1 (en) * | 2011-08-09 | 2013-02-14 | パナソニック株式会社 | Structure for growth of nitride semiconductor layer, stacked structure, nitride-based semiconductor element, light source, and manufacturing method for same |
WO2015159342A1 (en) * | 2014-04-14 | 2015-10-22 | 株式会社サイオクス | Nitride semiconductor single crystal substrate manufacturing method |
-
2014
- 2014-06-16 WO PCT/JP2014/065940 patent/WO2015193955A1/en active Application Filing
- 2014-06-16 JP JP2016528676A patent/JP6326491B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003124576A (en) * | 2001-10-10 | 2003-04-25 | Nichia Chem Ind Ltd | Nitride semiconductor substrate and its growing method |
JP2006513122A (en) * | 2002-12-27 | 2006-04-20 | ゼネラル・エレクトリック・カンパニイ | Gallium nitride crystal, device based on homoepitaxial gallium nitride, and manufacturing method thereof |
WO2005106935A1 (en) * | 2004-04-28 | 2005-11-10 | Emd Corporation | Solid sample surface quality modification method, impurities activation method, and semiconductor device manufacturing method |
JP2007314360A (en) * | 2006-05-23 | 2007-12-06 | Mitsubishi Cable Ind Ltd | Template substrate |
JP2011057479A (en) * | 2009-09-08 | 2011-03-24 | Panasonic Corp | Template, method for manufacturing the template, crystal grown by using the template, and method and apparatus for producing the crystal |
JP2013504865A (en) * | 2009-09-10 | 2013-02-07 | オプトガン オイ | Method for reducing internal mechanical stress in a semiconductor structure and semiconductor structure with low mechanical stress |
JP2011155164A (en) * | 2010-01-28 | 2011-08-11 | Toyota Central R&D Labs Inc | Nitride semiconductor device, and method of manufacturing the same |
JP2011195377A (en) * | 2010-03-19 | 2011-10-06 | Panasonic Corp | Method for producing group iii nitride crystal |
WO2013021606A1 (en) * | 2011-08-09 | 2013-02-14 | パナソニック株式会社 | Structure for growth of nitride semiconductor layer, stacked structure, nitride-based semiconductor element, light source, and manufacturing method for same |
WO2015159342A1 (en) * | 2014-04-14 | 2015-10-22 | 株式会社サイオクス | Nitride semiconductor single crystal substrate manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP6326491B2 (en) | 2018-05-16 |
WO2015193955A1 (en) | 2015-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6326491B2 (en) | Manufacturing method of nitride semiconductor single crystal substrate | |
JP6212203B2 (en) | Manufacturing method of nitride semiconductor single crystal substrate | |
TWI643985B (en) | GaN SUBSTRATE, METHOD FOR PRODUCING GaN SUBSTRATE, METHOD FOR PRODUCING GaN CRYSTAL, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE | |
US9127376B2 (en) | Method for manufacturing nitride semiconductor self-supporting substrate and nitride semiconductor self-supporting substrate | |
KR101895035B1 (en) | Group ⅲ nitride wafer and its production method | |
JP6405309B2 (en) | Group III-V substrate material having specific crystallographic characteristics and method of formation | |
JP5808208B2 (en) | Manufacturing method of nitride semiconductor substrate | |
CN1894093A (en) | Vicinal gallium nitride substrate for high quality homoepitaxy | |
JP6704387B2 (en) | Substrate for growing nitride semiconductor, method of manufacturing the same, semiconductor device, and method of manufacturing the same | |
JP6129784B2 (en) | Method for manufacturing group III nitride substrate | |
JP6365992B2 (en) | Group III nitride crystal manufacturing method and RAMO4 substrate | |
JP5420281B2 (en) | Method for producing group III nitride semiconductor single crystal and method for producing group III nitride semiconductor single crystal substrate | |
JP2008028259A (en) | Method for manufacturing monocrystal garium-nitride substrate | |
WO2020158571A1 (en) | Nitride semiconductor substrate, laminated structure, and method for manufacturing nitride semiconductor substrate | |
JP4914299B2 (en) | Method for producing group III nitride crystal | |
JP5446945B2 (en) | Nitride semiconductor single crystal and method for manufacturing nitride semiconductor substrate | |
JP5120285B2 (en) | III-V nitride semiconductor free-standing substrate manufacturing method | |
US20170278754A1 (en) | Method for producing group iii nitride crystal, and ramo4 substrate | |
JP2021147264A (en) | Manufacturing method of nitride crystal substrate, manufacturing method of laminated structure, and nitride crystal substrate and laminated structure | |
JP2003277194A (en) | Single crystal sapphire substrate and method for producing the same | |
JP2016074553A (en) | Method for manufacturing group iii nitride semiconductor single crystal substrate | |
JP2005251961A (en) | Group iii nitride single crystal wafer and method for manufacturing semiconductor device using same | |
JP5328682B2 (en) | Method for producing group III nitride crystal and method for producing group III nitride semiconductor substrate | |
JP2006165070A (en) | Manufacturing method of nitride semiconductor crystal | |
JP2004035360A (en) | GaN SINGLE CRYSTAL SUBSTRATE, NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, AND ITS MANUFACTURING METHOD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171030 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20171030 |
|
TRDD | Decision of grant or rejection written | ||
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6326491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |