JPWO2015155850A1 - 入出力装置及び方法 - Google Patents

入出力装置及び方法 Download PDF

Info

Publication number
JPWO2015155850A1
JPWO2015155850A1 JP2016512526A JP2016512526A JPWO2015155850A1 JP WO2015155850 A1 JPWO2015155850 A1 JP WO2015155850A1 JP 2016512526 A JP2016512526 A JP 2016512526A JP 2016512526 A JP2016512526 A JP 2016512526A JP WO2015155850 A1 JPWO2015155850 A1 JP WO2015155850A1
Authority
JP
Japan
Prior art keywords
transfer
data
instruction
dma
completed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016512526A
Other languages
English (en)
Inventor
丸山　貴史
貴史 丸山
恵 長谷川
恵 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2015155850A1 publication Critical patent/JPWO2015155850A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Abstract

入出力装置は、指示部と実行部とを有し、指示部は、メインメモリとバッファメモリとの間における複数のデータブロックの各々についての転送を指示し、実行部は、指示部からの転送指示に係る１のデータブロックについての転送を実行し、転送完了後、その１のデータブロックに係る完了情報を指示部へ通知するにあたり、複数のデータブロックの転送の進捗状況を管理する管理情報に基づいて、複数のデータブロックの全ての転送が完了したか否かを判定し、全ての転送が完了したと判定した場合、全ての転送が完了した旨を示す全完了情報を指示部へ通知する。

Description

本発明は、概して、データの入出力の技術に関する。
計算機が通信ネットワークを介してストレージ装置などにアクセスする場合、計算機内のバス通信に係るプロトコルと、通信ネットワークに係るプロトコルとが異なり得る。このような異なるプロトコルを変換する入出力装置の一つとしてＨＢＡ（Ｈｏｓｔ Ｂｕｓ Ａｄａｐｔｅｒ）が知られている（特許文献１）。
特開２０１２−１５０６２３号公報
通常、通信ネットワークに係るプロトコルに従う１フレームのサイズは、バス通信に係るプロトコルに従う１データブロックのサイズよりも大きい。そこで、ＨＢＡは、計算機のメインメモリに格納されている複数のデータブロックを１フレームに格納して通信ネットワークに送信し、又は、通信ネットワークから受信した１フレームから複数のデータブロックを抽出して計算機のメインメモリに格納する。このとき、ＨＢＡは、計算機のメインメモリと、フレームが格納されるバッファメモリとの間でデータ転送を行う。
計算機内のバス通信及び通信ネットワークの高速化に伴い、ＨＢＡに関する処理の高速化が求められているところ、上述のデータ転送も高速化する必要がある。
そこで、本発明の目的は、入出力装置の処理を高速化することにある。また、本発明の別の目的は、計算機内のメインメモリと、入出力装置内のバッファメモリとの間のデータ転送を高速化することにある。
一実施形態に係る入出力装置は、指示部と実行部とを有する。指示部は、メインメモリに格納されているデータを複数のデータブロックに分割してバッファメモリへ転送する場合、又は、バッファメモリに格納されているデータを複数のデータブロックに分割してメインメモリへ転送する場合、複数のデータブロックの各々のデータブロックについての転送を指示する。実行部は、指示部からの転送指示に係るデータブロックについての転送を実行し、転送完了後、このデータブロックの転送が完了した旨を示す完了情報を指示部へ通知する。さらに、実行部は、複数のデータブロックの転送の進捗状況を管理する転送管理情報に基づいて、複数のデータブロックの全ての転送が完了したか否かを判定し、全ての転送が完了したと判定した場合、その複数のデータブロックの全ての転送が完了した旨を示す全完了情報を指示部へ通知する。
入出力装置は、入出力データを変換する変換アダプタ、若しくは、他のネットワーク機器又はストレージ機器とホスト計算機とを接続するホストバスアダプタなどであってもよい。
本発明によれば、入出力装置の処理を高速化することができる。また、本発明によれば、計算機内のメインメモリと、入出力装置内のバッファメモリとの間のデータ転送を高速化することができる。
一実施例に係る計算機の構成例を示す。 一比較例に係るＨＢＡがフレームを送信する処理を示すシーケンスチャートである。 一比較例に係るＨＢＡがフレームを受信する処理を示すシーケンスチャートである。 送信バッファ管理テーブルの構成例を示す。 受信バッファ管理テーブルの構成例を示す。 送信データ管理テーブルの構成例を示す。 受信データ管理テーブルの構成例を示す。 ＨＢＡからストレージ装置へフレームを送信する処理例を表すシーケンスチャートである。 ＨＢＡがストレージ装置からフレームを受信する処理例を表すシーケンスチャートである。
以下、実施形態を説明する。なお、以後の説明では、「×××テーブル」等の表現にて情報を説明することがあるが、これら情報はテーブル等のデータ構造以外で表現されていてもよい。そのため、データ構造に依存しないことを示すために「×××テーブル」等について「×××情報」と呼ぶことがある。また、各情報の内容を説明する際に、「番号」、「名称」という表現の識別情報が採用されるが、他種の識別情報が使用されてよい。
図１は、本実施例に係る計算機１０の構成例を示す。
計算機１０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１と、メインメモリ１３と、ホストブリッジ１１２と、ＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）バス１０５と、ＨＢＡ１０６とを有する。ホストブリッジ１１２には、ＣＰＵ１１とメインメモリ１３とＰＣＩｅバス１０５とが接続されている。内部バスの一種であるＰＣＩｅバス１０５には、ＨＢＡ１０６とホストブリッジ１１２とが接続されている。ＨＢＡ１０６とストレージ装置１１３とは、通信ネットワークの一種であるＳＡＮ（Ｓｔｏｒａｇｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）で接続されている。すなわち、ＨＢＡ１０６は、計算機１０を、Ｆｉｂｒｅ Ｃｈａｎｎｅｌに接続するためのデバイスである。
ＨＢＡ１０６は、ＬＳＩ１０４と記憶デバイス１０８とを有し、計算機１０内のＰＣＩｅバス１０５を伝送するデータと、ＳＡＮを伝送するデータと、を制御する。ＬＳＩ１０４ではＦＷ１０７が実行され、ＨＢＡ１０６の有する様々な機能が実現される。
ＨＢＡ１０６は、ＰＣＩｅに係るプロトコルに従ってメインメモリ１３からデータブロックをリードし、そのデータブロックをＳＡＮに係るプロトコルに従うフレームに変換し、そのフレームをストレージ装置１１３へ送信する機能を有する。このとき、ＨＢＡ１０６は、メインメモリ１３からリードしたデータブロックをいったん記憶デバイス１０８内の送信バッファ１０９に格納し、ＳＡＮに係るプロトコルに従うフレームに変換する。
ＨＢＡ１０６は、ストレージ装置１１３からＳＡＮに係るプロトコルに従うフレームを受信し、そのフレームをＰＣＩｅに係るプロトコルに従うデータブロックに変換し、そのデータブロックをメインメモリ１３にライトする機能を有する。このとき、ＨＢＡ１０６は、ストレージ装置１１３から受信したフレームをいったん記憶デバイス１０８内の受信バッファ１１０に格納し、ＰＣＩｅに係るプロトコルに従うデータブロックに変換する。
計算機１０内のＣＰＵ１１では、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）１００が実行される。ＯＳ１００上では、アプリケーションプログラム１０１と、ＨＢＡドライバ１０２とが実行される。
アプリケーションプログラム１０１がストレージ装置１１３へデータを送信する場合、ＯＳ１００は、送信データをメインメモリ１３に格納する。そして、ＨＢＡドライバ１０２は、ＨＢＡ１０６に対して、メインメモリ１３に格納されている送信データを送信バッファ１０９へＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送する旨指示する。ＨＢＡ１０６は、その指示を受けて、上述のように、メインメモリ１３から送信データを構成する複数のデータブロックをリードし、そのデータブロックを送信バッファ１０９へＤＭＡ転送する。
アプリケーションプログラム１０１がストレージ装置１１３からデータを受信する場合、ＨＢＡドライバ１０２は、ＨＢＡ１０６に対して、受信バッファ１１０のフレームに格納されている受信データをメインメモリ１３へＤＭＡ転送する旨指示する。ＨＢＡ１０６は、その指示を受けて、上述のように、受信バッファ１１０から受信データを構成する複数のデータブロックをリードし、そのリードしたデータブロックをメインメモリ１３へＤＭＡ転送する。そして、ＯＳ１００は、メインメモリ１３に転送された受信データを、アプリケーションプログラム１０１に提供する。
以下、ＨＢＡ１０６において、ＤＭＡ転送を指示する機能を「指示部２０１」、ＤＭＡ転送を実行する機能を「実行部２０２」と表現して説明する。指示部２０１は、ＬＳＩ１０４のＦＷ１０７又はＬＳＩ１０４の所定の論理回路によって実現されてよい。実行部２０２の機能は、ＬＳＩ１０４は、ＬＳＩ１０４のＦＷ１０７又はＬＳＩ１０４の所定の論理回路によって実現されてよい。
以下、本実施例の特徴を理解し易くするため、まず、図２を参照しながら一比較例に係るＨＢＡにおけるフレーム送信時の処理を説明し、また、図３を参照しながら一比較例に係るＨＢＡにおけるフレーム受信時の処理を説明する。
図２は、一比較例に係るＨＢＡにおけるフレーム送信時の処理を示すシーケンスチャートである。
指示部は、実行部に対して、送信バッファの確保を要求する（Ｓ４００）。
送信バッファの確保要求を受けた実行部は、未使用の送信バッファの１つを確保する（Ｓ４０１）。ここで、実行部は、送信バッファ番号「０」の送信バッファ（「送信バッファ＃０」と表現する）を確保したとする。実行部は、送信バッファ＃０の確保完了を指示部へ通知する（Ｓ４０２）。
送信バッファ＃０の確保完了の通知を受けた指示部は、送信用のフレームヘッダを生成する。そして、指示部は、その生成した送信用のフレームヘッダを、送信バッファ番号＃０にライトする（Ｓ４０３）。送信用のフレームヘッダには、送信元のアドレス及び宛先のアドレスなどが含まれている。
指示部は、実行部に対して、１回目のＤＭＡ転送に係るデータブロック情報を通知する（Ｓ４０４）。このデータブロック情報には、例えば、１回目のＤＭＡ転送に係る、データブロックのサイズ、データブロックのリード先となるメインメモリのアドレス（「リード先メモリアドレス」という）、及び、データブロックのライト先となる送信バッファ番号（ここでは「０」となる）などが含まれる。
そして、指示部は、実行部に対して、Ｓ４０４で通知したデータブロック情報に基づくＤＭＡ転送を指示する（Ｓ４０５）。
Ｓ４０５のＤＭＡ転送の指示を受けた実行部は、ＤＭＡエンジンを用いて、Ｓ４０４で通知されたデータブロック情報に基づくＤＭＡ転送を実行する（Ｓ４０６）。つまり、ＤＭＡエンジンは、データブロック情報に含まれるリード先メモリアドレスから、データブロックのサイズ分のデータブロックをリードし、そのデータブロックを送信バッファ＃０へライトする。このＤＭＡ転送の完了後、実行部は、指示部に対して、ＤＭＡ転送完了を通知する（Ｓ４０７）。
ＤＭＡ転送完了の通知を受けた指示部は、フレームに格納する送信データのサイズから、Ｓ４０６によりＤＭＡ転送したデータブロックのサイズ（Ｓ４０４で通知したデータブロックのサイズ）を減算し、残りのデータのサイズを算出する。そして、指示部は、「残りのデータのサイズ≦０」であるか否かを判定する（Ｓ４０８）。つまり、ＤＭＡ転送すべきデータブロックが残っているか否かを判定する。
「残りのデータのサイズ＞０」である場合（Ｓ４０８：ＮＯ）、指示部は、実行部に対して、２回目のＤＭＡ転送に係るデータブロック情報を通知する（Ｓ４０９）。このデータブロック情報には、２回目のＤＭＡ転送に係る、データブロックのサイズ、リード先メモリアドレス、及び送信バッファ番号「０」が含まれる。
そして、指示部は、実行部に対して、Ｓ４０９で通知したデータブロック情報に基づくＤＭＡ転送を指示する（Ｓ４１０）。
Ｓ４１０のＤＭＡ転送の指示を受けた実行部は、ＤＭＡエンジンを用いて、Ｓ４０９で通知されたデータブロック情報に基づくＤＭＡ転送を実行する（Ｓ４１２）。このＤＭＡ転送の完了後、実行部は、指示部に、ＤＭＡ転送完了を通知する（Ｓ４１３）。
ＤＭＡ転送完了通知を受けた指示部は、上記の残りのデータのサイズから、Ｓ４１０によりＤＭＡ転送したデータブロックのサイズ（Ｓ４０９で通知したデータブロックのサイズ）を減算し、新たに残りのデータのサイズを算出する。そして、指示部２０１は、Ｓ４０８と同様、「残りのデータのサイズ≦０」であるか否かを判定する（Ｓ４１４）。
「残りのデータのサイズ≦０」である場合（Ｓ４１４：ＹＥＳ）、指示部は、実行部に対して、送信バッファ＃０におけるフレームの送信を指示する（Ｓ４１５）。フレームの送信指示を受けた実行部は、送信バッファ＃０に格納されたフレームヘッダ及び複数のデータブロックを含むフレームを、ストレージ装置１１３へ送信する（Ｓ４１６）。
このようにして一比較例に係るＨＢＡは、メインメモリの送信データからフレームを構成し、そのフレームをストレージ装置へ送信する。
図３は、一比較例に係るＨＢＡにおけるフレーム受信時の処理を示すシーケンスチャートである。
実行部は、ストレージ装置からフレームを受信すると、フレームを受信した旨及びそのフレームを格納した受信バッファの受信バッファ番号を、指示部へ通知する（Ｓ５００）。ここで、実行部は、受信バッファ番号「１」の受信バッファ（「受信バッファ＃１」と表現する）にフレームを格納したとする。
フレームの受信通知を受けた指示部は、受信バッファ＃１からフレームヘッダをリードする（Ｓ５０１）。そして、指示部は、このリードしたフレームヘッダの情報に基づき、１回目のＤＭＡ転送に係るデータブロック情報を生成する。このデータブロック情報には、１回目のＤＭＡ転送に係る、データブロックのサイズ、データブロックのライト先となるメインメモリのアドレス（「ライト先メモリアドレス」という）、データブロックのリード先となる受信バッファ番号（ここでは「１」となる）が含まれる。
指示部は、実行部に対して、この１回目のＤＭＡ転送に係るデータブロック情報を通知する（Ｓ５０２）。そして、指示部は、実行部に対して、Ｓ５０２で通知したデータブロック情報に基づくＤＭＡ転送を指示する（Ｓ５０３）。
Ｓ５０３のＤＭＡ転送の指示を受けた実行部は、ＤＭＡエンジンを用いて、Ｓ５０２で通知されたデータブロック情報に基づくＤＭＡ転送を実行する（Ｓ５０４）。つまり、ＤＭＡエンジンは、受信バッファ＃１から、データブロックのサイズ分のデータブロックをリードし、そのデータブロックをメインメモリのライト先メモリアドレスへライトする。このＤＭＡ転送の完了後、実行部は、指示部に対して、ＤＭＡ転送完了を通知する（Ｓ５０５）。
ＤＭＡ転送完了の通知を受けた指示部は、フレームに格納されている受信データのサイズから、Ｓ５０４によりＤＭＡ転送したデータブロックのサイズ（Ｓ５０２で通知したデータブロックのサイズ）を減算し、残りのデータのサイズを算出する。そして、指示部は、「残りのデータのサイズ≦０」であるか否かを判定する（Ｓ５０６）。つまり、ＤＭＡ転送すべきデータブロックが残っているか否かを判定する。
「残りのデータのサイズ＞０」である場合（Ｓ５０６：ＮＯ）、指示部は、実行部に対して、２回目のＤＭＡ転送に係るデータブロック情報を通知する（Ｓ５０７）。このデータブロック情報には、２回目のＤＭＡ転送に係る、データブロックのサイズ、ライト先メモリアドレス、及び受信バッファ番号「１」が含まれる。
そして、指示部は、実行部に対して、Ｓ５０７で通知したデータブロック情報に基づくＤＭＡ転送を指示する（Ｓ５０８）。
Ｓ５０８のＤＭＡ転送の指示を受けた実行部は、ＤＭＡエンジンを用いて、Ｓ５０７で通知されたデータブロック情報に基づくＤＭＡ転送を実行する（Ｓ５０９）。このＤＭＡ転送の完了後、実行部は、指示部に対して、ＤＭＡ転送完了を通知する（Ｓ５１０）。
ＤＭＡ転送完了の通知を受けた指示部は、上記の残りの受信データのサイズから、Ｓ５０９によりＤＭＡ転送したデータブロックのサイズ（Ｓ５０７で通知したデータブロックのサイズ）を減算し、新たに残りのデータのサイズを算出する。そして、指示部は、Ｓ５０６と同様、「残りのデータのサイズ≦０」であるか否かを判定する（Ｓ５１１）。
「残りのデータのサイズ≦０」である場合（Ｓ５１１：ＹＥＳ）、指示部は、実行部に対して、受信バッファ＃１の解放を指示する（Ｓ５１２）。受信バッファ＃１の解放指示を受けた実行部は、受信バッファ＃１を解放する（Ｓ５１３）。
このようにして一比較例に係るＨＢＡは、受信したフレームから受信データを抽出し、メインメモリに格納する。
図２に示す一比較例に係るＨＢＡの場合、指示部は、ＤＭＡ転送を指示した後（Ｓ４０５）、ＤＭＡ転送完了の通知を受けてから（Ｓ４０７）、次のＤＭＡ転送を指示する（Ｓ４１０）。すなわち、ＨＢＡは、１つのＤＭＡ転送が完了するまで、次のＤＭＡ転送を実行することができない。したがって、フレームに格納すべき送信データを１回のＤＭＡ転送で送信バッファへ転送できない場合（つまり、複数回のＤＭＡ転送が必要な場合）、指示部において待ち時間が発生してしまう。これは、ＨＢＡの性能低下につながる。
図３に示す一比較例に係るＨＢＡの場合も同様に、指示部は、ＤＭＡ転送を指示した後（Ｓ５０３）、ＤＭＡ転送完了の通知を受けてから（Ｓ５０５）、次のＤＭＡ転送を指示する（Ｓ５０８）。すなわち、ＨＢＡは、１つのＤＭＡ転送が完了するまで、次のＤＭＡ転送を実行することができない。したがって、フレームから抽出すべき受信データを１回のＤＭＡ転送でメインメモリへ転送できない場合（つまり、複数回のＤＭＡ転送が必要な場合）、指示部において待ち時間が発生してしまう。これも、ＨＢＡの性能低下につながる。
以下、このような課題を解決するＨＢＡ１０６の実施例について、図面を参照しながら説明する。
ＨＢＡ１０６は、送信バッファ管理テーブル３００と、受信バッファ管理テーブル３２０と、送信データ管理テーブル３４０と、受信データ管理テーブル３６０とを有する。これらのテーブルは、記憶デバイス１０８に保持されてもよいし、ＬＳＩ１０４のレジスタとして保持されてもよい。ＨＢＡ１０６は、記憶デバイス１０８に、複数の送信バッファ１０９及び複数の受信バッファ１１０を有する。
図４は、送信バッファ管理テーブル３００の構成例を示す。
送信バッファ管理テーブル３００は、送信バッファ１０９に関する情報を有する送信バッファ情報を、レコードとして管理する。送信バッファ管理テーブル３００は、送信バッファ番号のフィールド３０１と、最終指示フラグのフィールド３０２と、ＤＭＡステータスのフィールド３０３と、を有する。
送信バッファ番号のフィールド３０１には、送信バッファ１０９を識別する番号が格納される。
最終指示フラグのフィールド３０２には、送信バッファ番号に係る送信バッファ１０９に対する最終のＤＭＡ転送の指示を受けたか否かを示すフラグが格納される。例えば、最終のＤＭＡ転送の指示を受ける前のフラグを「未」とし、最終のＤＭＡ転送の指示を受けた後のフラグを「済」とする。
ＤＭＡステータスのフィールド３０３は、ＤＭＡチャネル毎のフィールド３０４を有する。ＤＭＡチャネルのフィールド３０４には、そのＤＭＡチャネルを用いて実行されるＤＭＡ転送の進捗状況に関する情報が格納される。例えば、ＤＭＡチャネルのフィールド３０４には、そのＤＭＡチャネルを用いて実行されるＤＭＡ転送が、複数回のＤＭＡ転送の内の何番目に該当するのかを示す番号、及びそのＤＭＡ転送が完了したか否かを示すフラグが格納される。例えば、ＤＭＡ転送が完了する前のフラグを「未」とし、ＤＭＡ転送が完了した後のフラグを「済」とする。
送信バッファ管理テーブル３００におけるレコード３１０ａは、送信バッファ＃０に対するＤＭＡ転送は、最終のＤＭＡ転送指示を受けた後の状態であり（フィールド３０２）、ＤＭＡチャネル「０」（「ＤＭＡ＃０」と表現する）を用いた１番目のＤＭＡ転送（「ＤＭＡ＃０転送」と表現する）及び２番目のＤＭＡ＃１転送の何れも完了していることを表す（フィールド３０４）。
送信バッファ管理テーブル３００におけるレコード３１０ｂは、送信バッファ＃１に対するＤＭＡ転送は、最終のＤＭＡ転送指示を受ける前の状態であり（フィールド３０２参照）、１番目のＤＭＡ＃１転送は完了しているが、２番目のＤＭＡ＃２転送及び３番目のＤＭＡ＃３転送は何れも未完了であることを表す（フィールド３０４）。
すなわち、送信バッファ管理テーブル３００は、複数の送信バッファの各々について、その送信バッファに対するＤＭＡ転送に使用されている複数のＤＭＡチャネルと、その使用されている複数のＤＭＡチャネルのそれぞれにおけるＤＭＡ転送の進捗状況と、を管理するための情報を有する。さらに、送信バッファ管理テーブル３００は、その送信バッファに対する最終のＤＭＡ転送指示を実行部２０２が受けたか否かを管理するための情報を有してもよい。
図５は、受信バッファ管理テーブル３２０の構成例を示す。
受信バッファ管理テーブル３２０は、受信バッファ１１０に関する情報を有する受信バッファ情報を、レコードとして管理する。受信バッファ管理テーブル３２０は、受信バッファ番号のフィールド３２１と、最終指示フラグのフィールド３２２と、ＤＭＡステータスのフィールド３２３と、を有する。
受信バッファ番号のフィールド３２１には、受信バッファ１１０を識別する番号が格納される。
最終指示フラグのフィールド３２２には、受信バッファ番号に係る受信バッファ１１０に対する最終のＤＭＡ転送の指示を受けたか否かを示すフラグが格納される。例えば、最終のＤＭＡ転送の指示を受ける前のフラグを「未」とし、最終のＤＭＡ転送の指示を受けた後のフラグを「済」とする。
ＤＭＡステータスのフィールド３２３及びＤＭＡチャネルのフィールド３２４には、図４におけるＤＭＡステータスのフィールド３０３及びＤＭＡチャネルのフィールド３０４と同様の情報が格納される。
受信バッファ管理テーブル３２０におけるレコード３３０ａは、受信バッファ＃１に対するＤＭＡ転送は、最終のＤＭＡ転送指示を受けた後の状態であり（フィールド３２２）、１番目のＤＭＡ＃０転送及び２番目のＤＭＡ＃１転送は完了しているが、３番目のＤＭＡ＃２転送は未完了であることを表す（フィールド３２４）。
すなわち、受信バッファ管理テーブル３２０は、複数の受信バッファの各々について、その受信バッファからのＤＭＡ転送に使用されている複数のＤＭＡチャネルと、その使用されている複数のＤＭＡチャネルのそれぞれにおけるＤＭＡ転送の進捗状況と、を管理するための情報を有する。さらに、受信バッファ管理テーブル３２０は、その受信バッファからの最終のＤＭＡ転送指示を実行部２０２が受けたか否かを管理するための情報を有してもよい。
図６は、送信データ管理テーブル３４０の構成例を示す。
送信データ管理テーブル３４０は、送信データに関する情報を有する送信データ情報を、レコードとして管理する。送信データ管理テーブル３４０は、送信データ番号のフィールド３４１と、データサイズのフィールド３４２と、メモリアドレスのフィールド３４３と、送信バッファ番号のフィールド３４４と、完了フラグのフィールド３４５と、フレーム送信用情報のフィールド３４６とを有する。
送信データ番号のフィールド３４１には、送信データを識別する番号が格納される。ここで、送信データは、フレームに格納されるべき全てのデータブロックの集合体を意味する。
データサイズのフィールド３４２には、送信データのサイズが格納される。すなわち、このデータサイズは、フレームに格納されるべき全てのデータブロックの集合体のサイズである。
メモリアドレスのフィールド３４３には、送信データが格納されているメインメモリ１３の先頭アドレスが格納される。
送信バッファ番号のフィールド３４４には、送信バッファ１０９を識別する送信バッファ番号が格納される。この送信バッファ番号と、送信バッファ管理テーブル３００の送信バッファ番号のフィールド３０１に格納される送信バッファ番号とは対応関係を有する。
完了フラグのフィールド３４５には、送信データの送信バッファ１０９への格納が全て完了したか否かを示す完了フラグが格納される。例えば、完了フラグが「済」の場合、送信データの送信バッファ１０９への格納が全て完了したことを示し、完了フラグが「未」の場合、送信データの送信バッファ１０９への格納が未完了であることを示す。
フレーム送信用情報のフィールド３４６には、送信用のフレームヘッダの生成に用いられるフレーム送信用情報が格納される。例えば、フレーム送信用情報は、ＳＡＳに係るプロトコルに従う宛先ポートＩＤ及び送信元ポートＩＤなどを有する。
送信データ管理テーブル３４０におけるレコード３５０は、送信データ番号「Ｓ０」に対応する送信データ（「送信データＳ０」と表現する）は、メインメモリ１３の先頭アドレス「０ｘ００２０００００」から「１０２４Ｂｙｔｅ」の領域に格納されていることを表す（フィールド３４１、３４２、３４３）。そして、レコード３５０は、この送信データＳ０が、送信バッファ＃０（フィールド３４４）に全て格納済み（フィールド３４５）であることを表す。また、レコード３５０は、この送信データＳ０が、フレームに格納されて宛先Ｂ（フィールド３４６）へ送信されることを表す。
図７は、受信データ管理テーブル３６０の構成例を示す。
受信データ管理テーブル３６０は、受信データに関する情報を有する受信データ情報を、レコードとして管理する。受信データ管理テーブル３６０は、受信データ番号のフィールド３６１と、データサイズのフィールド３６２と、メモリアドレスのフィールド３６３と、受信バッファ番号のフィールド３６４と、完了フラグのフィールド３６５と、フレーム受信用情報のフィールド３６６とを有する。
受信データ番号のフィールド３６１には、受信したフレームに格納されている受信データを識別する番号が格納される。ここで、受信データは、フレームに格納されている全てのデータブロックの集合体を意味する。
データサイズのフィールド３６２には、受信データのサイズが格納される。
メモリアドレスのフィールド３６３には、受信データの格納先となるメインメモリ１３の先頭アドレスが格納される。
受信バッファ番号のフィールド３６４には、受信バッファ１１０を識別する受信バッファ番号が格納される。この受信バッファ番号は、受信バッファ管理テーブル３２０の受信バッファ番号のフィールド３２１の受信バッファ番号と対応関係を有する。
完了フラグのフィールド３６５には、受信データのメインメモリ１３への格納が全て完了したか否かを示す完了フラグが格納される。例えば、完了フラグが「済」の場合、受信データのメインメモリ１３への格納が全て完了したことを示し、完了フラグが「未」の場合、受信データのメインメモリ１３への格納が未完了であることを示す。
フレーム受信用情報のフィールド３６６には、受信したフレームヘッダから取得したフレーム受信用情報が格納される。例えば、フレーム受信用情報は、上記のフレーム送信用情報と同様、ＳＡＳに係るプロトコルに従う宛先ポートＩＤ及び送信元ポートのＩＤなどを有する。
受信データ管理テーブル３６０におけるレコード３７０は、受信データ番号「Ｒ０」に対応する受信データ（「受信データＲ０」と表現する）は、データサイズが「２５６Ｂｙｔｅ」であり、メインメモリ１３の先頭アドレス「０ｘ００２０００００」からライトされるべきものであることを表す。そして、レコード３７０は、この受信データＲ０は、送信元Ｂ（フィールド３６６）から受信したものであり、受信バッファ＃０（フィールド３６４）に格納されていることを表す。そして、レコード３７０は、この受信データＲ０は、全てメインメモリ１３に格納済み（フィールド３６５）であることを表す。
図８は、本実施例に係るＨＢＡ１０６からストレージ装置１１３へフレームを送信する処理例を表すシーケンスチャートである。以下、送信データ管理テーブル３４０における送信データＳ０を、フレームに格納して送信する処理について説明する。
指示部２０１は、実行部２０２に対して、送信バッファ１０９の確保を要求する（Ｓ２００）。
送信バッファ１０９の確保要求を受けた実行部２０２は、未使用の送信バッファ１０９の１つを確保する（Ｓ２０１）。ここでは、実行部２０２は、送信バッファ＃０を確保したとする。実行部２０２は、指示部２０１に対して、送信バッファ＃０の確保完了を通知する（Ｓ２０２）。この完了通知には、確保した送信バッファ番号が含まれてよい。実行部２０２は、送信バッファ管理テーブル３００において、送信バッファ＃０のレコードにおける最終指示フラグを「未」に変更する（Ｓ２０３）。
送信バッファ＃０の確保完了の通知を受けた指示部２０１は、送信データ管理テーブル３４０において、送信データＳ０に係るレコード３５０から、フレーム送信用情報を取得する。指示部２０１は、その取得したフレーム送信用情報に基づき、送信用のフレームヘッダを生成する。指示部２０１は、その生成した送信用のフレームヘッダを、送信バッファ＃０にライトする（Ｓ２０４）。
指示部２０１は、送信データ管理テーブル３４０において、送信データＳ０に係るレコード３５０から、データサイズ、メモリアドレス及び送信バッファ番号を取得する。指示部２０１は、この取得したデータサイズ、メモリアドレス及び送信バッファ番号に基づき、１番目のＤＭＡ転送に係るデータブロック情報を生成する。指示部２０１は、この１番目のＤＭＡ転送に係るデータブロック情報を、実行部２０２へ通知する（Ｓ２０５）。このデータブロック情報には、１番目のＤＭＡ転送に係るデータブロックのサイズと、メインメモリ１３におけるそのデータブロックのリード先の先頭アドレスと、そのデータブロックの転送先の送信バッファ番号とが含まれてよい。
指示部２０１は、初回、フレームに格納する送信データのデータサイズ（フィールド３４２）から、Ｓ２０５で通知したデータブロックのサイズを減算し、残りのデータのサイズを算出する。指示部２０１は、「残りのデータのサイズ≦０」であるか否かを判定する（Ｓ２０６）。つまり、指示部２０１は、この１番目のＤＭＡ転送の指示が最終となるか否かを判定する。
「残りのデータのサイズ＞０」である場合、すなわち、このＤＭＡ転送指示が最終でない場合（Ｓ２０６：ＮＯ）、指示部２０１は、実行部２０２に対して、このＤＭＡ転送の指示が最終で或る旨を示す最終フラグを含めずにＤＭＡ転送を指示する（Ｓ２０７）。この後もＤＭＡ転送指示が続くからである。なお、このＤＭＡ転送指示は、Ｓ２０５で通知した１番目のデータブロック情報に対応するものである。
指示部２０１は、２番目のＤＭＡ転送に係るデータブロック情報を生成し、実行部２０２へ通知する（Ｓ２０８）。このデータブロック情報には、２番目のＤＭＡ転送に係るデータブロックのサイズと、メインメモリ１３におけるそのデータブロックのリード先の先頭アドレスと、そのデータブロックの転送先の送信バッファ番号とが含まれてよい。
指示部２０１は、Ｓ２０６において算出した残りのデータのサイズから、Ｓ２０８で通知したデータブロックのサイズを減算し、新たに残りのデータのサイズを算出する。指示部２０１は、Ｓ２０６と同様、「残りのデータのサイズ≦０」であるか否かを判定する（Ｓ２０９）。つまり、この２番目のＤＭＡ転送の指示が最終となるか否かを判定する。
「残りのデータのサイズ≦０」である場合、すなわち、このＤＭＡ転送指示が最終である場合（Ｓ２０９：ＹＥＳ）、指示部２０１は、実行部２０２に対して、最終フラグを含めてＤＭＡ転送を指示する（Ｓ２１０）。このＤＭＡ転送指示が最終となるからである。なお、このＤＭＡ転送指示は、Ｓ２０８で通知した２番目のデータブロック情報に対応するものである。
一方、実行部２０２は、Ｓ２０７で１番目のＤＭＡ転送指示を受けると、Ｓ２０５で通知されたデータブロック情報に基づき、送信バッファ管理テーブル３００から、送信バッファ＃０のレコード３１０ａを見つける。実行部２０２は、未使用のＤＭＡチャネルを確保する。例えば、実行部２０２は、ＤＭＡ＃０を確保する。実行部２０２は、送信バッファ＃０のレコード３１０ａのＤＭＡ＃０を「１（未）」に変更する。
実行部２０２は、ＤＭＡ＃０を用いて、Ｓ２０５で通知されたデータブロック情報に基づくＤＭＡ転送を実行する（Ｓ２３０）。すなわち、ＤＭＡエンジンは、メインメモリ１３の１番目のデータブロックを、ＤＭＡ＃０を通じて、送信バッファ＃０へ転送する。このＤＭＡ＃０を用いたＤＭＡ転送を「ＤＭＡ＃０転送」と表現する。
ＤＭＡ＃０転送完了後、実行部２０２は、送信バッファ管理テーブル３００において、送信バッファ＃０のレコード３１０ａのＤＭＡ＃０を「１（済）」に変更する。
実行部２０２は、送信バッファ管理テーブル３００の送信バッファ＃０のレコード３１０ａにおいて、最終指示フラグが「済」であり、且つ、使用されているＤＭＡチャネル（ＤＭＡ＃０）の何れもが「済」であるか否かを判定する（Ｓ２３１）。
例えば、最終指示フラグが「未」の場合（Ｓ２３１：ＮＯ）、実行部２０２は、指示部２０１に対して、フレームに格納すべき全てのデータブロックのＤＭＡ転送が完了した旨を示す全完了フラグを含めずにＤＭＡ転送完了を通知する（Ｓ２３２）。なお、このＤＭＡ転送完了通知は、Ｓ２０７の１番目のＤＭＡ転送指示に対する完了を表すものである。
上記Ｓ２３０〜Ｓ２３２の処理と並行して、実行部２０２は、以下のＳ２４１〜Ｓ２４４の処理を行う。
実行部２０２は、Ｓ２１０で２番目のＤＭＡ転送指示を受けると、このＤＭＡ転送指示に最終フラグが含まれていることを認識する。そこで、実行部２０２は、送信バッファ管理テーブル３００において、送信バッファ＃０のレコード３１０ａの最終指示フラグを「済」に変更する（Ｓ２４１）。
実行部２０２は、Ｓ２０８で通知されたデータブロック情報に基づき、送信バッファ管理テーブル３００から、送信バッファ＃０のレコード３１０ａを見つける。実行部２０２は、未使用のＤＭＡチャネルを確保する。ここで、ＤＭＡ＃０は使用済みであるので、実行部２０２は、例えば、ＤＭＡ＃１を確保する。実行部２０２は、送信バッファ管理テーブル３００において、送信バッファ＃０のレコード３１０ａのＤＭＡ＃１を「２（未）」に変更する。
実行部２０２は、ＤＭＡ＃１を用いて、Ｓ２０８で通知されたデータブロック情報に基づくＤＭＡ転送を実行する（Ｓ２４２）。すなわち、ＤＭＡエンジンは、メインメモリ１３の２番目のデータブロックを、ＤＭＡ＃１を通じて、送信バッファ＃０へ転送する。このＤＭＡ＃１を用いたＤＭＡ転送を「ＤＭＡ＃１転送」と表現する。
ＤＭＡ＃１転送完了後、実行部２０２は、送信バッファ管理テーブル３００において、送信バッファ＃０のレコード３１０ａのＤＭＡ＃１を「２（済）」に変更する。
実行部２０２は、送信バッファ管理テーブル３００の送信バッファ＃０のレコード３１０ａにおいて、最終指示フラグが「済」であり、且つ、使用されているＤＭＡチャネル（ＤＭＡ＃０及びＤＭＡ＃１）の何れもが「済」であるか否かを判定する（Ｓ２４３）。
例えば、最終指示フラグ、ＤＭＡ＃０及びＤＭＡ＃１の何れもが「済」である場合（Ｓ２４３：ＹＥＳ）、実行部２０２は、指示部２０１に対して、全完了フラグを含めてＤＭＡ転送完了を通知する（Ｓ２４４）。なお、このＤＭＡ転送完了通知は、Ｓ２１０のＤＭＡ転送指示に対する完了を表すものである。
指示部２０１は、全完了フラグを含むＤＭＡ転送完了の通知を受けると、送信データ管理テーブル３４０から、送信データＳ０のレコード３５０を見つける。そして、指示部２０１は、そのレコード３５０の完了フラグを「済」に変更する。
指示部２０１は、実行部２０２に対して、送信バッファ＃０に格納されているフレームの送信を指示する（Ｓ２５０）。フレームの送信指示を受けた実行部２０２は、送信バッファ＃０に格納されたフレームヘッダ及びデータブロックを含むフレームを、ストレージ装置１１３へ送信する（Ｓ２５１）。
以上の処理によれば、ＨＢＡ１０６は、複数のデータブロックを並行して、メインメモリ１３から送信バッファ１０９へＤＭＡ転送することができる。すなわち、図２に示す一比較例に係るＨＢＡと比較して、図８に示す本実施例に係るＨＢＡは、ＤＭＡ転送を指示した後に、そのＤＭＡ転送指示に対応するＤＭＡ転送完了通知を待つことなく、次のＤＭＡ転送を指示することができる。よって、図２に示す一比較例に係るＨＢＡと比較して、図８に示す本実施例に係るＨＢＡ１０６は、短時間でＤＭＡ転送を完了し、フレームを送信することができる。
なお、図８の処理において、Ｓ２０５の通知処理とＳ２０６の判定処理との実行順序を入れ替えてもよい。Ｓ２０８とＳ２０９についても同様である。また、指示部２０１は、最終フラグを最終のＤＭＡ転送指示（Ｓ２１０）とは別に通知してもよい。また、指示部２０１は、最終のデータブロック情報の通知（Ｓ２０８）に最終フラグを含めてもよい。また、実行部２０２は、全完了フラグを最終のＤＭＡ転送完了通知（Ｓ２４４）とは別に通知してもよい。
図９は、本実施例に係るＨＢＡ１０６がストレージ装置１１３からフレームを受信する処理例を表すシーケンスチャートである。以下、受信データ管理テーブル３６０における受信データＲ０を、フレームから抽出する処理について説明する。
実行部２０２は、フレームを受信すると、フレームを受信した旨及びそのフレームを格納した受信バッファ１１０の受信バッファ番号を、指示部２０１へ通知する（Ｓ３００）。ここでは、実行部２０２は、受信バッファ＃１にフレームを格納したとする。
実行部２０２は、受信バッファ管理テーブル３２０において、受信バッファ＃１のレコード３３０ａの最終指示フラグを「未」に変更する（Ｓ３０１）。
フレームの受信通知を受けた指示部２０１は、受信バッファ＃１からフレームヘッダをリードする（Ｓ３０２）。フレームヘッダには、例えば、受信データのデータサイズ、フレームの送信元ポートＩＤ及び宛先ポートＩＤなどが含まれている。指示部２０１は、受信バッファ＃１の受信データの格納先となるメインメモリ１３のアドレスを決定する。そして、指示部２０１は、これらの情報に基づき、受信データ管理テーブル３６０に、受信データＲ０のレコード３７０を登録する。
指示部２０１は、受信データ管理テーブル３６０において、受信データＲ０に係るレコード３７０から、データサイズ、メモリアドレス及び受信バッファ番号を取得する。指示部２０１は、この取得したデータサイズ及びメモリアドレスに基づき、１番目のＤＭＡ転送に係るデータブロック情報を生成する。指示部２０１は、この１番目のＤＭＡ転送に係るデータブロック情報を、実行部２０２へ通知する（Ｓ３０３）。このデータブロック情報には、１番目のデータブロックのサイズと、メインメモリ１３におけるデータブロックのライト先の先頭アドレスと、そのデータブロックの転送元の受信バッファ番号とが含まれてよい。
指示部２０１は、初回、フレームに格納されている受信データのデータサイズ（フィールド３６２）から、Ｓ３０３で通知したデータブロックのサイズを減算し、残りのデータのサイズを算出する。指示部２０１は、「残りのデータのサイズ≦０」であるか否かを判定する（Ｓ３０４）。つまり、この１番目のＤＭＡ転送の指示が最終となるか否かを判定する。
「残りのデータのサイズ＞０」である場合、すなわち、このＤＭＡ転送の指示が最終でない場合（Ｓ３０４：ＮＯ）、指示部２０１は、実行部２０２に対して、最終フラグを含めずにＤＭＡ転送を指示する（Ｓ３０５）。なお、このＤＭＡ転送指示は、Ｓ３０３で通知した１番目のデータブロック情報に対応するものである。
指示部２０１は、２番目のＤＭＡ転送に係るデータブロック情報を、実行部２０２へ通知する（Ｓ３０６）。このデータブロック情報には、２番目のＤＭＡ転送に係るデータブロックのサイズと、メインメモリ１３におけるそのデータブロックのライト先の先頭アドレスと、そのデータブロックの転送先の送信バッファ番号とが含まれてよい。
指示部２０１は、Ｓ３０４において算出した残りのデータのサイズから、Ｓ３０６で通知したデータブロックのサイズを減算し、新たに残りのデータのサイズを算出する。指示部２０１は、Ｓ３０４と同様、「残りのデータのサイズ≦０」であるか否かを判定する（Ｓ３０７）。つまり、この２番目のＤＭＡ転送の指示が最終となるか否かを判定する。
「残りのデータのサイズ≦０」である場合、すなわち、このＤＭＡ転送指示が最終である場合（Ｓ３０７：ＹＥＳ）、指示部２０１は、実行部２０２に対して、最終フラグを含めてＤＭＡ転送を指示する（Ｓ３０８）。なお、このＤＭＡ転送指示は、Ｓ３０６で通知した２番目のデータブロック情報に対応するものである。
一方、実行部２０２は、Ｓ３０５で１番目のＤＭＡ転送指示を受けると、Ｓ３０３で通知されたデータブロック情報に基づき、受信バッファ管理テーブル３２０から、受信バッファ＃１のレコード３３０ａを見つける。実行部２０２は、未使用のＤＭＡチャネルを確保する。例えば、実行部２０２は、ＤＭＡ＃０を確保する。実行部２０２は、受信バッファ＃１のレコード３３０ａのＤＭＡ＃０を「１（未）」に変更する。
実行部２０２は、ＤＭＡ＃０を用いて、Ｓ３０３で通知されたデータブロック情報に基づくＤＭＡ＃０転送を実行する（Ｓ３３０）。すなわち、ＤＭＡエンジンは、受信バッファ＃１の１番目のデータブロックを、ＤＭＡ＃０を通じて、メインメモリ１３へ転送する。
ＤＭＡ＃０転送完了後、実行部２０２は、受信バッファ管理テーブル３２０において、受信バッファ＃１のレコード３３０ａを「１（済）」に変更する。
実行部２０２は、受信バッファ管理テーブル３２０の受信バッファ＃１のレコード３３０ａにおいて、最終指示フラグが「済」であり、且つ、使用されているＤＭＡチャネル（ＤＭＡ＃０）の何れもが「済」であるか否かを判定する（Ｓ３３１）。
例えば、最終指示フラグが「未」の場合（Ｓ３３１：ＮＯ）、実行部２０２は、指示部２０１に対して、全完了フラグを含めずにＤＭＡ転送完了を通知する（Ｓ３３２）。なお、このＤＭＡ転送完了通知は、Ｓ３０５の１番目のＤＭＡ転送指示に対する完了を表すものである。
上記Ｓ３３０〜Ｓ３３２の処理と並行して、実行部２０２は、以下のＳ３４１〜Ｓ３４４の処理を行う。
実行部２０２は、Ｓ３０８で２番目のＤＭＡ転送指示を受けると、このＤＭＡ転送指示に最終フラグが含まれていることを認識する。そこで、実行部２０２は、受信バッファ管理テーブル３２０において、受信バッファ＃１のレコード３３０ａの最終指示フラグを「済」に変更する（Ｓ３４１）。
実行部２０２は、Ｓ３０６で通知されたデータブロック情報に基づき、受信バッファ管理テーブル３２０から、受信バッファ＃１のレコード３３０ａを見つける。実行部２０２は、未使用のＤＭＡチャネルを確保する。ここで、ＤＭＡ＃０は使用済みであるので、実行部２０２は、例えば、ＤＭＡ＃１を確保する。実行部２０２は、受信バッファ管理テーブル３２０において、受信バッファ＃１のレコード３３０ａのＤＭＡ＃１を「２（未）」に変更する。
実行部２０２は、ＤＭＡ＃１を用いて、Ｓ３０６で通知されたデータブロック情報に基づくＤＭＡ＃１転送を実行する（Ｓ３４２）。すなわち、ＤＭＡエンジンは、受信バッファ＃１の２番目のデータブロックを、ＤＭＡ＃１を通じて、メインメモリ１３へ転送する。
ＤＭＡ＃１転送完了後、実行部２０２は、受信バッファ管理テーブル３２０において、受信バッファ＃１のレコード３３０ａのＤＭＡ＃１を「２（済）」に変更する。
実行部２０２は、受信バッファ管理テーブル３２０の受信バッファ＃１のレコード３３０ａにおいて、最終指示フラグが「済」であり、且つ、使用されているＤＭＡチャネル（ＤＭＡ＃０及びＤＭＡ＃１）の何れもが「済」であるか否かを判定する（Ｓ３４３）。
例えば、最終指示フラグ、ＤＭＡ＃０及びＤＭＡ＃１の何れもが「済」である場合（Ｓ３４３：ＹＥＳ）、実行部２０２は、指示部２０１に対して、全完了フラグを含めてＤＭＡ転送完了を通知する（Ｓ３４４）。なお、このＤＭＡ転送完了通知は、Ｓ３０８のＤＭＡ転送指示に対する完了を表すものである。
指示部２０１は、全完了フラグを含むＤＭＡ転送完了の通知を受けると、受信データ管理テーブル３６０から、受信データＲ０のレコード３７０を見つける。そして、指示部２０１は、そのレコード３７０の完了フラグを「済」に変更する。
指示部２０１は、実行部２０２に対して、受信バッファ＃１の解放を指示する（Ｓ３５０）。受信バッファ＃１の解放指示を受けた実行部２０２は、受信バッファ＃１を解放する（Ｓ３５１）。
以上の処理によれば、ＨＢＡ１０６は、複数のデータブロックを並行して、受信バッファ１１０からメインメモリ１３へＤＭＡ転送することができる。すなわち、図３に示す一比較例に係るＨＢＡと比較して、図９に示す本実施例に係るＨＢＡ１０６は、ＤＭＡ転送を指示した後に、そのＤＭＡ転送指示に対応するＤＭＡ転送完了通知を待つことなく、次のＤＭＡ転送を指示することができる。よって、図３に示す一比較例に係るＨＢＡと比較して、図９に示す本実施例に係るＨＢＡ１０６は、短時間でＤＭＡ転送を完了し、受信バッファ１１０を解放することができる。
なお、図９の処理において、Ｓ３０３の通知処理とＳ２０４の判定処理との実行順序を入れ替えてもよい。Ｓ３０６とＳ３０７についても同様である。また、指示部２０１は、最終フラグを最終のＤＭＡ転送指示（Ｓ３０８）とは別に通知してもよい。また、指示部２０１は、最終のデータブロック情報の通知（Ｓ３０６）に最終フラグを含めてもよい。また、実行部２０２は、全完了フラグを最終のＤＭＡ転送完了通知（Ｓ３４４）とは別に通知してもよい。
上述した実施例は、本発明の説明のための例示であり、本発明の範囲をそれらの実施例にのみ限定する趣旨ではない。当業者は、本発明の要旨を逸脱することなしに、他の様々な態様で本発明を実施することができる。
例えば、ＨＢＡ１０６は、計算機１０を、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＦｉｒｅＷｉｒｅ、又はＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）などに接続するためのデバイスであってもよい。
１０：計算機 １１：ＣＰＵ １３：メインメモリ １０５：ＰＣＩ Ｅｘｐｒｅｓｓバス １１２：ホストブリッジ １０６：ＨＢＡ（Ｈｏｓｔ Ｂｕｓ Ａｄａｐｔｅｒ） １０４：ＬＳＩ １０７：ＦＷ（ＦｉｒｍＷａｒｅ） １０８：記憶デバイス １０９：送信バッファ １１０：受信バッファ １１３：ストレージ装置 １２１：ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）

Claims (9)

  1. メインメモリに格納されているデータを複数のデータブロックに分割してバッファメモリへ転送する場合、又は、バッファメモリに格納されているデータを複数のデータブロックに分割してメインメモリへ転送する場合、前記複数のデータブロックの各々のデータブロックについての転送を指示する指示部と、
    前記指示部からの転送指示に係る前記データブロックについての転送を実行し、転送完了後、前記データブロックの転送が完了した旨を示す完了情報を前記指示部へ通知する実行部と、を有し、
    前記実行部は、前記複数のデータブロックの転送の進捗状況を管理する管理情報に基づいて、前記複数のデータブロックの全ての転送が完了したか否かを判定し、全ての転送が完了したと判定した場合、前記複数のデータブロックの全ての転送が完了した旨を示す全完了情報を前記指示部へ通知する、
    を有する入出力装置。
  2. 前記指示部は、前記複数のデータブロックの内の第１のデータブロックに係る転送指示に対応する前記完了情報の通知を待つことなく、前記複数のデータブロックの内の第２のデータブロックについての転送を指示する
    請求項１に記載の入出力装置。
  3. 前記指示部は、前記複数のデータブロックの内の最終のデータブロックについての転送を指示するにあたり、その指示に最終である旨を表す最終情報を含め、
    前記管理情報は、前記実行部が指示を受けた前記複数のデータブロックの各々の転送が完了したか否か、及び、前記最終情報を受けたか否かを管理するものであり、
    前記実行部は、前記管理情報において、転送指示された全ての転送が完了しており、且つ、前記最終情報を受けている場合、全ての転送が完了したと判定する
    請求項２に記載の入出力装置。
  4. 前記指示部は、前記メインメモリに格納されているデータを複数のデータブロックに分割して前記バッファメモリへ転送する場合、前記全完了情報の通知を受けた後、前記バッファメモリへ転送された前記複数のデータブロックから構成されるデータについての送信を指示する
    請求項２に記載の入出力装置。
  5. 前記指示部は、前記バッファメモリに格納されているデータを複数のデータブロックに分割して前記メインメモリへ転送する場合、前記全完了情報の通知を受けた後、前記バッファメモリについての解放を指示する
    請求項２に記載の入出力装置。
  6. 前記全完了情報は、前記完了情報に含まれて前記指示部へ通知される
    請求項２に記載の入出力装置。
  7. 複数のバッファメモリを有する場合、前記完了情報は、１のバッファメモリに係る全てのデータブロックの転送が完了した旨を示すものである
    請求項２に記載の入出力装置。
  8. 前記メインメモリから前記バッファメモリへ、又は、前記バッファメモリから前記メインメモリへのデータブロックの転送は、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送であり、
    前記第１のデータブロックと前記第２のデータブロックとは、異なるＤＭＡチャネルを用いて転送される
    請求項２に記載の入出力装置。
  9. メインメモリに格納されているデータを複数のデータブロックに分割してバッファメモリへ転送する場合、又は、バッファメモリに格納されているデータを複数のデータブロックに分割してメインメモリへ転送する場合における入出力方法であって、
    前記複数のデータブロックの内の１のデータブロックの転送指示を受け、前記１のデータブロックについての転送を実行し、
    転送完了後、前記１のデータブロックの転送が完了した旨を示す完了情報を前記転送指示の指示元へ通知するにあたり、前記複数のデータブロックの転送の進捗状況を管理する管理情報に基づいて前記複数のデータブロックの全ての転送が完了したか否かを判定し、全ての転送が完了したと判定した場合、前記複数のデータブロックの全ての転送が完了した旨を示す全完了情報を前記転送指示の指示元へ通知する
    入出力方法。


JP2016512526A 2014-04-09 2014-04-09 入出力装置及び方法 Pending JPWO2015155850A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/060273 WO2015155850A1 (ja) 2014-04-09 2014-04-09 入出力装置及び方法

Publications (1)

Publication Number Publication Date
JPWO2015155850A1 true JPWO2015155850A1 (ja) 2017-04-13

Family

ID=54287452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016512526A Pending JPWO2015155850A1 (ja) 2014-04-09 2014-04-09 入出力装置及び方法

Country Status (3)

Country Link
US (1) US10013372B2 (ja)
JP (1) JPWO2015155850A1 (ja)
WO (1) WO2015155850A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5547701B2 (ja) * 2011-09-21 2014-07-16 日立オートモティブシステムズ株式会社 自動車用電子制御装置
US11495195B2 (en) * 2020-07-31 2022-11-08 Alphascale Technologies, Inc. Apparatus and method for data transfer in display images unto LED panels
US11620968B2 (en) 2020-07-31 2023-04-04 Alphascale Technologies, Inc. Apparatus and method for displaying images unto LED panels

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004287654A (ja) * 2003-03-20 2004-10-14 Ricoh Co Ltd Ｄｍａ転送装置
JP2006313478A (ja) * 2005-05-09 2006-11-16 Toshiba Corp データ転送装置及び半導体集積回路装置
JP2007233522A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd Ｄｍａデータ転送装置及びｄｍａデータ転送方法
JP2008146546A (ja) * 2006-12-13 2008-06-26 Fujitsu Ltd 監視装置、半導体集積回路、および監視方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539058B2 (ja) * 1989-03-30 1996-10-02 三菱電機株式会社 デ―タプロセッサ
US5276836A (en) * 1991-01-10 1994-01-04 Hitachi, Ltd. Data processing device with common memory connecting mechanism
JP3263362B2 (ja) * 1998-06-05 2002-03-04 三菱電機株式会社 データ処理装置
JP2004227501A (ja) * 2003-01-27 2004-08-12 Yamaha Corp データ転送制御装置および方法
JP2009048298A (ja) * 2007-08-15 2009-03-05 Sony Corp 情報処理装置、情報処理方法、当該情報処理方法を実行するためのプログラム及び当該プログラムを記録した媒体、並びにｄｍａコントローラ、ｄｍａ転送方法、当該ｄｍａ転送方法を実行するためのプログラム及び当該プログラムを記録した媒体
JP5637873B2 (ja) 2011-01-19 2014-12-10 株式会社日立製作所 計算機システムおよびｐｃｉカードのｈｂａ識別子引き継ぎ方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004287654A (ja) * 2003-03-20 2004-10-14 Ricoh Co Ltd Ｄｍａ転送装置
JP2006313478A (ja) * 2005-05-09 2006-11-16 Toshiba Corp データ転送装置及び半導体集積回路装置
JP2007233522A (ja) * 2006-02-28 2007-09-13 Fujitsu Ltd Ｄｍａデータ転送装置及びｄｍａデータ転送方法
JP2008146546A (ja) * 2006-12-13 2008-06-26 Fujitsu Ltd 監視装置、半導体集積回路、および監視方法

Also Published As

Publication number Publication date
WO2015155850A1 (ja) 2015-10-15
US20170097911A1 (en) 2017-04-06
US10013372B2 (en) 2018-07-03

Similar Documents

Publication Publication Date Title
US9557922B2 (en) System and method for peer-to-peer PCIe storage transfers
WO2020000483A1 (zh) 数据处理的方法和存储系统
CN114443529B (zh) 内存直接访问架构、系统、方法、电子设备和介质
CN111427808A (zh) 用于管理存储设备和主机单元之间的通信的系统和方法
WO2017000822A1 (zh) 一种直接内存访问的传输控制方法及装置
EP3159802B1 (en) Sharing method and device for pcie i/o device and interconnection system
WO2020000482A1 (zh) 一种基于NVMe的数据读取方法、装置及系统
WO2015155850A1 (ja) 入出力装置及び方法
US10097658B2 (en) Traffic control of packet transfer
JP2016045899A (ja) データ転送制御装置
JP2014179066A (ja) ストレージ制御装置、ストレージシステム、およびストレージ制御方法
WO2017072868A1 (ja) ストレージ装置
JP2017156924A (ja) 情報処理装置、データ転送装置、データ転送装置の制御方法、及びプログラム
CN105022707B (zh) 接口单元装置
JP5908416B2 (ja) インターフェース制御装置、データ記憶装置及びインターフェース制御方法
JP2014167818A (ja) データ転送装置およびデータ転送方法
JP5847013B2 (ja) 計算機及び計算機における入出力制御方法
JP5101195B2 (ja) インタフェースコントローラ
JP2014048810A (ja) ホストシステム、ストレージデバイス、および通信方法
US9134920B2 (en) Storage apparatus and command control method
TW201738730A (zh) 資料儲存裝置、其控制單元及其任務排序方法
JPWO2015155997A1 (ja) 設定装置、制御装置、設定方法及びネットワークスイッチ
TWI452471B (zh) 用於通用序列匯流排裝置的全雙工控制器與其方法
JP6384359B2 (ja) 分散共有メモリを有する情報処理装置、方法、および、プログラム
US20190012282A1 (en) Information processing system, information processing device, and control method of information processing system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171212