JPWO2015001692A1 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JPWO2015001692A1
JPWO2015001692A1 JP2015525008A JP2015525008A JPWO2015001692A1 JP WO2015001692 A1 JPWO2015001692 A1 JP WO2015001692A1 JP 2015525008 A JP2015525008 A JP 2015525008A JP 2015525008 A JP2015525008 A JP 2015525008A JP WO2015001692 A1 JPWO2015001692 A1 JP WO2015001692A1
Authority
JP
Japan
Prior art keywords
layer
type
cladding layer
type cladding
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015525008A
Other languages
Japanese (ja)
Inventor
信一郎 能崎
信一郎 能崎
啓 大野
啓 大野
真生 川口
真生 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2015001692A1 publication Critical patent/JPWO2015001692A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0045Devices characterised by their operation the devices being superluminescent diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004Confining in the direction perpendicular to the layer structure
    • H01S5/2009Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3216Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Abstract

本開示の半導体発光素子は、基板と、基板の上に形成された、窒化物半導体よりなるn型クラッド層と、n型クラッド層の上に形成された、窒化物半導体よりなる活性層と、活性層の上に形成された、窒化物半導体よりなるp型クラッド層とを有する。n型クラッド層は、少なくとも組成の異なる第1のn型窒化物半導体層と第2のn型窒化物半導体層が交互に積層された多層膜からなり、かつn型クラッド層の平均の格子定数がGaNの格子定数よりも大きい。A semiconductor light emitting device of the present disclosure includes a substrate, an n-type cladding layer made of a nitride semiconductor formed on the substrate, an active layer made of a nitride semiconductor formed on the n-type cladding layer, And a p-type cladding layer made of a nitride semiconductor and formed on the active layer. The n-type cladding layer is composed of a multilayer film in which at least first n-type nitride semiconductor layers and second n-type nitride semiconductor layers having different compositions are alternately stacked, and an average lattice constant of the n-type cladding layer Is larger than the lattice constant of GaN.

Description

本開示は、窒化物半導体素子に関し、特に青紫〜赤色の可視域の発光を伴う半導体レーザおよびスーパールミネッセントダイオードに関する。   The present disclosure relates to a nitride semiconductor device, and more particularly, to a semiconductor laser and a superluminescent diode with light emission in the visible range of violet to red.

まず、図14を参照して、特許文献1に記載された従来の半導体発光素子の構造について説明する。従来の半導体発光素子は半導体基板1上にGaNバッファ層2、n型GaN層3、n型InGaN層4、n型AlGaN層5、n型GaN層6、活性層7、p型AlGaN層8、p型GaN層9、p型AlGaN層10、p型GaN層11が順に積層されている。そして、n型GaN層3には負電極が、p型GaN層11には正電極がそれぞれ電気的に接続されている。従来の半導体発光素子の構造では、n型GaN層3とクラッド層であるn型AlGaN層5の間に、GaNよりも格子定数の大きいn型InGaN層4が挿入されている。   First, the structure of the conventional semiconductor light emitting device described in Patent Document 1 will be described with reference to FIG. A conventional semiconductor light emitting device has a GaN buffer layer 2, an n-type GaN layer 3, an n-type InGaN layer 4, an n-type AlGaN layer 5, an n-type GaN layer 6, an active layer 7, a p-type AlGaN layer 8, on a semiconductor substrate 1. A p-type GaN layer 9, a p-type AlGaN layer 10, and a p-type GaN layer 11 are sequentially stacked. A negative electrode is electrically connected to the n-type GaN layer 3 and a positive electrode is electrically connected to the p-type GaN layer 11. In the structure of the conventional semiconductor light emitting device, an n-type InGaN layer 4 having a lattice constant larger than that of GaN is inserted between the n-type GaN layer 3 and the n-type AlGaN layer 5 which is a cladding layer.

次に、図15を参照して、非特許文献1に記載された従来の半導体発光素子の構造について説明する。非特許文献1に記載された半導体発光素子は、サファイア基板21上にバッファ層22、AlInN層23、n型AlGaN層24、n型GaN層25、活性層26、p型GaN層27、p型AlGaN層28、p型GaN層29が順に積層されている。そして、n型AlGaN層24にはn電極31が、p型GaN層27にはp電極30が電気的に接続されている。   Next, the structure of the conventional semiconductor light emitting element described in Non-Patent Document 1 will be described with reference to FIG. The semiconductor light emitting device described in Non-Patent Document 1 includes a buffer layer 22, an AlInN layer 23, an n-type AlGaN layer 24, an n-type GaN layer 25, an active layer 26, a p-type GaN layer 27, and a p-type on a sapphire substrate 21. An AlGaN layer 28 and a p-type GaN layer 29 are sequentially stacked. An n-electrode 31 is electrically connected to the n-type AlGaN layer 24, and a p-electrode 30 is electrically connected to the p-type GaN layer 27.

特開2009−117539号公報JP 2009-117539 A

フェルチン他、2009 SA/CLEO/IQEC 2009 CTuY5(E. Feltin et al., Conference on Lasers and Electro−Optics 2009 CTuY5)Fertin et al., 2009 SA / CLEO / IQEC 2009 CTuY5 (E. Feltin et al., Conference on Lasers and Electro-Optics 2009 CTuY5).

しかしながら、先行文献に記載された構造を用いて半導体発光素子を高効率化する場合、以下のような課題を有する。   However, when the semiconductor light emitting device is made highly efficient using the structure described in the prior art, the following problems are encountered.

まず特許文献1に記載された半導体発光素子の場合、歪発生を抑制するために設けられたn型InGaN層4は歪キャンセル量と結晶性とのトレードオフ関係を有する。つまり、n型InGaN層4のIn組成が低い場合、歪のキャンセル量が小さくなり、高Al組成のクラッド層を積層するとピエゾ電界が大きくり、クラックが発生する可能性がある。一方、n型InGaN層4のIn組成が高くなると、InNとGaNの非混和性のため、InとGaの分離が生じ、結晶性が悪くなる。結果として、特許文献1に記載された半導体発光素子ではその効率を十分高くすることができないという課題がある。   First, in the case of the semiconductor light emitting device described in Patent Document 1, the n-type InGaN layer 4 provided for suppressing the occurrence of strain has a trade-off relationship between the strain cancellation amount and the crystallinity. That is, when the In composition of the n-type InGaN layer 4 is low, the amount of strain cancellation becomes small, and if a clad layer with a high Al composition is laminated, the piezoelectric field may increase and cracks may occur. On the other hand, when the In composition of the n-type InGaN layer 4 is increased, InN and GaN are immiscible, separation of In and Ga occurs, and crystallinity deteriorates. As a result, the semiconductor light-emitting device described in Patent Document 1 has a problem that its efficiency cannot be sufficiently increased.

次に非特許文献1に記載された半導体発光素子の場合、GaNと格子整合するAlInNはバンドギャップが5.2eVと大きく、電流を流すために大きな障壁が発生する。そのため、AlInN層23の積層方向に電流を流すには大きなバイアス電圧が必要となり、縦方向に電流を流せないか、流したとしても半導体発光素子の効率が低下する。また、AlInN層23に電流を流さず、n型AlGaN層24に横方向に電流を流そうとしても、光閉じ込めの観点からはn型AlGaN層24は厚くすることができない。その結果、n型AlGaN層24の抵抗が高くなり、窒化物半導体レーザの効率が低下してしまう。また、GaNと格子整合するAlInNの例えば波長が530nmの光に対する屈折率は2.2程度と低い。AlInNをn型クラッド層として用いる場合、光分布の対称性を維持するためにはp型クラッド層のAl組成をさらに高める必要がある。その結果、非特許文献1に記載された半導体発光素子には、n型AlGaN層24で発生する歪を抑制することができても、p型AlGaN層28で発生する歪によってクラックが生じてしまうという課題がある。   Next, in the case of the semiconductor light-emitting device described in Non-Patent Document 1, AlInN lattice-matched with GaN has a large band gap of 5.2 eV, and a large barrier is generated for current flow. For this reason, a large bias voltage is required to flow a current in the stacking direction of the AlInN layer 23, and the efficiency of the semiconductor light emitting device is lowered even if the current cannot be flowed in the vertical direction. In addition, even if no current flows through the AlInN layer 23 and a current flows through the n-type AlGaN layer 24 in the lateral direction, the n-type AlGaN layer 24 cannot be thickened from the viewpoint of optical confinement. As a result, the resistance of the n-type AlGaN layer 24 increases and the efficiency of the nitride semiconductor laser decreases. Further, AlInN lattice-matched with GaN, for example, has a refractive index as low as about 2.2 with respect to light having a wavelength of 530 nm. When AlInN is used as an n-type cladding layer, it is necessary to further increase the Al composition of the p-type cladding layer in order to maintain the symmetry of light distribution. As a result, in the semiconductor light emitting device described in Non-Patent Document 1, even though the strain generated in the n-type AlGaN layer 24 can be suppressed, a crack is generated due to the strain generated in the p-type AlGaN layer 28. There is a problem.

本開示は上記課題を解決するためになされたものであり、歪によるクラック・転位や電子と正孔の分離を発生させることなく、対称性高く活性層に光を閉じ込めることで、高効率な縦伝導半導体発光素子を実現するものである。   The present disclosure has been made in order to solve the above-described problems, and by confining light in the active layer with high symmetry without generating cracks / dislocations due to strain and separation of electrons and holes, highly efficient longitudinal A conductive semiconductor light emitting device is realized.

上記の課題解決のために、本開示に係る半導体発光素子は、基板と、基板の上に形成された、窒化物半導体よりなるn型クラッド層と、n型クラッド層の上に形成された、窒化物半導体よりなる活性層と、活性層の上に形成された、窒化物半導体よりなるp型クラッド層とを有する。n型クラッド層は、少なくとも組成の異なる第1のn型窒化物半導体層と第2のn型窒化物半導体層とを備え、かつn型クラッド層の平均の格子定数がGaNの格子定数よりも大きい。   In order to solve the above problems, a semiconductor light emitting device according to the present disclosure is formed on a substrate, an n-type cladding layer made of a nitride semiconductor formed on the substrate, and an n-type cladding layer. An active layer made of a nitride semiconductor and a p-type cladding layer made of a nitride semiconductor formed on the active layer. The n-type cladding layer includes at least a first n-type nitride semiconductor layer and a second n-type nitride semiconductor layer having different compositions, and an average lattice constant of the n-type cladding layer is larger than a lattice constant of GaN. large.

本開示に係る半導体発光素子によれば、n型クラッド層の平均格子定数がGaNの格子定数よりも大きいため、p型クラッド層の積層時に発生する歪を緩和することができる。それにより光を活性層に閉じ込めながらクラック・転位や電子と正孔の分離を抑制することが可能となる。   According to the semiconductor light emitting device according to the present disclosure, since the average lattice constant of the n-type cladding layer is larger than the lattice constant of GaN, the strain generated when the p-type cladding layer is stacked can be reduced. This makes it possible to suppress cracks / dislocations and separation of electrons and holes while confining light in the active layer.

図1は本開示の実施形態1に係る半導体発光素子の断面図である。FIG. 1 is a cross-sectional view of a semiconductor light emitting element according to Embodiment 1 of the present disclosure. 図2Aは比較例の半導体発光素子に加わる応力を示す図である。FIG. 2A is a diagram showing stress applied to the semiconductor light emitting device of the comparative example. 図2Bは本開示の実施形態1に係る半導体発光素子に加わる応力を示す図である。FIG. 2B is a diagram illustrating stress applied to the semiconductor light emitting element according to Embodiment 1 of the present disclosure. 図3Aは比較例の半導体発光素子の屈折率分布と光強度分布を示す図である。FIG. 3A is a diagram showing a refractive index distribution and a light intensity distribution of a semiconductor light emitting device of a comparative example. 図3Bは比較例の半導体発光素子の屈折率分布と光強度分布を示す図である。FIG. 3B is a diagram showing a refractive index distribution and a light intensity distribution of a semiconductor light emitting device of a comparative example. 図3Cは本開示の実施形態1に係る半導体発光素子の屈折率分布と光強度分布を示す図である。FIG. 3C is a diagram illustrating a refractive index distribution and a light intensity distribution of the semiconductor light emitting element according to Embodiment 1 of the present disclosure. 図4は本開示の実施形態1に係る半導体発光素子の電圧−電流密度の特性を示す図である。FIG. 4 is a diagram illustrating a voltage-current density characteristic of the semiconductor light emitting device according to the first embodiment of the present disclosure. 図5は本開示の実施形態1に係る半導体発光素子のAlInN層厚と導電率との関係を示す図である。FIG. 5 is a diagram illustrating a relationship between the AlInN layer thickness and the conductivity of the semiconductor light emitting device according to the first embodiment of the present disclosure. 図6Aは本開示の実施形態1に係る半導体発光素子の製造方法を示す断面図である。FIG. 6A is a cross-sectional view illustrating the method for manufacturing the semiconductor light emitting element according to Embodiment 1 of the present disclosure. 図6Bは本開示の実施形態1に係る半導体発光素子の製造方法を示す断面図である。FIG. 6B is a cross-sectional view illustrating the method for manufacturing the semiconductor light emitting element according to Embodiment 1 of the present disclosure. 図6Cは本開示の実施形態1に係る半導体発光素子の製造方法を示す断面図である。FIG. 6C is a cross-sectional view illustrating the method for manufacturing the semiconductor light emitting element according to Embodiment 1 of the present disclosure. 図7Aは本開示の実施形態1に係る半導体発光素子に係る表面モフォロジを示す図である。FIG. 7A is a diagram illustrating a surface morphology related to the semiconductor light emitting element according to Embodiment 1 of the present disclosure. 図7Bは本開示の実施形態1に係る半導体発光素子に係る表面モフォロジを示す図である。FIG. 7B is a diagram illustrating a surface morphology related to the semiconductor light emitting element according to Embodiment 1 of the present disclosure. 図7Cは本開示の実施形態1に係る半導体発光素子に係る表面モフォロジを示す図である。FIG. 7C is a diagram illustrating a surface morphology related to the semiconductor light emitting element according to Embodiment 1 of the present disclosure. 図8は本開示の実施形態1に係る半導体発光素子に係る基板とn型クラッド層との積層のTEM像を示した図である。FIG. 8 is a diagram illustrating a TEM image of a stack of a substrate and an n-type cladding layer according to the semiconductor light emitting device according to the first embodiment of the present disclosure. 図9は本開示の実施形態1に係る半導体発光素子に係る電流―電圧特性を示す図である。FIG. 9 is a diagram illustrating current-voltage characteristics related to the semiconductor light emitting element according to Embodiment 1 of the present disclosure. 図10は本開示の実施形態2に係る半導体発光素子の断面図である。FIG. 10 is a cross-sectional view of a semiconductor light emitting element according to Embodiment 2 of the present disclosure. 図11Aは本開示の実施形態2に係る半導体発光素子にかかる応力を示す図である。FIG. 11A is a diagram illustrating stress applied to the semiconductor light emitting element according to the second embodiment of the present disclosure. 図11Bは本開示の実施形態2に係る半導体発光素子にかかる応力を示す図である。FIG. 11B is a diagram illustrating stress applied to the semiconductor light emitting element according to Embodiment 2 of the present disclosure. 図11Cは本開示の実施形態2に係る半導体発光素子にかかる応力を示す図である。FIG. 11C is a diagram illustrating stress applied to the semiconductor light emitting element according to Embodiment 2 of the present disclosure. 図12は本開示の実施形態2に係る半導体発光素子における屈折率分布と光強度分布を示す図である。FIG. 12 is a diagram illustrating a refractive index distribution and a light intensity distribution in the semiconductor light emitting element according to the second embodiment of the present disclosure. 図13は本開示の実施形態3における半導体発光素子の断面図である。FIG. 13 is a cross-sectional view of a semiconductor light emitting element according to Embodiment 3 of the present disclosure. 図14は従来の半導体発光素子の断面図である。FIG. 14 is a cross-sectional view of a conventional semiconductor light emitting device. 図15は従来の半導体発光素子の断面図である。FIG. 15 is a cross-sectional view of a conventional semiconductor light emitting device.

以下に、本開示の実施形態に係る半導体発光素子およびその製造方法について、図面を参照しながら説明する。   Hereinafter, a semiconductor light emitting device and a manufacturing method thereof according to an embodiment of the present disclosure will be described with reference to the drawings.

(実施形態1)
(構造)
まず、本開示の実施形態1に係る半導体発光素子の構造について、図1を用いて説明する。図1は本開示の実施形態1に係る半導体発光素子の断面図である。半導体発光素子110は、基板111と、n型クラッド層112と、活性層114と、p型クラッド層116と、を備える。n型クラッド層112は、基板111の上方に形成され、窒化物半導体で構成される。活性層114は、n型クラッド層112の上方に形成され、窒化物半導体で構成される。p型クラッド層116は、活性層114の上方に形成され、窒化物半導体で構成される。n型クラッド層112は、少なくとも組成の異なる第1のn型窒化物半導体層112aと第2のn型窒化物半導体層112bが交互に積層された多層膜からなる。n型クラッド層112の平均の格子定数がGaNの格子定数よりも大きい。
(Embodiment 1)
(Construction)
First, the structure of the semiconductor light emitting element according to the first embodiment of the present disclosure will be described with reference to FIG. FIG. 1 is a cross-sectional view of a semiconductor light emitting element according to Embodiment 1 of the present disclosure. The semiconductor light emitting device 110 includes a substrate 111, an n-type cladding layer 112, an active layer 114, and a p-type cladding layer 116. The n-type cladding layer 112 is formed above the substrate 111 and is made of a nitride semiconductor. The active layer 114 is formed above the n-type cladding layer 112 and is made of a nitride semiconductor. The p-type cladding layer 116 is formed above the active layer 114 and is made of a nitride semiconductor. The n-type cladding layer 112 is formed of a multilayer film in which first n-type nitride semiconductor layers 112a and second n-type nitride semiconductor layers 112b having at least different compositions are alternately stacked. The average lattice constant of the n-type cladding layer 112 is larger than the lattice constant of GaN.

このような構成により、歪によるクラック・転位や電子と正孔の分離を発生させることなく、対称性高く活性層114に光を閉じ込めることのできる、低抵抗で高効率な縦伝導半導体発光素子を実現できる。   With such a configuration, a low-resistance and high-efficiency vertical conduction semiconductor light-emitting element that can confine light in the active layer 114 with high symmetry without generating cracks / dislocations and separation of electrons and holes due to strain. realizable.

以下、必須ではない任意の構成を含めたより具体的な説明を行う。基板111は、例えばn型GaN基板である。基板111の上方にはn型クラッド層112が設けられる。n型クラッド層112の上方には、例えばn型GaNであるn型ガイド層113が設けられる。n型ガイド層113の上方には、活性層114が設けられる。活性層114は、例えば、InGaN量子井戸層とGaN量子障壁層が交互に3層積層されて構成されている。活性層114の上方には、p型ガイド層115が設けられる。p型ガイド層115は、例えばMgがドープされたp型GaNからなる。p型ガイド層115の上方には、p型クラッド層116が設けられる。p型クラッド層116は、例えばp型AlGaNからなる。p型クラッド層116の上方には、p型コンタクト層117が設けられる。p型コンタクト層117は、例えばp型GaNからなる。   Hereinafter, more specific description including an optional configuration that is not essential will be given. The substrate 111 is, for example, an n-type GaN substrate. An n-type cladding layer 112 is provided above the substrate 111. An n-type guide layer 113 made of, for example, n-type GaN is provided above the n-type cladding layer 112. An active layer 114 is provided above the n-type guide layer 113. The active layer 114 is configured, for example, by alternately stacking three InGaN quantum well layers and GaN quantum barrier layers. A p-type guide layer 115 is provided above the active layer 114. The p-type guide layer 115 is made of, for example, p-type GaN doped with Mg. A p-type cladding layer 116 is provided above the p-type guide layer 115. The p-type cladding layer 116 is made of, for example, p-type AlGaN. A p-type contact layer 117 is provided above the p-type cladding layer 116. The p-type contact layer 117 is made of, for example, p-type GaN.

n型クラッド層112は、例えばAlInNである第1のn型窒化物半導体層112aと、例えばn型GaNである第2のn型窒化物半導体層112bを含む多層膜で構成される。AlInNのIn組成は17%よりも高く、GaNの格子定数よりも大きい。そのため、n型クラッド層112の平均の格子定数はGaNの格子定数よりも大きい。第1のn型窒化物半導体層112aの膜厚は2nm以下であることが望ましい。また、p型クラッド層116のAl組成は5%以上が好ましく、7%以上であるときに顕著に効果が現れる。さらに、第1のn型窒化物半導体層112aと第2のn型窒化物半導体層112bに用いる材料の組み合わせは、平均格子定数がGaNの格子定数よりも大きいという条件を満たせば、上述の組み合わせに限らない。例えば、第1のn型窒化物半導体層112aのAlInNのIn組成が17%より低くても、第2のn型窒化物半導体層112bをInGaNとすることにより、平均格子定数をGaNの格子定数よりも大きくすることができる。あるいは、第1のn型窒化物半導体層112aのAlInNのIn組成を17%よりも高め、かつ第2のn型窒化物半導体層112bをInGaNとすることにより、平均格子定数をよりGaNの格子定数よりも大きくすることができるため、効果が顕著になる。また、第1のn型窒化物半導体層112aのAlInNのIn組成を17%よりも高め、第2のn型窒化物半導体層112bをAlGaNとすることも可能である。この場合は、結晶成長が容易になる。   The n-type cladding layer 112 is composed of a multilayer film including a first n-type nitride semiconductor layer 112a made of, for example, AlInN and a second n-type nitride semiconductor layer 112b made of, for example, n-type GaN. The In composition of AlInN is higher than 17% and larger than the lattice constant of GaN. Therefore, the average lattice constant of the n-type cladding layer 112 is larger than the lattice constant of GaN. The film thickness of the first n-type nitride semiconductor layer 112a is desirably 2 nm or less. Further, the Al composition of the p-type cladding layer 116 is preferably 5% or more, and a remarkable effect appears when it is 7% or more. Furthermore, the combination of materials used for the first n-type nitride semiconductor layer 112a and the second n-type nitride semiconductor layer 112b is as long as the average lattice constant is larger than the lattice constant of GaN. Not limited to. For example, even if the In composition of AlInN in the first n-type nitride semiconductor layer 112a is lower than 17%, the average lattice constant is set to GaN by setting the second n-type nitride semiconductor layer 112b to InGaN. Can be larger. Alternatively, by increasing the In composition of AlInN of the first n-type nitride semiconductor layer 112a to more than 17% and setting the second n-type nitride semiconductor layer 112b to InGaN, the average lattice constant can be further increased to a GaN lattice. Since it can be made larger than the constant, the effect becomes remarkable. In addition, the In composition of AlInN of the first n-type nitride semiconductor layer 112a can be higher than 17%, and the second n-type nitride semiconductor layer 112b can be made of AlGaN. In this case, crystal growth becomes easy.

このような半導体発光素子110の表面に形成される光導波路は、p型クラッド層116の一部まで掘りこんだリッジ構造が形成されている。さらに、リッジ構造を覆うように電流ブロック層121が形成されている。さらに、電流ブロック層121にはp型コンタクト層117が露出するような開口が設けられ、p型コンタクト層117に接するように、p電極122が形成されている。p電極122は、例えば、Cr、Ti、Ni、Pd、Pt、Au等の少なくとも一つ以上の金属の単層または多層膜からなる。また、基板111の裏面にはn電極123が形成されている。n電極123は、例えば、Cr、Ti、Ni、Pd、Pt、Au等の少なくとも一つ以上の金属の単層または多層膜からなる。半導体発光素子110は、p電極122とn電極123の間に電流が注入されることで、レーザ動作またはスーパールミネッセントダイオード動作する。   The optical waveguide formed on the surface of the semiconductor light emitting device 110 has a ridge structure that is dug up to a part of the p-type cladding layer 116. Further, a current blocking layer 121 is formed so as to cover the ridge structure. Furthermore, an opening is formed in the current blocking layer 121 so that the p-type contact layer 117 is exposed, and a p-electrode 122 is formed so as to be in contact with the p-type contact layer 117. The p electrode 122 is made of, for example, a single layer or a multilayer of at least one metal such as Cr, Ti, Ni, Pd, Pt, and Au. An n electrode 123 is formed on the back surface of the substrate 111. The n-electrode 123 is made of, for example, a single layer or a multilayer of at least one metal such as Cr, Ti, Ni, Pd, Pt, and Au. The semiconductor light emitting device 110 operates as a laser or a super luminescent diode when current is injected between the p electrode 122 and the n electrode 123.

上記の構成において、活性層114は、例えば波長450nmもしくは波長520nmを中心とする青色もしくは緑色発光を示すように調整されている。なお本実施形態においては、基板111が導電性を有するn型GaNである例を説明したが、基板111の材料はこれに限定されない。基板111には、例えばn型SiCやn型Siなどの異種基板を用いることができる。さらには、基板111には、サファイア基板等の絶縁基板を用いることも可能である。この場合、光導波路外部の、n型クラッド層112が露出された表面に、p電極122と電気的に絶縁されたn電極が形成されることで半導体発光素子に電力を供給することができる。   In the above configuration, the active layer 114 is adjusted to emit blue or green light with a wavelength of 450 nm or a wavelength of 520 nm, for example. In the present embodiment, the example in which the substrate 111 is conductive n-type GaN has been described, but the material of the substrate 111 is not limited to this. As the substrate 111, for example, a heterogeneous substrate such as n-type SiC or n-type Si can be used. Further, an insulating substrate such as a sapphire substrate can be used for the substrate 111. In this case, electric power can be supplied to the semiconductor light emitting device by forming an n electrode electrically insulated from the p electrode 122 on the surface of the optical waveguide outside the n type cladding layer 112 exposed.

なお本実施形態においては、活性層114は、例えば波長450nmもしくは波長520nmを中心とする光を発光する例を示したがこの限りではない。例えば、活性層114は、活性層114のインジウムの組成を変化させることで波長400nm〜650nmの間の特定の波長を中心に発光することができる。   In the present embodiment, the active layer 114 emits light having a wavelength of 450 nm or a wavelength of 520 nm, for example. For example, the active layer 114 can emit light centering on a specific wavelength between 400 nm and 650 nm by changing the indium composition of the active layer 114.

(動作および効果)
続いて、本実施形態の半導体発光素子の効果について図2A、図2B、図3A、図3B、図3C、図4、図5を用いて説明する。
(Operation and effect)
Next, the effect of the semiconductor light emitting device of this embodiment will be described with reference to FIGS. 2A, 2B, 3A, 3B, 3C, 4, and 5. FIG.

まず、図2A、図2Bを用いて、クラッド層に加えられる歪について説明する。図2A、図Bは、p型クラッド層936、n型クラッド層932に加えられている歪の大きさと方向を示している。矢印の大きさは歪の大きさを表す。図2Aに示した比較例の半導体発光素子では、n型クラッド層932はGaNと格子整合したAlInNからなり、p型クラッド層936はAlGaNからなる。このとき、AlInNの屈折率が低いため、光分布の対称性を維持するにはAlGaNのAl組成を高める必要がある。AlGaNは低屈折率化のためpクラッド層936として用いられる。その場合、n型クラッド層932に加えられる歪は格子整合しているためほぼ0になるが、p型クラッド層936に加えられる歪が大きくなってしまう。そのため、p型クラッド層936の積層時にクラックや転位が発生する。さらに、n型クラッド層932はAlInN単層であるため、積層方向に電流を流すには大きなバイアス電圧が必要で、効率のよい縦伝導半導体発光素子を作製することができない。   First, the strain applied to the cladding layer will be described with reference to FIGS. 2A and 2B. 2A and 2B show the magnitude and direction of strain applied to the p-type cladding layer 936 and the n-type cladding layer 932. FIG. The size of the arrow represents the magnitude of distortion. In the semiconductor light emitting device of the comparative example shown in FIG. 2A, the n-type cladding layer 932 is made of AlInN lattice-matched with GaN, and the p-type cladding layer 936 is made of AlGaN. At this time, since the refractive index of AlInN is low, it is necessary to increase the Al composition of AlGaN in order to maintain the symmetry of the light distribution. AlGaN is used as the p-cladding layer 936 to reduce the refractive index. In this case, the strain applied to the n-type cladding layer 932 is almost zero because of lattice matching, but the strain applied to the p-type cladding layer 936 becomes large. Therefore, cracks and dislocations are generated when the p-type cladding layer 936 is stacked. Furthermore, since the n-type cladding layer 932 is an AlInN single layer, a large bias voltage is required to flow current in the stacking direction, and an efficient vertical conduction semiconductor light emitting device cannot be manufactured.

一方、図2Bに示す本開示の構造の場合、n型クラッド層112の平均格子定数がGaNの格子定数よりも大きい。そのため、同様にp型クラッド層116のAl組成を高めたとしても、そこに加えられる歪は一部がn型クラッド層112のために打ち消される。その結果、高Al組成のAlGaNを積層した場合でも、クラックや転位の発生を抑制することができる。さらに、n型クラッド層112は、格子定数がGaNの格子定数よりも大きいAlInNからなる第1のn型窒化物半導体層112aとGaNからなる第2のn型窒化物半導体層112bの薄膜を交互に積層させた超格子であるため、この超格子構造によっても歪の発生が軽減される。   On the other hand, in the structure of the present disclosure shown in FIG. 2B, the average lattice constant of the n-type cladding layer 112 is larger than the lattice constant of GaN. Therefore, even if the Al composition of the p-type cladding layer 116 is similarly increased, a part of the strain applied thereto is canceled out for the n-type cladding layer 112. As a result, even when AlGaN having a high Al composition is stacked, generation of cracks and dislocations can be suppressed. Further, the n-type cladding layer 112 is formed by alternating thin films of the first n-type nitride semiconductor layer 112a made of AlInN and the second n-type nitride semiconductor layer 112b made of GaN whose lattice constant is larger than the lattice constant of GaN. Since the superlattice is laminated on the substrate, the generation of strain is also reduced by this superlattice structure.

次に、図3A、図3B、図3Cを用いて、半導体発光素子の中の光分布について説明する。レーザやスーパールミネッセントダイオードのような誘導放出光を用いるデバイスでは、p、n型クラッド層とガイド層の屈折率差により活性層近傍に光を閉じ込めることが高効率化のために重要である。図3A、図3B、図3Cのそれぞれにおいて、左側の図は半導体発光素子の断面を示し、右側の図は半導体発光素子の層構造に対応した屈折率の分布および光強度分布を表す。   Next, the light distribution in the semiconductor light-emitting element will be described with reference to FIGS. 3A, 3B, and 3C. In devices using stimulated emission light, such as lasers and superluminescent diodes, it is important to confine light near the active layer due to the refractive index difference between the p-type and n-type cladding layers and the guide layer. . In each of FIG. 3A, FIG. 3B, and FIG. 3C, the left figure shows the cross section of a semiconductor light emitting element, and the right figure shows the refractive index distribution and light intensity distribution corresponding to the layer structure of the semiconductor light emitting element.

図3Aは比較例の半導体発光素子(非特許文献1)における積層方向の屈折率分布と光強度分布を示したものである。この比較例の半導体発光素子の場合、n型クラッド層912はGaNと格子整合したAlInNを用いており、通常用いられるAlGaNと比較して屈折率が低い。そのため、屈折率差はn型側の方が大きく、光分布はp型側へと偏った分布となってしまう。このとき、光の分布が一部p型クラッド層916に設けられているリッジ構造やp型コンタクト層にかかってしまうと、そこで光の吸収が生じ、効率の低下が発生してしまう。偏った光分布を改善するために、p型クラッド層916を低屈折率化、すなわちAl組成を高めると、先述したようにクラックや転位が発生してしまう。   FIG. 3A shows a refractive index distribution and a light intensity distribution in the stacking direction in the semiconductor light emitting device of the comparative example (Non-patent Document 1). In the semiconductor light emitting device of this comparative example, the n-type cladding layer 912 uses AlInN lattice-matched with GaN, and has a lower refractive index than that of normally used AlGaN. Therefore, the refractive index difference is larger on the n-type side, and the light distribution becomes a distribution that is biased toward the p-type side. At this time, if the light distribution is partially applied to the ridge structure or the p-type contact layer provided in the p-type cladding layer 916, light absorption occurs there, resulting in a decrease in efficiency. If the p-type cladding layer 916 has a low refractive index, that is, an Al composition is increased in order to improve the uneven light distribution, cracks and dislocations will occur as described above.

図3Bは比較例の半導体発光素子(特許文献1)における積層方向の屈折率分布と光強度分布を示したものである。この比較例の半導体発光素子の場合、上部n型クラッド層942b、p型クラッド層946にはAlGaNが積層されているが、下部n型クラッド層942aとしてInGaNが挿入されている。このInGaNによって歪の一部がキャンセルされるが、一般的にInGaNのIn組成が高くなると、結晶性の低下が発生する。そのため、InGaNのIn組成を高めることは難しく、キャンセルされる歪の量はそれほど大きくない。その結果、上部n型クラッド層942bやp型クラッド層946に用いられるAlGaNのAl組成を高めることが困難となる。このため、クラッド層とガイド層との屈折率差をそれほど大きくできず、全体的に広がった光分布となってしまい、半導体発光素子の効率が低下する。   FIG. 3B shows a refractive index distribution and a light intensity distribution in the stacking direction in the semiconductor light emitting device of the comparative example (Patent Document 1). In the semiconductor light emitting device of this comparative example, AlGaN is stacked on the upper n-type cladding layer 942b and the p-type cladding layer 946, but InGaN is inserted as the lower n-type cladding layer 942a. Although a part of the strain is canceled by this InGaN, generally, when the In composition of InGaN increases, the crystallinity decreases. Therefore, it is difficult to increase the In composition of InGaN, and the amount of strain to be canceled is not so large. As a result, it is difficult to increase the Al composition of AlGaN used for the upper n-type cladding layer 942b and the p-type cladding layer 946. For this reason, the refractive index difference between the clad layer and the guide layer cannot be increased so much, resulting in an overall light distribution, and the efficiency of the semiconductor light emitting device is lowered.

図3Cは本開示の半導体発光素子にかかる積層方向の屈折率分布と光強度分布を示した図である。本開示の半導体発光素子の場合、GaNよりも格子定数の大きいn型クラッド層112により歪がキャンセルされるため、p型クラッド層116のAl組成を高めることが可能となる。そのため、p側、n側ともに対称性高く大きな屈折率差を得ることができ、効果的に光を活性層近傍へ閉じ込めることができる。これにより、高効率な縦伝導半導体発光素子を実現できる。   FIG. 3C is a diagram illustrating a refractive index distribution and a light intensity distribution in the stacking direction according to the semiconductor light emitting device of the present disclosure. In the case of the semiconductor light emitting device of the present disclosure, since the strain is canceled by the n-type cladding layer 112 having a lattice constant larger than that of GaN, the Al composition of the p-type cladding layer 116 can be increased. Therefore, a large refractive index difference can be obtained with high symmetry on both the p side and the n side, and light can be effectively confined in the vicinity of the active layer. Thereby, a highly efficient longitudinally conductive semiconductor light emitting device can be realized.

なお、ここで、本開示のn型クラッド層112を構成する第1のn型窒化物半導体層112aと第2のn型窒化物半導体層112bに用いる材料の組み合わせは、これら2つの平均格子定数がGaNの格子定数よりも大きければよい。例えば、第1のn型窒化物半導体層112aにGaNよりも格子定数の大きなAlGaInNを用いた場合、第2のn型窒化物半導体層112bにはGaNを用いることも可能である。また例えば、第1のn型窒化物半導体層112aにGaNよりも格子定数の小さなAlInNを用いた場合は、第2のn型窒化物半導体層112bにGaNよりも格子定数の大きなInGaNを用いることも可能である。また例えば、第1のn型窒化物半導体層112aにGaNよりも格子定数の小さなAlGaInNを用い、第2のn型窒化物半導体層112bにGaNよりも格子定数の大きなAlGaNを用いることも可能である。   Here, the combination of materials used for the first n-type nitride semiconductor layer 112a and the second n-type nitride semiconductor layer 112b constituting the n-type cladding layer 112 of the present disclosure is the average lattice constant of these two. Is larger than the lattice constant of GaN. For example, when AlGaInN having a larger lattice constant than GaN is used for the first n-type nitride semiconductor layer 112a, GaN can also be used for the second n-type nitride semiconductor layer 112b. For example, when AlInN having a smaller lattice constant than GaN is used for the first n-type nitride semiconductor layer 112a, InGaN having a larger lattice constant than GaN is used for the second n-type nitride semiconductor layer 112b. Is also possible. For example, AlGaInN having a smaller lattice constant than GaN can be used for the first n-type nitride semiconductor layer 112a, and AlGaN having a larger lattice constant than GaN can be used for the second n-type nitride semiconductor layer 112b. is there.

図4、図5は本発明者等が実際に作製したn型クラッド層112の電気特性を表す図である。まず、本発明者等は、n型クラッド層112の電気特性のみを評価するために、導電性材料からなる基板111の上にn型クラッド層112を成長させた。このとき、第1のn型窒化物半導体層112aはIn組成が18%のAlInN、第2のn型窒化物半導体層112bはSiを1×1019cm−3ドープしたGaNである。この縦方向の電気特性を測定したものが図4になるが、AlInN層の膜厚が3.5nm(破線)から1.5nm(実線)へと薄くなることにより、直接トンネリングの確率が上がり、電気特性が向上したことがわかる。さらに、本発明者等はAlInN層の膜厚のみが異なるサンプルを3種類用意し、その縦方向の導電率を評価した。その結果が図5である。図5に示す結果から、薄膜化により直接トンネリング確率が増大し、導電率が向上していることが確認できた。さらに、AlInN層の膜厚が2nm以下であれば一般的にn型クラッド層として用いられるAlGaNよりも導電率が高いことが確認できた。4 and 5 are diagrams showing the electrical characteristics of the n-type cladding layer 112 actually produced by the present inventors. First, the present inventors grew the n-type cladding layer 112 on the substrate 111 made of a conductive material in order to evaluate only the electrical characteristics of the n-type cladding layer 112. At this time, the first n-type nitride semiconductor layer 112a is AlInN having an In composition of 18%, and the second n-type nitride semiconductor layer 112b is GaN doped with Si at 1 × 10 19 cm −3 . FIG. 4 shows the measurement of the electrical characteristics in the vertical direction. The film thickness of the AlInN layer is reduced from 3.5 nm (broken line) to 1.5 nm (solid line), thereby increasing the probability of direct tunneling. It can be seen that the electrical characteristics have improved. Furthermore, the present inventors prepared three types of samples that differ only in the thickness of the AlInN layer, and evaluated the conductivity in the vertical direction. The result is shown in FIG. From the results shown in FIG. 5, it was confirmed that the tunneling probability increased directly and the conductivity was improved by thinning. Furthermore, if the thickness of the AlInN layer is 2 nm or less, it was confirmed that the conductivity was higher than that of AlGaN generally used as an n-type cladding layer.

このようにして、歪によるクラック・転位や電子と正孔の分離を発生させることなく、対称性高く活性層に光を閉じ込めることのできる、低抵抗で高効率な縦伝導半導体発光素子を実現できる。   In this way, it is possible to realize a low-resistance and high-efficiency vertical conduction semiconductor light-emitting device that can confine light in the active layer with high symmetry without causing cracks / dislocations and separation of electrons and holes due to strain. .

(製造方法)
続いて本開示の半導体発光素子の製造方法を、図6A、図6B、図6C、図7A、図7B、図7C、図8、図9を用いて説明する。
(Production method)
Next, a method for manufacturing the semiconductor light emitting device of the present disclosure will be described with reference to FIGS. 6A, 6B, 6C, 7A, 7B, 7C, 8, and 9.

(a)まず、MOCVDを用いて、n型伝導性を有するGaNからなる基板111上に、AlInNからなる第1のn型窒化物半導体層112aとGaNからなる第2のn型窒化物半導体層112bとを交互に積層してn型クラッド層112を形成する。   (A) First, using MOCVD, a first n-type nitride semiconductor layer 112a made of AlInN and a second n-type nitride semiconductor layer made of GaN are formed on a substrate 111 made of GaN having n-type conductivity. The n-type cladding layer 112 is formed by alternately stacking 112b.

続いて、n型ガイド層113、活性層114、p型ガイド層115、p型クラッド層116、p型コンタクト層117を形成する(図6A)。   Subsequently, an n-type guide layer 113, an active layer 114, a p-type guide layer 115, a p-type cladding layer 116, and a p-type contact layer 117 are formed (FIG. 6A).

(b)次に、プラズマCVD(Chemical Vapor Deposition)法などによりp型コンタクト層117上に、SiOマスク(図示せず)を形成する。その後、フォトリソグラフィ法とドライエッチング法を用いて、SiOマスクにストライプ状のパターンを作製し、p型コンタクト層117を露出させる。(B) Next, a SiO 2 mask (not shown) is formed on the p-type contact layer 117 by plasma CVD (Chemical Vapor Deposition) or the like. Thereafter, a stripe pattern is formed on the SiO 2 mask by using a photolithography method and a dry etching method, and the p-type contact layer 117 is exposed.

次に、例えば塩素(Cl)ガスによるドライエッチングを施し、p型コンタクト層117を貫通し、p型クラッド層116の一部までをエッチングする。Next, dry etching using, for example, chlorine (Cl 2 ) gas is performed, and the p-type contact layer 117 is penetrated to part of the p-type cladding layer 116.

次に、フッ酸(HF)などのウェットエッチングにより、SiOマスクを除去する(図6B)。Next, the SiO 2 mask is removed by wet etching such as hydrofluoric acid (HF) (FIG. 6B).

(c)次に、プラズマCVD法などにより、例えばSiOからなる電流ブロック層121をp型クラッド層116およびp型コンタクト層117上に形成する。続いてフォトリソグラフィ法とドライエッチング法を用いて、p型コンタクト層117が露出するように、電流ブロック層121をエッチングする。(C) Next, a current blocking layer 121 made of, for example, SiO 2 is formed on the p-type cladding layer 116 and the p-type contact layer 117 by plasma CVD or the like. Subsequently, the current blocking layer 121 is etched using photolithography and dry etching so that the p-type contact layer 117 is exposed.

次に、フォトリソグラフィ法と真空蒸着法を用いて、p型コンタクト層117と電気的に接するように、p電極122を形成する。   Next, the p-electrode 122 is formed so as to be in electrical contact with the p-type contact layer 117 by using a photolithography method and a vacuum evaporation method.

次に、フォトリソグラフィ法と真空蒸着法を用いて、基板111の裏面にTi、Al、Ni、Au等の多層膜からなるn電極123を形成する。   Next, an n-electrode 123 made of a multilayer film of Ti, Al, Ni, Au, or the like is formed on the back surface of the substrate 111 using photolithography and vacuum deposition.

最後に、図示しない、ブレードを用いたダイシング、またはへき開によりチップ分離を行うことで、半導体発光素子を形成する(図6C)。   Finally, a semiconductor light emitting element is formed by performing chip separation by dicing using a blade (not shown) or cleavage (FIG. 6C).

ここで、工程(a)においてAlInNの結晶成長速度(成長レート)と表面モフォロジについて述べる。図7A、図7B、図7Cに示すように、AlInNの表面モフォロジの成長レートを低下させることで表面モフォロジが平坦化し、より結晶性が高いn型クラッド層112を形成できる。成長レートの低いn型クラッド層112においては、図8に示すように断面TEM像で明瞭なコントラストが得られる。   Here, the crystal growth rate (growth rate) and surface morphology of AlInN in the step (a) will be described. As shown in FIGS. 7A, 7B, and 7C, by reducing the growth rate of the surface morphology of AlInN, the surface morphology is flattened, and the n-type cladding layer 112 with higher crystallinity can be formed. In the n-type cladding layer 112 having a low growth rate, a clear contrast can be obtained in a cross-sectional TEM image as shown in FIG.

なお、実際に本発明者等が作製したデバイス特性を評価した結果を図9に示す。図9の実線は、n型クラッド層112としてInAlN超格子バッファ層を用いた結果を示す。図9の破線は、n型クラッド層112としてAlGaNを用いた結果を示す。この図9に示す結果より、n型クラッド層112として、InAlN超格子バッファ層を用いた方が、n型クラッド層112としてAlGaNを用いるよりも半導体発光素子が低抵抗となることがわかる。   FIG. 9 shows the results of evaluating the device characteristics actually produced by the present inventors. The solid line in FIG. 9 shows the result of using an InAlN superlattice buffer layer as the n-type cladding layer 112. The broken line in FIG. 9 shows the result of using AlGaN as the n-type cladding layer 112. From the results shown in FIG. 9, it can be seen that the semiconductor light emitting element has a lower resistance when the InAlN superlattice buffer layer is used as the n-type cladding layer 112 than when AlGaN is used as the n-type cladding layer 112.

以上のような構成により、歪によるクラック・転位や電子と正孔の分離を発生させることなく、対称性高く活性層に光を閉じ込めることのできる、低抵抗で高効率な縦伝導半導体発光素子を実現できる。   With the configuration as described above, a low-resistance and high-efficiency vertical conduction semiconductor light-emitting device capable of confining light in the active layer with high symmetry without generating cracks, dislocations and separation of electrons and holes due to strain. realizable.

(実施形態2)
(構造)
まず、本開示の実施形態2に係る半導体発光素子の構造について、図10を用いて説明する。図10は本開示の実施形態2に係る半導体発光素子の断面図である。半導体発光素子210は、基板211と、n型クラッド層212と、活性層214と、p型クラッド層216と、を備える。n型クラッド層212は、基板211の上方に形成され、窒化物半導体で構成される。活性層214は、n型クラッド層212の上方に形成され、窒化物半導体で構成される。p型クラッド層216は、活性層214の上方に形成され、窒化物半導体で構成される。n型クラッド層212は、少なくとも組成の異なる第1のn型窒化物半導体層である下部n型クラッド層212aと第2のn型窒化物半導体層である上部n型クラッド層212bが積層された多層膜からなる。n型クラッド層112の平均の格子定数がGaNの格子定数よりも大きい。
(Embodiment 2)
(Construction)
First, the structure of the semiconductor light emitting device according to the second embodiment of the present disclosure will be described with reference to FIG. FIG. 10 is a cross-sectional view of a semiconductor light emitting element according to Embodiment 2 of the present disclosure. The semiconductor light emitting device 210 includes a substrate 211, an n-type cladding layer 212, an active layer 214, and a p-type cladding layer 216. The n-type cladding layer 212 is formed above the substrate 211 and is made of a nitride semiconductor. The active layer 214 is formed above the n-type cladding layer 212 and is made of a nitride semiconductor. The p-type cladding layer 216 is formed above the active layer 214 and is made of a nitride semiconductor. The n-type cladding layer 212 includes a lower n-type cladding layer 212a which is a first n-type nitride semiconductor layer having a different composition and an upper n-type cladding layer 212b which is a second n-type nitride semiconductor layer. It consists of a multilayer film. The average lattice constant of the n-type cladding layer 112 is larger than the lattice constant of GaN.

このような構成により、歪によるクラック・転位や電子と正孔の分離を発生させることなく、対称性高く活性層214に光を閉じ込めることのできる、低抵抗で高効率な縦伝導半導体発光素子を実現できる。   With such a configuration, a low-resistance and high-efficiency vertical conduction semiconductor light-emitting device that can confine light in the active layer 214 with high symmetry without generating cracks / dislocations due to strain or separation of electrons and holes. realizable.

以下、必須ではない任意の構成を含めたより具体的な説明を行う。基板211は、例えばn型GaN基板からなる。基板211の上方には、下部n型クラッド層212aと上部n型クラッド層212bからなるn型クラッド層212が設けられる。n型ガイド層213は、n型クラッド層212の上方に設けられる。n型ガイド層213は、例えばn型GaNからなる。活性層214は、n型ガイド層213の上方に設けられる。活性層214は、例えば、InGaN量子井戸層とGaN量子障壁層が交互に3層積層されて構成されている。p型ガイド層215は、活性層214の上方に設けられる。p型ガイド層215は、例えばMgがドープされたp型GaNからなる。p型クラッド層216は、p型ガイド層215の上方に設けられる。p型クラッド層216は、例えばp型AlGaNからなる。p型コンタクト層217は、p型クラッド層216の上方に設けられる。p型コンタクト層217は、例えばp型GaNからなる。   Hereinafter, more specific description including an optional configuration that is not essential will be given. The substrate 211 is made of, for example, an n-type GaN substrate. Above the substrate 211, an n-type cladding layer 212 composed of a lower n-type cladding layer 212a and an upper n-type cladding layer 212b is provided. The n-type guide layer 213 is provided above the n-type cladding layer 212. The n-type guide layer 213 is made of, for example, n-type GaN. The active layer 214 is provided above the n-type guide layer 213. The active layer 214 is configured, for example, by laminating three InGaN quantum well layers and GaN quantum barrier layers alternately. The p-type guide layer 215 is provided above the active layer 214. The p-type guide layer 215 is made of, for example, p-type GaN doped with Mg. The p-type cladding layer 216 is provided above the p-type guide layer 215. The p-type cladding layer 216 is made of, for example, p-type AlGaN. The p-type contact layer 217 is provided above the p-type cladding layer 216. The p-type contact layer 217 is made of, for example, p-type GaN.

ここで、下部n型クラッド層212aは例えばAlInNである第1の下部n型窒化物半導体層212a1と、例えばn型GaNである第2の下部n型窒化物半導体層212a2を含む多層膜で構成される。また、上部n型クラッド層212bは例えばAlInNである第1の上部n型窒化物半導体層212b1と、例えばn型GaNである第2の上部n型窒化物半導体層212b2を含む多層膜で構成される。このとき、第1の下部n型窒化物半導体層212a1におけるAlInNのIn組成は17%よりも高く、GaNの格子定数よりも大きい。また、n型クラッド層212の平均の格子定数はGaNの格子定数よりも大きい。第1の下部n型窒化物半導体層212a1および第1の上部n型窒化物半導体層212b1の膜厚はそれぞれ2nm以下であることが望ましい。また、p型クラッド層のAl組成は5%以上が好ましく、7%以上であるときに顕著に効果が現れる。   Here, the lower n-type cladding layer 212a is composed of a multilayer film including a first lower n-type nitride semiconductor layer 212a1 made of, for example, AlInN and a second lower n-type nitride semiconductor layer 212a2 made of, for example, n-type GaN. Is done. The upper n-type cladding layer 212b is formed of a multilayer film including a first upper n-type nitride semiconductor layer 212b1 made of, for example, AlInN and a second upper n-type nitride semiconductor layer 212b2 made of, for example, n-type GaN. The At this time, the In composition of AlInN in the first lower n-type nitride semiconductor layer 212a1 is higher than 17% and larger than the lattice constant of GaN. The average lattice constant of the n-type cladding layer 212 is larger than that of GaN. The film thicknesses of the first lower n-type nitride semiconductor layer 212a1 and the first upper n-type nitride semiconductor layer 212b1 are each preferably 2 nm or less. Further, the Al composition of the p-type cladding layer is preferably 5% or more, and a remarkable effect appears when it is 7% or more.

また、上部n型クラッド層212bの平均格子定数はGaNの格子定数より小さくてもよい。さらに、本実施形態では上部n型クラッド層212bと下部n型クラッド層212aの2層に分けて記載しているが、n型クラッド層212内での平均格子定数が、基板211側から表面側に向かって連続的に変化してもよい。その場合は、基板211側の平均格子定数が表面側の平均格子定数よりも大きいことが望ましい。   The average lattice constant of the upper n-type cladding layer 212b may be smaller than the lattice constant of GaN. Furthermore, in the present embodiment, the upper n-type cladding layer 212b and the lower n-type cladding layer 212a are described in two layers, but the average lattice constant in the n-type cladding layer 212 is from the substrate 211 side to the surface side. It may change continuously toward. In that case, it is desirable that the average lattice constant on the substrate 211 side is larger than the average lattice constant on the surface side.

このような半導体発光素子210の表面に形成される光導波路は、p型クラッド層216の一部まで掘りこんだリッジ構造が形成されている。さらに、リッジ構造を覆うように電流ブロック層221が形成されている。さらに、電流ブロック層221にはp型コンタクト層217が露出するような開口が設けられ、p電極222がp型コンタクト層217に接するように形成されている。p電極222は、例えば、Cr、Ti、Ni、Pd、Pt、Au等の少なくとも一つ以上の金属の単層/多層膜からなる。また、基板211の裏面には例えば、Cr、Ti、Ni、Pd、Pt、Au等の少なくとも一つ以上の金属の単層/多層膜からなるn電極223が形成されている。半導体発光素子210は、p電極222とn電極223の間に電流が注入されることで、レーザ動作またはスーパールミネッセントダイオード動作をする。   The optical waveguide formed on the surface of the semiconductor light emitting device 210 has a ridge structure that is dug up to a part of the p-type cladding layer 216. Further, a current blocking layer 221 is formed so as to cover the ridge structure. Furthermore, the current blocking layer 221 is provided with an opening through which the p-type contact layer 217 is exposed, and the p-electrode 222 is formed in contact with the p-type contact layer 217. The p-electrode 222 is made of, for example, a single layer / multilayer film of at least one metal such as Cr, Ti, Ni, Pd, Pt, and Au. Further, an n-electrode 223 made of a single layer / multilayer film of at least one metal such as Cr, Ti, Ni, Pd, Pt, Au or the like is formed on the back surface of the substrate 211. The semiconductor light emitting device 210 performs a laser operation or a super luminescent diode operation when current is injected between the p electrode 222 and the n electrode 223.

上記の構成において、活性層214は、例えば波長450nmもしくは波長520nmを中心とする青色もしくは緑色発光を示すように調整されている。なお本実施の形態においては、基板211が導電性を有するn型GaNである例を示したが、基板211を構成する材料はこれに限定されない。基板211を構成する材料には、例えばn型SiCやn型Siなどの異種基板を用いることができる。さらには、基板211を構成する材料にはサファイア基板等の絶縁基板を用いることができる。この場合、光導波路外部の、n型クラッド層212が露出した表面に、p電極222と電気的に絶縁されたn電極223を形成することで半導体発光素子に電力を供給することができる。   In the above configuration, the active layer 214 is adjusted to emit blue or green light having a wavelength of 450 nm or a wavelength of 520 nm, for example. Note that although an example in which the substrate 211 is conductive n-type GaN has been described in this embodiment, the material forming the substrate 211 is not limited thereto. As a material constituting the substrate 211, for example, a heterogeneous substrate such as n-type SiC or n-type Si can be used. Furthermore, an insulating substrate such as a sapphire substrate can be used as a material constituting the substrate 211. In this case, it is possible to supply power to the semiconductor light emitting device by forming the n electrode 223 electrically insulated from the p electrode 222 on the surface outside the optical waveguide where the n-type cladding layer 212 is exposed.

なお本実施形態においては、活性層214が、例えば波長450nmもしくは波長520nmを中心とする光を発光する例を示したがこの限りではない。例えば活性層214のインジウムの組成を変化させることで、活性層214は波長400nm〜650nmの間の特定の波長を中心に発光することができる。   In the present embodiment, an example in which the active layer 214 emits light centered at a wavelength of 450 nm or a wavelength of 520 nm, for example, is shown, but this is not restrictive. For example, by changing the composition of indium in the active layer 214, the active layer 214 can emit light around a specific wavelength between 400 nm and 650 nm.

(動作および効果)
続いて、本実施形態の半導体発光素子の効果について図11A、図11B、図11C、図12を用いて説明する。
(Operation and effect)
Next, the effect of the semiconductor light emitting device of this embodiment will be described with reference to FIGS. 11A, 11B, 11C, and 12. FIG.

まず、図11A,図11B、図11Cを用いて、p型クラッド層216、n型クラッド層212に加えられる歪について説明する。図11A,図11B、図11Cは、p型クラッド層216、n型クラッド層212に加えられている歪の大きさと方向を示している。矢印の大きさは歪の大きさを表す。ここで、半導体発光素子210において、過剰な歪エネルギーは、表面から基板方向に、引っ張り歪を受けている層において蓄積される。そして、その蓄積されたエネルギーが一定以上になると、転位やクラックの起点となる。したがって、転位やクラックを抑制するためには、過剰歪エネルギーが最大となる基板211とn型クラッド層212との界面に加わる歪を低減することが重要である。したがって、本開示の構成のように下部n型クラッド層212aの格子定数がGaNの格子定数よりも大きい場合、歪の発生を抑制しつつ上部n型クラッド層212bやp型クラッド層216を形成することができる(図11A、図11B)。また、n型クラッド層212内での平均格子定数が、基板211側から表面側に向かって連続的に変化する場合、多層膜の界面に生じる歪の発生が抑制される(図11C)。さらに、n型クラッド層212は、薄膜を交互に積層させた超格子であるため、この超格子構造によっても歪を軽減できる。   First, the strain applied to the p-type cladding layer 216 and the n-type cladding layer 212 will be described with reference to FIGS. 11A, 11B, and 11C. 11A, 11B, and 11C show the magnitude and direction of strain applied to the p-type cladding layer 216 and the n-type cladding layer 212. FIG. The size of the arrow represents the magnitude of distortion. Here, in the semiconductor light emitting device 210, excessive strain energy is accumulated in a layer subjected to tensile strain from the surface toward the substrate. When the accumulated energy exceeds a certain level, it becomes a starting point for dislocations and cracks. Therefore, in order to suppress dislocations and cracks, it is important to reduce the strain applied to the interface between the substrate 211 and the n-type cladding layer 212 that maximizes the excess strain energy. Therefore, when the lattice constant of the lower n-type cladding layer 212a is larger than the lattice constant of GaN as in the configuration of the present disclosure, the upper n-type cladding layer 212b and the p-type cladding layer 216 are formed while suppressing the generation of strain. (FIG. 11A, FIG. 11B). In addition, when the average lattice constant in the n-type cladding layer 212 continuously changes from the substrate 211 side to the surface side, the generation of strain generated at the interface of the multilayer film is suppressed (FIG. 11C). Furthermore, since the n-type cladding layer 212 is a superlattice in which thin films are alternately stacked, strain can also be reduced by this superlattice structure.

次に、本実施形態に係る半導体発光素子の光分布について図12に示す。本開示においては上部n型クラッド層212bの屈折率を低くできるため、効果的に光を活性層214近傍に閉じ込めることができる。   Next, the light distribution of the semiconductor light emitting device according to this embodiment is shown in FIG. In the present disclosure, since the refractive index of the upper n-type cladding layer 212b can be lowered, light can be effectively confined in the vicinity of the active layer 214.

このようにして、歪によるクラック・転位や電子と正孔の分離を発生させることなく、対称性高く活性層に光を閉じ込めることのできる、低抵抗で高効率な縦伝導半導体発光素子を実現できる。   In this way, it is possible to realize a low-resistance and high-efficiency vertical conduction semiconductor light-emitting device that can confine light in the active layer with high symmetry without causing cracks / dislocations and separation of electrons and holes due to strain. .

(実施形態3)
(構造)
まず、本開示の実施形態3に係る半導体発光素子の構造について、図13を用いて説明する。図13は本開示の実施形態3に係る半導体発光素子の断面図である。半導体発光素子310は、基板311と、n型クラッド層312と、活性層314と、p型クラッド層316と、を備える。n型クラッド層312は、基板311の上方に形成され、窒化物半導体で構成される。活性層314は、n型クラッド層312の上方に形成され、窒化物半導体で構成される。p型クラッド層316は、活性層314の上方に形成され、窒化物半導体で構成される。n型クラッド層312は、少なくとも組成の異なる第1のn型窒化物半導体層312aと第2のn型窒化物半導体層312bが積層された多層膜からなる。n型クラッド層312の平均の格子定数がGaNの格子定数よりも大きい。
(Embodiment 3)
(Construction)
First, the structure of the semiconductor light emitting element according to the third embodiment of the present disclosure will be described with reference to FIG. FIG. 13 is a cross-sectional view of a semiconductor light emitting element according to Embodiment 3 of the present disclosure. The semiconductor light emitting device 310 includes a substrate 311, an n-type cladding layer 312, an active layer 314, and a p-type cladding layer 316. The n-type cladding layer 312 is formed above the substrate 311 and is made of a nitride semiconductor. The active layer 314 is formed above the n-type cladding layer 312 and is made of a nitride semiconductor. The p-type cladding layer 316 is formed above the active layer 314 and is made of a nitride semiconductor. The n-type cladding layer 312 includes a multilayer film in which a first n-type nitride semiconductor layer 312a and a second n-type nitride semiconductor layer 312b having different compositions are stacked. The average lattice constant of the n-type cladding layer 312 is larger than that of GaN.

このような構成により、歪によるクラック・転位や電子と正孔の分離を発生させることなく、対称性高く活性層314に光を閉じ込めることのできる、低抵抗で高効率な縦伝導半導体発光素子を実現できる。   With such a configuration, a low-resistance and high-efficiency vertical conduction semiconductor light-emitting device that can confine light in the active layer 314 with high symmetry without generating cracks / dislocations due to strain or separation of electrons and holes. realizable.

以下、必須ではない任意の構成を含めたより具体的な説明を行う。基板311は、n型GaN基板からなる。n型クラッド層312は、基板311の上方に設けられる。n型ガイド層313は、n型クラッド層312の上方に設けられる。n型ガイド層313は、例えばn型GaNからなる。活性層314は、n型ガイド層313の上方に設けられる。活性層314は、例えば、InGaN量子井戸層とGaN量子障壁層が交互に3層積層されて構成されている。p型ガイド層315は、活性層314の上方に設けられる。p型ガイド層315は、例えばMgがドープされたp型GaNからなる。p型クラッド層316は、p型ガイド層315の上方に設けられる。p型コンタクト層317は、p型クラッド層316の上方に設けられる。p型コンタクト層317は、例えばp型GaNからなる。   Hereinafter, more specific description including an optional configuration that is not essential will be given. The substrate 311 is made of an n-type GaN substrate. The n-type cladding layer 312 is provided above the substrate 311. The n-type guide layer 313 is provided above the n-type cladding layer 312. The n-type guide layer 313 is made of, for example, n-type GaN. The active layer 314 is provided above the n-type guide layer 313. The active layer 314 is configured, for example, by alternately stacking three InGaN quantum well layers and GaN quantum barrier layers. The p-type guide layer 315 is provided above the active layer 314. The p-type guide layer 315 is made of, for example, p-type GaN doped with Mg. The p-type cladding layer 316 is provided above the p-type guide layer 315. The p-type contact layer 317 is provided above the p-type cladding layer 316. The p-type contact layer 317 is made of, for example, p-type GaN.

n型クラッド層312は例えばAlInNである第1のn型窒化物半導体層312aと、例えばn型GaNである第2のn型窒化物半導体層312bを含む多層膜で構成される。また、p型クラッド層316は例えばAlInNである第1のp型窒化物半導体層316aと、例えばp型GaNである第2のp型窒化物半導体層316bを含む多層膜で構成される。このとき、下部AlInNのIn組成は17%よりも高く、GaNの格子定数よりも大きい。従って、n型クラッド層312の平均の格子定数はGaNの格子定数よりも大きい。このとき、第1のn型窒化物半導体層312aおよび第1のp型窒化物半導体層316aの膜厚はそれぞれ2nm以下であることが望ましい。また、第1のp型窒化物半導体層316aは、キャリアであるホールが電子よりも有効質量が大きいため、第1のp型窒化物半導体層316aの膜厚は第1のn型窒化物半導体層312aの膜厚よりも小さいことが望ましい。そのため、第1のp型窒化物半導体層316aの膜厚が0.5nm以下であると、より高効率な縦伝導半導体発光素子が実現できる。   The n-type cladding layer 312 is composed of a multilayer film including a first n-type nitride semiconductor layer 312a made of, for example, AlInN and a second n-type nitride semiconductor layer 312b made of, for example, n-type GaN. The p-type cladding layer 316 is formed of a multilayer film including a first p-type nitride semiconductor layer 316a made of, for example, AlInN and a second p-type nitride semiconductor layer 316b made of, for example, p-type GaN. At this time, the In composition of the lower AlInN is higher than 17% and larger than the lattice constant of GaN. Therefore, the average lattice constant of the n-type cladding layer 312 is larger than that of GaN. At this time, the film thicknesses of the first n-type nitride semiconductor layer 312a and the first p-type nitride semiconductor layer 316a are each desirably 2 nm or less. In addition, since the first p-type nitride semiconductor layer 316a has an effective mass of holes as carriers larger than that of electrons, the thickness of the first p-type nitride semiconductor layer 316a is the first n-type nitride semiconductor. It is desirable that the thickness is smaller than the thickness of the layer 312a. Therefore, when the film thickness of the first p-type nitride semiconductor layer 316a is 0.5 nm or less, a more efficient longitudinally conductive semiconductor light emitting element can be realized.

このような半導体発光素子310の表面に形成される光導波路は、p型クラッド層316の一部まで掘りこんだリッジ構造が形成されている。さらに、電流ブロック層321がリッジ構造を覆うように形成されている。このとき、リッジ構造はテーパー構造であることが望ましい。さらに、電流ブロック層321にはp型コンタクト層317が露出するような開口が設けられ、p電極322がp型コンタクト層317に接するように形成されている。p電極322は、例えば、Cr、Ti、Ni、Pd、Pt、Au等の少なくとも一つ以上の金属の単層または多層膜からなるまた、基板311の裏面には例えば、Cr、Ti、Ni、Pd、Pt、Au等の少なくとも一つ以上の金属の単層または多層膜からなるn電極323が形成されている。半導体発光素子310は、p電極322とn電極323の間に電流が注入されることで、レーザ動作またはスーパールミネッセントダイオード動作する構造となっている。   The optical waveguide formed on the surface of the semiconductor light emitting device 310 has a ridge structure that is dug up to a part of the p-type cladding layer 316. Furthermore, a current blocking layer 321 is formed so as to cover the ridge structure. At this time, the ridge structure is preferably a tapered structure. Further, an opening is formed in the current blocking layer 321 so that the p-type contact layer 317 is exposed, and the p-electrode 322 is formed in contact with the p-type contact layer 317. The p electrode 322 is made of, for example, a single layer or a multilayer film of at least one metal such as Cr, Ti, Ni, Pd, Pt, Au, etc. Also, for example, Cr, Ti, Ni, An n-electrode 323 made of a single layer or a multilayer of at least one metal such as Pd, Pt, or Au is formed. The semiconductor light emitting device 310 has a structure in which a laser operation or a super luminescent diode operation is performed by injecting a current between the p electrode 322 and the n electrode 323.

上記の構成において、活性層314は、例えば波長450nmもしくは波長520nmを中心とする青色もしくは緑色発光を示すように調整されている。なお本実施形態においては、基板311が導電性を有するn型GaNであるとして説明したが、基板311を構成する材料はこれに限定されない。基板311を構成する材料には、例えばn型SiCやn型Siなどの異種基板を用いることができる。さらには、基板311を構成する材料には、サファイア基板等の絶縁基板を用いることも可能である。この場合、光導波路外部の、n型クラッド層312が露出した表面に、p電極322と電気的に絶縁されたn電極323を形成することで半導体発光素子に電力を供給することができる。   In the above configuration, the active layer 314 is adjusted so as to emit blue or green light having a wavelength of 450 nm or a wavelength of 520 nm, for example. In the present embodiment, the substrate 311 is described as being n-type GaN having conductivity, but the material constituting the substrate 311 is not limited to this. As a material constituting the substrate 311, for example, a heterogeneous substrate such as n-type SiC or n-type Si can be used. Furthermore, an insulating substrate such as a sapphire substrate can be used as a material constituting the substrate 311. In this case, power can be supplied to the semiconductor light emitting device by forming an n electrode 323 that is electrically insulated from the p electrode 322 on the surface outside the optical waveguide where the n-type cladding layer 312 is exposed.

なお本実施形態においては、活性層314が、例えば波長450nmもしくは波長520nmを中心とする光を発光する例を示したが、活性層314の発光波長は、これに限定されない。例えば活性層314のインジウムの組成を変化させることで、活性層314は波長400nm〜650nmの間の特定の波長を中心に発光することができる。   In the present embodiment, an example in which the active layer 314 emits light having a wavelength of 450 nm or 520 nm as the center is shown, but the emission wavelength of the active layer 314 is not limited to this. For example, by changing the composition of indium in the active layer 314, the active layer 314 can emit light around a specific wavelength between 400 nm and 650 nm.

(動作および効果)
続いて、本実施形態の半導体発光素子の効果について説明する。
(Operation and effect)
Next, the effect of the semiconductor light emitting device of this embodiment will be described.

本実施形態の半導体発光素子では、n型クラッド層312の平均格子定数がGaNの格子定数よりも大きい。また、p型クラッド層316の平均格子定数は、第1のp型窒化物半導体層316aおよび第2のp型窒化物半導体層316bに用いる材料の組み合わせにより、平均屈折率によらず、GaNの格子定数に近い値とすることができる。そのため、半導体発光素子310全体に蓄積される歪のエネルギーを低減できるため、転位やクラックを抑制することができる。   In the semiconductor light emitting device of this embodiment, the average lattice constant of the n-type cladding layer 312 is larger than the lattice constant of GaN. In addition, the average lattice constant of the p-type cladding layer 316 depends on the combination of materials used for the first p-type nitride semiconductor layer 316a and the second p-type nitride semiconductor layer 316b, regardless of the average refractive index. The value can be close to the lattice constant. Therefore, the energy of strain accumulated in the entire semiconductor light emitting element 310 can be reduced, so that dislocations and cracks can be suppressed.

さらに、p型クラッド層316の構成をn型クラッド層312と似た構造とすることにより、p側、n側の屈折率の対称性が高くなり、光分布を改善することができる。   Furthermore, by making the structure of the p-type cladding layer 316 similar to that of the n-type cladding layer 312, the symmetry of the refractive index on the p side and the n side is increased, and the light distribution can be improved.

このような構成により、歪によるクラック・転位や電子と正孔の分離を発生させることなく、対称性高く活性層に光を閉じ込めることのできる、低抵抗で高効率な縦伝導半導体発光素子を実現できる。   Such a configuration realizes a low-resistance, high-efficiency, vertical conduction semiconductor light-emitting device that can confine light in the active layer with high symmetry without generating cracks / dislocations and separation of electrons and holes due to strain. it can.

本開示は、例えばプロジェクタ用の可視光光源に適用でき非常に有用である。   The present disclosure can be applied to, for example, a visible light source for a projector and is very useful.

110,210,310 半導体発光素子
111,211,311 基板
112,212,312 n型クラッド層
112a,312a 第1のn型窒化物半導体層
112b,312b 第2のn型窒化物半導体層
113,213,313 n型ガイド層
114,214,314 活性層
115,215,315 p型ガイド層
116,216,316 p型クラッド層
117,217,317 p型コンタクト層
121,221,321 電流ブロック層
122,222,322 p電極
123,223,323 n電極
212a 下部n型クラッド層
212a1 第1の下部n型窒化物半導体層
212a2 第2の下部n型窒化物半導体層
212b 上部n型クラッド層
212b1 第1の上部n型窒化物半導体層
212b2 第2の上部n型窒化物半導体層
316a 第1のp型窒化物半導体層
316b 第2のp型窒化物半導体層
110, 210, 310 Semiconductor light emitting devices 111, 211, 311 Substrates 112, 212, 312 n-type cladding layers 112a, 312a First n-type nitride semiconductor layers 112b, 312b Second n-type nitride semiconductor layers 113, 213 , 313 n-type guide layers 114, 214, 314 active layers 115, 215, 315 p-type guide layers 116, 216, 316 p-type cladding layers 117, 217, 317 p-type contact layers 121, 221 and 321 Current blocking layer 122, 222,322 p-electrodes 123,223,323 n-electrode 212a lower n-type cladding layer 212a1 first lower n-type nitride semiconductor layer 212a2 second lower n-type nitride semiconductor layer 212b upper n-type cladding layer 212b1 first Upper n-type nitride semiconductor layer 212b2 Second upper n-type nitride semiconductor layer 316 a First p-type nitride semiconductor layer 316b Second p-type nitride semiconductor layer

Claims (12)

基板と、
前記基板の上に形成された、窒化物半導体よりなるn型クラッド層と、
前記n型クラッド層の上に形成された、窒化物半導体よりなる活性層と、
前記活性層の上に形成された、窒化物半導体よりなるp型クラッド層とを有し、
前記n型クラッド層は、少なくとも組成の異なる第1のn型窒化物半導体層と第2のn型窒化物半導体層が交互に積層された多層膜からなり、かつ前記n型クラッド層の平均の格子定数がGaNの格子定数よりも大きいことを特徴とする半導体発光素子。
A substrate,
An n-type cladding layer made of a nitride semiconductor, formed on the substrate;
An active layer made of a nitride semiconductor formed on the n-type cladding layer;
A p-type cladding layer formed on the active layer and made of a nitride semiconductor;
The n-type cladding layer is composed of a multilayer film in which at least first n-type nitride semiconductor layers and second n-type nitride semiconductor layers having different compositions are alternately stacked, and an average of the n-type cladding layers A semiconductor light emitting device having a lattice constant larger than that of GaN.
前記第1のn型窒化物半導体層の格子定数が前記GaNの格子定数よりも大きいことを特徴とする、請求項1に記載の半導体発光素子。 2. The semiconductor light emitting device according to claim 1, wherein a lattice constant of the first n-type nitride semiconductor layer is larger than a lattice constant of the GaN. 前記第1のn型窒化物半導体層がAlInNからなることを特徴とする請求項1または2に記載の半導体発光素子。 3. The semiconductor light emitting element according to claim 1, wherein the first n-type nitride semiconductor layer is made of AlInN. 4. 前記第1のn型窒化物半導体層のIn組成が0.17以上であることを特徴とする請求項3に記載の半導体発光素子。 The semiconductor light emitting element according to claim 3, wherein the first n-type nitride semiconductor layer has an In composition of 0.17 or more. 前記第1のn型窒化物半導体層の層厚が2nm以下であることを特徴とする請求項2ないし4のいずれか1項に記載の半導体発光素子。 5. The semiconductor light emitting element according to claim 2, wherein a thickness of the first n-type nitride semiconductor layer is 2 nm or less. 6. 前記第2のn型窒化物半導体層のSi濃度が1019cm−3以上であることを特徴とする請求項1に記載の半導体発光素子。2. The semiconductor light emitting element according to claim 1, wherein the second n-type nitride semiconductor layer has a Si concentration of 10 19 cm −3 or more. 前記第2の窒化物半導体層がInGaNからなることを特徴とする請求項1に記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein the second nitride semiconductor layer is made of InGaN. 前記n型クラッド層の膜厚が500nm以上であることを特徴とする請求項1に記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein the n-type cladding layer has a thickness of 500 nm or more. 前記p型クラッド層の平均Al組成がIII族の組成比で7%以上であることを特徴とする請求項1に記載の半導体発光素子。 2. The semiconductor light emitting device according to claim 1, wherein an average Al composition of the p-type cladding layer is 7% or more as a group III composition ratio. 前記p型クラッド層が、少なくともAlInNからなる層を含むことを特徴とする請求項1に記載の半導体発光素子。 The semiconductor light-emitting element according to claim 1, wherein the p-type cladding layer includes a layer made of at least AlInN. 前記n型クラッド層が層内で異なる格子定数の領域を持ち、前記n型クラッド層下部の格子定数が前記n型クラッド層上部の格子定数よりも大きいことを特徴とする請求項1〜10に記載の半導体発光素子。 The n-type cladding layer has regions having different lattice constants in the layer, and the lattice constant below the n-type cladding layer is larger than the lattice constant above the n-type cladding layer. The semiconductor light emitting element as described. 前記n型クラッド層が層内で異なる格子定数の領域を持ち、前記n型クラッド層下部から前記n型クラッド層上部に向かって連続的に格子定数が小さくなっていることを特徴とする請求項11に記載の半導体発光素子。 The n-type cladding layer has regions having different lattice constants in the layer, and the lattice constant continuously decreases from a lower portion of the n-type cladding layer toward an upper portion of the n-type cladding layer. 11. The semiconductor light emitting device according to 11.
JP2015525008A 2013-07-04 2014-03-28 Semiconductor light emitting device Pending JPWO2015001692A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013140448 2013-07-04
JP2013140448 2013-07-04
PCT/JP2014/001815 WO2015001692A1 (en) 2013-07-04 2014-03-28 Semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JPWO2015001692A1 true JPWO2015001692A1 (en) 2017-02-23

Family

ID=52143299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015525008A Pending JPWO2015001692A1 (en) 2013-07-04 2014-03-28 Semiconductor light emitting device

Country Status (2)

Country Link
JP (1) JPWO2015001692A1 (en)
WO (1) WO2015001692A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6785221B2 (en) * 2015-03-30 2020-11-18 パナソニック株式会社 Semiconductor light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326943A (en) * 1997-03-26 1998-12-08 Nichia Chem Ind Ltd Nitride semiconductor element
JP2005136446A (en) * 1997-07-22 2005-05-26 Nichia Chem Ind Ltd Nitride semiconductor light emitting device
JP2008124485A (en) * 2001-02-14 2008-05-29 Sharp Corp Nitride semiconductor laser element, and optical information reproducing device using the same
US20100127236A1 (en) * 2008-11-21 2010-05-27 Palo Alto Research Center Incorporated Laser Diode With High Indium Active Layer And Lattice Matched Cladding Layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326943A (en) * 1997-03-26 1998-12-08 Nichia Chem Ind Ltd Nitride semiconductor element
JP2005136446A (en) * 1997-07-22 2005-05-26 Nichia Chem Ind Ltd Nitride semiconductor light emitting device
JP2008124485A (en) * 2001-02-14 2008-05-29 Sharp Corp Nitride semiconductor laser element, and optical information reproducing device using the same
US20100127236A1 (en) * 2008-11-21 2010-05-27 Palo Alto Research Center Incorporated Laser Diode With High Indium Active Layer And Lattice Matched Cladding Layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KIM-CHAUVEAU H. ET AL., JOURNAL OF CRYSTAL GROWTH, vol. 338, JPN6013034249, 17 October 2011 (2011-10-17), pages 20 - 29, ISSN: 0003773549 *

Also Published As

Publication number Publication date
WO2015001692A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
JP5963004B2 (en) Nitride semiconductor light emitting device
US9640712B2 (en) Nitride semiconductor structure and semiconductor light emitting device including the same
US7821019B2 (en) Triple heterostructure incorporating a strained zinc oxide layer for emitting light at high temperatures
JP2013038394A (en) Semiconductor laser element
US11876349B2 (en) Semiconductor device, semiconductor laser, and method of producing a semiconductor device
KR20080052016A (en) The manufacturing method of light emission device including current spreading layer
JP2010103478A (en) Nitride semiconductor device and method for manufacturing the same
WO2014006813A1 (en) Semiconductor light-emitting device
JP3754226B2 (en) Semiconductor light emitting device
JPWO2006109418A1 (en) Semiconductor light emitting device
JP2011124442A (en) Semiconductor laser device, and method of manufacturing the same
JP4877294B2 (en) Manufacturing method of semiconductor light emitting device
US20080175293A1 (en) Semiconductor laser device
KR20120135818A (en) Light emitting device and manufacturing method of the same
WO2015001692A1 (en) Semiconductor light-emitting element
KR101303589B1 (en) Nitride semiconductor light emitting device and method for manufacturing thereof
WO2020105362A1 (en) Nitride semiconductor laser element and method for manufacturing nitride semiconductor laser element
KR101056754B1 (en) Group III nitride semiconductor light emitting device
JP2008244360A (en) Semiconductor light-emitting element
JP6785221B2 (en) Semiconductor light emitting device
KR101248383B1 (en) Semiconductor light emitting device
US10218152B1 (en) Semiconductor laser diode with low threshold current
JP2000196144A (en) Semiconductor light emitting element
JP4007737B2 (en) Semiconductor element
US20200381898A1 (en) Semiconductor light-emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180410