KR20120135818A - Light emitting device and manufacturing method of the same - Google Patents
Light emitting device and manufacturing method of the same Download PDFInfo
- Publication number
- KR20120135818A KR20120135818A KR1020110054745A KR20110054745A KR20120135818A KR 20120135818 A KR20120135818 A KR 20120135818A KR 1020110054745 A KR1020110054745 A KR 1020110054745A KR 20110054745 A KR20110054745 A KR 20110054745A KR 20120135818 A KR20120135818 A KR 20120135818A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- current blocking
- electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Abstract
Description
본 발명은 광을 방출하는 발광소자 및 그의 제조방법에 관한 것으로, 특히, 전류밀집도를 저감시킬 수 있는 발광소자 및 그의 제조방법에 관한 것이다.The present invention relates to a light emitting device that emits light and a method of manufacturing the same, and more particularly, to a light emitting device capable of reducing current density and a method of manufacturing the same.
발광소자(Light Emitting Device: LED)는 p-n 접합된 복수의 반도체층으로 이루어진 광전층을 포함하여, 전기에너지를 광에너지로 변환하여 광을 방출하는 광전소자의 일종이다. A light emitting device (LED) includes a photoelectric layer composed of a plurality of p-n bonded semiconductor layers and converts electrical energy into optical energy to emit light.
이러한 발광소자는, 광을 방출하는 다른 장치에 비해, 저전압으로 고휘도의 광을 방출할 수 있어 높은 에너지효율을 갖는 장점이 있다. 특히, 광전층이 질화갈륨(GaN)계 질화물반도체로 형성되는 경우, 발광소자는 적외선 내지 적외선을 포함하는 광범위한 파장영역의 광을 방출할 수 있다. 이에 따라, 발광소자는 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전제품 등의 각종 자동화 기기에 다양하게 응용될 수 있고, 비소(As), 수은(Hg) 등의 환경 유해 물질을 포함하지 않으므로, 차세대 광원으로 각광받고 있다.Such a light emitting device has an advantage of having high energy efficiency since it can emit light of high brightness at low voltage, compared to other devices that emit light. In particular, when the photoelectric layer is formed of a gallium nitride (GaN) -based nitride semiconductor, the light emitting device can emit light in a wide range of wavelengths, including infrared to infrared. Accordingly, the light emitting device may be variously applied to various automation devices such as a backlight unit, a display board, a display, and a home appliance of a liquid crystal display, and may be used for environmentally harmful substances such as arsenic (As) and mercury (Hg). Since it does not include, it has been spotlighted as a next-generation light source.
일반적인 발광소자는 기판 상에 순차적으로 적층되는 n-형 반도체층, 활성층 및 p-형 반도체층을 포함하는 광전층, p-형 반도체층 상에 형성되는 오믹접촉층, n-형 반도체층의 적어도 일부와 접하도록 형성되어 n-형 반도체층으로 전자를 주입하는 제1 전극, 및 오믹접촉층 상에 형성되어 p-형 반도체층으로 정공을 주입하는 제2 전극을 포함한다. 이때, 제2 전극은 오믹접촉층을 관통하는 콘택홀을 통해 p-형 반도체층과 직접 접하여 형성될 수 있다.A typical light emitting device includes at least a photoelectric layer including an n-type semiconductor layer, an active layer and a p-type semiconductor layer sequentially stacked on a substrate, an ohmic contact layer formed on a p-type semiconductor layer, and an n-type semiconductor layer. And a first electrode formed to be in contact with a portion to inject electrons into the n-type semiconductor layer, and a second electrode formed on the ohmic contact layer to inject holes into the p-type semiconductor layer. In this case, the second electrode may be formed in direct contact with the p-type semiconductor layer through a contact hole penetrating the ohmic contact layer.
그런데, 제2 전극을 통해 주입된 정공들은 최소 저항의 경로로 이동하려는 경향을 갖고 있어, p-형 반도체층 중 제2 전극 하부에 대응한 일부영역에 밀집하게 된다. 즉, 정공 이동에 따른 제2 전극과 활성층 사이의 전류 흐름이 p-형 반도체층의 되도록 넓은 영역으로 분산되지 못하고, p-형 반도체층의 일부영역에만 집중되는 현상(이하, "전류밀집현상"으로 지칭함)이 발생한다. However, the holes injected through the second electrode tend to move in the path of the least resistance, and thus are concentrated in a partial region corresponding to the lower portion of the second electrode of the p-type semiconductor layer. That is, a phenomenon in which the current flow between the second electrode and the active layer due to the hole movement is not dispersed in a wide area as much as possible of the p-type semiconductor layer and is concentrated only on a partial region of the p-type semiconductor layer (hereinafter referred to as "current density phenomenon"). ) Is generated.
이때, 전류밀집도(여기서, "전류밀집도는 전류가 밀집된 정도"를 지칭함)가 높아질수록, 제2 전극을 통해 주입된 정공이 활성층에 도달되지 못하고 활성층 외의 영역에 더 많이 누적 또는 소실되므로, 발광효율(여기서, "발광효율"은 소자로 주입된 정공 및 전자가 광으로 변환되는 비율을 의미함)이 저하되는 문제점이 있다. 이 뿐만 아니라, 활성층 외의 영역에 누적된 정공은 열에너지로 변환되어, 소자 내에 고온의 열을 발생시킴에 따라, 열화에 의한 소자의 수명 감소 및 신뢰도 저하의 문제점이 있다.At this time, the higher the current density (here, “current density refers to the degree of the current density”), the more the holes injected through the second electrode do not reach the active layer and accumulate or disappear more in the area outside the active layer, thus, luminous efficiency (Here, "luminescence efficiency" means a rate at which holes and electrons injected into the device are converted to light). In addition, holes accumulated in regions other than the active layer are converted into thermal energy to generate high temperature heat in the device, thereby reducing the lifetime of the device and deteriorating reliability due to deterioration.
본 발명은 오믹접촉층에 단차를 형성하지 않도록 광전층 상에 오목하게 형성되는 전류차단층을 포함하여, 전류밀집도를 저감시킬 수 있으면서도, 오믹접촉층과 전극 사이의 접촉저항을 개선할 수 있는 발광소자 및 그의 제조방법을 제공하기 위한 것이다.The present invention includes a current blocking layer that is formed concave on the photoelectric layer so as not to form a step in the ohmic contact layer, and can reduce the current density, while also improving the contact resistance between the ohmic contact layer and the electrode. An object and a manufacturing method thereof are provided.
이와 같은 과제를 해결하기 위하여, 본 발명은 기판; 상기 기판 상에 순차적으로 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 광전층; 상기 제2 반도체층 표면 중 일부에 오목하게 형성되고, 상기 제2 반도체층보다 낮은 전하이동도를 갖는 전류차단층; 상기 전류차단층을 포함한 상기 제2 반도체층 상에 투명도전성물질로 평평하게 형성되는 오믹접촉층; 상기 오믹접촉층, 상기 제2 반도체층 및 상기 활성층 각각의 일부영역을 제거하여 노출되는 상기 제1 반도체층의 일부영역 상에 형성되는 제1 전극; 및 상기 오믹접촉층 상에 형성되고, 상기 전류차단층과 적어도 일부 오버랩하는 제2 전극을 포함하는 발광소자를 제공한다.In order to solve such a problem, the present invention is a substrate; A photovoltaic layer including a first semiconductor layer, an active layer, and a second semiconductor layer sequentially stacked on the substrate; A current blocking layer recessed in a portion of the surface of the second semiconductor layer, the current blocking layer having a lower charge mobility than the second semiconductor layer; An ohmic contact layer formed flat on the second semiconductor layer including the current blocking layer with a transparent conductive material; A first electrode formed on a portion of the first semiconductor layer exposed by removing portions of each of the ohmic contact layer, the second semiconductor layer, and the active layer; And a second electrode formed on the ohmic contact layer and at least partially overlapping the current blocking layer.
그리고, 본 발명은 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 포함한 복수의 반도체층을 적층하여, 광전층을 형성하는 단계; 상기 제2 반도체층 표면 중 일부를 산화하여, 상기 제2 반도체층보다 낮은 전하이동도를 갖는 전류차단층을 상기 제2 반도체층 표면에 오목하게 형성하는 단계; 상기 전류차단층을 포함한 상기 제2 반도체층 상에 투명도전성물질을 적층하여, 오믹접촉층을 형성하는 단계; 상기 오믹접촉층, 상기 제2 반도체층 및 상기 활성층 각각의 일부영역을 제거하여, 상기 제1 반도체층의 일부영역을 노출시키는 단계; 및 상기 노출된 제1 반도체층의 일부영역 상에 접하는 제1 전극과, 상기 오믹접촉층 상에 상기 전류차단층과 적어도 일부 오버랩하는 제2 전극을 형성하는 단계를 포함하는 발광소자의 제조방법을 제공한다.In addition, the present invention comprises the steps of stacking a plurality of semiconductor layers including a first semiconductor layer, an active layer and a second semiconductor layer on a substrate, to form a photoelectric layer; Oxidizing a part of the surface of the second semiconductor layer to form a concave current blocking layer having a lower charge mobility than the second semiconductor layer on the surface of the second semiconductor layer; Stacking a transparent conductive material on the second semiconductor layer including the current blocking layer to form an ohmic contact layer; Removing a portion of each of the ohmic contact layer, the second semiconductor layer, and the active layer to expose a portion of the first semiconductor layer; And forming a first electrode in contact with a portion of the exposed first semiconductor layer and a second electrode at least partially overlapping the current blocking layer on the ohmic contact layer. to provide.
이상과 같이, 본 발명에 따른 발광소자는 기판 상에 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함한 복수의 반도체층으로 이루어진 광전층, 제2 반도체층의 표면 중 일부에 오목하게 형성되고 제2 반도체층보다 낮은 전하이동도를 갖는 전류차단층, 제1 반도체층의 일부와 접하여 형성되는 제1 전극, 및 오믹접촉층 상에 형성되고 전류차단층과 적어도 일부 오버랩하는 제2 전극을 포함한다. As described above, the light emitting device according to the present invention is formed concave on a part of the surface of the photoelectric layer, the second semiconductor layer comprising a plurality of semiconductor layers including a first semiconductor layer, an active layer and a second semiconductor layer stacked on a substrate. A current blocking layer having a lower charge mobility than the second semiconductor layer, a first electrode formed in contact with a portion of the first semiconductor layer, and a second electrode formed on the ohmic contact layer and at least partially overlapping the current blocking layer. Include.
이와 같이, 제2 반도체층보다 낮은 전하이동도를 갖고, 활성층과 제2 전극 사이에 배치되는 전류차단층을 포함함에 따라, 제2 전극을 통해 주입된 정공들은 전류차단층을 피하여 활성층으로 향하게 되므로, 제2 반도체층에서의 전류흐름이 종래보다 넓게 확산될 수 있다. 즉, 정공 이동에 따른 제2 전극과 활성층 사이의 전류 흐름이 제2 전극 하부에 대응한 제2 반도체층의 일부 영역에 밀집되는 것을 최소화할 수 있다. 그러므로, 전류밀집도가 감소될 수 있어, 발광효율이 향상될 수 있다. As described above, since the current blocking layer has a lower charge mobility than the second semiconductor layer and is disposed between the active layer and the second electrode, holes injected through the second electrode are directed to the active layer, avoiding the current blocking layer. In this case, the current flow in the second semiconductor layer may be wider than in the related art. That is, the current flow between the second electrode and the active layer due to the hole movement may be minimized in the partial region of the second semiconductor layer corresponding to the lower portion of the second electrode. Therefore, current density can be reduced, so that luminous efficiency can be improved.
그리고, 전류차단층은 제2 반도체층 표면에 오목하게 형성됨에 따라, 전류차단층을 포함한 제2 반도체층 상부는 평평하므로, 그 상부에 형성되는 오믹접촉층은 전류차단층에 의한 단차를 포함하지 않고, 평평하게 형성될 수 있다. 이에, 오믹접촉층과 제2 반도체층 사이의 접합면이 평탄하여, 오믹접촉층과 제2 반도체층이 용이하게 분리되는 것을 방지할 수 있고, 그 둘 사이의 접촉불량을 방지할 수 있다.And, since the current blocking layer is formed concave on the surface of the second semiconductor layer, the upper portion of the second semiconductor layer including the current blocking layer is flat, so that the ohmic contact layer formed thereon does not include the step by the current blocking layer. Can be formed flat. Accordingly, the bonding surface between the ohmic contact layer and the second semiconductor layer is flat, thereby preventing the ohmic contact layer and the second semiconductor layer from being easily separated and preventing contact failure between the two.
더불어, 본 발명에 따르면, 전류차단층은 제2 반도체층을 구성한 p-형 질화물반도체의 일부를 산화시켜서, 약 1.8~1.9의 굴절율을 갖는 산화갈륨(GaxOy, 0<x,y)으로 형성됨에 따라, 약 1.46의 굴절율을 갖는 산화실리콘(SiO2)으로 전류차단층을 형성하는 종래보다, 전류차단층과 제2 반도체층 사이의 굴절율 차이가 작아진다. 그러므로, 전류차단층과 제2 반도체층 사이의 계면에서 임계각이 커져서, 그만큼 전반사되는 광이 줄어들게 되므로, 소자의 광추출효율(여기서, "광추출효율"은 활성층에서 발생된 광이 외부로 방출되는 비율을 의미함)이 향상될 수 있다.In addition, according to the present invention, the current blocking layer oxidizes a part of the p-type nitride semiconductor constituting the second semiconductor layer, and has gallium oxide (Ga x O y , 0 <x, y) having a refractive index of about 1.8 to 1.9. As a result, the difference in refractive index between the current blocking layer and the second semiconductor layer is smaller than that of the conventional method of forming the current blocking layer with silicon oxide (SiO 2 ) having a refractive index of about 1.46. Therefore, the critical angle is increased at the interface between the current blocking layer and the second semiconductor layer, so that the totally reflected light is reduced, so that the light extraction efficiency of the device (here, "light extraction efficiency") is that light generated in the active layer is emitted to the outside. Ratio) can be improved.
또한, 본 발명에 따르면, 전류차단층은 제2 반도체층을 구성한 p-형 질화물반도체의 일부를 산화시켜서, 제2 반도체층 표면에 오목하게 형성되므로, 전류차단층이 형성된 깊이만큼, 제2 반도체층의 두께가 낮아지게 된다. 이에 따라, 전류차단층 하부에 대응한 제2 반도체층으로 흘러서 누적 또는 소실되는 정공이 감소하고, 그만큼 유효정공(여기서, "유효정공"은 활성층에 도달된 전자와 함께 전자-정공쌍을 형성할 수 있는 정공을 의미함)이 증가하게 되어, 발광효율이 향상될 수 있다.In addition, according to the present invention, since the current blocking layer oxidizes a part of the p-type nitride semiconductor constituting the second semiconductor layer and is formed concave on the surface of the second semiconductor layer, the second semiconductor is as deep as the current blocking layer is formed. The thickness of the layer becomes low. Accordingly, holes accumulated in the second semiconductor layer corresponding to the lower portion of the current blocking layer and accumulated or lost are reduced, and the effective holes (here, the "effective holes" form electron-hole pairs together with the electrons reaching the active layer. It means that the hole can be increased), the luminous efficiency can be improved.
그리고, 본 발명에 따르면, 플라즈마 가스에 노출될 필요없이, 제2 반도체층 표면 중 일부를 습식산화하여 전류차단층을 형성함에 따라, 플라즈마 가스에 노출됨에 따른 광전층의 손상을 방지할 수 있다.In addition, according to the present invention, since a part of the surface of the second semiconductor layer is wet oxidized to form a current blocking layer without being exposed to the plasma gas, damage to the photoelectric layer due to exposure to the plasma gas can be prevented.
도 1은 본 발명의 실시예에 따른 발광소자를 나타낸 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 발광소자를 나타낸 단면도이다.
도 3a 및 도 3b는 본 발명의 실시예 또는 다른 실시예와 달리, 전류차단층을 포함하지 않는 제1 비교예, 및 제2 반도체층 상에 별도의 층으로 형성되는 전류차단층을 포함하는 제2 비교예를 나타낸 단면도이다.
도 4a 및 도 4b는 도 3a에 도시한 제1 비교예 및 도 1에 도시한 본 발명의 실시예에 따른 광분포이미지를 나타낸 것이다.
도 5는 본 발명의 실시예에 따른 발광소자의 제조방법을 나타낸 순서도이다.
도 6a 내지 도 6f는 도 5에 도시한 발광소자의 제조방법을 나타낸 공정도이다.1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention.
2 is a cross-sectional view showing a light emitting device according to another embodiment of the present invention.
3A and 3B illustrate a first comparative example which does not include a current blocking layer and a current blocking layer that is formed as a separate layer on the second semiconductor layer, unlike in the embodiment or the other embodiment of the present invention. It is sectional drawing which showed the comparative example.
4A and 4B show light distribution images according to the first comparative example shown in FIG. 3A and the embodiment of the present invention shown in FIG. 1.
5 is a flowchart illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.
6A to 6F are process charts showing the manufacturing method of the light emitting device shown in FIG.
이하, 본 발명의 실시예에 따른 발광소자 및 그의 제조방법에 대하여, 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.Hereinafter, a light emitting device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
먼저 도 1, 도 2, 도 3a, 도 3b, 도 4a 및 도 4b를 참조하여, 본 발명의 실시예에 따른 발광소자에 대해 설명한다.First, a light emitting device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1, 2, 3A, 3B, 4A, and 4B.
도 1은 본 발명의 실시예에 따른 발광소자를 나타낸 단면도이고, 도 2는 본 발명의 다른 실시예에 따른 발광소자를 나타낸 단면도이다. 도 3a 및 도 3b는 본 발명의 실시예 또는 다른 실시예와 달리, 전류차단층을 포함하지 않는 제1 비교예, 및 제2 반도체층 상에 별도의 층으로 형성되는 전류차단층을 포함하는 제2 비교예를 나타낸 단면도이다. 도 4a 및 도 4b는 도 3a에 도시한 제1 비교예 및 도 1에 도시한 본 발명의 실시예에 따른 광분포이미지를 나타낸 것이다. 1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention, Figure 2 is a cross-sectional view showing a light emitting device according to another embodiment of the present invention. 3A and 3B illustrate a first comparative example which does not include a current blocking layer and a current blocking layer that is formed as a separate layer on the second semiconductor layer, unlike in the embodiment or the other embodiment of the present invention. It is sectional drawing which showed the comparative example. 4A and 4B show light distribution images according to the first comparative example shown in FIG. 3A and the embodiment of the present invention shown in FIG. 1.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 발광소자(100)는 기판(110), 기판(110) 상에 형성된 버퍼층(111), 버퍼층(111) 상에 순차적으로 적층되는 언도프반도체층(121), 제1 반도체층(122), 활성층(123) 및 제2 반도체층(124)을 포함하는 광전층(120), 제2 반도체층(124) 표면 중 일부에 오목하게 형성되고 제2 반도체층(124)보다 낮은 전하이동도를 갖는 전류차단층(130), 전류차단층(130)을 포함한 제2 반도체층(124) 상에 투명도전성물질로 오믹접촉층(140)을 포함한다. 그리고, 오믹접촉층(140), 제2 반도체층(124) 및 활성층(123)의 일부영역을 제거하여 노출되는 제1 반도체층(122)의 일부영역 상에 접하여 형성되는 제1 전극(151), 및 오믹접촉층(140) 상에 형성되고 전류차단층과 적어도 일부 오버랩하는 제2 전극(152)을 포함한다. 또한, 오믹접촉층(140)을 관통하여 전류차단층(130)의 적어도 일부를 노출시키는 콘택홀(141)을 더 포함하고, 제2 전극(152)의 일부는 콘택홀(141)을 통해 노출되는 전류차단층(130)의 적어도 일부와 직접 접할 수 있다.As shown in FIG. 1, the
기판(110)은 GaN과 동종물질인 GaN계, 및 GaN과 유사한 결정구조를 가진 Al2O3(Sapphire: 사파이어), SiC 및 AlN 중에서 선택될 수 있다. 특히, 기판(110)은 저가인 장점, 알칼리 또는 산에 의한 변형율이 낮은 장점 및 열에 의한 변형율이 낮은 장점이 있는 사파이어(Al2O3)기판으로 선택될 수 있다.The
버퍼층(111)은 기판(110)과 광전층(120) 사이의 격자상수 및 열팽창계수 차이로 인해 발생되는 광전층(120)의 결정결함을 줄이기 위한 완충층이다. 즉, 기판(110)과 광전층(120)을 동일재료로 선택하지 않는 경우, 광전층(120)을 형성하는 반도체물질의 격자상수 및 열팽창계수가 기판(110)의 재료와 상이함에 따라, 기판(110) 상에 성장되는 반도체물질에 결정결함이 발생되고, 이때의 결정결함은 소자의 전류흐름을 방해하므로, 이를 최소화하기 위하여, 기판(110)과 광전층(120) 사이에 버퍼층(111)이 형성된다. 이에, 기판(110)과 광전층(120)을 동일재료로 선택하는 경우, 또는 기판(110)과 광전층(120) 사이의 격자상수 차이 및 열팽창계수의 차이가 임계 미만인 경우에는 버퍼층(111)이 제외될 수 있다. 이러한 버퍼층(111)은 듬성듬성하게 적층된 SiOx 또는 SiNx, 또는 저온성장된 반도체물질 등으로 형성될 수 있다.The
광전층(120) 중 언도프반도체층(121)은 기판(110) 상에, 또는 버퍼층(111)을 포함한 기판(110) 상에 불순물이 도핑되지 않은 반도체물질을 적층하여, 형성된다.The
제1 반도체층(122)은 n-형 불순물로 도핑되어 전자이동도를 높인 n-형 반도체를 언도프반도체층(121) 상에 적층하여 형성된다. 이때, n-형 불순물은 Si일 수 있다.The
활성층(123)은 양자우물구조의 반도체를 제1 반도체층(122) 상에 적층하여 형성된다. 이러한 활성층(123)에서, 제1 전극(151)과 제2 전극(152)을 통해 주입된 전자와 정공이 만나 재결합하여 여기자가 생성되고, 이때의 여기자가 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발생된 여분의 에너지로부터 광이 생성된다. The
제2 반도체층(124)은 p-형 불순물로 도핑되어 정공이동도를 높인 p-형 반도체를 활성층(123) 상에 적층하여 형성된다. 이때, p-형 불순물은 Mg일 수 있다.The
특히, 광전층(120)은 질화갈륨(GaN)계 반도체물질로 형성될 수 있다. In particular, the
이 경우, 제1 반도체층(122)은 Si 등의 n-형 불순물로 도핑된 n-형 질화물반도체로 형성되고, 제2 반도체층(124)은 Mg 등의 p-형 불순물로 도핑된 p-형 질화물반도체로 형성된다.In this case, the
그리고, 활성층(123)은 Inx(AlyGa(1-y))N의 장벽층과 Inx(AlyGa(1-y))N의 우물층으로 이루어진 단일 양자우물 구조 또는 다중 양자우물구조(MQW)로 형성될 수 있다. 이때, 장벽층과 우물층의 질화물반도체(InGaN, GaN)가 갖는 조성비에 따라, 발광소자에서 방출되는 광의 파장영역이 장파장에서 AlN(~6.4eV) 밴드갭을 갖는 단파장까지 자유롭게 결정된다.Then, the
한편, 광전층(120)은 MOCVD(Metal Organic Chemical Vapor Deposition) 방식을 이용하여 반도체물질을 성장시켜서, 형성될 수 있다. Meanwhile, the
전류차단층(130)은 제2 반도체층(124)의 표면 중 일부를 산화시켜서 형성된다. 즉, 전류차단층(130)은 제2 반도체층(124)의 표면 중 산화된 일부로 이루어진다. The
이때, 제2 반도체층(124)은 p-형 질화물반도체(p-GaN)로 형성되는 바, 전류차단층(130)은 산화갈륨(GaxOy, 0 < x, y)으로 형성된다. 또는, 전류차단층(130)은 Al, In, Si 및 Mg 중 어느 하나의 금속을 포함한 산화갈륨(Metal-Contained GaxOy, 0 < x, y)으로 형성될 수도 있다.In this case, the
특히, 전류차단층(130)은 제2 반도체층(124)의 표면 중 일부를 습식산화(Wet Oxidation)하여 형성된다. 이때, 제2 반도체층(124)의 표면 중 일부에 대한 습식산화는 기판(110) 상에 적층된 광전층(120)을 탈이온수(deionized water)에 담근 상태에서, 탈이온수와 제2 반도체층(124)에 각각 음극과 양극을 연결하고, 전류차단층(130)을 형성할 제2 반도체층(124) 표면 중 일부에 선택적으로 광에너지를 조사함으로써, 실시된다. 이에 대해서는 이하에서 도 6b를 참조하여, 더욱 상세히 설명하기로 한다.In particular, the
오믹접촉층(140)은 제2 전극(152)을 통해 주입된 정공을 제2 반도체층(124)에 되도록 넓게 확산시키기 위한 것으로써, 제2 반도체층(124) 상에 전류차단층(130)을 커버하도록 형성된다. 이러한 오믹접촉층(140)은 투명도전성물질로 선택될 수 있고, 특히, SnO2, ZnO, In2O3 및 TiO2 중 어느 하나의 금속산화물 및 이들 금속산화물에 F, Sn, Al, Fe, Ga 및 Nb 중 적어도 하나가 도핑된 물질로 선택될 수 있다.The
제1 전극(151)은 오믹접촉층(140), 제2 반도체층(124) 및 활성층(123) 각각의 일부영역을 제거하여 외부에 노출되는 제1 반도체층(122)의 일부영역 상에 접하여 형성된다.The
제2 전극(152)은 오믹접촉층(140) 상에 전류차단층(130)과 적어도 일부 오버랩하도록 형성된다. 이때, 제2 전극(152)은, 오믹접촉층(140)을 관통하여 전류차단층(130)의 적어도 일부를 노출하는 콘택홀(141)을 통해 전류차단층(130)의 적어도 일부와 접하여 형성될 수 있다. 이로써, 제2 전극(152)과 오믹접촉층(140) 사이의 접촉면이 증가함에 따라, 제2 전극(152)으로 주입된 정공이 오믹접촉층(140) 상부 표면에 누적되기보다 그 하부의 광전층(120)으로 더 많이 이동할 수 있다.The
또는, 도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따르면, 오믹접촉층(140)의 전하이동도가 충분히 높은 경우, 콘택홀(미도시)은 제외되고, 제2 전극(152')은 오믹접촉층(140) 상에만 접하도록 형성될 수 있다.Or, as shown in Figure 2, according to another embodiment of the present invention, when the charge mobility of the
그리고, 제1 및 제2 전극(151, 152)은 서로 동일하거나 상이한 도전성 재료로 형성될 수 있는데, 특히, Ni, Au, Pt, Ti, Al 및 Cr 중 어느 하나의 금속 또는 둘 이상을 포함하는 적층구조 또는 합금으로 선택될 수 있다.The first and
한편, 도 3a에서 점선화살표로 도시된 바와 같이, 제1 비교예(10)의 경우, 전류차단층을 포함하지 않고, 광전층의 제2 반도체층(11) 상에 형성되는 오믹접촉층(12), 오믹접촉층(12)을 관통하는 콘택홀(13) 및 오믹접촉층(12) 상에 형성되고 콘택홀(13)을 통해 제2 반도체층(11)에 접하는 제2 전극(14)을 포함하고, 이때, 제2 전극(14)을 통해 주입된 정공들이 최소저항의 경로로만 이동하려 하므로, 제2 전극(14) 하부에 해당하는 제2 반도체층(11)의 일부영역에 전류가 밀집하게 된다. Meanwhile, as shown by the dotted arrow in FIG. 3A, in the first comparative example 10, the
그에 반해, 본 발명의 실시예 및 다른 실시예에 따른 발광소자(100, 100')는 제2 반도체층(124) 표면 중 산화된 일부로 이루어지는 전류차단층(130)을 포함한다. 이때, 전류차단층(130)은 제2 반도체층(124) 표면에 오목하게 형성되고, 제2 반도체층(124)보다 낮은 전하이동도를 갖는다. 이에 따라, 도 1 및 도 2에서 점선화살표로 나타낸 바와 같이, 제2 전극(152)을 통해 주입된 정공들은 낮은 전하이동도를 갖은 전류차단층(130)을 피하는 경로로 이동하게 되므로, 정공이동에 따른 전류가 제2 반도체층(124)의 되도록 넓은 영역으로 확산될 수 있다. 즉, 전류밀집도가 낮아지므로, 활성층(123) 외의 영역에서 소실 또는 누적되는 정공이 감소하여, 유효정공이 증가하게 되므로, 발광효율이 향상될 수 있다.On the contrary, the
즉, 도 4a 및 도 4b를 비교해보면, 제1 비교예(10)에 따른 광분포이미지(도 4a)는 점선원영역에서 연두색을 나타내는 반면, 본 발명의 실시예에 따른 광분포이미지(도 4b)는 연두색보다 높은 광 방출을 의미하는 노란색을 나타낸다. 이로써, 전류차단층(130)에 의해, 발광효율의 향상됨을 확인할 수 있다.4A and 4B, while the light distribution image (FIG. 4A) according to the first comparative example 10 shows a light green color in the dotted circle region, the light distribution image according to the embodiment of the present invention (FIG. 4B). ) Represents yellow, which means higher light emission than light green. As a result, it is confirmed that the luminous efficiency is improved by the
더불어, 도 3b에 도시한 바와 같이, 제2 비교예(20)의 경우, 광전층의 제2 반도체층(21) 상에 별도의 산화실리콘(SiO2)층으로 형성되는 전류차단층(22), 전류차단층(22)을 포함한 제2 반도체층(21) 상에 형성되는 오믹접촉층(23), 오믹접촉층(23)을 관통하는 콘택홀(24), 및 오믹접촉층(23) 상에 전류차단층(22)과 적어도 일부 오버랩하도록 형성되고 콘택홀(24)을 통해 전류차단층(22)과 접하는 제2 전극(25)을 포함한다. 즉, 제2 비교예(20)는, 제1 비교예(10)와 달리, 전류차단층(22)을 포함함에 따라, 제1 비교예(10)보다 넓게 전류흐름이 확산될 수 있다.In addition, as shown in FIG. 3B, in the second comparative example 20, the
그러나, 제2 비교예(20)의 경우, 제2 반도체층(21) 상에 볼록하게 형성되는 전류차단층(22)을 포함함에 따라, 오믹접촉층(23)의 단면 형상은 단차를 포함하게 되고, 이러한 단차로 인해 콘택홀(24)의 깊이(Dch_ref2; ref2 contact hole Depth)는 증가하게 되어, 증가한 콘택홀(24)의 깊이(Dch_ref2) 만큼 오믹접촉층(23)과 제2 전극(25) 사이의 접촉저항이 불필요하게 증가할 수 있다. 이 뿐만 아니라, 오믹접촉층(23)과 제2 반도체층(21) 사이의 접촉면이 평탄하지 않으므로, 오믹접촉층(23)과 제2 반도체층(21)이 용이하게 분리될 수 있고, 그 둘 사이에 접촉불량이 발생될 수 있다.However, in the case of the second comparative example 20, the cross-sectional shape of the
이 뿐만 아니라, 도 3b에서 점선화살표로 도시한 바와 같이, 제2 비교예(20)의 경우, 제2 반도체층(21)은, 그 상부에 전류차단층(22)의 존재 여부에 관계없이, 동일한 두께(THp_ref2; ref2 p-GaN THickness)로 형성된다. 이에 따라, 제2 전극(25)를 통해 주입된 정공들 중 일부는, 전류차단층(22)을 피하는 경로에서 다시 전류차단층(22) 하부의 제2 반도체층(21)로 흘러갈 수 있고, 그만큼 유효정공이 감소하게 되어, 결국 발광효율이 감소될 수 있다.In addition, as shown by the dotted arrows in FIG. 3B, in the case of the second comparative example 20, the
그에 반해, 본 발명의 실시예 및 다른 실시예에 따르면, 전류차단층(130)은 제2 반도체층(124) 표면 중 산화된 일부로써 오목하게 형성되므로, 전류차단층(130)을 포함한 제2 반도체층(124) 상부는 전류차단층(130)의 형성 여부에 관계없이, 동일한 평탄면을 갖는다. 이에 따라, 제2 반도체층(124) 상에 형성되는 오믹접촉층(140)은 단차없이 균일한 두께를 가져서, 콘택홀(141)의 깊이(Dch)는 오믹접촉층(140)의 두께와 동일하므로, 오믹접촉층(140)과 제2 전극(152) 사이의 접촉저항이 불필요하게 증가하는 것을 방지할 수 있다. 또한, 오믹접촉층(140)과 제2 반도체층(124) 사이의 접촉면이 평탄하여, 그 둘이 용이하게 분리되는 것과, 그 둘 사이의 접촉불량을 방지할 수 있다.On the contrary, according to the embodiment of the present invention and the other embodiments, since the
그리고, 도 1 및 도 2에서 점선화살표로 도시한 바와 같이, 본 발명의 실시예 및 다른 실시예에 따르면, 전류차단층(130)은 제2 반도체층(124) 표면 중 산화된 일부로 형성되므로, 전류차단층(130)의 깊이만큼 제2 반도체층(124)의 두께(THp)가 감소하게 된다. 즉, 전류차단층(130) 하부에 대응하는 p-형 질화물반도체는 다른 영역보다 작은 양이므로, 전류차단층(130) 하부의 제2 반도체층(124)으로 흘러서 소실 또는 누적되는 정공이 감소될 수 있고, 그만큼 유효정공이 증가될 수 있어, 발광효율이 향상될 수 있다.1 and 2, since the
이 뿐만 아니라, 제2 비교예(20)의 경우, 전류차단층(22)은 약 1.46의 굴절율을 갖는 산화실리콘(SiO2)으로 이루어지는 반면, 본 발명의 실시예 및 다른 실시예에 따른 전류차단층(130)은 약 1.8~1.9의 굴절율을 갖는 산화갈륨(GaxOy)으로 이루어진다. 즉, 본 발명의 실시예 및 다른 실시예에 따르면, 전류차단층(130)과 약 2 이상의 굴절율을 갖는 질화물반도체로 이루어진 제2 반도체층(124) 사이의 굴절율 차이는 제2 비교예(20)보다 낮으므로, 그만큼 임계각이 증가하여, 제2 반도체층(124)과 전류차단층(130) 사이의 계면에서 전반사되는 광이 감소하게 되므로, 광추출효율이 제2 비교예(20)보다 향상될 수 있다.In addition, in the second comparative example 20, the
다음, 도 5, 도 6a 내지 도 6f를 참조하여, 본 발명의 실시예에 따른 발광소자의 제조방법에 대해 설명한다.Next, a method of manufacturing a light emitting device according to an embodiment of the present invention will be described with reference to FIGS. 5 and 6A to 6F.
도 5는 본 발명의 실시예에 따른 발광소자의 제조방법을 나타낸 순서도이고, 도 6a 내지 도 6f는 도 5에 도시한 발광소자의 제조방법을 나타낸 공정도이다.5 is a flowchart illustrating a manufacturing method of a light emitting device according to an exemplary embodiment of the present invention, and FIGS. 6A to 6F are flowcharts illustrating a manufacturing method of the light emitting device shown in FIG. 5.
도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 발광소자의 제조방법은 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 적층하여, 광전층을 형성하는 단계(S100), 제2 반도체층 표면 중 일부를 산화하여, 제2 반도체층보다 낮은 전하이동도를 갖는 전류차단층을 제2 반도체층 표면에 오목하게 형성하는 단계(S110), 전류차단층을 포함한 제2 반도체층 상에 투명도전성물질을 적층하여 오믹접촉층을 형성하는 단계(S120), 오믹접촉층, 제2 반도체층 및 활성층 각각의 일부영역을 제거하여 제1 반도체층의 일부영역을 노출시키는 단계(S130), 노출된 제1 반도체층의 일부영역 상에 접하는 제1 전극과, 오믹접촉층 상에 전류차단층과 적어도 일부 오버랩하는 제2 전극을 형성하는 단계(S140)를 포함한다.As shown in FIG. 5, in the method of manufacturing a light emitting device according to an embodiment of the present invention, forming a photoelectric layer by stacking a first semiconductor layer, an active layer, and a second semiconductor layer on a substrate (S100). Oxidizing a part of the surface of the second semiconductor layer to form a concave current blocking layer having a lower charge mobility than that of the second semiconductor layer on the surface of the second semiconductor layer (S110), on the second semiconductor layer including the current blocking layer; Stacking a transparent conductive material on the substrate to form an ohmic contact layer (S120), removing a partial region of each of the ohmic contact layer, the second semiconductor layer, and the active layer to expose a partial region of the first semiconductor layer (S130), And forming a first electrode in contact with a portion of the exposed first semiconductor layer and a second electrode at least partially overlapping the current blocking layer on the ohmic contact layer (S140).
도 6a에 도시한 바와 같이, 광전층(120)을 형성하는 단계(S100)는 기판(110) 상에 n-형 불순물이 도핑된 n-형 반도체로 제1 반도체층(122)을 형성하는 단계, 제1 반도체층(122) 상에 양자우물구조의 질화물반도체로 활성층(123)을 형성하는 단계 및 활성층(123) 상에 p-형 불순물이 도핑된 p-형 반도체로 제2 반도체층(124)을 형성하는 단계를 포함한다. 이때, 광전층(120)을 형성하는 단계(S100)는 제1 반도체층(122)을 형성하는 단계 이전에, 기판(110) 상에 불순물이 도핑되지 않은 질화물반도체를 적층하여, 언도프반도체층(121)을 형성하는 단계를 더 포함할 수 있다.As shown in FIG. 6A, in the forming of the photoelectric layer 120 (S100), the
그리고, 기판(110)과 광전층(120)이 이종재료인 경우, 광전층(120)을 형성하는 단계(S100) 이전에, 기판(110) 상에 듬성하게 적층된 SiOx 또는 SiNx, 또는 저온성장된 반도체물질로 버퍼층(111)을 형성하는 단계를 더 포함할 수 있다. 이때, 버퍼층(111)을 형성하는 단계는 반도체물질을 성장면에 수평한 방향을 따라 주로 성장시키는 저온의 열을 포함하는 분위기에서 실시될 수 있다. In addition, when the
언도프반도체층(121)을 형성하는 단계, 제1 반도체층(122)을 형성하는 단계, 활성층(123)을 형성하는 단계 및 제2 반도체층(124)을 형성하는 단계 각각은, 반도체물질을 성장면에 수직한 방향을 따라 주로 성장시키는 고온의 열을 포함하는 분위기에서 실시된다. 예를 들어, 광전층(120)을 형성하는 단계(S100)가 MOCVD(Metal Organic Chemical Vapor Deposition) 방식으로 실시되는 경우, 고온은 섭씨 700도 내지 섭씨 1200도에 해당하고, 저온은 섭씨 500도 내지 섭씨 700도에 해당될 수 있다.The forming of the
도 6b에 도시한 바와 같이, 전류차단층(130)을 형성하는 단계(S110)는 제2 반도체층(124) 표면 중 일부를 습식산화(Wet Oxidation)하여 실시된다. 즉, 기판(110) 상에 적층된 광전층(120)을 수용된 수조(211)에 수용된 탈이온수(210, deionized water)에 담근 상태에서, 탈이온수(210)과 제2 반도체층(124)에 음극(221, (-))과 양극(222, (+))을 연결하여 그 사이에 전계를 형성하고, 광차단마스크(230)를 이용하여, 제2 반도체층(124) 표면 중 전류차단층(130)을 형성할 영역 상에 선택적으로 광에너지(LIGHT)를 가한다. 이때의 광에너지(LIGHT)는 탈이온수(210)의 물(H2O)을 수소이온(2H+)과 산소이온(O-)으로 이온화하는 자외선(UV)일 수 있다.As illustrated in FIG. 6B, the forming of the current blocking layer 130 (S110) is performed by wet oxidation of a part of the surface of the
이와 같이 하면, 탈이온수(210)과 제2 반도체층(124) 사이의 전계에 의해, 제2 반도체층(124) 표면에 정공이 축적되어, 광에너지(LIGHT)에 노출된 영역에서, p-형 질화물반도체(p-GaN)의 질소(N)가 탈이온수(210)의 산소이온(O-)으로 용이하게 치환됨으로써, 제2 반도체층(124) 표면 중 광에너지(LIGHT)에 노출된 일부가 산화된다. 이에 따라, 도 6c에 도시된 바와 같이, 제2 반도체층(124) 표면 중 일부에, 산화갈륨(GaxOy, 0 < x, y)의 전류차단층(130)이 오목하게 형성된다. In this way, holes are accumulated on the surface of the
또는, 탈이온수(210)에 Al, In, Si 및 Mg 중 어느 하나의 금속원소를 첨가하여, 전류차단층(130)은 Al, In, Si 및 Mg 중 어느 하나의 금속을 포함한 산화갈륨(GaxOy, 0 < x, y)으로 형성될 수도 있다.Alternatively, by adding a metal element of any one of Al, In, Si, and Mg to the
이어서, 도 6d에 도시된 바와 같이, 전류차단층(130)을 포함한 제2 반도체층(124) 상에 투명도전성물질을 적층하여, 오믹접촉층(140)을 형성한다 (S120). Subsequently, as illustrated in FIG. 6D, the transparent conductive material is stacked on the
도 6e에 도시한 바와 같이, 오믹접촉층(140), 제2 반도체층(124) 및 활성층(123)의 일부영역을 제거하여, 제1 반도체층(122)의 일부 영역을 노출시킨다 (S130). 이때, 오믹접촉층(140)의 다른 일부영역을 제거하여, 전류차단층(130)의 적어도 일부를 노출하는 콘택홀(141)을 더 형성할 수 있다.As shown in FIG. 6E, partial regions of the
그리고, 도 6f에 도시한 바와 같이, Ni, Au, Pt, Ti, Al 및 Cr 중 어느 하나의 금속 또는 둘 이상을 포함하는 적층구조 또는 합금으로 선택되는 금속층을 적층하고, 이를 패턴하여, 노출된 제1 반도체층(131)의 일부영역 상에 접하는 제1 전극(151)을 형성하고, 오믹접촉층(140) 상에 전류차단층(130)과 적어도 일부 오버랩하는 제2 전극(152)을 형성한다. (S140)And, as shown in Figure 6f, a metal layer selected from any one of the metals of Ni, Au, Pt, Ti, Al and Cr or two or more laminated or alloy is laminated, patterned, and exposed A
이상의 단계들(S100~S150)은 웨이퍼 상에서 복수의 칩들에 대해 동시에 실시되는 것으로, 제1 및 제2 전극(151, 152)의 형성(S140)이 완료되면, 개개의 칩으로 분리한다.Steps S100 to S150 are simultaneously performed on a plurality of chips on the wafer. When the formation of the first and
이상과 같이, 본 발명의 실시예에 따르면, 제2 반도체층(124) 표면 중 산화된 일부로 전류차단층(130)을 형성하기 위하여, 제2 반도체층(124) 표면을 산소 플라즈마 가스로 처리하는 대신, 습식산화 방식으로 처리한다. 이에 따라, 플라즈마 가스에 의해 광전층(120)이 화학적, 물리적으로 손상될 우려가 없으므로, 소자의 신뢰도 저하를 방지할 수 있다.As described above, according to the embodiment of the present invention, in order to form the
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes may be made without departing from the technical spirit of the present invention.
100, 100': 발광소자 110: 기판
111: 버퍼층 120: 광전층
121: 언도프반도체층 122: 제1 반도체층
123: 활성층 124: 제2 반도체층
130: 전류차단층 140: 오믹접촉층
141: 콘택홀 151, 152: 제1 및 제2 전극
210: 탈이온수 221, 222: 음극, 양극
230: 광차단마스크100, 100 ': light emitting element 110: substrate
111: buffer layer 120: photoelectric layer
121: undoped semiconductor layer 122: first semiconductor layer
123: active layer 124: second semiconductor layer
130: current blocking layer 140: ohmic contact layer
141: contact holes 151 and 152: first and second electrodes
210:
230: light blocking mask
Claims (14)
상기 기판 상에 순차적으로 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 광전층;
상기 제2 반도체층 표면 중 일부에 오목하게 형성되고, 상기 제2 반도체층보다 낮은 전하이동도를 갖는 전류차단층;
상기 전류차단층을 포함한 상기 제2 반도체층 상에 투명도전성물질로 평평하게 형성되는 오믹접촉층;
상기 오믹접촉층, 상기 제2 반도체층 및 상기 활성층 각각의 일부영역을 제거하여 노출되는 상기 제1 반도체층의 일부영역 상에 형성되는 제1 전극; 및
상기 오믹접촉층 상에 형성되고, 상기 전류차단층과 적어도 일부 오버랩하는 제2 전극을 포함하는 발광소자.Board;
A photovoltaic layer including a first semiconductor layer, an active layer, and a second semiconductor layer sequentially stacked on the substrate;
A current blocking layer recessed in a portion of the surface of the second semiconductor layer, the current blocking layer having a lower charge mobility than the second semiconductor layer;
An ohmic contact layer formed flat on the second semiconductor layer including the current blocking layer with a transparent conductive material;
A first electrode formed on a portion of the first semiconductor layer exposed by removing portions of each of the ohmic contact layer, the second semiconductor layer, and the active layer; And
And a second electrode formed on the ohmic contact layer and at least partially overlapping the current blocking layer.
상기 제1 반도체층은 제1 불순물이 도핑된 n-형 질화물반도체로 형성되고,
상기 활성층은 양자우물구조의 질화물반도체로 형성되며,
상기 제2 반도체층은 제2 불순물이 도핑된 p-형 질화물반도체로 형성되는 발광소자.The method of claim 1,
The first semiconductor layer is formed of an n-type nitride semiconductor doped with a first impurity,
The active layer is formed of a nitride semiconductor of quantum well structure,
And the second semiconductor layer is formed of a p-type nitride semiconductor doped with a second impurity.
상기 전류차단층은 상기 제2 반도체층 표면 중 일부를 산화시켜서, 산화갈륨(GaxOy, 0 < x, y)으로 형성되는 발광소자.The method of claim 2,
The current blocking layer is formed of gallium oxide (Ga x O y , 0 <x, y) by oxidizing a part of the surface of the second semiconductor layer.
상기 전류차단층은 Al, In, Si 및 Mg 중 어느 하나의 금속을 포함한 산화갈륨으로 형성되는 발광소자.The method of claim 3,
The current blocking layer is a light emitting device formed of gallium oxide containing any one metal of Al, In, Si and Mg.
상기 광전층은, 상기 기판과 상기 제1 반도체층 사이에, 불순물이 도핑되지 않은 질화물반도체로 형성되는 언도프반도체층을 더 포함하는 발광소자.The method of claim 2,
The photovoltaic layer further comprises an undoped semiconductor layer formed of a nitride semiconductor that is not doped with impurities between the substrate and the first semiconductor layer.
상기 제2 전극의 일부는 상기 오믹접촉층을 관통하는 콘택홀을 통해 노출되는 상기 전류차단층의 적어도 일부와 접하는 발광소자.The method of claim 1,
A portion of the second electrode is in contact with at least a portion of the current blocking layer exposed through the contact hole penetrating the ohmic contact layer.
상기 제2 반도체층 표면 중 일부를 산화하여, 상기 제2 반도체층보다 낮은 전하이동도를 갖는 전류차단층을 상기 제2 반도체층 표면에 오목하게 형성하는 단계;
상기 전류차단층을 포함한 상기 제2 반도체층 상에 투명도전성물질을 적층하여, 오믹접촉층을 형성하는 단계;
상기 오믹접촉층, 상기 제2 반도체층 및 상기 활성층 각각의 일부영역을 제거하여, 상기 제1 반도체층의 일부영역을 노출시키는 단계; 및
상기 노출된 제1 반도체층의 일부영역 상에 접하는 제1 전극과, 상기 오믹접촉층 상에 상기 전류차단층과 적어도 일부 오버랩하는 제2 전극을 형성하는 단계를 포함하는 발광소자의 제조방법.Stacking a plurality of semiconductor layers including a first semiconductor layer, an active layer, and a second semiconductor layer on a substrate to form a photoelectric layer;
Oxidizing a part of the surface of the second semiconductor layer to form a concave current blocking layer having a lower charge mobility than the second semiconductor layer on the surface of the second semiconductor layer;
Stacking a transparent conductive material on the second semiconductor layer including the current blocking layer to form an ohmic contact layer;
Removing a portion of each of the ohmic contact layer, the second semiconductor layer, and the active layer to expose a portion of the first semiconductor layer; And
Forming a first electrode in contact with a portion of the exposed first semiconductor layer and a second electrode at least partially overlapping the current blocking layer on the ohmic contact layer.
상기 광전층을 형성하는 단계는
상기 기판 상에 제1 불순물이 도핑된 n-형 질화물반도체를 적층하여, 상기 제1 반도체층을 형성하는 단계;
상기 제1 반도체층 상에 양자우물구조의 질화물반도체를 적층하여, 상기 활성층을 형성하는 단계; 및
상기 활성층 상에 제2 불순물이 도핑된 p-형 질화물반도체를 적층하여, 상기 제2 반도체층을 형성하는 단계를 포함하는 발광소자의 제조방법.The method of claim 7, wherein
Forming the photoelectric layer is
Stacking an n-type nitride semiconductor doped with a first impurity on the substrate to form the first semiconductor layer;
Stacking a nitride semiconductor having a quantum well structure on the first semiconductor layer to form the active layer; And
Stacking a p-type nitride semiconductor doped with a second impurity on the active layer to form the second semiconductor layer.
상기 전류차단층을 형성하는 단계는,
상기 기판 상에 형성된 상기 광전층을 탈이온수(deionized water)에 담근 상태에서,
상기 탈이온수와 상기 제2 반도체층 사이에 전계를 형성하고, 상기 제2 반도체층 표면 중 일부에 선택적으로 광에너지를 가하여,
상기 제2 반도체층 표면 중 일부에 습식산화를 실시하는 단계를 포함하는 발광소자의 제조방법.9. The method of claim 8,
Forming the current blocking layer,
In the state in which the photoelectric layer formed on the substrate is immersed in deionized water,
By forming an electric field between the deionized water and the second semiconductor layer, selectively applying light energy to a part of the surface of the second semiconductor layer,
Wet manufacturing method comprising the step of performing a wet oxidation on a portion of the surface of the second semiconductor layer.
상기 습식산화를 실시하는 단계에서,
상기 탈이온수는 음극에 연결되고, 상기 제2 반도체층은 양극을 연결되어, 상기 탈이온수와 상기 제2 반도체층 사이에 발생된 전계로, 상기 제2 반도체층 표면에 정공이 축적되고,
상기 광에너지는 상기 탈이온수의 물(H2O)을 수소이온(2H+)과 산소이온(O-)으로 이온화하는 자외선(UV)인 발광소자의 제조방법.10. The method of claim 9,
In the step of performing the wet oxidation,
The deionized water is connected to the cathode, the second semiconductor layer is connected to the anode, an electric field generated between the deionized water and the second semiconductor layer, holes are accumulated on the surface of the second semiconductor layer,
The light energy is water (H 2 O) of the deionized water protons (2H +) and oxygen ion-manufacturing method of an ultraviolet (UV) light-emitting device of the ionized (O).
상기 전류차단층을 형성하는 단계에서,
상기 제2 반도체층 표면 중 일부에서, 상기 p-형 질화물반도체(p-GaN)의 질소(N)를 상기 산소이온(O-)으로 치환하여, 산화갈륨(GaxOy, 0 < x, y)으로 형성되는 발광소자의 제조방법.The method of claim 10,
In the step of forming the current blocking layer,
On part of the surface of the second semiconductor layer, nitrogen (N) of the p-type nitride semiconductor (p-GaN) is replaced with the oxygen ions (O − ), so that gallium oxide (Ga x O y , 0 <x, y) manufacturing method of the light emitting element formed.
상기 전류차단층을 형성하는 단계에서,
상기 탈이온수는 Al, In, Si 및 Mg 중 어느 하나의 금속을 포함하여,
상기 전류차단층은 Al, In, Si 및 Mg 중 어느 하나의 금속을 포함한 산화갈륨(GaxOy, 0 < x, y)으로 형성되는 발광소자의 제조방법.The method of claim 11,
In the step of forming the current blocking layer,
The deionized water includes any one metal of Al, In, Si, and Mg,
The current blocking layer is a method of manufacturing a light emitting device formed of gallium oxide (Ga x O y , 0 <x, y) containing any one metal of Al, In, Si and Mg.
상기 광전층을 형성하는 단계는,
상기 제1 반도체층을 형성하는 단계 이전에, 상기 기판 상에 불순물이 도핑되지 않은 질화물반도체를 적층하여 언도프반도체층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.9. The method of claim 8,
Forming the photoelectric layer,
And forming an undoped semiconductor layer by stacking a nitride semiconductor not doped with impurities on the substrate before forming the first semiconductor layer.
상기 제1 전극과 제2 전극을 형성하는 단계 이전에,
상기 오믹접촉층의 일부를 관통하여, 상기 전류차단층의 적어도 일부를 노출하는 콘택홀을 형성하는 단계를 더 포함하고,
상기 제2 전극의 일부는 상기 콘택홀을 통해 상기 전류차단층의 적어도 일부와 접하는 발광소자의 제조방법.The method of claim 7, wherein
Before forming the first electrode and the second electrode,
Penetrating a portion of the ohmic contact layer to form a contact hole exposing at least a portion of the current blocking layer,
And a part of the second electrode is in contact with at least a part of the current blocking layer through the contact hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110054745A KR20120135818A (en) | 2011-06-07 | 2011-06-07 | Light emitting device and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110054745A KR20120135818A (en) | 2011-06-07 | 2011-06-07 | Light emitting device and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120135818A true KR20120135818A (en) | 2012-12-17 |
Family
ID=47903444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110054745A KR20120135818A (en) | 2011-06-07 | 2011-06-07 | Light emitting device and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20120135818A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140183590A1 (en) * | 2012-12-28 | 2014-07-03 | Iljin Led Co., Ltd. | Nitride semiconductor light emitting device and method of manufacturing the same |
CN105244420A (en) * | 2015-08-28 | 2016-01-13 | 圆融光电科技股份有限公司 | Manufacturing method of GaN-based light emitting diode |
CN106784176A (en) * | 2016-11-30 | 2017-05-31 | 东莞市佳乾新材料科技有限公司 | A kind of luminous efficiency LED chip high and preparation method thereof |
US10930817B2 (en) | 2016-03-11 | 2021-02-23 | Samsung Electronics Co., Ltd. | Light-emitting device |
-
2011
- 2011-06-07 KR KR1020110054745A patent/KR20120135818A/en not_active Application Discontinuation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140183590A1 (en) * | 2012-12-28 | 2014-07-03 | Iljin Led Co., Ltd. | Nitride semiconductor light emitting device and method of manufacturing the same |
KR101537330B1 (en) * | 2012-12-28 | 2015-07-16 | 일진엘이디(주) | Method of manufacturing nitride semiconductor light emitting device |
CN105244420A (en) * | 2015-08-28 | 2016-01-13 | 圆融光电科技股份有限公司 | Manufacturing method of GaN-based light emitting diode |
US10930817B2 (en) | 2016-03-11 | 2021-02-23 | Samsung Electronics Co., Ltd. | Light-emitting device |
US10978614B2 (en) | 2016-03-11 | 2021-04-13 | Samsung Electronics Co., Ltd. | Light-emitting device |
CN106784176A (en) * | 2016-11-30 | 2017-05-31 | 东莞市佳乾新材料科技有限公司 | A kind of luminous efficiency LED chip high and preparation method thereof |
CN106784176B (en) * | 2016-11-30 | 2019-01-29 | 广州市奥彩光电科技有限公司 | A kind of LED chip and preparation method thereof that luminous efficiency is high |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4999696B2 (en) | GaN-based compound semiconductor light emitting device and manufacturing method thereof | |
KR100721515B1 (en) | Light emitting diode having ito layer and method for manufacturing the same diode | |
KR100670928B1 (en) | GaN compound semiconductor light emitting element and method of manufacturing the same | |
JP6829497B2 (en) | Nitride semiconductor light emitting device and its manufacturing method | |
KR20100103866A (en) | High-performance heterostructure light emitting devices and methods | |
KR100758542B1 (en) | Light emitting diode with ito layer for ac operation and method for fabricating the same | |
JP2015082612A (en) | Nitride light-emitting element and method of manufacturing the same | |
KR20120135818A (en) | Light emitting device and manufacturing method of the same | |
CN108565319B (en) | Nitride semiconductor structure and semiconductor light emitting element | |
JP3767863B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR20110138980A (en) | Light emitting diodes and its fabricating method | |
JP2006120927A (en) | Light emitting diode and manufacturing method thereof | |
KR100830643B1 (en) | Method of manufacturing light emitting device | |
KR100751632B1 (en) | Light emitting device | |
JP2016171141A (en) | Nitride light emitting element and nitride light emitting element manufacturing method | |
JP2015037176A (en) | Light emitting diode and manufacturing method of the same | |
KR20120102468A (en) | Light emitting device | |
KR100654079B1 (en) | Light emitting diode having p-type electrode-pad with improved electrical characteristic and adhesion | |
KR101772815B1 (en) | The High Efficiency Ga-polar Vertical Light Emitting Diode and The Fabrication Method Of The Same | |
KR101063286B1 (en) | Light emitting diodes with diffusion barrier | |
TWI568022B (en) | Semiconductor stack structure | |
WO2021248415A1 (en) | Semiconductor structure and manufacturing method therefor | |
KR101244953B1 (en) | Fabrication Methods of Vertical Structured Light Emitting Diode with Current Blocking Layer | |
KR101196961B1 (en) | Hlight emitting diode and method for manufacturing the same | |
KR101267437B1 (en) | Light emitting diodes and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |